CN102074514A - 封装件及其制造方法 - Google Patents

封装件及其制造方法 Download PDF

Info

Publication number
CN102074514A
CN102074514A CN2009102219154A CN200910221915A CN102074514A CN 102074514 A CN102074514 A CN 102074514A CN 2009102219154 A CN2009102219154 A CN 2009102219154A CN 200910221915 A CN200910221915 A CN 200910221915A CN 102074514 A CN102074514 A CN 102074514A
Authority
CN
China
Prior art keywords
wiring layer
chip
cross tie
packaging part
encapsulated layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009102219154A
Other languages
English (en)
Inventor
杜茂华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Original Assignee
Samsung Semiconductor China R&D Co Ltd
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor China R&D Co Ltd, Samsung Electronics Co Ltd filed Critical Samsung Semiconductor China R&D Co Ltd
Priority to CN2009102219154A priority Critical patent/CN102074514A/zh
Publication of CN102074514A publication Critical patent/CN102074514A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明提供一种封装件及其制造方法。所述封装件包括：芯片，该芯片在下表面中具有焊盘；包封层，该包封层围绕所述芯片并暴露所述芯片的下表面；再布线层，该再布线层形成在所述芯片的下表面和所述包封层的下表面上，并电连接到所述芯片的焊盘；连接件，该连接件设置在所述再布线层上并在所述芯片的下表面和所述包封层的下表面下方，该连接件电连接到所述再布线层。通过包封层来包封芯片，从而可以防止芯片因冲击等外部环境的影响而损坏，并可以增大可设置连接件的区域，并提高了可设置的连接件的数量。

Description

封装件及其制造方法
技术领域
本发明涉及半导体封装件领域，更具体地讲，本发明涉及一种封装件及其制造方法。
背景技术
随着电子工业的不断发展，需要开发更加小巧轻薄的半导体芯片。已经开发出了各种封装技术，例如，晶圆级封装(WLP)技术。在传统的WLP技术中，可以制造出大小与芯片的大小基本相同的封装件。
图1是示出根据现有技术的封装件的剖视图。如图1中所示，根据现有技术的封装件包括具有输入输出端口(例如，焊盘)2的芯片1、布线层3、阻焊层5、焊球6。焊盘2位于芯片1的下表面上，并电连接到布线层3，从而通过布线层3进行位置再分布。
在如图1中示出的现有技术的封装件中，芯片直接暴露到外部，从而容易损坏，例如，易受到外部冲击而损坏。另外，仅能在芯片大小(例如，芯片的下表面)的范围内设置焊球，从而工艺的难度会随着焊球数量的增加而提高。因此，难以应用于具有大量输入输出端口的芯片。
发明内容
示例实施例的目的在于克服由于在现有技术中的上述和其他缺点。为此，示例实施例提供了一种封装件，其特征在于包括：芯片，该芯片在下表面中具有焊盘；包封层，该包封层围绕所述芯片并暴露所述芯片的下表面；再布线层，该再布线层形成在所述芯片的下表面和所述包封层的下表面上，并电连接到所述芯片的焊盘；连接件，该连接件设置在所述再布线层上并在所述芯片的下表面和所述包封层的下表面下方，该连接件电连接到所述再布线层。
所述封装件还可以包括阻焊层，该阻焊层覆盖所述再布线层并暴露所述再布线层的预定位置，所述连接件设置在所述再布线层的由所述阻焊层暴露的预定位置处。所述连接件可以为焊球。
所述再布线层可以通过喷墨布线方法形成。所述再布线层可以利用含有银纳米颗粒或铜纳米颗粒的金属墨形成。
所述封装件还可以包括互连件，该互连件形成在所述芯片周围的所述包封层中，该互连件包括电连接到所述再布线层的一端和暴露到外部的另一端，该互连件用于将所述封装件电连接到外部装置。所述互连件可以为柱形，并垂直于所述芯片的下表面所在的平面。所述互连件可以为具有0.1mm至0.8mm的直径的圆柱形。所述互连件可以由焊料或铜形成。所述互连件的暴露到外部的另一端的表面上可以形成有焊盘。
根据本发明的示例实施例，提供了一种制造封装件的方法，其特征在于包括步骤：将多个芯片固定在临时载板上；在所述临时载板上形成包封层以包封所述多个芯片；去除所述临时载板，从而暴露所述多个芯片的下表面和所述包封层的下表面；在所述多个芯片的下表面和所述包封层的下表面上形成再布线层，使得该再布线层电连接到所述多个芯片的下表面中的焊盘；在所述再布线层上在所述多个芯片的下表面和所述包封层的下表面下方设置连接件，使得该连接件电连接到所述再布线层；将所述多个芯片分离为独立的封装件。
所述方法可以进一步包括：在形成所述再布线层的步骤之后，形成阻焊层以覆盖所述再布线层并暴露所述再布线层的将要设置所述连接件的预定位置。
形成所述布线层的步骤可以包括：采用喷墨布线方法将金属墨喷到所述多个芯片的下表面和所述包封层的下表面；使所述金属墨固化，以形成所述再布线层。
所述连接件可以为焊球，设置所述连接件的步骤可以进一步包括：将焊球放置在所述再布线层上，并执行回流处理。
所述方法还可以包括：将互连件固定在所述临时载板上；利用所述包封层包封所述互连件；去除所述临时载板，从而暴露所述多个芯片的下表面、所述包封层的下表面、所述互连件的下表面；形成电连接所述多个芯片的下表面中的焊盘和所述互连件的再布线层；去除包封层的位于所述互连件的上表面上的一部分，以将所述互连件的上表面暴露到外部，从而能够通过所述互连件将所述封装件电连接到外部装置。所述方法可以进一步包括：在所述互连件的暴露的上表面上形成焊盘。
根据示例实施例，由于采用包封层来包封芯片，从而可以防止芯片因外部环境的影响(例如，冲击)而损坏。
根据示例实施例，可以在封装件的芯片和包封层上形成连接件，从而增大了可以设置连接件的区域，并提高了可以设置的连接件的数量。因此根据示例实施例的封装件及其制造方法可以应用于集成度更高的芯片的封装。
根据示例实施例，由于直接在芯片上形成再布线层以取代了一般的引线键合工艺，从而可以实现更短的互联线。
根据示例实施例，通过包封层中的导电柱来实现封装件的堆叠结构。与现有的通过焊球与印刷电路板直接接触而实现的封装件的堆叠结构相比，因为在高温条件下包封层的翘曲程度远小于印刷电路板的翘曲程度，所以可以更好地防止例如由翘曲引起的虚焊等缺陷，从而提高封装件的堆叠结构的可靠性。
根据示例实施例，采用喷墨布线方法来形成再布线层以代替一般的光刻工艺，从而提高了产率并降低了成本。
附图说明
通过下面结合附图详细描述示例实施例，示例实施例的上述和/或其他方面、特征以及优点将变得更清楚并更易于理解，附图中：
图1是示出根据现有技术的封装件的剖视图；
图2是示出根据示例实施例的封装件的剖视图；
图3A至图3G是示出根据示例实施例的制造图2中示出的封装件的方法的剖视图；
图4是示出根据示例实施例的封装件的剖视图；
图5A至图5G是示出根据示例实施例的制造图4中示出的封装件的方法的剖视图；
图6是示出根据示例实施例的封装件的堆叠结构的剖视图。
具体实施方式
下文中，将参照附图来详细描述示例实施例。然而，示例实施例可以以许多不同的形式来实施，且不应该限于这里阐述的实施例。相反，提供这些实施例使得本公开将是彻底并完整的，并将使示例实施例的范围充分地传达给本领域技术人员。为了清楚起见，在附图中夸大了层和区域的尺寸和相对尺寸。在附图中，相同的标号始终表示相同的元件。
图2是示出根据示例实施例的封装件的剖视图。
如图2中所示，根据示例实施例的封装件100可以包括芯片110、包封层120、再布线层130、连接件140。芯片110可以具有在其下表面中的多个输入输出端口(例如，焊盘)111。包封层120可以围绕芯片110并暴露芯片110的形成有焊盘111的下表面。再布线层130可以形成在芯片110的下表面和/或包封层120的下表面上。再布线层130可以电连接到焊盘111，从而在形成特定电路结构的同时将焊盘111进行位置再分布。连接件140可以设置在再布线层130上。连接件140可以通过再布线层130将芯片110的焊盘111电连接到例如印刷电路板(PCB)等的外部装置(未示出)。连接件140可以为焊球，如图2中所示，然而示例实施例不限于此，连接件140可以为突起(bump)、针(pin)等。在可选的示例实施例中，封装件100还可以包括阻焊层150。阻焊层150可以覆盖再布线层130并暴露再布线层130的设置有连接件130的预定位置，从而保护再布线层130不受外部环境影响并防止再布线层130短路。
在示例实施例中，由于利用包封层120包封芯片110，所以可以防止芯片110因外部环境的影响(例如，冲击)而损坏。另外，因为再布线层130不仅可以形成在芯片110的下表面上，也可以形成在包封层120的下表面上，如图2中所示，所以增大了可以设置连接件140的区域，并提高了可以设置的连接件140的数量。
图3A至图3G是示出根据示例实施例的制造图2中示出的封装件的方法的剖视图。
如图3A中所示，可以将多个芯片110固定在临时载板B上。例如，可以将形成有多个芯片的半导体晶圆分离成独立的芯片，并通过芯片安装(dieattach)方法将独立的芯片贴装到临时载板B上，其中，可以将芯片110的具有焊盘111的表面(即，下表面)与临时载板B接合。临时载板B可以由玻璃或树脂等材料制成，临时载板B可以为条状(strip)。
然后，如图3B中所示，可以在临时载板B上利用诸如环氧树脂等的包封材料来包封多个芯片110，从而形成包封层120。
然后，如图3C中所示，可以去除临时载板B，从而暴露多个芯片110的下表面和包封层120的下表面。
然后，如图3D中所示，可以在多个芯片110的下表面和包封层120的下表面上形成再布线层130，使得再布线层130电连接到芯片110的下表面中的焊盘111。具体地讲，通过喷墨口将金属墨喷到芯片110的下表面和包封层120的下表面上，并通过热或紫外线处理以使喷到芯片110的下表面和包封层120的下表面上的金属墨固化，从而形成具有预定图案的再布线层130。金属墨可以包含银纳米颗粒或铜纳米颗粒。另外，金属墨还可以包含可固化树脂。可以将再布线层形成为具有大约20μm的厚度，然而示例实施例不限于此，本领域技术人员可以根据实际需要来确定再布线层的厚度。
在示例实施例中，因为不仅可以将再布线层130形成在芯片110的下表面上，也可以将再布线层130形成在包封层120的下表面上，所以增大了可以设置连接件140的区域，并提高了可以设置的连接件140的数量。
然后，如图3E中所示，可以形成覆在再布线层130的阻焊层150以保护再布线层130，并蚀刻阻焊层150以暴露再布线层130的将要设置有连接件140的预定位置。然而，本发明不限于此，在可选的示例实施例中，可以省略形成阻焊层的步骤。
然后，如图3F中所示，可以在再布线层的通过阻焊层150暴露的位置处设置连接件140。在本示例实施例中，连接件140可以为焊球。在这样的情况下，可以将焊球放置在再布线层130上，并执行回流处理。
最后，如图3G中所示，将所得结构分离(例如，切割)成独立的封装件。
图4是示出根据示例实施例的封装件的剖视图。除了互连件160之外，图4中的封装件200的其他元件与图2中的封装件100的元件相同。因此，为了简明起见，省略了关于相同元件的重复描述。
如图4中所示，互连件160可以形成在芯片110周围的包封层120中。图4中示出了两个互连件160，然而示例实施例不限于此，互连件160的数量可以根据需要来选择。互连件160可以由焊料或铜等导电材料形成。互连件160的一端可以与再布线层130接触，从而通过再布线层130电连接到焊盘111。图4中示出的互连件160为圆柱形，但是示例实施例不限于此，互连件160可以各种形状，例如，棱柱形、楔形等。另外，为了方便电路连接，可以采用不规则的形状，例如之字形的互连件160。根据示例实施例，圆柱型的互连件160可以具有大约0.1mm至大约0.8mm的直径，但是示例实施例不限于此，本领域技术人员可以根据实际需要来确定互连件160的直径。优选地，圆柱形的互连件160可以与芯片110所在平面垂直。
互连件160的另一端可以暴露到外部。如图4中所示，互连件160的暴露的另一端的表面可以与封装件200的上表面(即，包封层120的上表面)处于同一平面中，但是示例实施例不限于此，互连件160的暴露的另一端的表面可以凹进到封装件200的上表面下方，从而为容纳将要堆叠在其上的另一封装件的连接件(例如，焊球)提供空间。在这样的情况下，与图4中示出结构不同，互连件160的高度可以小于等于芯片110的高度。因此，可以缩小堆叠式封装件的体积，并可以防止短路。另外，为了通过互连件160实现堆叠式封装件，可以在互连件160的暴露的另一端的表面上形成焊盘(未示出)。
图5A至图5G是示出根据示例实施例的制造图4中示出的封装件的方法的剖视图。除了形成互连件160的步骤之外，图5A至图5G中的制造封装件200的方法与图3A至图3G中的制造封装件100的方法相同。因此，为了简明起见，省略了关于相同元件和相同步骤的重复描述。
如图5A中所示，可以将多个芯片110和多个互连件160固定在临时载板B上。例如，可以通过芯片安装方法将芯片110和互连件160贴装在临时载板B上。优选地，在互连件160为圆柱形的情况下，可以将圆柱形的互连件160设置为垂直于临时载板B。
然后，如图5B中所示，可以在临时载板B上利用诸如环氧树脂等的包封材料来包封芯片110和互连件160，从而形成包封层120。
然后，如图5C中所示，可以去除临时载板B，从而暴露芯片110的下表面、包封层120的下表面以及互连件160的下表面。
然后，如图5D中所示，可以在暴露的芯片110的下表面、包封层120的下表面以及互连件160的下表面上形成再布线层130，使得再布线层130电连接到芯片110的下表面中的焊盘111和互连件160。再布线层130的材料、结构及其形成方法与上面参照图3D中描述的相同，因此，将省略对它们的详细描述。另外，可以选择性地形成阻焊层150。
在示例实施例中，因为不仅可以将再布线层130形成在芯片110的下表面上，也可以将再布线层130形成在包封层120的下表面上，所以增大了可以设置连接件140的区域，并提高了可以设置的连接件140的数量。
然后，如图5E中所示，可以去除包封层120的位于互连件160的上表面上的一部分，以将互连件160的上表面暴露到外部。例如，在互连件160的高度大于芯片110的高度的情况下，可以通过研磨包封层120的整个上表面来暴露互连件160的上表面，如图5E中所示，从而互连件160的暴露的上表面与包封层120的上表面在同一平面中。然而，本发明不限于此，在互连件160的高度小于等于芯片110的高度的情况下，可以通过诸如蚀刻等的图案化工艺仅去除包封层120的位于互连件160的上表面上的一部分，以将互连件160的上表面暴露到外部。在这样的情况下，互连件160的暴露的上表面可以凹进到封装件200的上表面(即，包封层120的上表面)下方，即，互连件160的暴露的上表面所处的平面低于封装件200的上表面所处的平面。这样，可以在封装件200的上表面中提供可以容纳将要堆叠在其上的另一封装件的连接件(例如，焊球)的空间。
然后，如图5F中所示，可以在再布线层的通过阻焊层150暴露的位置处设置连接件140。在本示例实施例中，连接件140可以为焊球。在这样的情况下，可以将焊球放置在再布线层130上，并执行回流处理。
最后，如图5G中所示，将所得结构分离(例如，切割)成独立的封装件。
图6是示出根据示例实施例的封装件的堆叠结构的剖视图。
如图6中所示，根据示例实施例的堆叠式封装件包括如上所述的封装件100和200。封装件100和200可以通过互连件160彼此电连接。例如，封装件100的连接件140(例如，焊球)可以通过回焊工艺连接到封装件200的互连件160的暴露上表面上。然而，示例实施例不限于此，可以通过堆叠多个封装件100和200来实现具有多层堆叠结构的封装件，其中，多个封装件100和200之间通过封装件200的互连件160彼此电连接。
根据示例实施例，由于采用包封层来包封芯片，从而可以防止芯片因外部环境的影响(例如，冲击)而损坏。
根据示例实施例，可以在封装件的芯片和包封层上形成连接件，从而增大了可以设置连接件的区域，并提高了可以设置的连接件的数量。因此根据示例实施例的封装件及其制造方法可以应用于集成度更高的芯片的封装。
根据示例实施例，由于直接在芯片上形成再布线层以取代了一般的引线键合工艺，从而可以实现更短的互联线。
根据示例实施例，通过包封层中的导电柱来实现封装件的堆叠结构。与现有的通过焊球与印刷电路板直接接触而实现的封装件的堆叠结构相比，因为在高温条件下包封层的翘曲程度远小于印刷电路板的翘曲程度，所以可以更好地防止例如由翘曲引起的虚焊等缺陷，从而提高封装件的堆叠结构的可靠性。
根据示例实施例，采用喷墨布线方法来形成再布线层以代替一般的光刻工艺，从而提高了产率并降低了成本。
虽然已经示出并描述了示例实施例的示例，但是本领域技术人员应该理解的是，示例实施例不限于此，在不脱离如权利要求所保护的示例实施例的精神和范围的情况下，可以在此进行各种改变和修改。

Claims (10)

1.一种封装件，其特征在于包括：
芯片其下表面中具有焊盘；
包封层，该包封层围绕所述芯片并暴露所述芯片的下表面；
再布线层，该再布线层形成在所述芯片的下表面和所述包封层的下表面上，并电连接到所述芯片的焊盘；
连接件，该连接件设置在所述再布线层上并在所述芯片的下表面和所述包封层的下表面下方，并电连接到所述再布线层。
2.如权利要求1所述的封装件，其特征在于所述封装件还包括阻焊层，该阻焊层覆盖所述再布线层并暴露所述再布线层的预定位置，所述连接件设置在所述再布线层的由所述阻焊层暴露的预定位置处。
3.如权利要求1所述的封装件，其特征在于所述再布线层通过喷墨布线方法形成。
4.如权利要求1所述的封装件，其特征在于所述封装件还包括互连件，该互连件形成在所述芯片周围的所述包封层中，并包括电连接到所述再布线层的一端和暴露到外部的另一端，以用于将所述封装件电连接到外部装置。
5.如权利要求4所述的封装件，其特征在于所述互连件为具有0.1mm至0.8mm直径的圆柱形。
6.一种制造封装件的方法，其特征在于包括步骤：
将多个芯片固定在临时载板上；
在所述临时载板上形成包封层以包封所述多个芯片；
去除所述临时载板，从而暴露所述多个芯片的下表面和所述包封层的下表面；
在所述多个芯片的下表面和所述包封层的下表面上形成再布线层，使得该再布线层电连接到所述多个芯片的下表面中的焊盘；
在所述再布线层上在所述多个芯片的下表面和所述包封层的下表面下方设置连接件，使得该连接件电连接到所述再布线层；
将所述多个芯片分离为独立的封装件。
7.如权利要求6所述的方法，其特征在于所述方法进一步包括：
在形成所述再布线层的步骤之后形成阻焊层，以覆盖所述再布线层并暴露所述再布线层的将要设置所述连接件的预定位置。
8.如权利要求6所述的方法，其特征在于形成所述布线层的步骤进一步包括：
采用喷墨布线方法将金属墨喷到所述多个芯片的下表面和所述包封层的下表面；
使所述金属墨固化，以形成所述再布线层。
9.如权利按要求6所述的方法，其特征在于所述方法还包括：
将互连件固定在所述临时载板上；
利用所述包封层包封所述互连件；
去除所述临时载板，从而暴露所述多个芯片的下表面、所述包封层的下表面、所述互连件的下表面；
形成电连接所述多个芯片的下表面中的焊盘和所述互连件的再布线层；
去除包封层的位于所述互连件的上表面上的一部分，以将所述互连件的上表面暴露到外部，从而能够通过所述互连件将所述封装件电连接到外部装置。
10.如权利要求9所述的封装件，其特征在于所述互连件被形成为具有0.1mm至0.8mm直径的圆柱形。
CN2009102219154A 2009-11-23 2009-11-23 封装件及其制造方法 Pending CN102074514A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009102219154A CN102074514A (zh) 2009-11-23 2009-11-23 封装件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009102219154A CN102074514A (zh) 2009-11-23 2009-11-23 封装件及其制造方法

Publications (1)

Publication Number Publication Date
CN102074514A true CN102074514A (zh) 2011-05-25

Family

ID=44032997

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102219154A Pending CN102074514A (zh) 2009-11-23 2009-11-23 封装件及其制造方法

Country Status (1)

Country Link
CN (1) CN102074514A (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543939A (zh) * 2012-01-05 2012-07-04 三星半导体(中国)研究开发有限公司 超细间距焊盘的叠层倒装芯片封装结构及其制造方法
CN106847712A (zh) * 2016-12-28 2017-06-13 华进半导体封装先导技术研发中心有限公司 一种扇出型晶圆级封装结构及其制作方法
CN107256848A (zh) * 2017-05-25 2017-10-17 日月光封装测试(上海)有限公司 半导体封装件及其制造方法
CN107301956A (zh) * 2016-08-29 2017-10-27 上海兆芯集成电路有限公司 晶片封装制程
CN110211932A (zh) * 2019-05-29 2019-09-06 浙江荷清柔性电子技术有限公司 一种柔性芯片封装结构及制造方法
CN110854111A (zh) * 2019-11-25 2020-02-28 维沃移动通信有限公司 封装组件、电子设备及封装方法
CN111361070A (zh) * 2018-12-26 2020-07-03 中芯集成电路（宁波）有限公司 摄像组件的封装方法
CN111361071A (zh) * 2018-12-26 2020-07-03 中芯集成电路（宁波）有限公司 摄像组件的封装方法
CN111370326A (zh) * 2018-12-26 2020-07-03 中芯集成电路（宁波）有限公司 封装方法
CN111370320A (zh) * 2018-12-26 2020-07-03 中芯集成电路（宁波）有限公司 封装方法
CN111370329A (zh) * 2018-12-26 2020-07-03 中芯集成电路（宁波）有限公司 扇出型晶圆级封装方法
CN111370325A (zh) * 2018-12-26 2020-07-03 中芯集成电路（宁波）有限公司 系统级封装方法以及喷涂装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543939A (zh) * 2012-01-05 2012-07-04 三星半导体(中国)研究开发有限公司 超细间距焊盘的叠层倒装芯片封装结构及其制造方法
CN102543939B (zh) * 2012-01-05 2015-09-16 三星半导体(中国)研究开发有限公司 超细间距焊盘的叠层倒装芯片封装结构及其制造方法
CN107301956A (zh) * 2016-08-29 2017-10-27 上海兆芯集成电路有限公司 晶片封装制程
CN106847712A (zh) * 2016-12-28 2017-06-13 华进半导体封装先导技术研发中心有限公司 一种扇出型晶圆级封装结构及其制作方法
CN106847712B (zh) * 2016-12-28 2019-06-14 华进半导体封装先导技术研发中心有限公司 一种扇出型晶圆级封装结构及其制作方法
CN107256848A (zh) * 2017-05-25 2017-10-17 日月光封装测试(上海)有限公司 半导体封装件及其制造方法
CN111361070A (zh) * 2018-12-26 2020-07-03 中芯集成电路（宁波）有限公司 摄像组件的封装方法
CN111361071A (zh) * 2018-12-26 2020-07-03 中芯集成电路（宁波）有限公司 摄像组件的封装方法
CN111370326A (zh) * 2018-12-26 2020-07-03 中芯集成电路（宁波）有限公司 封装方法
CN111370320A (zh) * 2018-12-26 2020-07-03 中芯集成电路（宁波）有限公司 封装方法
CN111370329A (zh) * 2018-12-26 2020-07-03 中芯集成电路（宁波）有限公司 扇出型晶圆级封装方法
CN111370325A (zh) * 2018-12-26 2020-07-03 中芯集成电路（宁波）有限公司 系统级封装方法以及喷涂装置
CN111370325B (zh) * 2018-12-26 2022-05-10 中芯集成电路（宁波）有限公司 系统级封装方法以及喷涂装置
CN111361071B (zh) * 2018-12-26 2022-05-10 中芯集成电路（宁波）有限公司 摄像组件的封装方法
CN111370320B (zh) * 2018-12-26 2022-07-08 中芯集成电路（宁波）有限公司 封装方法
CN110211932A (zh) * 2019-05-29 2019-09-06 浙江荷清柔性电子技术有限公司 一种柔性芯片封装结构及制造方法
CN110854111A (zh) * 2019-11-25 2020-02-28 维沃移动通信有限公司 封装组件、电子设备及封装方法

Similar Documents

Publication Publication Date Title
CN102074514A (zh) 封装件及其制造方法
US7413925B2 (en) Method for fabricating semiconductor package
US7579690B2 (en) Semiconductor package structure
CN102376679B (zh) 封装基板以及包括该封装基板的倒装芯片封装
US20010028104A1 (en) Semiconductor device, stacked-type semiconductor unit and method for manufacturing the same
WO2007083351A1 (ja) 半導体装置およびその製造方法
CN104685622A (zh) Bva中介结构
CN115206900B (zh) 以增加的良率制造半导体装置模块的方法
JP2007123595A (ja) 半導体装置及びその実装構造
JP2009044110A (ja) 半導体装置及びその製造方法
US10825774B2 (en) Semiconductor package
CN107611099B (zh) 包括多个半导体裸芯的扇出半导体装置
US20060097377A1 (en) Flip chip bonding structure using non-conductive adhesive and related fabrication method
CN114639666A (zh) 中介层和包括中介层的半导体封装
US20080237767A1 (en) Sensor-type semiconductor device and manufacturing method thereof
KR20130015393A (ko) 반도체 패키지 및 이의 제조 방법
US7435624B2 (en) Method of reducing mechanical stress on a semiconductor die during fabrication
CN111725146A (zh) 电子封装件及其制法
JP2009147053A (ja) 半導体装置及びその製造方法
US7638365B2 (en) Stacked chip package and method for forming the same
US8878346B2 (en) Molded SiP package with reinforced solder columns
KR20110132530A (ko) 라운드형 상호연결부를 구비하는 집적 회로 패키지 시스템 및 그 제조 방법
KR20090041936A (ko) 반도체 소자의 금속 패드
WO2006091266A1 (en) Method of making reinforced semiconductor package
CN111312665B (zh) 封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110525