CN111370320B - 封装方法 - Google Patents

封装方法 Download PDF

Info

Publication number
CN111370320B
CN111370320B CN201811605538.XA CN201811605538A CN111370320B CN 111370320 B CN111370320 B CN 111370320B CN 201811605538 A CN201811605538 A CN 201811605538A CN 111370320 B CN111370320 B CN 111370320B
Authority
CN
China
Prior art keywords
layer
solder
opening
spray head
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811605538.XA
Other languages
English (en)
Other versions
CN111370320A (zh
Inventor
秦晓珊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Semiconductor International Corp
Original Assignee
Ningbo Semiconductor International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Semiconductor International Corp filed Critical Ningbo Semiconductor International Corp
Priority to CN201811605538.XA priority Critical patent/CN111370320B/zh
Publication of CN111370320A publication Critical patent/CN111370320A/zh
Application granted granted Critical
Publication of CN111370320B publication Critical patent/CN111370320B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明提供一种封装方法，包括：在每一芯片正面形成与电连接结构相接触的再布线层；在再布线层以及塑封层上形成限位层，且限位层内具有多个开口；进行选择性喷涂处理，向开口内喷洒焊料，形成填充满所述开口的焊料层，所述选择性喷涂处理的方法包括：提供可移动的喷头；采用所述喷头在所述芯片和塑封层上方移动，当所述喷头移动经过所述开口上方时，所述喷头向所述开口喷洒焊料，且喷头移动经过同一开口上方至少两次，以形成焊料层，且所述焊料层与再布线层电连接；去除限位层；在去除所述限位层之后，对所述焊料层进行回流处理，形成焊球。本发明利用选择性喷涂处理形成封装所需要的焊球，改善了焊球整体质量均一性，进而改善了封装效果。

Description

封装方法
技术领域
本发明涉及半导体封装技术领域，特别涉及一种封装方法。
背景技术
随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，人们对集成电路的封装技术的要求相应也不断提高。现有的封装技术包括球栅阵列封装(Ball GridArray，BGA)、芯片尺寸封装(Chip Scale Package，CSP)、晶圆级封装(Wafer LevelPackage，WLP)、三维封装(3D)和系统封装(System in Package，SiP)等。
焊球的形成是封装工艺中的关键技术之一。焊球与芯片内的电连接结构电连接，且利用所述焊球重新布局封装结构的输入/输出引脚位置和数量，便于使封装结构与外部电路或者其他器件之间实现电连接。
现有技术的封装方法形成的封装结构的性能仍有待提高。
发明内容
本发明解决的问题是提供一种封装方法，改善封装效果，提高形成的封装结构的可靠性。
为解决上述问题，本发明提供一种封装方法，包括：提供基板，所述基板上具有多个芯片，所述芯片具有正面和与所述正面相对的背面，所述芯片内形成有电连接结构，所述芯片正面暴露出所述电连接结构表面，且相邻芯片之间的基板上形成有塑封层；在每一所述芯片正面形成与所述电连接结构相接触的再布线层；在所述再布线层以及塑封层上形成限位层，且所述限位层内具有暴位于再布线层上方的多个开口；进行选择性喷涂处理，向所述开口内喷洒焊料，形成填充满所述开口的焊料层，所述选择性喷涂处理的方法包括：提供可移动的喷头；采用所述喷头在所述芯片和塑封层上方移动，当所述喷头移动经过所述开口上方时，所述喷头向所述开口喷洒焊料，且所述喷头移动经过同一开口上方至少两次，以形成所述焊料层，且所述焊料层与所述再布线层电连接；去除所述限位层；对所述焊料层进行回流处理，形成焊球。
与现有技术相比，本发明提供的技术方案具有以下优点：
本发明提供的封装方法的技术方案中，在再布线层以及塑封层上形成限位层，且限位层内具有位于再布线层上方的多个开口；接着，进行选择性喷涂处理，向所述开口内喷洒焊料，形成填充满所述开口的焊料层，所述选择性喷涂处理的方法包括：提供可移动的喷头；采用所述喷头在所述芯片和塑封层上方移动，当所述喷头移动经过所述开口上方时，所述喷头向所述开口喷洒焊料，且所述喷头移动经过同一开口上方至少两次，以形成所述焊料层，且所述焊料层与所述再布线层电连接；去除所述限位层；在去除所述限位层之后，对所述焊料层进行回流处理，形成焊球。本发明利用选择性喷涂处理形成焊料层，减小了外界环境对焊料层质量产生的影响，使得形成的焊料层与所述再布线层之间的粘附性强，且多个焊料层的整体质量均一性好，所述焊料层的厚度均匀性高从而避免出现某些区域的焊料层不完整的情况，相应形成的焊球的整体质量均一性好。并且，由于喷头移动经过同一开口上方两次，以形成所述焊料层，在进行后一次喷洒焊料之前，前一次喷洒的焊料在所述开口内具有一定的时间和空间进行流动，因此在进行后一次喷洒焊料时，前一次喷洒的焊料的厚度均匀性得到改善，从而提高最终形成的焊料层的厚度均匀性，改善封装效果，提高形成的封装结构的可靠性。
可选的，所述喷头前一次移动经过开口上方时的移动路径与后一次移动经过同一开口上方时的移动路径不同。不同移动路径的喷头喷洒的焊料的厚度均匀性以及厚度分布情况有差异，由于同一开口上方的焊料为经由不同移动路径的喷头喷洒的，两次不同喷洒焊料形成膜层的厚度分布情况相互弥补或者相互抵消，有利于进一步提高最终形成的焊料层的厚度均匀性，进一步的改善封装效果。
可选的，所述喷头与开口底部之间的垂直距离为5mm～30mm，在所述垂直距离范围内，单位时间内喷头喷洒焊料的喷洒区域面积适中，相应的单位时间内在开口内喷洒焊料形成的膜层厚度适中，使得单位时间内形成的膜层具有良好的厚度均匀性，从而进一步的提高最终形成的焊料层的厚度均匀性。
附图说明
图1至图4为一种扇出型晶圆级封装过程的剖面结构示意图；
图5至图13为本发明实施例提供的封装方法各步骤对应的结构示意图。
具体实施方式
由背景技术可知，采用现有的封装方法制造的封装结构的性能有待提高。
现结合一种封装方法进行分析，以所述封装方法为扇出型晶圆级封装伪劣，图1至图4为一种扇出型晶圆级封装过程的剖面结构示意图，所述封装方法包括以下步骤：
参考图1，提供基板10，所述基板10上具有多个芯片20，且所述芯片20内具有电连接结构30，所述芯片20表面暴露出所述电连接结构30表面，相邻芯片20之间的基板10上形成有塑封层40；在每一芯片20表面形成与所述电连接结构30相接触的再布线层(RDL，Redistribution-Layer)50。
参考图2，采用溅射工艺，在所述再布线层50表面形成球下金属层(UBM，UnderBump Metallization)60；在所述球下金属层60表面、塑封层40表面以及芯片20表面形成光刻胶层70，所述光刻胶层70内具有多个暴露出所述球下金属层60部分表面的开口80。
参考图3，采用电镀工艺，形成填充满所述开口80的焊料层90。
参考图4，去除所述光刻胶层70，(参考图3)且去除所述焊料层90(参考图3)暴露出的球下金属层60；对所述焊料层90进行回流处理，形成多个焊球91。
采用上述封装方法形成的封装结构性能有待提高。经分析发现，所述焊球91的质量低下是造成封装结构性能差的主要原因之一，尤其所述多个焊球91的整体质量均一性有待提高。具体地，所述焊球91的质量低下体现在：所述焊球91与所述球下金属层60之间的粘附性差，导致电连接性能不稳定，严重的，所述焊球91脱落造成断路问题；此外，在基板10上方的某些焊球91形状不完整，影响所述焊球91的电连接性能。
进一步分析发现，导致上述问题的原因包括：一方面，所述球下金属层60的质量影响着采用电镀工艺形成的焊料层90的质量。例如，所述球下金属层60的厚度、表面洁净度、表面是否被氧化等，都会影响形成的焊料层90的质量。另一方面，所述电镀工艺的参数也影响着所述焊料层90的质量。例如，电镀采用的镀液温度、镀液流速、镀液成分、电镀时间以及电镀电流密度等。此外，所述多个开口内的焊料层90为在同一道电镀工艺中形成的，且影响所述焊球91质量的因素众多，当其中一个开口对应的影响焊球91质量的因素出现偏差时，在所述开口内形成的焊球91质量会较其他焊球91质量差，因此多个所述焊球91的整体质量均一性差，从而影响所述封装结构的性能。
为解决上述问题，本发明提供一种封装方法，影响形成的焊料层的因素减少，从而提高了形成的焊料层的质量，改善封装所需的所有焊料层的整体质量均一性，避免某些区域出现焊料层不完整的情况，从而改善了封装效果，提高了形成的封装结构的整体性能。
图5至图13为本发明实施例提供的封装方法各步骤对应的结构示意图。
参考图5，提供基板100，所述基板100上具有多个芯片101，所述芯片101内形成有电连接结构102，所述芯片101具有正面和与所述正面相对的背面，其中，所述芯片101正面暴露出所述电连接结构102表面。且相邻芯片101之间的基板100上形成有塑封层103。
本实施例中，以所述封装方法应用于晶圆级封装作为示例，其中，所述晶圆级封装为扇出型晶圆级封装。需要说明的是，在其他实施例中，所述封装方法还可以应用于晶圆级系统封装、系统级封装或者3D封装中。
所述基板100用于对芯片101提供承载支撑作用，以提高封装工艺的可操作性。本实施例中，所述基板100为金属基板。在其他实施例中，所述基板还可以为玻璃基板、陶瓷基板、塑料基板或者树脂基板，所述基板还可以为晶圆。
所述基板100具有键合面，所述键合面为放置芯片101的面。本实施例中，所述键合面的形状为圆形。在其他实施例中，所述键合面的形状还可以为规则多边形，例如矩形、六边形或者八边形，所述键合面的形状还可以为不规则形状。
需要说明的是，在其他实施例中，所述基板还可以为电路板，所述电路板与所述芯片之间电连接。所述电路板包括但不限于PCB板(printed circuit board，印刷电路板)、FPC板(flexible printed circuit board，柔性电路板)或RFPC板(rigid-flex printedcircuit board，软硬结合板)。
所述芯片101作为扇出型晶圆级封装中的待封装集成的芯片。所述芯片101可以为有源元件、无源元件、微机电系统、光学元件等元件中的一种或多种。具体地，按照功能类型区分，所述芯片101可以为存储芯片、通讯芯片、处理芯片、闪存芯片、逻辑芯片或者特定功能芯片，例如，所述处理芯片可以为图像传感器芯片、温度传感器芯片或者压力传感器芯片等，所述特定功能芯片为为了某些特定功能而开发的芯片，如Wifi芯片、蓝牙芯片或者电源管理芯片等。
本实施例中，所述多个101的功能类型相同，所述扇出型晶圆级封装用于对相同功能类型的芯片进行封装，后续进行切割处理后，形成具有一个芯片的封装结构。相应的，所述若干个芯片可以为通过对同一晶圆进行切割获得。
需要说明的是，在其他实施例中，根据实际生产工艺需求，所述多个芯片的功能类型也不可以不相同，例如，多个芯片包括为第一功能类型的第一芯片以及第二公开类型的第二芯片，所述扇出型晶圆级封装用于将不同功能类型的第一芯片和第二芯片组合封装到一个封装结构中。相应的，所述多个芯片可以为通过对不同功能类型的多个晶圆分别进行切割获得的。
所述电连接结构102用于与后续形成的再布线层进行电连接，从而实现芯片101与外部电路或者其他器件的电连接。所述电连接结构102包括金属互连结构以及与所述金属互连结构电连接的焊盘，其中，所述芯片101表面暴露出所述焊盘表面。本实施例中，所述焊盘顶部与所述芯片101表面齐平。其他实施例中，所述焊盘还可以凸出于所述芯片表面。
所述芯片101可以采用集成电路制作技术制成。本实施例中，所述芯片101为采用硅晶圆制成的芯片。在其他实施例中，所述芯片101还可以为其他材质形成的芯片，例如在锗晶圆、锗化硅晶圆、碳化硅晶圆、III-V族化合物晶圆、绝缘体上的硅晶圆或者蓝宝石基底等，其中，III-V族化合物晶圆可以为砷化镓晶圆、砷化铟晶圆、磷化铟晶圆、磷化镓晶圆、砷化镓铟晶圆或者磷化铟镓晶圆等。
本实施例中，所述芯片101设置在所述基板100上，且所述芯片101的正面相对于背面朝上。本实施例中，所述多个芯片101临时键合(Temporary bonding)于所述基板100上，在后续形成再布线层之前或者之后，进行解键合(debonding)处理去除所述基板100。
所述塑封层103用于对所述芯片101提供物理保护作用，例如，对所述芯片101提供支撑作用，隔绝外界水汽或者具有腐蚀性的环境，防止所述芯片101受到腐蚀。本实施例中，所述塑封层103的材料为环氧树脂。
采用注塑工艺(injection molding)或者转塑工艺(transfer molding)形成所述塑封层103。本实施例中，所述塑封层103顶部与所述芯片101正面齐平。在其他实施例中，所述塑封层顶部还可以高于所述芯片正面，或者，所述塑封层顶部低于所述芯片正面。
参考图6，在每一芯片101正面形成与所述电连接结构102相接触的再布线层104。
所述再布线层104使后续形成的焊球与所述电连接结构102之间电连接，以便对芯片101的输入/输出端口进行重新布局，将所述输入/输出端口布置到新的、节距占位更为宽松的区域，便于形成具有不同焊球间距的封装结构。其中，所述芯片101正面暴露出的电连接结构102即为芯片101的输入/输出端口。
所述再布线层104的材料为铜、铝、钨、镍或者金中的一种或多种。本实施例中，所述再布线层104的材料为铜。
本实施例中，为了进一步的增加后续形成的焊球之间的间距，所述再布线层104还位于与所述芯片101相邻接的塑封层103表面。
为了提高所述再布线层104与所述芯片101之间的粘附性，且减小所述再布线层104与所述芯片101之间的应力，还可以在所述再布线层104与所述芯片101之间形成缓冲层。所述缓冲层的材料为聚酰亚胺(PI，Photo-sensitive Polyimide)、聚苯并恶唑(PBO，Polybenzoxazole)或者苯丙环丁烯(BCB，Benzocyclobutene)。
在形成所述再布线层104之后，进行解键合处理，去除所述基板100。在其他实施例中，还可以在形成所述再布线层之前，进行解键合处理，去除所述基板。需要说明的是，在其他实施例中，所述芯片设置在所述基板上，且所述芯片的背面相对于所述正面朝上时，相应的，在后续形成再布线层之前，去除所述基板，以暴露出所述芯片正面。
还需要说明的是，在其他实施例中，所述封装方法应用于扇入型晶圆级封装中时，所述基板为晶圆，所述芯片为采用集成电路工艺在所述晶圆上制造的，且所述芯片的正面相对于背面朝上，相应的，在形成所述再布线层之前无需去除所述基板。所述封装方法应用于晶圆级系统封装中时，所述基板为器件晶圆，且所述器件晶圆内形成有内部芯片，所述封装方法用于将所述内部芯片与芯片封装在一个封装结构中，且所述芯片的正面相对于背面朝上，相应的，在形成所述再布线层之前无需去除所述基板。所述封装方法应用于系统级封装中时，所述基板为与芯片电连接的电路板，且所述芯片的正面相对于背面朝上，相应的，在形成再布线层之前无需去除所述基板。所述封装方法应用于3D封装中时，所述基板为与芯片电连接的电路板，相应的，在形成所述再布线层之前无需去除所述基板。
参考图7及图8，图7为俯视结构示意图，图8为图7中沿AA1切割的剖面结构示意图，在所述再布线层104上以及塑封层103上形成限位层105，且所述限位层105内具有位于所述再布线层104上方的多个开口106。
需要说明的是，为了便于图示和说明，图7中仅示出了限位层105和开口106。
所述限位层105用于定义后续形成的焊球的位置，并且，所述限位层105还可以将后续喷洒的焊料限制在开口106内，以避免所述焊料流动至不期望区域。其中，所述开口106的大小和位置决定了后续形成的焊球的大小和位置。
本实施例中，所述再布线层104还暴露出芯片101部分正面，相应的，所述限位层105还位于所述暴露出的芯片101部分正面。
所述限位层105的材料为光阻材料，可以为正性光阻材料也可以为负性光阻材料。本实施例中，形成所述限位层105的工艺步骤包括：在所述再布线层104上以及塑封层103上形成光阻膜；对所述光阻膜进行曝光处理以及显影处理，形成所述限位层105。
本实施例中，在平行于所述芯片101正面方向上，所述开口106的剖面形状为圆形。在其他实施例中，在平行于所述芯片正面表面方向上，所述开口的剖面形状还可以为规则多边形，例如四边形、六边形或者八边形，所述开口的剖面形状还可以为不规则形状。
为了提高封装效率以及降低封装难度，且提高芯片集成密度，所述多个开口106呈沿X方向和Y方向的阵列式分布，其中，X方向即为阵列的行方向，Y方向即为阵列的列方向。
本实施例中，在形成所述限位层105之前，还包括步骤：在所述再布线层104表面形成球下金属层107，相应的，所述开口106底部暴露出所述球下金属层107部分表面。所述球下金属层107有利于提高所述再布线层104与后续形成的焊球之间的粘附性，并且，所述球下金属层107还能够起到扩散阻挡的作用，阻挡后续形成的焊球中的金属离子扩散至再布线层104内，避免所述金属离子造成再布线层104的电阻增大的问题。在其他实施例中，未形成所述球下金属层时，相应的，所述开口底部暴露出所述再布线层部分表面。
本实施例中，所述球下金属层107不仅位于所述再布线层104表面，还位于塑封层103表面，所述球下金属层107为连续膜层，后续的工艺步骤中会对所述球下金属层107进行刻蚀处理。
本实施例中，所述球下金属层107为叠层结构，包括铬层、位于所述铬层表面的铬铜合金层、以及位于所述铬铜合金层表面的铜层。在其他实施例中，在形成所述球下金属层之前，还可以在所述再布线层表面形成绝缘层，所述绝缘层暴露出所述再布线层部分表面。
还需要说明的是，在其他实施例中，如图9所示，在形成所述限位层105之前，还可以包括步骤：在所述再布线层104以及塑封层103上形成聚合物层200，所述聚合物层200内形成有贯穿所述聚合物层200的铜柱201，且所述铜柱201与所述再布线层104相接触；相应的，在形成所述限位层105的工艺步骤中，在所述聚合物层200表面形成所述限位层105，且所述开口106暴露出所述铜柱201顶部。
结合参考图7及图10，进行选择性喷涂处理，向所述开口106(参考图8)内喷洒焊料，形成填充所述开口106的焊料层108，所述选择性喷涂处理的方法包括：提供可移动的喷头；采用所述喷头在所述芯片101和塑封层103上方移动，当所述喷头移动经过所述开口106上方时，所述喷头向所述开口106喷洒焊料，且所述喷头移动经过同一开口106上方至少两次，以形成所述焊料层108，且所述焊料层108与所述再布线层104电连接。
在所述选择性喷涂处理过程中，不会向所述开口106以外的区域喷洒焊料，仅向所述开口106内喷洒焊料。本实施例中，所述焊料层108顶部与所述限位层105顶部齐平，也就是说，所述焊料层108填充满所述开口106。在其他实施例中，所述焊料层顶部还可以低于所述限位层顶部，或者，所述焊料层顶部还可以高于所述限位层顶部。
所述焊料为具有流动性的浆料。所述焊料的材料包括锡，还可以包括铅、锑、锌、铜、铝、铁、金、银、镍或铋中的一种或多种。
提供具有所述可移动的喷头的喷涂装置；将所述多个芯片101和塑封层103置于承载台(chuck)上，利用所述喷涂装置完成所述选择性喷涂处理。
为了提高同一开口106内的焊料层108的厚度均匀性，同时还提高所有开口106内的焊料层108的整体厚度均匀性，在所述选择性喷涂处理过程中，所述喷头移动经过同一开口106上方至少两次，以形成所述焊料层108。由于对于同一开口106而言，所述焊料层108为至少经过两次喷洒焊料形成的，在进行后一次喷洒焊料之前，前一次喷洒的焊料在所述开口106内具有一定的时间和空间进行流动，因此在进行后一次喷洒焊料时，前一次喷洒的焊料的厚度均匀性得到改善，从而提高最终形成的焊料层108的厚度均匀性。
本实施例中，所述选择性喷涂处理过程中，所述喷头前一次移动经过所述开口106上方时的移动路径具有第一方向，所述喷头后一次移动经过同一开口106上方时的移动路径具有第二方向，且所述第二方向与第一方向不同。这样设置，有利于进一步的提高所述焊料层108的厚度均匀性。其原因在于：
来自不同移动路径的喷头向同一开口106喷洒的焊料的厚度分布情形具有差异性，因此，采用具有不同移动路径的喷头向同一开口106喷洒焊料时，所述具有差异性的厚度分布相互弥补，从而提高进一步的提高形成的焊料层108的厚度均匀性。
本实施例中，所述多个开口106呈沿X方向和Y方向的阵列式分布，其中，沿X方向的开口106构成多行开口106，沿Y方向的开口106构成多列开口106。所述喷头的移动路径具有的方向包括：沿+X方向、-X方向、+Y方向或者-Y方向中的一种或多种。
本实施例中，所述选择性喷涂处理的步骤包括：至少一次的X方向喷涂步骤，所述X方向喷涂步骤包括：所述喷头沿+X方向或-X方向移动，经过沿X方向的开口106上方，直至所述喷头移动经过所有行开口106上方；至少一次的Y方向喷涂步骤，所述Y方向喷涂步骤包括：所述喷头沿+Y方向或者-Y方向移动，经过沿Y方向的开口106上方，直至所述喷头移动经过所有列开口106上方。
为了进一步的提高形成的焊料层108的厚度均匀性，且提高所述焊料层108的致密度等性能，交替进行所述X方向喷涂步骤与所述Y方向喷涂步骤，以形成所述焊料层108，直至所述焊料层108的厚度符合要求。
在从X方向喷涂步骤变更为Y方向喷涂步骤时，既可以采用移动所述喷头的方式实现，还可以采用利用承载台将芯片101和塑封层103转动90°的方式实现。
在其他实施例中，所述选择性喷涂处理的步骤还可以包括：至少两次的X方向喷涂步骤，所述X方向喷涂步骤包括：所述喷头沿+X方向移动，经过一行开口上方；所述喷头沿-X方向移动，经过下一行开口上方；所述喷头交替沿+X方向和-X方向移动，直至所述喷头移动经过所有行开口上方。需要说明的是，所述喷头移动经过同一行开口上方至少两次，以形成所述焊料层，并且，所述喷头前一次经过同一行开口上方的移动路径与后一次经过同一行开口上方的移动路径不同。
相应的，在其他实施例中，所述喷头还可以交替沿+Y方向和-Y方向移动，直至所述喷头移动经过所有列开口，以形成所述焊料层。
在其他实施例中，所述喷头的移动路径的方向还可以包括：与X方向呈45°的倾斜方向或者与Y方向呈45°的倾斜方向。
在进行所述选择性喷涂处理之前，还需要获取所述开口106的位置信息；基于获取的所述位置信息，进行所述选择性喷涂处理。
本实施例中，获取所述开口106的位置信息的方法为：基于预设信息，形成所述限位层105，将所述预设信息作为所述开口106的位置信息。需要说明的是，在其他实施例中，为了提高所述位置信息的准确度，避免工艺偏差带来的影响，获取所述开口的位置信息的方法还可以为，在形成所述限位层之后，对基板表面进行光照射，采集经基板表面反射的光信息，获取所述开口的位置信息。由于开口处的材料与限位层的材料不同，因此基于不同材料反射的光信息不同，采集所述不同的光信息即可获取所述开口的位置信息。
所述开口106具有相对的第一边界和第二边界，所述第一边界指向第二边界的方向与喷头移动方向一致，当所述喷头移动经过所述第一边界且距离第一边界第一距离时，所述喷头开始喷洒焊料；当所述喷头移动至距离第二边界第二距离且未超过第二边界时，所述喷头结束喷洒焊料。
所述第一距离不宜过大。若所述第一距离过大，则所述喷头单次经过同一开口106上方的有效喷涂面积过小，相应单次喷涂形成的膜层厚度薄，使得选择性喷涂处理的效率低。为此，本实施例中，所述第一距离范围为5～30mm，例如为6mm、10mm、15mm、25mm。
所述第二距离不宜过小，也不宜过大。若所述第二距离过小，则所述喷头易将焊料喷洒至开口106以外的区域；若所述第二距离过大，则所述喷头单次经过同一开口106上方的有效喷涂面积过小，相应单次喷涂形成的膜层厚度薄，使得选择性喷涂处理的效率低。为此，本实施例中，所述第二距离范围为5mm～30mm，例如为10mm、18mm、23mm、28mm。
在进行所述选择性喷涂处理过程中，所述喷头与开口106底部之间的垂直距离不宜过小，也不宜过大。所述喷头与所述开口106底部之间的垂直距离越近，则单位时间内喷头喷洒的区域面积越小，相应的单位时间内在开口106喷洒焊料形成的膜层的厚度越厚，相应的形成的膜层厚度均匀性也越小，不利于提高焊料层106的厚度均匀性。所述喷头与所述开口106底部之间的垂直距离越远，喷头喷洒焊料的位置精确度越难以控制，且容易造成焊料的损失；并且，所述喷头与所述开口106底部之间的垂直距离过远，所述焊料在进入开口106之前在空气中暴露时间过长而易凝固，影响焊料在所述开口106内的填充质量。
为此，本实施例中，所述喷头与所述开口106底部之间的垂直距离为5mm～30mm，例如为10mm、15mm、20mm、28mm。
并且，在所述选择性喷涂处理过程中，对于同一开口106，随着所述开口106内的焊料的量逐渐增加，所述喷头与所述开口106底部之间的垂直距离逐渐减小。
在所述选择性喷涂处理过程中，所述喷头移动的速率不宜过小，也不宜过快。若所述喷头移动的速率过小，则所述选择性喷涂处理的喷涂效率低，影响封装进程；并且，在所述喷涂喷洒的焊料流量一定的情况下，所述喷头单次移动经过开口106过程中喷洒的焊料量较大，则在所述开口106内单次形成的膜层厚度较厚，所述膜层的厚度均匀性相对较差，不利于提高最终形成的焊料层108的厚度均匀性。若所述喷头移动的速率过快，则控制所述喷头喷洒焊料的难度增加，易向开口106以外的区域喷洒焊料。
为此，本实施例中，在所述选择性喷涂处理过程中，所述喷头移动的速率为0.01m/s～0.1m/s，例如为0.03m/s、0.05m/s、0.07m/s、0.9m/s。
在所述选择性喷涂处理过程中，所述喷头喷洒焊料的流量不宜过小，也不宜过大。若所述喷头喷洒焊料的流量过小，相应的所述选择性喷涂处理的喷涂效率低，影响封装进程；若所述喷头喷洒焊料的流量过大，所述喷头单次移动经过所述开口106过程中喷洒的焊料量较大，则在所述开口106单次形成的膜层厚度较厚，所述膜层的厚度均匀性相对较差，不利于提高最终形成的焊料层108的厚度均匀性。为此，本实施例中，在所述选择性喷涂处理过程中，所述喷头喷洒焊料的流量为1mL/s～10mL/s，例如为2mL/s、4mL/s、6mL/s、9mL/s。
在形成所述焊料层108之后，还包括步骤，对所述焊料层108进行冷却处理，以使所述焊料层108冷却凝固成型。可以采用冷却装置进行所述冷却处理。
本实施例中，利用选择性喷涂处理自下而上形成所述焊料层108，形成所述焊料层108的质量受到外界影响小，因此所述焊料层108的质量均一性得到提高，具体地，所述焊料层108与再布线层104之间的粘附性强，单个焊料层108的厚度均匀性好，且所有焊料层108的整体厚度均匀性好。并且，本实施例中，利用选择性喷涂处理形成所述焊料层108，形成所述焊料层108的工艺温度较电镀工艺的工艺温度低，且形成所述焊料层108的工艺环境温和，因而本实施例对芯片101的损伤小。
同时，由于对于同一开口106而言，所述焊料层108为至少经过两次喷洒焊料形成的，在进行后一次喷洒焊料之前，前一次喷洒的焊料在所述开口106内具有一定的时间和空间进行流动，因此在进行后一次喷洒焊料时，前一次喷洒的焊料的厚度均匀性得到改善，从而提高最终形成的焊料层108的厚度均匀性，使得后续在所述焊料层108基础上形成的焊球的整体电连接性能优良，避免某些区域的焊料层108厚度过薄而造成的电连接断路的问题。
参考图11，去除所述限位层105(参考图10)。
采用湿法去胶工艺或者灰化工艺，去除所述限位层105。
在去除所述限位层105之后，位于所述限位层105下方的球下金属层107被暴露出来。在去除所述限位层105之后，还包括步骤，去除所述焊料层108暴露出的球下金属层107，保留位于所述焊料层108下方的球下金属层107。
参考图12，所述焊料层108露出的再布线层104表面形成绝缘层109。
本实施例中，所述绝缘层109还位于所述芯片101正面以及所述塑封层103表面。
所述绝缘层109为所述再布线层104提供保护作用，防止所述再布线层104暴露在外界环境中而被腐蚀。
所述绝缘层109可以为无机材料，例如为氧化硅、氮化硅、氮氧化硅、碳氮化硅或者碳氮氧化硅等。所述绝缘层109还可以为有机材料，例如为聚氯乙烯、PI、BCB或者PBO等。本实施例中，所述绝缘层109的材料为氮化硅。
本实施例中，在对所述焊料层108进行回流处理之前形成所述绝缘层109，所述绝缘层109能够在回流处理过程中对再布线层104提供扩散阻挡作用，阻挡回流处理过程中的焊料层108中的金属离子扩散至再布线层104内。
需要说明的是，在其他实施例中，还可以在后续进行回流处理形成焊球之后，在所述焊球暴露出的再布线层表面形成所述绝缘层。
还需要说明的是，在其他实施例中，还可以在形成所述限位层之前，在所述再布线层表面形成所述绝缘层，具体地，在形成所述球下金属层之前形成所述绝缘层。
参考图13，对所述焊料层108(参考图12)进行回流处理(reflow)，形成焊球110。
经过所述回流处理，形成形状符合工艺要求的焊球110。本实施例中，所述焊球110的形状为球形。
本实施例中，在去除所述限位层105之后进行所述回流处理，在其他实施例中，当所述焊料层顶部高于所述限位层表面时，还可以在进行所述回流处理之后去除所述限位层。
由前述分析可知，对于单个焊料层108而言，所述焊料层108的厚度均匀性好，因此在所述焊料层108基础上形成的焊料110形貌良好；对于所有焊料层108而言，所述焊料层108的整体厚度均匀性好，避免出现某些区域的焊料层108不完整的情况，进而保证所有的焊球110均具有良好的电连接性能，放置出现某些区域的焊料110由于厚度过薄而造成的无法实现电连接的问题。
同时，所述焊料层108的质量受到所述开口106底部表面情况的影响小，因此所述焊料层108与所述再布线层104之间的粘附性强，相应的所述焊球110与所述再布线层104之间的粘附性强，有效的避免了焊球110脱落的问题。
因此，本发明实施例提供的封装方法，利用选择性喷涂处理形成焊球110，提高了封装效果，改善了封装形成的封装结构的可靠性。
现有技术中，采用电镀工艺形成焊料层，所述电镀工艺受到开口底部表面的情况以及电镀工艺本身参数的影响，例如当所述开口底部表面洁净度不高或者所述开口底部表面某些区域被氧化时，电镀形成的焊料层与再布线层之间的粘附性将变差，且电镀形成的焊料层质量也将变差，不仅影响焊球的导电性且还影响焊料层的厚度均匀性，在封装结构中出现不完整焊球。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种封装方法，其特征在于，包括：
提供基板，所述基板上具有多个芯片，所述芯片具有正面和与所述正面相对的背面，所述芯片内形成有电连接结构，所述芯片正面暴露出所述电连接结构表面，且相邻芯片之间的基板上形成有塑封层；
在每一所述芯片正面形成与所述电连接结构相接触的再布线层；
在所述再布线层以及塑封层上形成限位层，且所述限位层内具有位于再布线层上方的多个开口；
进行选择性喷涂处理，向所述开口内喷洒焊料，形成填充满所述开口的焊料层，所述选择性喷涂处理的方法包括：提供可移动的喷头；采用所述喷头在所述芯片和塑封层上方移动，当所述喷头移动经过所述开口上方时，所述喷头向所述开口喷洒焊料，且所述喷头移动经过同一开口上方至少两次，以形成所述焊料层，且所述焊料层与所述再布线层电连接；其中，所述开口具有相对的第一边界和第二边界，所述第一边界指向第二边界的方向与喷头移动方向一致，当所述喷头移动经过所述第一边界且距离第一边界第一距离时，所述喷头开始喷洒焊料；当所述喷头移动至距离第二边界第二距离且未超过第二边界时，所述喷头结束喷洒焊料；
去除所述限位层；
对所述焊料层进行回流处理，形成焊球。
2.如权利要求1所述封装方法，其特征在于，所述喷头前一次经过所述开口上方时的移动路径具有第一方向，所述喷头后一次经过同一开口上方时的移动路径具有第二方向，所述第二方向与第一方向不同。
3.如权利要求1或2所述封装方法，其特征在于，所述多个开口呈沿X方向和Y方向的阵列式分布；所述喷头的移动路径具有的方向包括：沿+X方向、-X方向、+Y方向或者-Y方向中的一种或多种。
4.如权利要求3所述封装方法，其特征在于，所述喷头的移动路径还包括：与X方向呈45°的倾斜方向或者与Y方向呈45°的倾斜方向。
5.如权利要求1所述封装方法，其特征在于，在进行所述选择性喷涂处理之前，获取所述开口的位置信息；基于获取的所述位置信息，进行所述选择性喷涂处理。
6.如权利要求1所述封装方法，其特征在于，在所述选择性喷涂处理过程中，对于同一开口，随着所述开口内的焊料逐渐增加，所述喷头与所述开口底部之间的垂直距离逐渐减小。
7.如权利要求6所述封装方法，其特征在于，所述喷头与所述开口底部之间的垂直距离为5mm～30mm。
8.如权利要求1所述封装方法，其特征在于，所述喷头移动的速率为0.01m/s～0.1m/s。
9.如权利要求1所述封装方法，其特征在于，所述喷头喷洒焊料的流量范围为1mL/s～10mL/s。
10.如权利要求1所述封装方法，其特征在于，在去除所述限位层之后，进行所述回流处理；所述焊料层顶部与所述限位层表面齐平，或者，所述焊料层顶部高于所述限位层表面。
11.如权利要求1或10所述封装方法，其特征在于，所述限位层的材料为光阻材料。
12.如权利要求1所述封装方法，其特征在于，所述封装方法应用于晶圆级系统封装、晶圆级封装、系统级封装或者3D封装中。
CN201811605538.XA 2018-12-26 2018-12-26 封装方法 Active CN111370320B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811605538.XA CN111370320B (zh) 2018-12-26 2018-12-26 封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811605538.XA CN111370320B (zh) 2018-12-26 2018-12-26 封装方法

Publications (2)

Publication Number Publication Date
CN111370320A CN111370320A (zh) 2020-07-03
CN111370320B true CN111370320B (zh) 2022-07-08

Family

ID=71212268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811605538.XA Active CN111370320B (zh) 2018-12-26 2018-12-26 封装方法

Country Status (1)

Country Link
CN (1) CN111370320B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113808958A (zh) * 2021-09-17 2021-12-17 成都奕斯伟系统集成电路有限公司 一种芯片封装结构制作方法及芯片封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855232A (zh) * 2005-04-25 2006-11-01 新科实业有限公司 焊接装置及在磁盘驱动单元内形成电性焊接的方法
CN102074514A (zh) * 2009-11-23 2011-05-25 三星半导体(中国)研究开发有限公司 封装件及其制造方法
CN103318838A (zh) * 2013-05-24 2013-09-25 厦门大学 一种应用于微机电系统器件的真空封装方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008211125A (ja) * 2007-02-28 2008-09-11 Spansion Llc 半導体装置およびその製造方法
WO2013157075A1 (ja) * 2012-04-17 2013-10-24 株式会社谷黒組 はんだバンプ及びその形成方法並びにはんだバンプを備えた基板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1855232A (zh) * 2005-04-25 2006-11-01 新科实业有限公司 焊接装置及在磁盘驱动单元内形成电性焊接的方法
CN102074514A (zh) * 2009-11-23 2011-05-25 三星半导体(中国)研究开发有限公司 封装件及其制造方法
CN103318838A (zh) * 2013-05-24 2013-09-25 厦门大学 一种应用于微机电系统器件的真空封装方法

Also Published As

Publication number Publication date
CN111370320A (zh) 2020-07-03

Similar Documents

Publication Publication Date Title
US11967563B2 (en) Fan-out package having a main die and a dummy die
US11276656B2 (en) Integrated fan-out structure and method of forming
US10629555B2 (en) Packaging devices and methods of manufacture thereof
US9818684B2 (en) Electronic device with a plurality of redistribution structures having different respective sizes
US9633939B2 (en) Semiconductor package and manufacturing method thereof
US9748212B2 (en) Shadow pad for post-passivation interconnect structures
US20130069221A1 (en) Semiconductor Device and Method of Forming Conductive Protrusions Over Conductive Pillars or Bond Pads as Fixed Offset Vertical Interconnect Structures
TW201735197A (zh) 半導體結構及其製造方法
KR20150016927A (ko) 반도체 디바이스를 패키징하는 방법 및 장치
US20210098435A1 (en) Interconnect Structures, Packaged Semiconductor Devices, and Methods of Packaging Semiconductor Devices
TWI653722B (zh) 半導體裝置以及製造之方法
US20220230940A1 (en) Barrier Structures Between External Electrical Connectors
CN111370329A (zh) 扇出型晶圆级封装方法
CN111370320B (zh) 封装方法
CN111370327B (zh) 扇入型晶圆级封装方法
CN111370338B (zh) 封装方法
CN111370324B (zh) 封装方法
CN111370326B (zh) 封装方法
TW202343733A (zh) 半導體裝置和形成嵌入式再分佈層的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant