JP7414822B2 - 集積回路パッケージング構造及びその製造方法 - Google Patents

集積回路パッケージング構造及びその製造方法 Download PDF

Info

Publication number
JP7414822B2
JP7414822B2 JP2021530778A JP2021530778A JP7414822B2 JP 7414822 B2 JP7414822 B2 JP 7414822B2 JP 2021530778 A JP2021530778 A JP 2021530778A JP 2021530778 A JP2021530778 A JP 2021530778A JP 7414822 B2 JP7414822 B2 JP 7414822B2
Authority
JP
Japan
Prior art keywords
slurry
heat dissipation
packaging
dissipation structure
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021530778A
Other languages
English (en)
Other versions
JP2022511450A (ja
Inventor
チェン・ペン
ゾウ・ホウデ
チャン・バオフア
グ・チャオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of JP2022511450A publication Critical patent/JP2022511450A/ja
Application granted granted Critical
Publication of JP7414822B2 publication Critical patent/JP7414822B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F1/00—Metallic powder; Treatment of metallic powder, e.g. to facilitate working or to improve properties
    • B22F1/10—Metallic powder containing lubricating or binding agents; Metallic powder containing organic material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F3/00—Manufacture of workpieces or articles from metallic powder characterised by the manner of compacting or sintering; Apparatus specially adapted therefor ; Presses and furnaces
    • B22F3/22—Manufacture of workpieces or articles from metallic powder characterised by the manner of compacting or sintering; Apparatus specially adapted therefor ; Presses and furnaces for producing castings from a slip
    • B22F3/225—Manufacture of workpieces or articles from metallic powder characterised by the manner of compacting or sintering; Apparatus specially adapted therefor ; Presses and furnaces for producing castings from a slip by injection molding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F5/00—Manufacture of workpieces or articles from metallic powder characterised by the special shape of the product
    • B22F5/10—Manufacture of workpieces or articles from metallic powder characterised by the special shape of the product of articles with cavities or holes, not otherwise provided for in the preceding subgroups
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F7/00—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression
    • B22F7/008—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression characterised by the composition
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F7/00—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression
    • B22F7/06—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite workpieces or articles from parts, e.g. to form tipped tools
    • B22F7/062—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite workpieces or articles from parts, e.g. to form tipped tools involving the connection or repairing of preformed parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F7/00—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression
    • B22F7/06—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite workpieces or articles from parts, e.g. to form tipped tools
    • B22F7/08—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite workpieces or articles from parts, e.g. to form tipped tools with one or more parts not made from powder
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C21/00—Alloys based on aluminium
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/02—Alloys based on gold
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/06—Alloys based on silver
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F5/00—Manufacture of workpieces or articles from metallic powder characterised by the special shape of the product
    • B22F2005/001—Cutting tools, earth boring or grinding tool other than table ware
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F2998/00—Supplementary information concerning processes or compositions relating to powder metallurgy
    • B22F2998/10—Processes characterised by the sequence of their steps
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/02—Elements
    • C08K3/08—Metals
    • C08K2003/0806—Silver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Composite Materials (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本開示は、集積回路（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ：ＩＣ）パッケージング構造及びその製造方法に関し、より詳細には、放熱構造を備えるＩＣパッケージング構造及びその製造方法に関する。
半導体製造プロセスにおいて、集積回路（ＩＣ）パッケージは、集積回路の１つ又は複数の半導体ダイを、これらの半導体ダイが外的要因によって損傷を受けないようにするための成形コンパウンドで封止するように構成された、一手段である。ヒートシンクは通常、放熱を行うためにこの成形コンパウンドの上方に配置される。
しかしながら、この成形コンパウンドの熱伝導率が低すぎるために放熱性能には限界があり、とりわけより高い冷却能力が要求される場合、ＩＣパッケージの総サイズがヒートシンクによって著しく増大することになる。
本開示では、集積回路（ＩＣ）パッケージング構造及びその製造方法が提供される。封止材料内にトレンチが形成され、また、封止材料によって封止されたダイとの間の距離を短縮するように、放熱構造がトレンチ内に少なくとも部分的に配置される。その結果、本ＩＣパッケージング構造のサイズを著しく増大させることなく、本ＩＣパッケージング構造の冷却能力を向上させることができる。
本開示の一実施形態によれば、集積回路（ＩＣ）パッケージング構造が提供される。本ＩＣパッケージング構造は、パッケージング基板と、このパッケージング基板上に配置された１つ又は複数のダイと、封止材料と、少なくとも１つのトレンチと、放熱構造と、を備える。封止材料はパッケージング基板上に配置され、パッケージング基板上の１つ又は複数のダイを封止するように構成されている。少なくとも１つのトレンチはこの封止材料内に配置されている。放熱構造の少なくとも一部は、少なくとも１つのトレンチ内に配置されている。
いくつかの実施形態では、放熱構造の熱伝導率は封止材料の熱伝導率よりも高い。
いくつかの実施形態では、放熱構造は、この封止材料によって１つ又は複数のダイから分離されている。
いくつかの実施形態では、放熱構造は、少なくとも１つのトレンチ内に配置された第１の部分、及び封止材料の表面上に配置された第２の部分を含む。
いくつかの実施形態では、第１の部分は第２の部分と直接結合されている。
いくつかの実施形態では、第２の部分の材料組成は第１の部分の材料組成と同一である。
いくつかの実施形態では、第２の部分の材料組成は第１の部分の材料組成とは異なっている。
いくつかの実施形態では、第１の部分は第１の金属粒子を含み、第２の部分は第２の金属粒子を含み、これら第２の金属粒子のそれぞれの寸法は、第１の金属粒子のそれぞれの寸法よりも大きい。
いくつかの実施形態では、封止材料はエポキシ成形コンパウンド（ｅｐｏｘｙ ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ：ＥＭＣ）を含む。
本開示の一実施形態によれば、ＩＣパッケージング構造の製造方法が提供される。本製造方法は以下のステップを含む。パッケージング基板上に１つ又は複数のダイが配置される。パッケージング基板上に封止材料が形成される。この封止材料は、パッケージング基板上の１つ又は複数のダイを封止するように構成されている。この封止材料内に、少なくとも１つのトレンチが形成される。封止材料上に放熱構造が形成され、この放熱構造の少なくとも一部は、少なくとも１つのトレンチ内に形成される。
いくつかの実施形態では、放熱構造を形成するステップは以下のステップを含む。少なくとも１つのトレンチ内に第１のスラリーが形成される。放熱構造の第１の部分を形成するように、第１のスラリーに対して第１の硬化プロセスが実行される。
いくつかの実施形態では、放熱構造を形成するステップは、少なくとも１つのトレンチ内に第１のスラリーを形成した後に、封止材料の表面上に第２のスラリーを形成するステップをさらに含む。
いくつかの実施形態では、放熱構造を形成するステップは、封止材料の表面上に放熱構造の第２の部分を形成するように、第２のスラリーに対して第２の硬化プロセスを実行するステップをさらに含み、ここで第２のスラリーは第１の硬化プロセスの後に形成される。
いくつかの実施形態では、第２のスラリーは第１の硬化プロセスの前に形成され、また、この第２のスラリーは、封止材料の表面上における放熱構造の第２の部分となるように、第１の硬化プロセスによって硬化される。
いくつかの実施形態では、この第２のスラリーの材料組成は第１のスラリーの材料組成と同一である。
いくつかの実施形態では、第２のスラリーの材料組成は第１のスラリーの材料組成とは異なっている。
いくつかの実施形態では、第１のスラリーは第１の金属粒子を含み、第２のスラリーは第２の金属粒子を含み、これら第２の金属粒子のそれぞれの寸法は、第１の金属粒子のそれぞれの寸法よりも大きい。
いくつかの実施形態では、本製造方法は、放熱構造を形成するステップの後に切断プロセスを実行するステップをさらに含む。
いくつかの実施形態では、本製造方法は、封止材料を形成するステップの後で、少なくとも１つのトレンチを形成するステップの前に、切断プロセスを実行するステップをさらに含む。
いくつかの実施形態では、放熱構造の熱伝導率は封止材料の熱伝導率よりも高い。
当業者であれば、本開示の他の態様を、本開示の明細書、特許請求の範囲、及び図面に照らして理解することができる。
本発明のこれら及び他の目的は、様々な図及び図面において例示している好ましい実施形態に関する以下の詳細な説明を読解した後、当業者にはおそらく明らかになるであろう。
本明細書に取り入れられて本明細書の一部を形成している添付の図面は本開示の実施形態を例示しており、本明細書と共に本開示の原理を説明し、当業者による本開示の製造及び使用を有効にする役割をさらに果たしている。
本開示の第１の実施形態による、集積回路（ＩＣ）パッケージング構造を示す概略図である。 本開示の一実施形態による、図１に図示するＩＣパッケージング構造の製造方法のフローチャートである。 本開示の第２の実施形態による、ＩＣパッケージング構造を示す概略図である。 本開示の第２の実施形態による、ＩＣパッケージング構造における放熱構造の第２の部分を示す概略図である。 本開示の一実施形態による、図３に図示するＩＣパッケージング構造の製造方法のフローチャートである。 本開示の別の実施形態による、図３に図示するＩＣパッケージング構造の製造方法のフローチャートである。 本開示のさらに別の実施形態による、図３に図示するＩＣパッケージング構造の製造方法を示す概略図である。 本開示の第３の実施形態による、ＩＣパッケージング構造を示す概略図である。 本開示の一実施形態による、図８に図示するＩＣパッケージング構造の製造方法を示す概略図である。 本開示の第４の実施形態による、ＩＣパッケージング構造の製造方法のフローチャートである。 本開示の第４の実施形態による、ＩＣパッケージング構造の製造方法を示す概略図である。 本開示の第５の実施形態による、ＩＣパッケージング構造の製造方法のフローチャートである。 本開示の第５の実施形態による、ＩＣパッケージング構造の製造方法を示す概略図である。
特定の構成及び配置について述べているが、例示のみを目的としてこれを行っていることを理解すべきである。当業者であれば、本開示の趣旨及び範囲から逸脱することなく、他の構成及び配置が使用できることを認識するであろう。本開示を他の種々の用途にも使用できることは、当業者には明らかであろう。
なお、本明細書において「一（ｏｎｅ）実施形態」、「一（ａｎ）実施形態」、「いくつかの（ｓｏｍｅ）実施形態」などへ言及する場合、記載している実施形態が特定の特徴、構造、又は特性を含み得ることを示しているが、全ての実施形態が特定の特徴、構造、又は特性を必ずしも含むとは限らない。また、そのような語句は必ずしも同じ実施形態を指しているとは限らない。さらに、特定の特徴、構造、又は特性を一実施形態に関連して記載している場合、これらを明示的に記載しているかどうかにかかわらず、そのような特徴、構造、又は特性が他の実施形態との関連においても有効であることは、当業者に知られていると考えられる。
通常、用語法はその文脈での使用状況から少なくとも部分的に理解され得る。例えば、本明細書で「１つ又は複数の（ｏｎｅ ｏｒ ｍｏｒｅ）」という用語を使用する場合、文脈に少なくとも部分的に依存して、これを使用して任意の特徴、構造、又は特性を単数の意味で表してもよいし、これを使用してこうした特徴、構造又は特性の組み合わせを複数の意味で表してもよい。同様に「１つの（ａ）」、「１つの（ａｎ）」、又は「その（ｔｈｅ）」などの用語を、ここでも文脈に少なくとも部分的に依存して、単数形の用法を表していると理解してもよいし、複数形の用法を表していると理解してもよい。また、「ｂａｓｅｄ ｏｎ（に基づいて／を基に）」という用語は、排他的な一連の要因を表すことを必ずしも意図していないと理解され、その代わりに、ここでも文脈に少なくとも部分的に依存して、必ずしも明示的に記載されていない別の要因が存在できるようにしている可能性がある。
本開示における「上（ｏｎ）」、「上側（ａｂｏｖｅ）」、及び「上方（ｏｖｅｒ）」の意味について、「上（ｏｎ）」が何かの「上に直接ある」ことを意味するだけでなく、それらの間に中間の特徴部又は層を伴って何かの「上にある」という意味を含み、また「上側（ａｂｏｖｅ）」又は「上方（ｏｖｅｒ）」が何かの「上側にある」若しくは「上方にある」ことを意味するだけでなく、それらの間に中間の特徴部又は層を何ら伴わずに何かの「上側にある」又は「上方にある」（すなわち、何かの上に直接ある）という意味をも含み得るように、最も広義の意味で解釈すべきであることは容易に理解されるべきである。
さらに、「下（ｂｅｎｅａｔｈ）」、「下側（ｂｅｌｏｗ）」、「下部（ｌｏｗｅｒ）」、「上側（ａｂｏｖｅ）」、及び「上部（ｕｐｐｅｒ）」などの空間的な相対語を、図面に示しているある要素又は特徴と別の要素（複数可）又は特徴（複数可）との関係を表す際、説明を簡単にするために本明細書で用いてもよい。これらの空間的な相対語は、図面に示している向きに加えて、使用中又は動作中のデバイスの種々の向きをも包含することが意図されている。本装置を他の方向に向けてもよく（９０度又は他の方位に回転させて）、また本明細書で使用している空間的な相対記述子を、それに応じて同様に解釈してもよい。
図１を参照されたい。図１は、本開示の第１の実施形態による、集積回路（ＩＣ）パッケージング構造を示す概略図である。図１に示すように、ＩＣパッケージング構造１０１は、パッケージング基板１０と、このパッケージング基板１０上に配置された１つ又は複数のダイ２２と、封止材料４０と、少なくとも１つのトレンチＴＲと、放熱構造５０と、を備える。封止材料４０はパッケージング基板１０上に配置され、パッケージング基板１０上の１つ又は複数のダイ２２を封止するように構成されている。なお、本開示における図は、例示を目的として簡略化された概略図であり、ダイ２２は実際には、封止材料４０によって完全に覆われ、かつ封止されている。少なくとも１つのトレンチＴＲは封止材料４０内に配置されている。放熱構造５０の少なくとも一部は、少なくとも１つのトレンチＴＲ内に配置されている。封止材料４０内のトレンチＴＲに配置されることにより、この放熱構造５０がダイ２２に近接することになるので、ＩＣパッケージング構造１０１の冷却能力をこの放熱構造５０によって向上させることができ、また、本ＩＣパッケージング構造のサイズは、この放熱構造５０によって増大することもない。
本開示における放熱構造５０は、ボール・グリッド・アレイ（ｂａｌｌ ｇｒｉｄ ａｒｒａｙ：ＢＧＡ）パッケージ、クワッド・フラット・パッケージ（ｑｕａｄ ｆｌａｔ ｐａｃｋａｇｅ：ＱＦＰ）、クワッド・フラット・ノーリード（ｑｕａｄ ｆｌａｔ ｎｏ－ｌｅａｄｓ：ＱＦＮ）パッケージ、ランド・グリッド・アレイ（ｌａｎｄ ｇｒｉｄ ａｒｒａｙ：ＬＧＡ）パッケージ、ピン・グリッド・アレイ（ｐｉｎ ｇｒｉｄ ａｒｒａｙ：ＰＧＡ）パッケージ、又は他の適切なＩＣパッケージング技術などの種々の種類のＩＣパッケージング技術に適用されてもよい。いくつかの実施形態では、パッケージング基板１０は、適切な絶縁材料及び／又は誘電体材料によって形成されてもよい。例えば、パッケージング基板１０は、エポキシ基板、ビスマレイミドトリアジン（ｂｉｓｍａｌｅｉｍｉｄｅ ｔｒｉａｚｉｎｅ：ＢＴ）樹脂基板などのプラスチック基板、又はダイ２２を物理的に支持することができる他の適切な材料から作製された基板などを含んでいてもよい。いくつかの実施形態では、パッケージング基板１０は、絶縁材料内に配置された複数層の導電性ワイヤ（図示せず）を含んでいてもよく、これらの導電性ワイヤの個々の層は、パッケージング基板１０内の接続ビアによって互いに結合されてもよい。いくつかの実施形態では、ダイ２２はパッケージング基板１０の第１の表面上に配置されてもよく、パッケージング基板１０の第２の表面上に複数の接続構造体６０（ＢＧＡパッケージのはんだボールなど）が配置されてもよく、また、この第２の表面は、垂直方向Ｚにおいて第１の表面と対向していてもよい。垂直方向Ｚをパッケージング基板１０の厚さ方向と見なしてもよいが、これに限定されない。いくつかの実施形態では、ダイ２２はそれぞれ、ボンディングワイヤ３０（アルミ線、銅線、銀線、又は金線など）によってパッケージング基板１０に電気的に結合されてもよく、また、これらのダイ２２は、ボンディングワイヤ３０及びパッケージング基板１０を介して接続構造体６０に電気的に結合されてもよいが、これらに限定されない。
ダイ２２はそれぞれ、任意の適切な用途に使用されるダイであってもよい。いくつかの実施形態では、これらのダイ２２はそれぞれ、日付記憶、計算、及び／又は処理を行うための回路を含むＩＣダイであってもよい。一部のダイ２２は垂直方向Ｚに積層されてもよい。例えば、第２のダイ２２Ｂは、垂直方向Ｚにおいて第１のダイ２２Ａ上に配置されてもよい。いくつかの実施形態では、第２のダイ２２Ｂは、第１のダイ２２Ａ上に必要な接合面積をもたらすように、第１のダイ２２Ａよりも小さくてもよいが、これに限定されない。いくつかの実施形態では、垂直方向Ｚに積層されているダイ２２の寸法は実質的に互いに等しくてもよく、また、それぞれのダイ２２上に必要な接合面積をもたらすように、これらのダイ２２を垂直方向Ｚに垂直な水平方向にそれぞれ移動させてもよい。いくつかの実施形態では、これらのダイ２２とパッケージング基板１０との間及び／又はこれらのダイ２２の間に中間層２０が配置されてもよく、これらの中間層２０はそれぞれ、接着膜、ポリマー膜、及び／又はスペーサ膜であってもよい。
封止材料４０は、エポキシ成形コンパウンド（ＥＭＣ）などのプラスチック材料、又は他の適切な絶縁材料を含んでいてもよい。いくつかの実施形態では、放熱構造５０の熱伝導率は封止材料４０の熱伝導率よりも高くてもよい。例えば、放熱構造５０は、銀などの金属、又はそれぞれがより高い熱伝導率を有する他の適切な材料を含んでいてもよい。銀の熱伝導率は約４２９Ｗ／（ｍ・Ｋ）であり、ＥＭＣの熱伝導率は約０．８Ｗ／（ｍ・Ｋ）である。本実施形態における放熱構造５０を、ダイ２２からＩＣパッケージング構造１０１の表面へと至るより良好な熱伝達経路をもたらすように、封止材料４０に組み込まれた放熱構造と見なすことができる。封止材料４０の一部は、垂直方向Ｚにおいて、放熱構造５０とダイ２２との間に依然として配置されている。すなわち、トレンチＴＲはダイ２２の上側の封止材料４０を貫通しておらず、また、放熱構造５０は、封止材料４０によって１つ又は複数のダイ２２から分離されていてもよい。いくつかの実施形態では、この放熱構造５０は、垂直方向Ｚにおいてダイ２２の少なくとも一方に対応して配置されてもよいが、これに限定されない。放熱構造５０の位置及び／又はトレンチＴＲの深さは、積層ダイ２２及び／又はパッケージング基板１０内の回路上の熱分布に応じて、さらに修正されてもよい。
図１に示すように、ＩＣパッケージング構造１０１の製造方法は以下のステップを含んでいてもよい。パッケージング基板１０上に、１つ又は複数のダイ２２が配置される。パッケージング基板１０上に、封止材料４０が形成される。この封止材料４０は、パッケージング基板１０上の１つ又は複数のダイ２２を封止するように構成されている。この封止材料４０内に、少なくとも１つのトレンチＴＲが形成される。封止材料４０上に放熱構造５０が形成され、この放熱構造５０の少なくとも一部は、少なくとも１つのトレンチＴＲ内に形成される。
図２及び図１を参照されたい。図２は、本開示の一実施形態による、図１におけるＩＣパッケージング構造１０１の製造方法のフローチャートである。図２及び図１に示すように、放熱構造５０を形成する方法が以下のステップを含んでいてもよいが、これらに限定されない。ステップＳ１１で、封止材料４０内に少なくとも１つのトレンチＴＲが形成される。このトレンチＴＲはレーザ彫刻プロセス、エッチングプロセス、又は他の適切な手法によって形成されてもよい。ステップＳ１２で、少なくとも１つのトレンチＴＲ内に第１のスラリーＰ１が形成されてもよい。この第１のスラリーＰ１は、金属、金属化合物、接着剤、分散剤、溶剤、又は他の適切な成分を含んでいてもよい。いくつかの実施形態では、第１のスラリーＰ１は、銀粒子を含むシルバースラリーであってもよいが、これに限定されない。続いて、ステップＳ１３で、トレンチＴＲ内に放熱構造５０を形成するように、第１のスラリーＰ１に対して第１の硬化プロセスが実行される。いくつかの実施形態では、この第１の硬化プロセスは、熱硬化プロセス、照射硬化プロセス、又は第１のスラリーＰ１の硬化要件に応じた他の適切な硬化手法を含んでいてもよい。トレンチＴＲ内に配置される放熱構造５０となるように、この第１のスラリーＰ１が硬化され、かつ凝固されてもよい。なお、注意すべきは、放熱構造５０を形成する方法が上記のステップに限定されないということである。いくつかの実施形態では、放熱構造５０は、トレンチＴＲの外側で実行される他の適切な手法によって（例えば、金属粉末射出成形法）形成され、その後トレンチＴＲ内に配置されてもよい。
封止材料４０内のトレンチＴＲに放熱構造５０が配置されて、より高い熱伝導率を有するこの放熱構造５０が、パッケージング基板１０上のダイ２２に近接することになるので、ＩＣパッケージング構造１０１のサイズを増大させることなく、その冷却能力を向上させることができる。
以下の説明において、本開示の個々の実施形態を詳述する。この説明を簡単にするために、以下の各実施形態における同一の構成要素には同一の符号を付している。以下の説明では、これらの実施形態の差異を理解しやすくするために、個々の実施形態の相違点について詳述し、同一の特徴については重複した記述は行わない。
図３及び図４を参照されたい。図３は、本開示の第２の実施形態による、ＩＣパッケージング構造１０２を示す概略図である。図４は、ＩＣパッケージング構造１０３における放熱構造５０の第２の部分５０Ｂを示す概略図である。図３及び図４に示すように、ＩＣパッケージング構造１０２と上記の第１の実施形態におけるＩＣパッケージング構造との差異は、ＩＣパッケージング構造１０２内の放熱構造５０が、少なくとも１つのトレンチＴＲ内に配置された第１の部分５０Ａと、封止材料４０の表面上に配置された第２の部分５０Ｂとを含んでいてもよい点にある。いくつかの実施形態では、第１の部分５０Ａは第２の部分５０Ｂと直接結合されてもよい。いくつかの実施形態では、第２の部分５０Ｂの材料組成は、第１の部分５０Ａの材料組成と同一であってもよく、それは例えば、第１の実施形態に記載した放熱構造５０の材料などであるが、これに限定されない。いくつかの実施形態では、第２の部分５０Ｂの材料組成は第１の部分５０Ａの材料組成とは異なっていてもよい。例えば、図４に示すように、封止材料４０の上面に配置された放熱構造５０の第２の部分５０Ｂは、この第２の部分５０Ｂの表面積を増大させて、放熱構造５０の冷却能力を高めるように、凹凸面を有していてもよい。いくつかの実施形態では、複数の金属粒子（図示せず）を使用して、第２の部分５０Ｂの凹凸面を形成してもよい。いくつかの実施形態では、放熱構造５０の第１の部分５０Ａは第１の金属粒子（例えば、銀粒子粉末であるが、図示せず）を含んでいてもよく、放熱構造５０の第２の部分５０Ｂは第２の金属粒子（図示せず）を含んでいてもよく、その際、第２の部分５０Ｂの凹凸面を形成するにあたり、より大きな金属粒子が必要となるため、第２の金属粒子それぞれの寸法を第１の金属粒子それぞれの寸法よりも大きくしていてもよいが、これに限定されない。第２の部分５０Ｂに使用する金属粒子の寸法を調整することにより、第２の部分５０Ｂの凹凸面の粗さを制御してもよい。いくつかの実施形態では、第２の部分５０Ｂの凹凸面はまた、他の適切な手法によって形成されてもよい。垂直方向Ｚにおける第２の部分５０Ｂの厚さは約０．０１ミリメートル又は０．０１ミリメートル未満であってもよく、ＩＣパッケージング構造１０２のサイズを著しく増大させることなく、ＩＣパッケージング構造１０２の冷却能力をこの第２の部分５０Ｂによってさらに向上させることができる。
図５～図７及び図３を参照されたい。図５は、本開示の一実施形態による、ＩＣパッケージング構造１０２の製造方法のフローチャートである。図６は、本開示の別の実施形態による、ＩＣパッケージング構造１０２の製造方法のフローチャートである。図７は、本開示のさらに別の実施形態による、ＩＣパッケージング構造１０２の製造方法を示す概略図である。図５及び図３に示すように、いくつかの実施形態では、放熱構造５０を形成する方法が以下のステップを含んでいてもよいが、これらに限定されない。ステップＳ２１で、封止材料４０内に少なくとも１つのトレンチＴＲが形成される。ステップＳ２２で、この少なくとも１つのトレンチＴＲ内に第１のスラリーＰ１が形成されてもよい。続いて、ステップＳ２３で、この第１のスラリーＰ１に対して第１の硬化プロセスが実行される。トレンチＴＲ内の放熱構造５０の第１の部分５０Ａとなるように、第１の硬化プロセスによって第１のスラリーＰ１が硬化され、かつ凝固されてもよい。この放熱構造５０の第１の部分５０Ａを形成するステップの後、ステップＳ２４が実行されて、封止材料４０の表面上に第２のスラリーＰ２が形成されてもよい。すなわち、第２のスラリーＰ２は、少なくとも１つのトレンチＴＲ内に第１のスラリーＰ１を形成するステップの後に形成されてもよく、第１の硬化プロセスの後に形成されてもよいが、これらに限定されない。続いて、ステップＳ２５で、封止材料４０の表面上に放熱構造５０の第２の部分５０Ｂを形成するように、第２のスラリーＰ２に対して第２の硬化プロセスが実行されてもよい。
いくつかの実施形態では、この第２の硬化プロセスは、熱硬化プロセス、照射硬化プロセス、又は第２のスラリーＰ２の硬化要件に応じた他の適切な硬化手法を含んでいてもよい。封止材料４０の表面上における放熱構造５０の第２の部分５０Ｂとなるように、この第２のスラリーＰ２が硬化され、かつ凝固されてもよい。第２のスラリーＰ２は、スプレーコーティングプロセス又は他の適切な手法により、封止材料４０の表面上に形成されてもよい。いくつかの実施形態では、第２のスラリーＰ２の材料組成は、第１の実施形態に記載した第１のスラリーＰ１の材料組成と同一であってもよい。いくつかの実施形態では、第２のスラリーＰ２の材料組成は第１のスラリーＰ１の材料組成とは異なっていてもよい。例えば、第１のスラリーＰ１は第１の金属粒子を含んでいてもよく、第２のスラリーＰ２は第２の金属粒子を含んでいてもよく、その際、第２の金属粒子それぞれの寸法を第１の金属粒子それぞれの寸法よりも大きくしていてもよい。また、第１のスラリーＰ１及び第２のスラリーＰ２がそれぞれ、第１の硬化プロセス及び第２の硬化プロセスによって硬化され、かつ凝固されてもよく、とりわけ第２のスラリーＰ２の材料組成が第１のスラリーＰ１の材料組成と異なり得る場合は、第１の硬化プロセスと第２の硬化プロセスとが異なっていてもよいが、これに限定されない。いくつかの実施形態では、第２の硬化プロセスのプロセス条件はまた、第１の硬化プロセスのプロセス条件と実質的に同一であってもよい。また、いくつかの実施形態では、第２のスラリーＰ２は封止材料４０の側面上にさらに形成されてもよく、この封止材料４０の側面上における第２のスラリーＰ２は、封止材料４０の側面上における放熱構造５０の第２の部分５０Ｂとなるように硬化され、かつ凝固されてもよい。
図６及び図３に示すように、いくつかの実施形態では、放熱構造５０を形成する方法は以下のステップを含んでいてもよいが、これらに限定されない。ステップＳ３１で、封止材料４０内に少なくとも１つのトレンチＴＲが形成される。ステップＳ３２で、少なくとも１つのトレンチＴＲ内に第１のスラリーＰ１が形成されてもよい。続いて、ステップＳ３３で、封止材料４０の表面及び第１のスラリーＰ１上に第２のスラリーＰ２が形成されてもよい。ステップＳ３４で、放熱構造５０の第１の部分５０Ａ及び第２の部分５０Ｂをそれぞれ形成するように、第１のスラリーＰ１及び第２のスラリーＰ２に対して第１の硬化プロセスが実行される。すなわち、第２のスラリーＰ２は、第１の硬化プロセスの前に形成されてもよく、また、この第２のスラリーＰ２は、封止材料４０の表面上における放熱構造５０の第２の部分５０Ｂとなるように、第１の硬化プロセスによって硬化され、かつ凝固される。
図７及び図３に示すように、いくつかの実施形態では、第１の部分５０Ａ、及びこの第１の部分５０Ａに結合された第２の部分５０Ｂを含む放熱構造５０は、他の適切な手法（例えば、金属粉末射出成形法）によって独立して形成され、その後、トレンチＴＲが内部に形成された封止材料４０と組み合わされてもよい。
図８及び図９を参照されたい。図８は、本開示の第３の実施形態による、ＩＣパッケージング構造１０３を示す概略図であり、図９は、本開示の一実施形態による、ＩＣパッケージング構造１０３の製造方法を示す概略図である。図８に示すように、ＩＣパッケージング構造１０３と上記の第２の実施形態におけるＩＣパッケージング構造との差異は、封止材料４０内に複数のトレンチＴＲが形成されてもよい点と、ＩＣパッケージング構造１０３内の放熱構造５０が、これらトレンチＴＲ内にそれぞれ配置された複数の第１の部分５０Ａを含んでいてもよい点とにある。トレンチＴＲの数量、トレンチＴＲの形状、及び／又はトレンチＴＲそれぞれの深さは、積層ダイ２２及び／又はパッケージング基板１０内の回路上の熱分布に応じて、さらに修正されてもよい。いくつかの実施形態では、ＩＣパッケージング構造１０３内の放熱構造５０は、上記の図５に示す方法又は図６に示す方法と同様の方法によって形成されてもよい。いくつかの実施形態では、第１の部分５０Ａ、及びこの第１の部分５０Ａに結合された第２の部分５０Ｂを含む放熱構造５０は、他の適切な手法によって独立して形成され、その後、トレンチＴＲが内部に形成された封止材料４０と組み合わされてもよい。
図１０、図１１及び図３を参照されたい。図１０は、本開示の第４の実施形態による、ＩＣパッケージング構造の製造方法のフローチャートであり、図１１は、本実施形態における、本ＩＣパッケージング構造の製造方法を示す概略図である。図１０及び図１１に示すように、本ＩＣパッケージング構造の製造方法は以下のステップを含んでいてもよい。パッケージング基板１０上に、複数のダイ２２が配置されてもよい。これらダイ２２の少なくとも一部は、垂直方向Ｚに直交する水平方向において、互いに分離して配置されてもよく、この水平方向（図１１に示す第１の方向Ｄ１など）は、パッケージング基板１０の上面に平行であってもよいが、これに限定されない。封止材料４０はパッケージング基板１０上に形成され、パッケージング基板１０上のこれらのダイ２２を封止している。続いて、ステップＳ４１で、封止材料４０内に少なくとも１つのトレンチＴＲが形成される。ステップＳ４２で、このトレンチＴＲ内に第１のスラリーが形成される。ステップＳ４３で、この第１のスラリーに対して第１の硬化プロセスが実行される。ステップＳ４４で、封止材料４０上に第２のスラリーが形成される。ステップＳ４５で、第２の硬化プロセスが実行される。ステップＳ４１～Ｓ４５は図５に記載した製造方法と同様であってもよいため、ステップＳ４１～Ｓ４５の詳細については重複した記述は行わない。いくつかの実施形態では、ステップＳ４１～Ｓ４５で構成された本製造方法は、図６に記載した本製造方法に置き換えられてもよい。続いて、ステップＳ４６で切断プロセスが実行されてもよい。いくつかの実施形態では、この切断プロセスは、パッケージング基板１０上のダイのいくつかを分離するように、切断線ＣＬに沿って実行されてもよく、また、この切断プロセスを個片化プロセスと見なしてもよいが、これに限定されない。いくつかの実施形態では、この切断プロセスは、放熱構造５０を形成するステップの後に実行されてもよいが、これに限定されない。いくつかの実施形態では、トレンチＴＲは第１の方向Ｄ１において細長い直線パターンであってもよく、この第１の方向Ｄ１に配置されたダイ２２は、切断プロセスによって互いから分離されてもよい。例えば、図３に示す３つのＩＣパッケージング構造１０２は、図１１に示す構造に対して切断プロセスを実行した後に形成されてもよいが、これに限定されない。垂直方向ＺにおけるトレンチＴＲの突起形状は、ダイ２２及び／又はパッケージング基板１０内の回路上の熱分布に応じて、さらに修正されてもよい。
図１２、図１３、及び図３を参照されたい。図１２は、本開示の第５の実施形態による、ＩＣパッケージング構造の製造方法のフローチャートであり、図１３は、本実施形態における、本ＩＣパッケージング構造の製造方法を示す概略図である。図３を、図１３に続くステップ中の概略図と見なしてもよい。図１２及び図１３に示すように、本ＩＣパッケージング構造の製造方法は以下のステップを含んでいてもよい。パッケージング基板１０上に、複数のダイ２２が配置されてもよい。封止材料４０はパッケージング基板１０上に形成され、パッケージング基板１０上のこれらのダイ２２を封入している。続いて、ステップＳ５１で、切断プロセスが実行される。いくつかの実施形態では、この切断プロセスは、パッケージング基板１０上のダイのいくつかを分離するように、切断線ＣＬに沿って実行されてもよく、また、この切断プロセスを個片化プロセスと見なしてもよいが、これに限定されない。図１２、図１３、及び図３に示すように、切断プロセス後、ステップＳ５２で、封止材料４０内に少なくとも１つのトレンチＴＲが形成される。ステップＳ５３で、このトレンチＴＲ内に第１のスラリーが形成される。ステップＳ５４で、この第１のスラリーに対して第１の硬化プロセスが実行される。ステップＳ５５で、封止材料４０上に第２のスラリーが形成される。ステップＳ５６で、第２の硬化プロセスが実行される。ステップＳ５２～Ｓ５６は図５に記載した製造方法と同様であってもよいため、ステップＳ５２～Ｓ５６の詳細については重複した記述は行わない。いくつかの実施形態では、ステップＳ５２～Ｓ５６で構成された本製造方法は、図６に記載した本製造方法に置き換えられてもよい。いくつかの実施形態では、切断プロセスは、封止材料４０を形成するステップの後で、少なくとも１つのトレンチＴＲを形成するステップの前に実行されてもよい。
上記の説明を要約すると、本開示によるＩＣパッケージング構造及びその製造方法では、放熱構造と、封止材料によって封止されているダイとの間の距離を短縮するように、この放熱構造が、封止材料内に形成されたトレンチに少なくとも部分的に配置されている。その結果、本ＩＣパッケージング構造のサイズを著しく増大させることなく、本ＩＣパッケージング構造の冷却能力を向上させることができる。
当業者であれば、本発明の開示内容を保持しながら、本装置及び本方法に関する多くの修正及び変更をなすことができることに容易に気付くであろう。したがって、上記の開示が、添付の特許請求の範囲の境界及び範囲によってのみ限定されると解釈すべきである。

Claims (16)

  1. パッケージング基板と、
    前記パッケージング基板上に配置された１つ又は複数のダイと、
    前記パッケージング基板上に配置され、前記パッケージング基板上の前記１つ又は複数のダイを封止するように構成された封止材料と、
    前記封止材料内に配置された少なくとも１つのトレンチと、
    自身の少なくとも一部が、前記少なくとも１つのトレンチ内に配置されている、放熱構造と、
    を備え、
    前記放熱構造は、スラリーの硬化物であり、かつ、
    前記少なくとも１つのトレンチ内に配置された第１の部分、及び
    前記封止材料の表面上に配置された第２の部分
    を含み、
    前記第２の部分の材料組成が前記第１の部分の材料組成とは異なっている、集積回路（ＩＣ）パッケージング構造。
  2. 前記放熱構造の熱伝導率が前記封止材料の熱伝導率よりも高い、請求項１に記載のＩＣパッケージング構造。
  3. 前記放熱構造が、前記封止材料によって前記１つ又は複数のダイから分離されている、請求項１に記載のＩＣパッケージング構造。
  4. 前記第１の部分が前記第２の部分と直接結合されている、請求項１に記載のＩＣパッケージング構造。
  5. 前記第１の部分が第１の金属粒子を含み、前記第２の部分が第２の金属粒子を含み、前記第２の金属粒子のそれぞれの寸法が、前記第１の金属粒子のそれぞれの寸法よりも大きい、請求項１に記載のＩＣパッケージング構造。
  6. 前記封止材料がエポキシ成形コンパウンド（ＥＭＣ）を含む、請求項１に記載のＩＣパッケージング構造。
  7. パッケージング基板上に１つ又は複数のダイを配置するステップと、
    前記パッケージング基板上に封止材料を形成するステップであって、前記封止材料が、前記パッケージング基板上の前記１つ又は複数のダイを封止するように構成されている、ステップと、
    前記封止材料内に、少なくとも１つのトレンチを形成するステップと、
    前記封止材料上に放熱構造を形成するステップであって、前記放熱構造の少なくとも一部が、前記少なくとも１つのトレンチ内に形成される、ステップと、
    を含み、
    前記放熱構造を形成するステップが、
    前記少なくとも１つのトレンチ内に第１のスラリーを形成するステップと、
    前記放熱構造の第１の部分を形成するように、前記第１のスラリーに対して第１の硬化プロセスを実行するステップと、
    を含む、集積回路（ＩＣ）パッケージング構造の製造方法。
  8. 前記放熱構造を形成するステップが、
    前記少なくとも１つのトレンチ内に前記第１のスラリーを形成した後に、前記封止材料の表面上に第２のスラリーを形成するステップ
    をさらに含む、請求項７に記載のＩＣパッケージング構造の製造方法。
  9. 前記放熱構造を形成するステップが、
    前記封止材料の前記表面上に前記放熱構造の第２の部分を形成するように、前記第２のスラリーに対して第２の硬化プロセスを実行するステップ
    をさらに含み、ここで前記第２のスラリーが前記第１の硬化プロセスの後に形成される、請求項８に記載のＩＣパッケージング構造の製造方法。
  10. 前記第２のスラリーが前記第１の硬化プロセスの前に形成され、また、前記第２のスラリーが、前記封止材料の前記表面上における前記放熱構造の第２の部分となるように、前記第１の硬化プロセスによって硬化される、請求項８に記載のＩＣパッケージング構造の製造方法。
  11. 前記第２のスラリーの材料組成が前記第１のスラリーの材料組成と同一である、請求項８に記載のＩＣパッケージング構造の製造方法。
  12. 前記第２のスラリーの材料組成が前記第１のスラリーの材料組成とは異なっている、請求項８に記載のＩＣパッケージング構造の製造方法。
  13. 前記第１のスラリーが第１の金属粒子を含み、前記第２のスラリーが第２の金属粒子を含み、前記第２の金属粒子のそれぞれの寸法が、前記第１の金属粒子のそれぞれの寸法よりも大きい、請求項１２に記載のＩＣパッケージング構造の製造方法。
  14. 前記放熱構造を形成するステップの後に切断プロセスを実行するステップ
    をさらに含む、請求項７に記載のＩＣパッケージング構造の製造方法。
  15. 前記封止材料を形成するステップの後、かつ、前記少なくとも１つのトレンチを形成するステップの前に、切断プロセスを実行するステップ
    をさらに含む、請求項７に記載のＩＣパッケージング構造の製造方法。
  16. 前記放熱構造の熱伝導率が前記封止材料の熱伝導率よりも高い、請求項７に記載のＩＣパッケージング構造の製造方法。
JP2021530778A 2019-01-22 2019-01-22 集積回路パッケージング構造及びその製造方法 Active JP7414822B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/072669 WO2020150893A1 (en) 2019-01-22 2019-01-22 Integrated circuit packaging structure and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2022511450A JP2022511450A (ja) 2022-01-31
JP7414822B2 true JP7414822B2 (ja) 2024-01-16

Family

ID=66889413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021530778A Active JP7414822B2 (ja) 2019-01-22 2019-01-22 集積回路パッケージング構造及びその製造方法

Country Status (7)

Country Link
US (2) US20200235023A1 (ja)
EP (1) EP3850666B1 (ja)
JP (1) JP7414822B2 (ja)
KR (1) KR102603421B1 (ja)
CN (1) CN109863596B (ja)
TW (1) TWI746939B (ja)
WO (1) WO2020150893A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023031660A (ja) * 2021-08-25 2023-03-09 キオクシア株式会社 半導体装置及び電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249512A (ja) 2002-02-25 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2013089718A (ja) 2011-10-17 2013-05-13 Kaneka Corp 高熱伝導性樹脂を用いたヒートシンク及びｌｅｄ光源
US20130307128A1 (en) 2012-05-15 2013-11-21 I-Chia Lin Semiconductor packages with thermal dissipation structures and emi shielding
JP2016046476A (ja) 2014-08-26 2016-04-04 株式会社デンソー 電子装置およびその製造方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697326A (ja) * 1992-09-14 1994-04-08 Apic Yamada Kk 半導体装置およびその放熱部材
JPH0837256A (ja) * 1994-07-26 1996-02-06 Hitachi Ltd 半導体装置
US5726079A (en) * 1996-06-19 1998-03-10 International Business Machines Corporation Thermally enhanced flip chip package and method of forming
TW388976B (en) * 1998-10-21 2000-05-01 Siliconware Precision Industries Co Ltd Semiconductor package with fully exposed heat sink
US6265771B1 (en) * 1999-01-27 2001-07-24 International Business Machines Corporation Dual chip with heat sink
TW452956B (en) * 2000-01-04 2001-09-01 Siliconware Precision Industries Co Ltd Heat dissipation structure of BGA semiconductor package
FR2811476B1 (fr) * 2000-07-07 2002-12-06 Thomson Csf Dispositif electronique avec encapsulant thermiquement conducteur
US6541310B1 (en) * 2000-07-24 2003-04-01 Siliconware Precision Industries Co., Ltd. Method of fabricating a thin and fine ball-grid array package with embedded heat spreader
JP2002151633A (ja) * 2000-11-08 2002-05-24 Citizen Watch Co Ltd 樹脂封止型半導体装置
TW556469B (en) * 2002-08-20 2003-10-01 Via Tech Inc IC package with an implanted heat-dissipation fin
CN1494136A (zh) * 2002-11-01 2004-05-05 威宇科技测试封装（上海）有限公司 一种带有内置散热片的芯片封装结构
CN2596547Y (zh) * 2002-12-25 2003-12-31 立卫科技股份有限公司 具有散热片的半导体封装构造
US7550097B2 (en) 2003-09-03 2009-06-23 Momentive Performance Materials, Inc. Thermal conductive material utilizing electrically conductive nanoparticles
EP1524690B1 (en) * 2003-10-13 2009-03-11 Infineon Technologies AG Semiconductor package with heat spreader
TWI253731B (en) * 2004-11-04 2006-04-21 Advanced Semiconductor Eng Semiconductor package
US7361986B2 (en) * 2004-12-01 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Heat stud for stacked chip package
JP2007066960A (ja) * 2005-08-29 2007-03-15 Seiko Instruments Inc 半導体パッケージ及び回路基板並びに半導体パッケージの製造方法
US7378300B2 (en) * 2005-09-22 2008-05-27 Stats Chippac Ltd. Integrated circuit package system
US7723759B2 (en) * 2005-10-24 2010-05-25 Intel Corporation Stacked wafer or die packaging with enhanced thermal and device performance
US7468548B2 (en) * 2005-12-09 2008-12-23 Fairchild Semiconductor Corporation Thermal enhanced upper and dual heat sink exposed molded leadless package
DE102006000724A1 (de) * 2006-01-03 2007-07-12 Infineon Technologies Ag Halbleiterbauteil mit Durchgangskontakten und mit Kühlkörper sowie Verfahren zur Herstellung des Halbleiterbauteils
TW200810040A (en) * 2006-06-09 2008-02-16 Nec Electronics Corp Semiconductor device and apparatus and method for manufacturing the same
JP4351239B2 (ja) 2006-09-13 2009-10-28 タツタ システム・エレクトロニクス株式会社 熱伝導性ペースト
JP2008153430A (ja) 2006-12-18 2008-07-03 Mitsubishi Electric Corp 放熱基板並びに熱伝導性シートおよびこれらを用いたパワーモジュール
JP5178117B2 (ja) 2007-09-28 2013-04-10 ユニチカ株式会社 放熱スラリー及びそれを用いた電子部品
KR101046378B1 (ko) * 2008-01-10 2011-07-05 주식회사 하이닉스반도체 반도체 패키지
JPWO2009142036A1 (ja) * 2008-05-21 2011-09-29 ニホンハンダ株式会社 放熱性硬化塗膜、塗料組成物、放熱性硬化塗膜の製造方法及び放熱性硬化塗膜を有する電子機器
US7964951B2 (en) * 2009-03-16 2011-06-21 Ati Technologies Ulc Multi-die semiconductor package with heat spreader
US7875970B2 (en) 2009-06-10 2011-01-25 Green Arrow Asia Limited Integrated circuit package having a castellated heatspreader
JP5401292B2 (ja) * 2009-12-15 2014-01-29 ルネサスエレクトロニクス株式会社 半導体装置及び通信方法
JP2012033559A (ja) * 2010-07-28 2012-02-16 J Devices:Kk 半導体装置
US8581374B1 (en) * 2010-10-04 2013-11-12 Marvell International Ltd. Placing heat sink into packaging by strip formation assembly
TWI497781B (zh) * 2012-07-19 2015-08-21 Univ Nat Cheng Kung 具提升散熱效果之發光二極體裝置及其製備方法
US8836110B2 (en) * 2012-08-31 2014-09-16 Freescale Semiconductor, Inc. Heat spreader for use within a packaged semiconductor device
CN104576565A (zh) * 2013-10-18 2015-04-29 飞思卡尔半导体公司 具有散热体的半导体器件及其组装方法
JP6349543B2 (ja) 2013-12-25 2018-07-04 パナソニックＩｐマネジメント株式会社 冷却構造体および冷却構造体の製造方法
US9269647B2 (en) 2014-05-29 2016-02-23 Samsung Electronics Co., Ltd. Semiconductor package having heat dissipating member
US10002857B2 (en) * 2016-04-12 2018-06-19 Qualcomm Incorporated Package on package (PoP) device comprising thermal interface material (TIM) in cavity of an encapsulation layer
US10103080B2 (en) 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
CN106384730A (zh) * 2016-12-06 2017-02-08 江苏悦达新材料科技有限公司 一种高导热金属箔层/石墨烯金属混合层复合散热膜
CN106601691A (zh) * 2016-12-30 2017-04-26 广东美的制冷设备有限公司 智能功率模块、智能功率模块的制备方法及电力电子设备
FR3061600B1 (fr) 2017-01-03 2020-06-26 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique comprenant une puce rainuree
TWI615930B (zh) * 2017-03-17 2018-02-21 力成科技股份有限公司 散熱件及具有散熱件之晶片封裝件
CN108615819B (zh) * 2018-04-25 2020-02-14 云谷（固安）科技有限公司 显示面板、显示面板制造方法及显示终端
US10879225B2 (en) * 2018-10-24 2020-12-29 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing semiconductor package
KR102480014B1 (ko) * 2018-11-23 2022-12-21 삼성전자 주식회사 반도체 패키지 및 그의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249512A (ja) 2002-02-25 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2013089718A (ja) 2011-10-17 2013-05-13 Kaneka Corp 高熱伝導性樹脂を用いたヒートシンク及びｌｅｄ光源
US20130307128A1 (en) 2012-05-15 2013-11-21 I-Chia Lin Semiconductor packages with thermal dissipation structures and emi shielding
JP2016046476A (ja) 2014-08-26 2016-04-04 株式会社デンソー 電子装置およびその製造方法

Also Published As

Publication number Publication date
EP3850666A1 (en) 2021-07-21
EP3850666A4 (en) 2022-05-04
TWI746939B (zh) 2021-11-21
EP3850666B1 (en) 2023-05-24
CN109863596A (zh) 2019-06-07
KR102603421B1 (ko) 2023-11-17
TW202029422A (zh) 2020-08-01
US20200335410A1 (en) 2020-10-22
WO2020150893A1 (en) 2020-07-30
JP2022511450A (ja) 2022-01-31
US11476173B2 (en) 2022-10-18
US20200235023A1 (en) 2020-07-23
KR20210062698A (ko) 2021-05-31
CN109863596B (zh) 2020-05-26

Similar Documents

Publication Publication Date Title
US6818980B1 (en) Stacked semiconductor package and method of manufacturing the same
US7879653B2 (en) Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for manufacturing the same
US7863098B2 (en) Flip chip package with advanced electrical and thermal properties for high current designs
KR101323978B1 (ko) 회로 다이의 패키징 방법 및 전자 디바이스
US20070138625A1 (en) Semiconductor package with heat dissipating structure and method of manufacturing the same
US20220013471A1 (en) Ic package
US11830786B2 (en) Semiconductor package and method for manufacturing the same
JP7414822B2 (ja) 集積回路パッケージング構造及びその製造方法
KR20060025555A (ko) 적층가능한 집적 회로 패키지 및 방법
KR20200026344A (ko) 반도체 패키지
US8471383B2 (en) Semiconductor package and fabrication method thereof
TWI237363B (en) Semiconductor package
EP3772099A1 (en) Semiconductor package with emi shielding structure
KR20140139897A (ko) 반도체 패키지
US11417581B2 (en) Package structure
US20080251910A1 (en) Fabricating method of semiconductor package and heat-dissipating structure applicable thereto
TW200522300A (en) Chip package sturcture
KR100640585B1 (ko) 열방출 특성을 개선한 반도체 패키지
US20090189275A1 (en) Integrated circuit package system with wafer scale heat slug
KR20140039563A (ko) 연성 기재의 패킹 제조 공정 및 그 구조
KR20130102299A (ko) 반도체 패키지 및 그 제조방법
KR20100065787A (ko) 기판, 상기 기판을 사용하는 반도체 패키지 및 상기 기판의제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231228

R150 Certificate of patent or registration of utility model

Ref document number: 7414822

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150