IT201700000485A1 - Dispositivo a semiconduttore, apparecchiatura e procedimento corrispondenti - Google Patents

Dispositivo a semiconduttore, apparecchiatura e procedimento corrispondenti

Info

Publication number
IT201700000485A1
IT201700000485A1 IT102017000000485A IT201700000485A IT201700000485A1 IT 201700000485 A1 IT201700000485 A1 IT 201700000485A1 IT 102017000000485 A IT102017000000485 A IT 102017000000485A IT 201700000485 A IT201700000485 A IT 201700000485A IT 201700000485 A1 IT201700000485 A1 IT 201700000485A1
Authority
IT
Italy
Prior art keywords
graphene
package
thermally conductive
semiconductor die
semiconductor
Prior art date
Application number
IT102017000000485A
Other languages
English (en)
Inventor
Federico Giovanni Ziglioli
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102017000000485A priority Critical patent/IT201700000485A1/it
Priority to US15/617,561 priority patent/US10121720B2/en
Publication of IT201700000485A1 publication Critical patent/IT201700000485A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24991—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73227—Wire and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Electrophonic Musical Instruments (AREA)

Description

“Dispositivo a semiconduttore, apparecchiatura e procedimento corrispondenti”
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione è relativa ai dispositivi a semiconduttore, come per es. circuiti integrati (IC, “Integrated Circuit”).
Una o più forme di attuazione possono essere applicate per es. ai circuiti integrati (IC) QFN (Quad-Flat No-Leads), QFN con routing e simili.
Sfondo tecnologico
La dissipazione termica può avere un ruolo nell’ideare la realizzazione di involucri o “package” per i dispositivi a semiconduttore quali i dispositivi di potenza.
La dissipazione termica può comportare di usare (grandi) dissipatori (“heat sink”) e/o spessi strati di metallo, che possono dare origine a problemi di costo e di affidabilità.
Anche la possibilità di ottenere una schermatura contro l’interferenza elettromagnetica o EMI (ElectroMagnetic Interference) di piccole dimensioni e a basso costo può essere un fattore che merita attenzione.
Documenti come US 2013/0221511 A1 o US 2013/0307128 A1 sono esempi di soluzioni per formare assiemi di die a semiconduttore con diffusori di calore (“heat spreader”) e/o package per semiconduttori con strutture di dissipazione termica e schermatura da EMI.
Il grafene è un allotropo del carbonio e può dare origine a una struttura bidimensionale a nido d’ape che presenta varie caratteristiche interessanti, come per es. la conduttività termica.
Riempitivi (“filler”) di grafene in una matrice organica (per es., polimerica) vengono impiegati oggigiorno per varie applicazioni, come per gli inchiostri conduttivi, i materiali di interfaccia termica (TIM, “Thermal Interface Material”), gli strati barriera, gli strati di schermatura, gli incapsulanti e gli adesivi elettricamente conduttivi.
Tali applicazioni possono comprendere fiocchi di grafene o nano-piastrine di grafene (GNP, “Graphene Nano-Platelet”), in forma mono- o multi-strato, come riempitivi in un sistema composito.
Per esempio, US 2014/0287239 A1 descrive l’adesione di un chip a circuito integrato su un dispositivo a microstruttura realizzata attraverso l’uso di un materiale basato su un adesivo in cui sono incorporati dei fiocchi di grafene.
Inoltre, CN 204367303 U descrive uno stampo per realizzare dei package di plastica montati con una sottile pellicola di grafene di raffreddamento durante un processo per realizzare di package di plastica.
Scopo e sintesi
Nonostante un’attività abbastanza estesa in tale area, è tuttora avvertita l’esigenza di soluzioni perfezionate, per es. con riferimento ai dispositivi a semiconduttore di potenza.
Uno scopo di una o più forme di attuazione è di soddisfare una tale esigenza.
Secondo una o più forme di attuazione, tale scopo può essere raggiunto per mezzo di un dispositivo a semiconduttore avente le caratteristiche esposte nelle rivendicazioni che seguono.
Una o più forme di attuazione possono anche essere relative a un’apparecchiatura corrispondente (per es. un’apparecchiatura applicativa comprendente uno o più dispositivi a semiconduttore montati su un supporto, come una scheda a circuito stampato o PCB - Printed Circuit Board) e a un procedimento corrispondente.
Le rivendicazioni sono parte integrante della descrizione dell’invenzione come qui fornita.
Breve descrizione delle varie viste dei disegni
Una o più forme di attuazione saranno ora descritte, a titolo di esempio non limitativo, con riferimento alle figure annesse, nelle quali:
- le Figure 1 e 2 sono esempi di viste in sezione trasversale di una o più forme di attuazione,
- le Figure 3 e 4 sono viste in pianta di una o più forme di attuazione,
- le Figure 5 e 6 sono esempi di viste in sezione trasversale di una o più forme di attuazione,
- la Figura 7 è una vista in pianta di una o più forme di attuazione, e
- le Figure 8 e 9 sono esempi di viste in sezione trasversale di una o più forme di attuazione.
Si apprezzerà che per chiarezza e semplicità, le varie figure possono non essere disegnate con una stessa scala.
Descrizione dettagliata
Nella descrizione che segue sono illustrati uno o più dettagli specifici, allo scopo di fornire una comprensione approfondita degli esempi delle forme di attuazione di questa descrizione. Le forme di attuazione possono essere ottenute senza uno o più dei dettagli specifici o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio in modo tale che certi aspetti delle forme di attuazione non saranno resi poco chiari.
Un riferimento a “una forma di attuazione” nel quadro della presente descrizione intende indicare che una particolare configurazione, struttura, o caratteristica descritta con riferimento alla forma di attuazione è compresa in almeno una forma di attuazione. Per cui, le frasi come “in una forma di attuazione” che possono essere presenti in uno o più punti della presente descrizione non fanno necessariamente riferimento proprio alla stessa forma di attuazione.
Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o più forme di attuazione.
I riferimenti usati qui sono forniti semplicemente per convenienza e quindi non definiscono l’ambito di protezione o l’ambito delle forme di attuazione.
Nelle figure, il numero di riferimento 10 indica nel suo complesso un dispositivo a semiconduttore che, in una o più forme di attuazione, può essere montato su un substrato di supporto S come per es. una scheda a circuito stampato – PCB.
Un dispositivo a semiconduttore di potenza può essere un esempio di un tale dispositivo. Una o più forme di attuazione possono comprendere per es. un circuito QFN (QuadFlat No-Leads), QFN con routing che comprende eventualmente un substrato sacrificale.
In una o più forme di attuazione (e secondo una struttura generica nota di per sé), il dispositivo 10 può comprendere un die (o “chip”) a semiconduttore 12 montato, per es. con uno strato 14 termicamente conduttivo interposto (per es. una colla, un nastro o una lega morbida per saldatura), su un die pad 16. Inoltre, sulla struttura 12, 14, 16 discussa in precedenza può essere provvisto un package 18 (comprendente per es. un materiale in plastica, come un PMC - Package Moulding Compound).
Dei lead elettricamente conduttivi 20 o pad 22 possono fornire una connessione elettrica tra die a semiconduttore 12 e linee elettricamente conduttive fornite per es. sul substrato di supporto S. In una o più forme di attuazione, questo può avvenire per es. attraverso formazioni di contatto come quelle indicate con 20a.
In una o più forme di attuazione come esemplificato nelle Figure 1 e 2, si può fornire uno strato di TIM (Thermal Interface Material) 24 per es. al fine di facilitare il trasferimento di calore (ed eventualmente dell’alimentazione) tra il die a semiconduttore 12 e il substrato S.
In una o più forme di attuazione, una superficie frontale o superiore del package 18 (per es. opposta al substrato S) può essere provvista di una porzione incassata 18a. Questo può avere come risultato che un’area frontale o superiore 12a del die a semiconduttore 12 sia esposta alla superficie del package (si veda per es. la Figura 1) o si trovi in (stretta) prossimità ad essa (si veda per es. la Figura 2, nella quale si può avere una connessione elettrica 26 almeno sopra una porzione della superficie 12a per es. per un’alimentazione ad alta potenza).
In una o più forme di attuazione (si veda per es. la Figura 6), può non essere presente una porzione incassata 18a per cui un’area frontale o superiore 12a del die a semiconduttore 12 può essere disposta a una certa distanza dalla superficie frontale o superiore del package 18.
In una o più forme di attuazione, può essere fornito uno strato di grafene 28 che si estende sopra la superficie frontale (superiore) del package 18, per es. sopra la porzione incassata 18a, se presente.
In una o più forme di attuazione, come esemplificato per es. nella Figura 1, lo strato di grafene 28 può estendersi sopra una porzione sostanziale (per es. quasi la totalità) della superficie frontale del package 18.
In una o più forme di attuazione, come esemplificate nella Figura 2 e nelle viste in pianta (dall’alto) delle Figure 3 e 4, lo strato di grafene 28 può estendersi solo su una porzione della superficie frontale o superiore del package 12.
In una o più forme di attuazione, come esemplificato nelle Figure da 1 a 3, 5 e 6, lo strato di grafene può estendersi nella porzione incassata 18a del package 18 in modo da estendersi a contatto con (si veda per es. la Figura 1) e/o in stretta prossimità (si veda per es. la Figura 2) della superficie frontale 12a del die a semiconduttore 12.
In una o più forme di attuazione, come esemplificate nella Figura 6, la superficie frontale del package 18 può essere sostanzialmente piana, in modo tale che lo strato di grafene 28 possa estendersi a una certa distanza dalla superficie frontale 12a del die o chip a semiconduttore 12.
In una o più forme di attuazione, lo strato di grafene 28 può essere fornito stampando un inchiostro a base di grafene (per es., un inchiostro che comprende fiocchi di grafene o nano-piastrine di grafene GNP).
In una o più forme di attuazione, un tale inchiostro può essere sottoposto (per es., dopo l’essiccazione e/o la sinterizzazione) a compressione. In tal modo, si può comprimere uno strato a base di grafene che presenta uno spessore da 30 a 50 micron (1 micron = 10<-6>m) in uno strato avente uno spessore per es. da 5 a 10 micron (1 micron = 10<-6>m).
Un tale strato (per es. adesivo) 28 può fornire una dissipazione termica migliorata in corrispondenza della superficie frontale (superiore) del package.
In una o più forme di attuazione, un dissipatore (dedicato) HS può quindi essere applicato sullo strato 28 (come rappresentato schematicamente nelle linee a tratto e punto nella Figura 1) eventualmente dopo un montaggio del dispositivo 10 sul substrato S.
In una o più forme di attuazione, si possono fornire formazioni (per es. di metallo) termicamente conduttive 30 che si estendono a ponte tra lo strato 28 e il substrato S (per es. in 30a) per fornire una dissipazione termica verso il substrato S.
Le viste in pianta (dall’alto) delle Figure 3, 4 e 7 sono esempi della possibilità, in una o più forme di attuazione, di fornire le formazioni in ubicazioni differenti e/o con sagome differenti per es. in conformità ai requisiti delle applicazioni.
In una o più forme di attuazione come esemplificate nelle Figure 5 e 6, le formazioni 30 possono essere fornite integralmente (in uno stesso pezzo) con i conduttori elettricamente conduttivi 20 con la capacità di fornire allo stesso tempo una connessione elettrica verso il die a semiconduttore 12 e percorsi di dissipazione termica dallo strato di grafene 28.
In una o più forme di attuazione, oltre a fornire percorsi di dissipazione termica per lo strato di grafene 28, formazioni quali le formazioni 30 possono anche fornire una connessione a massa per lo strato di grafene 28, facilitando con ciò il fornire una schermatura da EMI del die a semiconduttore 12.
Si apprezzerà che, in una o più forme di attuazione come esemplificato per es. nella Figura 6, un tale effetto di schermatura da EMI da parte dello strato di grafene 28 (per es. attraverso formazioni pad di massa 30) può essere facilitato anche se lo strato di grafene 28 si estende a una certa distanza dalla superficie frontale 12a del die a semiconduttore 12.
Le Figure 8 e 9 sono esempi della possibilità, in una o più forme di attuazione, di combinare la previsione dello strato di grafene 28 con un tradizionale wire bonding 32 tra il die a semiconduttore 12 e i lead o pad 20, 22.
In una o più forme di attuazione, la stampa dello strato di grafene 28 può avvenire per es. attraverso stampa serigrafica, con la sbavatura dell’inchiostro che è mantenuta entro tolleranze accettabili per l’applicazione prevista.
Inoltre, si apprezzerà che le caratteristiche di una o più forme di attuazione qui esemplificate con riferimento a ciascuna delle Figure da 1 a 9 si possono applicare – individualmente o in combinazione - a una o più forme di attuazione esemplificate nelle altre figure.
Una o più forme di attuazione possono così fornire un dispositivo a semiconduttore (per es. 10), comprendente:
- un die (o “chip” per es. 12) a semiconduttore avente una superficie (frontale o superiore) (per es. 12a) del die a semiconduttore,
- un package (per es. 18) formato sul die a semiconduttore, il package avendo una porzione (frontale o superiore) (per es. 18a) che si affaccia a detta superficie del die a semiconduttore, e
- uno strato termicamente conduttivo (per es. 28) sopra detta porzione del package che si affaccia a detta superficie del die a semiconduttore, lo strato termicamente conduttivo comprendendo grafene.
In una o più forme di attuazione, detta porzione del package può comprendere una porzione incassata (per es.
18a) del package.
In una o più forme di attuazione, lo strato termicamente conduttivo comprendente grafene può estendersi a contatto con (si veda per es. la Figura 1) o in prossimità di (si veda per es. la Figura 2) detta superficie del die a semiconduttore in corrispondenza di detta porzione incassata.
Una o più forme di attuazione possono comprendere almeno un elemento termicamente conduttivo (per es. 30) che si estende dal package, l’almeno un elemento termicamente conduttivo in una relazione di scambio termico con lo strato termicamente conduttivo comprendente grafene.
In una o più forme di attuazione, lo strato termicamente conduttivo comprendente grafene può essere esteso sul package, in cui lo strato termicamente conduttivo comprendente grafene fornisce uno schermo dall’interferenza elettromagnetica (EMI) per il die a semiconduttore.
Una o più forme di attuazione possono comprendere un pad di montaggio del die (per es. 16) per il die a semiconduttore, con detta superficie del die a semiconduttore situata opposta al pad di montaggio del die.
Una o più forme di attuazione possono comprendere un dissipatore (per es. HS) disposto in una relazione di scambio termico con lo strato termicamente conduttivo comprendente grafene.
Una o più forme di attuazione possono riguardare un’apparecchiatura comprendente:
- un substrato di supporto (per es. una PCB) per dispositivi a semiconduttore,
- almeno un dispositivo a semiconduttore secondo una o più forme di attuazione su detto substrato di supporto (per es. S), l’apparecchiatura comprendendo opzionalmente formazioni elettricamente e/o termicamente conduttive (per es. 20, 30) che si estendono tra lo strato termicamente conduttivo comprendente grafene e detto substrato di supporto.
Un procedimento per fabbricare un dispositivo a semiconduttore secondo una o più forme di attuazione può comprendere fornire lo strato termicamente conduttivo comprendente grafene stampando un inchiostro contenente grafene su detto package.
Una o più forme di attuazione possono comprendere applicare una compressione a detto inchiostro contenente grafene stampato su detto package.
Fermi restando i principi di fondo, i dettagli e le forme di attuazione possono variare, anche in modo apprezzabile, rispetto a quanto è stato descritto in precedenza, puramente a titolo di esempio, senza uscire dall’ambito di protezione. L’ambito di protezione è definito dalle rivendicazioni annesse.

Claims (10)

  1. RIVENDICAZIONI 1. Dispositivo a semiconduttore (10), comprendente: - un die a semiconduttore (12) avente una superficie (12a) del die a semiconduttore, - un package (18) formato sul die a semiconduttore (12), il package (18) avendo una porzione (18a) che si affaccia a detta superficie (12a) del die a semiconduttore (12), e - uno strato termicamente conduttivo (28) su detta porzione (18a) del package (18) affacciata a detta superficie (12a) del die a semiconduttore (12), lo strato termicamente conduttivo (28) comprendendo grafene.
  2. 2. Dispositivo a semiconduttore (10) secondo la rivendicazione 1, in cui detta porzione del package (18) comprende una porzione incassata (18a) del package.
  3. 3. Dispositivo a semiconduttore (10) secondo la rivendicazione 2, in cui lo strato termicamente conduttivo (28) comprendente grafene si estende a contatto con o in prossimità di detta superficie (12a) del die a semiconduttore (12) in corrispondenza di detta porzione incassata (18a).
  4. 4. Dispositivo a semiconduttore (10) secondo una qualsiasi delle rivendicazioni precedenti, comprendente almeno un elemento termicamente conduttivo (30) che si estende dal package (18), l’almeno un elemento termicamente conduttivo (30) in una relazione di scambio termico con lo strato termicamente conduttivo (28) comprendente grafene.
  5. 5. Dispositivo a semiconduttore (10) secondo una qualsiasi delle rivendicazioni precedenti, in cui lo strato termicamente conduttivo (28) comprendente grafene si estende sul package (18), in cui lo strato termicamente conduttivo (28) comprendente grafene fornisce uno schermo dall’interferenza elettromagnetica per il die a semiconduttore (12).
  6. 6. Dispositivo a semiconduttore (10) secondo una qualsiasi delle rivendicazioni precedenti, comprendente un pad di montaggio del die (16) per il die a semiconduttore (12), con detta superficie (12a) del die a semiconduttore (12) situata opposta al pad di montaggio del die (16).
  7. 7. Dispositivo a semiconduttore (10) secondo una qualsiasi delle rivendicazioni precedenti, comprendente un dissipatore termico (HS) disposto in una relazione di scambio termico con lo strato termicamente conduttivo (28) comprendente grafene.
  8. 8. Apparecchiatura, comprendente: - un substrato di supporto (S) per dispositivi a semiconduttore, - almeno un dispositivo a semiconduttore (10) secondo una qualsiasi delle rivendicazioni 1 a 7 su detto substrato di supporto (S), l’apparecchiatura comprendendo preferibilmente formazioni elettricamente e/o termicamente conduttive (20, 30) che si estendono tra lo strato termicamente conduttivo (28) comprendente grafene e detto substrato di supporto (S).
  9. 9. Procedimento per fabbricare un dispositivo a semiconduttore (10) secondo una qualsiasi delle rivendicazioni 1 a 7, il procedimento comprendendo fornire lo strato termicamente conduttivo (28) comprendente grafene stampando un inchiostro contenente grafene su detto package (18).
  10. 10. Procedimento secondo la rivendicazione 9, comprendente applicare una compressione a detto inchiostro contenente grafene stampato su detto package (18).
IT102017000000485A 2017-01-03 2017-01-03 Dispositivo a semiconduttore, apparecchiatura e procedimento corrispondenti IT201700000485A1 (it)

Priority Applications (2)

Application Number Priority Date Filing Date Title
IT102017000000485A IT201700000485A1 (it) 2017-01-03 2017-01-03 Dispositivo a semiconduttore, apparecchiatura e procedimento corrispondenti
US15/617,561 US10121720B2 (en) 2017-01-03 2017-06-08 Semiconductor device, corresponding apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102017000000485A IT201700000485A1 (it) 2017-01-03 2017-01-03 Dispositivo a semiconduttore, apparecchiatura e procedimento corrispondenti

Publications (1)

Publication Number Publication Date
IT201700000485A1 true IT201700000485A1 (it) 2018-07-03

Family

ID=58609929

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102017000000485A IT201700000485A1 (it) 2017-01-03 2017-01-03 Dispositivo a semiconduttore, apparecchiatura e procedimento corrispondenti

Country Status (2)

Country Link
US (1) US10121720B2 (it)
IT (1) IT201700000485A1 (it)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070278632A1 (en) * 2006-06-01 2007-12-06 Broadcom Corporation Leadframe IC packages having top and bottom integrated heat spreaders
US7432586B2 (en) * 2004-06-21 2008-10-07 Broadcom Corporation Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages
US20100085713A1 (en) * 2008-10-03 2010-04-08 Balandin Alexander A Lateral graphene heat spreaders for electronic and optoelectronic devices and circuits
CN102881667A (zh) * 2012-10-08 2013-01-16 日月光半导体制造股份有限公司 半导体封装构造
US20140160682A1 (en) * 2012-12-07 2014-06-12 Commissariat A I'energie Atomique Et Aux Energies Alternatives Electronic component and fabrication process of this electronic component
US20140353816A1 (en) * 2013-05-28 2014-12-04 Freescale Semiconductor, Inc. Method of forming a high thermal conducting semiconductor device package
WO2016049650A1 (en) * 2014-09-26 2016-03-31 Texas Instruments Incorporated Semiconductor package with printed sensor

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020164483A1 (en) 2001-04-04 2002-11-07 Mercuri Robert Angelo Graphite article having predetermined anisotropic characteristics and process therefor
US6538892B2 (en) 2001-05-02 2003-03-25 Graftech Inc. Radial finned heat sink
US20030178719A1 (en) * 2002-03-22 2003-09-25 Combs Edward G. Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
US6909100B2 (en) 2002-07-25 2005-06-21 Ii-Vi Incorporated Radiation detector assembly
US20050061496A1 (en) 2003-09-24 2005-03-24 Matabayas James Christopher Thermal interface material with aligned carbon nanotubes
US7482686B2 (en) * 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
TWI305131B (en) 2005-09-08 2009-01-01 Ind Tech Res Inst Heat dissipation device and composite material with high thermal conductivity
GB2432830A (en) 2005-12-02 2007-06-06 Morganite Elect Carbon Formation of thermally anisotropic carbon material
US8183680B2 (en) * 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
TWI442595B (zh) 2007-07-25 2014-06-21 Everlight Electronics Co Ltd 發光二極體裝置
US8501048B2 (en) 2007-10-18 2013-08-06 Shimane Prefectural Government Metal-graphite composite material having high thermal conductivity and production method therefor
US7956456B2 (en) 2008-02-27 2011-06-07 Texas Instruments Incorporated Thermal interface material design for enhanced thermal performance and improved package structural integrity
US8263843B2 (en) 2009-11-06 2012-09-11 The Boeing Company Graphene nanoplatelet metal matrix
US20120285673A1 (en) 2011-05-11 2012-11-15 Georgia Tech Research Corporation Nanostructured composite polymer thermal/electrical interface material and method for making the same
US9257359B2 (en) 2011-07-22 2016-02-09 International Business Machines Corporation System and method to process horizontally aligned graphite nanofibers in a thermal interface material used in 3D chip stacks
US9059144B2 (en) 2012-02-23 2015-06-16 Freescale Semiconductor, Inc. Method for forming die assembly with heat spreader
TWI598385B (zh) 2012-05-10 2017-09-11 國立清華大學 絕緣化熱介面材料
US8704341B2 (en) 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
US9111899B2 (en) 2012-09-13 2015-08-18 Lenovo Horizontally and vertically aligned graphite nanofibers thermal interface material for use in chip stacks
ITVI20130077A1 (it) 2013-03-20 2014-09-21 St Microelectronics Srl Un materiale riempitivo a base di grafene con una elevata conducibilita' termica per il collegamento di chips in dispositivi a microstruttura
CN204367303U (zh) 2014-12-04 2015-06-03 江苏长电科技股份有限公司 在塑封过程中贴装石墨烯散热薄膜的塑封模具
TWI589525B (zh) * 2015-09-02 2017-07-01 奈創國際控股有限公司 石墨烯複合石墨薄片結構及其製造方法、及製造石墨烯複合石墨薄片結構的漿料

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7432586B2 (en) * 2004-06-21 2008-10-07 Broadcom Corporation Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages
US20070278632A1 (en) * 2006-06-01 2007-12-06 Broadcom Corporation Leadframe IC packages having top and bottom integrated heat spreaders
US20100085713A1 (en) * 2008-10-03 2010-04-08 Balandin Alexander A Lateral graphene heat spreaders for electronic and optoelectronic devices and circuits
CN102881667A (zh) * 2012-10-08 2013-01-16 日月光半导体制造股份有限公司 半导体封装构造
US20140160682A1 (en) * 2012-12-07 2014-06-12 Commissariat A I'energie Atomique Et Aux Energies Alternatives Electronic component and fabrication process of this electronic component
US20140353816A1 (en) * 2013-05-28 2014-12-04 Freescale Semiconductor, Inc. Method of forming a high thermal conducting semiconductor device package
WO2016049650A1 (en) * 2014-09-26 2016-03-31 Texas Instruments Incorporated Semiconductor package with printed sensor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BIN SHEN ET AL: "Ultrathin Flexible Graphene Film: An Excellent Thermal Conducting Material with Efficient EMI Shielding", ADVANCED FUNCTIONAL MATERIALS, WILEY - V C H VERLAG GMBH & CO. KGAA, DE, vol. 24, no. 28, 23 July 2014 (2014-07-23), pages 4542 - 4548, XP001590186, ISSN: 1616-301X, [retrieved on 20140414], DOI: 10.1002/ADFM.201400079 *

Also Published As

Publication number Publication date
US20180190564A1 (en) 2018-07-05
US10121720B2 (en) 2018-11-06

Similar Documents

Publication Publication Date Title
US7872869B2 (en) Electronic chip module
TW200541125A (en) Circuit device and manufacturing method thereof
TWI618205B (zh) 薄膜覆晶封裝體及其散熱方法
TWI415233B (zh) 具改良式散熱能力之半導體裝置
IT201700000518A1 (it) Dispositivo a semiconduttore, circuito e procedimento corrispondenti
CN101290888A (zh) 用于半导体封装的印刷电路板的制造方法
KR20130140354A (ko) 반도체 패키지 및 그 제조방법
JP2002289995A (ja) 金属基板およびその製造方法
IT201700000485A1 (it) Dispositivo a semiconduttore, apparecchiatura e procedimento corrispondenti
TWI438878B (zh) 半導體裝置及製造具有改良的散熱能力的半導體裝置之方法
CN101231989B (zh) 增进散热效益的半导体封装载膜与封装构造
US20220240418A1 (en) Thermal conductive structure and electronic device
TWI573502B (zh) 基板結構及其製作方法
CN101523596A (zh) 具有改进的散热性能的半导体器件
TW201927084A (zh) 軟性線路板結構
US20190252285A1 (en) Semiconductor device packages using a thermally enhanced conductive molding compound
JP5998033B2 (ja) 半導体装置及びその製造方法
TW202220538A (zh) 散熱導電軟板
KR101279469B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
TW200826260A (en) Semiconductor device and method for manufacturing a semiconductor device
TWI619212B (zh) 用於半導體裝置之接合線式散熱結構
JPS6239039A (ja) 電子素子用チツプキヤリア
WO2018098651A1 (zh) 集成电路系统及封装方法
JP7407218B2 (ja) 電子部材の内部、中間部、外部のサーマルインターフェイス薄膜材料
TW200824072A (en) Carrier film and semiconductor package improving thermal dissipation