TWI619212B - 用於半導體裝置之接合線式散熱結構 - Google Patents

用於半導體裝置之接合線式散熱結構 Download PDF

Info

Publication number
TWI619212B
TWI619212B TW105108252A TW105108252A TWI619212B TW I619212 B TWI619212 B TW I619212B TW 105108252 A TW105108252 A TW 105108252A TW 105108252 A TW105108252 A TW 105108252A TW I619212 B TWI619212 B TW I619212B
Authority
TW
Taiwan
Prior art keywords
conductive layer
thermal conductive
thermal
heat
bonding wire
Prior art date
Application number
TW105108252A
Other languages
English (en)
Other versions
TW201735289A (zh
Inventor
顏孝璁
蔡志育
羅正瑋
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW105108252A priority Critical patent/TWI619212B/zh
Priority to US15/459,915 priority patent/US10074587B2/en
Publication of TW201735289A publication Critical patent/TW201735289A/zh
Application granted granted Critical
Publication of TWI619212B publication Critical patent/TWI619212B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本發明揭露了一種用於半導體裝置之接合線式散熱結構，其一實施例包含：一半導體基板；一熱源，位於該半導體基板或屬於該半導體基板，包含至少一熱點；至少一熱導層；至少一熱導體，用來連接該至少一熱點與該至少一熱導層；至少一散熱體，處於一電性浮接狀態；以及至少一接合線，用來連接該至少一熱導層與該至少一散熱體，藉此將該熱源之熱傳導至該散熱體。

Description

用於半導體裝置之接合線式散熱結構
本發明是關於散熱結構，尤其是關於用於半導體裝置之散熱結構。
半導體裝置於運作時會產生熱，故需要散熱設計以避免運作被影響。目前半導體裝置之散熱設計多半屬於封裝層級或印刷電路板層級，封裝層級之散熱設計通常是利用外接之散熱裝置來對已封裝的半導體裝置進行散熱，而印刷電路板層級之散熱設計通常是利用外接之散熱裝置來對設置有該半導體裝置的印刷電路板進行整體性的散熱。上述散熱設計的效果隨著半導體製程的演進而減退，對於先進製程（例如55奈米或55奈米以下之製程）而言，該些散熱設計逐漸地不敷使用。
鑑於上述，本領域需要一種能更有效地為半導體裝置之熱源（通常為電晶體）進行散熱的技術，藉此滿足先進半導體製程的需求。
部分先前技術見於下列文獻：公開號為US 2011/0089517 A1之美國專利申請公開案。
本發明之一目的在於提出一種用於半導體裝置之接合線式散熱結構，以解決先前技術的問題。
本發明提出一種用於半導體裝置之接合線式散熱結構，其一實施例包含：一半導體基板；一熱源，位於該半導體基板或屬於該半導體基板，包含至少一熱點；至少一熱導層；至少一熱導體，用來連接該至少一熱點與該至少一熱導層；至少一散熱體，處於一電性浮接狀態；以及至少一接合線，用來連接該至少一熱導層與該至少一散熱體，藉此將該熱源之熱傳導至該散熱體。上述實施例之一樣態中，該熱源包含一電晶體，且該至少一熱點包含一源極、一汲極以及一閘極的至少其中之一；或者該至少一熱點包含該半導體基板之至少一接取點。上述實施例之另一樣態中，該至少一熱導層包含P個接合墊，該至少一散熱體包含S個散熱體，該至少一接合線包含N個接合線，該N個接合線用來連接該P個接合墊與該S個散熱體，該P、N、S之其中之二為正整數，其餘為大於1之整數。
上述接合線式散熱結構之另一實施例包含：一半導體基板；一熱源，位於該半導體基板或屬於該半導體基板，包含至少一熱點；至少一熱導層；至少一熱導體，用來連接該至少一熱點與該至少一熱導層；至少一散熱體；以及複數接合線，用來連接該至少一熱導層與該至少一散熱體，藉此將該熱源之熱傳導至該散熱體，該複數接合線之數目N大於或等於2，N的較佳值為5至15之間的數值，例如為10。。
有關本發明的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
以下說明內容之技術用語是參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋應以本說明書之說明或定義為準。另外，在實施為可能的前提下，本說明書所描述之物件間的相對關係，涵義可包含直接或間接的關係，所謂「間接」是指物件間尚有中間物或物理空間之存在。此外，本說明書之圖示中元件之形狀、尺寸、比例等僅為示意，是供本技術領域具有通常知識者瞭解本發明之用，非對本發明之實施範圍加以限制。
本發明包含用於半導體裝置之接合線式散熱結構，該散熱結構屬於積體電路等級，能夠直接為積體電路進行散熱，有效解決先進半導體製程（例如55奈米或55奈米以下之製程）的散熱問題。本發明之散熱結構可包含於已完成封裝之成品（例如已完成封裝之積體電路）或尚未完成封裝之半成品（例如尚未完成封裝之積體電路），可能包含已知元件，在不影響發明揭露要求及可實施性的前提下，已知元件的說明或繪示將被適度節略。
請參閱圖1，其是本發明之接合線式散熱結構之一實施例的示意圖。如圖1所示，接合線式散熱結構100包含：一半導體基板110；一熱源120；至少一熱導層130；至少一熱導體140；至少一散熱體150；以及至少一接合線（bonding wire）160。所述半導體基板110例如是一矽基板，又例如是其它種已知或自行研發的半導體基板，該半導體基板110於本實施例中包含形成於其上的積體電路，然此並非實施限制。所述熱源120位於該半導體基板110上或位於該半導體基板110中，或屬於該半導體基板110，換言之，該熱源120可以不是也可以是該半導體基板110的一部分，另外，該熱源120包含至少一熱點122。舉例而言，當該熱源120包含一電晶體，該至少一熱點122包含一源極、一汲極以及一閘極的至少其中之一，其中該電晶體例如是但不限於為尺寸符合55奈米或55奈米以下之半導體製程規範的電晶體。另舉例而言，該至少一熱點122包含該半導體基板110之至少一接取點（pickup）。
請繼續參閱圖1，所述至少一熱導體140用來連接該至少一熱點122與該至少一熱導層130，藉此傳導該至少一熱點122之熱至該至少一熱導層130，其中該至少一熱導層130於本例中為至少一金屬層，然而在實施為可能的前提下，該至少一熱導層130可為導熱性良好的非金屬層像是石墨層，或同時包含金屬層與非金屬層。舉例而言，如圖2所示，該至少一熱導層130包含一第一熱導層132（本例中為第一金屬層）與一頂部熱導層134（本例中為頂部金屬層），且可視實施或應用需求進一步包含更多熱導層（未顯示於圖中）於該第一熱導層132與該頂部熱導層134之間，該至少一熱導體140包含至少一第一熱導體142以及至少一頂部熱導體144，且可視實施或應用需求進一步包含更多熱導體（未顯示於圖中）於該至少一第一熱導體142與該至少一頂部熱導體144之間，該至少一第一熱導體142例如是半導體製程的至少一接觸體（contact），其包含一通孔與填注於該通孔中的熱導體（例如金、銀、銅、銅合金、鋁、鋁合金等金屬熱導體，或例如石墨等非金屬熱導體），用來連接該第一熱導層132與該至少一熱點122，該至少一頂部熱導體144像是半導體製程的至少一導通體（via），其包含一貫孔與填注於該貫孔中的熱導體（例如金、銀、銅、銅合金、鋁、鋁合金等金屬熱導體，或例如石墨等非金屬熱導體），用來連接該頂部熱導層134與一下方熱導層，該下方熱導層包含於該至少一熱導層130中，且為該第一熱導層132或為一第K熱導層，該K為大於1之整數。
請繼續參閱圖1，所述至少一散熱體150可視實施需求被設計為處於一電性浮接（floating）狀態或具有一特定電位。舉例而言，當前述熱源120包含一電晶體，該至少一散熱體150可處於一電性浮接狀態以避免影響該電晶體之正常運作，然而只要不實質影響運作，該至少一散熱體150不一定要處於該電性浮接狀態，而可具有一特定電位像是一固定電位；此外，當前述至少一熱點122為該半導體基板110之至少一接取點，該至少一散熱體150可處於前述電性浮接狀態或具有一特定電位，該特定電位例如是一固定電位像是一直流高電位、一直流低電位或一接地電位。另外，該至少一散熱體150視實施者的需求可為一專為實施本發明而增設的金屬墊、一存在於既有積體電路設計中的虛設（dummy）金屬佈局、一導線架（lead frame）以及一外露墊（exposed pad, epad）的其中之一或任意組合，當然也可為其它適合搭配半導體製程且能用來散熱的元件像是石墨體、奈米碳管等等，上述金屬佈局、導線架與外露墊等屬於本領域之習知技術，其細節在此不予贅述。
請繼續參閱圖1，所述至少一接合線160用來連接該至少一熱導層130與該至少一散熱體150，藉此將該熱源120之熱傳導至該散熱體150，該至少一接合線160之材質為金屬或為熱導性與強度良好的非金屬。舉例而言，如圖3所示，該至少一熱導層130包含P個接合墊310（圖3中P為1以用於舉例說明），該至少一散熱體150包含S個散熱體320（圖3中S為1以用於舉例說明），該至少一接合線160包含N個接合線330（圖3中N為3以用於舉例說明），該N個接合線330用來連接該P個接合墊310與該S個散熱體320，其中該P、N、S之其中之二為正整數，其餘為大於1之整數；若該P為大於1之整數（如圖4所示，其中P為3），該P個接合墊310可選擇性地經由至少一接合墊熱導路徑410連接在一起以幫助散熱，該至少一接合墊熱導路徑410之一部或全部可位於前述頂部熱導層134或前述下方熱導層，是用來實現該P個接合墊310之間的熱傳導；又若該S為大於1之整數（如圖5所示，其中S為3），該S個散熱體320亦可選擇性地經由至少一散熱體熱導路徑510連接在一起，以實現該S個散熱體320間的熱傳導，該散熱體熱導路徑510可能造成電磁干擾（electromagnetic interference, EMI）方面的影響，但此不在本發明之探討範圍內，上述接合墊熱導路徑410與散熱體熱導路徑510並非本發明之實施限制。
承上所述，另舉例而言，如圖6所示，該至少一熱導層130包含P個接合墊610（圖6中P為3以用於舉例說明），該至少一散熱體150包含S個散熱體620（圖6中S為1以用於舉例說明），該至少一接合線160包含N個接合線630（圖6中N為3以用於舉例說明），該N個接合線630用來連接該P個接合墊610與該S個散熱體620，該P、N、S之其中之一為正整數，其餘為大於1之整數。再舉例而言，該至少一接合線160包含N個接合線，其中該N大於或等於2，N的較佳值為5至15之間的數值，例如為10，如圖7所示，然而只要在實施為可能的前提下，N之值無特別限制。請注意，在實施為可能的前提下，該至少一接合線160之尺寸與形狀未有特別限制，舉例來說，該至少一接合線160之線寬可較寬以幫助散熱。另請注意，該至少一接合線160之製作可經由一封裝製程來實現，然而只要實施為可能，該至少一接合線160之製作亦可藉由一積體電路製程來實現。此發明除了可以達到散熱之外，亦可提供訊號屏蔽（Shielding） 之效果，換言之，多數接合線會形成輻射的干擾物，使下方的輻射源不易輻射。
請再次參閱圖1，為增強散熱效果，前述熱源120與至少一散熱體150可分別設於半導體基板110之二側或是至少其中之一者設於矽基板的中央，或者二者間的距離大於一最小距離150微米（mm），該熱源120與該至少一散熱體150間的距離應足供該至少一接合線160之形成。另外，為保護圖1之散熱結構100免於外力破壞或侵蝕，散熱結構100可被一封裝膠材覆蓋，其中該至少一散熱體150可選擇性地曝露於外而未被該封裝膠材覆蓋以加強散熱效果，然此並非實施限制。再者，本領域具有通常知識者可以瞭解本實施例之圖示中各元件間可能有其它元件或材質，以提供保護、支撐、絕緣、連接或其它已知或自定義的功能，舉例而言，前述至少一散熱體150與基板110間具有一結構體（未顯示於圖中），使得該至少一散熱體150獲得支撐。
請注意，前揭各實施例包含一或複數個技術特徵，於實施為可能的前提下，本技術領域人士可依本發明之揭露內容及自身的需求選擇性地實施任一實施例之部分或全部技術特徵，或者選擇性地實施複數個實施例之部分或全部技術特徵之組合，藉此增加實施本發明的彈性。
綜上所述，本發明之用於半導體裝置之接合線式散熱結構能夠直接為積體電路進行散熱，有效地解決了先進半導體製程（例如55奈米或55奈米以下之製程）的散熱問題。另外，本發明之散熱結構可透過成熟、單純的製程技術（其可選擇性地包含或不包含積體電路之封裝製程技術）來實現，相較於先前技術具有散熱效果佳、成本合理等優勢。
雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100‧‧‧接合線式散熱結構
110‧‧‧半導體基板
120‧‧‧熱源
122‧‧‧熱點
130‧‧‧熱導層
132‧‧‧第一熱導層
134‧‧‧頂部熱導層
140‧‧‧熱導體
142‧‧‧第一熱導體
144‧‧‧頂部熱導體
150‧‧‧散熱體
160‧‧‧接合線
310‧‧‧接合墊
320‧‧‧散熱體
330‧‧‧接合線
410‧‧‧接合墊熱導路徑
510‧‧‧散熱體熱導路徑
610‧‧‧接合墊
620‧‧‧散熱體
630‧‧‧接合線
圖1是本發明之接合線式散熱結構之一實施例的示意圖； 圖2是圖1之實施例的一實施樣態的示意圖； 圖3是圖1之實施例的一實施樣態的局部頂視圖； 圖4是圖1之實施例的一實施樣態的局部頂視圖； 圖5是圖1之實施例的一實施樣態的局部頂視圖； 圖6是圖1之實施例的一實施樣態的局部頂視圖；以及 圖7是圖1之實施例的一實施樣態的局部頂視圖。
100‧‧‧接合線式散熱結構
110‧‧‧半導體基板
120‧‧‧熱源
122‧‧‧熱點
130‧‧‧熱導層
140‧‧‧熱導體
150‧‧‧散熱體
160‧‧‧接合線

Claims (10)

  1. 一種用於半導體裝置之接合線式散熱結構，包含：一半導體基板；一熱源，位於該半導體基板或屬於該半導體基板，包含至少一熱點；至少一熱導層；至少一熱導體，用來連接該至少一熱點與該至少一熱導層；至少一散熱體，處於一電性浮接(floating)狀態；以及至少一接合線(bonding wire)，用來連接該至少一熱導層與該至少一散熱體，藉此將該熱源之熱傳導至該散熱體，其中該至少一熱導層包含一第一熱導層與一頂部熱導層，且該至少一熱導體包含至少一第一熱導體以及至少一頂部熱導體，該至少一第一熱導體用來連接該第一熱導層與該至少一熱點，該至少一頂部熱導體用來連接該頂部熱導層與一下方熱導層，該下方熱導層包含於該至少一熱導層中，且為一第K熱導層或該第一熱導層，該K為大於1之整數。
  2. 如申請專利範圍第1項所述之接合線式散熱結構，其中該熱源包含一電晶體，該至少一熱點包含一源極、一汲極以及一閘極的至少其中之一。
  3. 如申請專利範圍第2項所述之接合線式散熱結構，其中該電晶體之尺寸符合55奈米或55奈米以下之半導體製程規範。
  4. 如申請專利範圍第1項所述之接合線式散熱結構，其中該至少一熱點包含該半導體基板之至少一接取點(pickup)。
  5. 如申請專利範圍第1項所述之接合線式散熱結構，其中該至少一第一熱導體是半導體製程的至少一接觸體(contact)，該至少一頂部熱導體是半導體製程的至少一導通體(via)。
  6. 一種用於半導體裝置之接合線式散熱結構，包含：一半導體基板；一熱源，位於該半導體基板或屬於該半導體基板，包含至少一熱點；至少一熱導層；至少一熱導體，用來連接該至少一熱點與該至少一熱導層；至少一散熱體，處於一電性浮接(floating)狀態；以及至少一接合線(bonding wire)，用來連接該至少一熱導層與該至少一散熱體，藉此將該熱源之熱傳導至該散熱體，其中該至少一熱導層包含P個接合墊，該至少一散熱體包含S個散熱體，該至少一接合線包含N個接合線，該N個接合線用來連接該P個接合墊與該S個散熱體，該P、N、S之其中之二為正整數，其餘為大於1之整數。
  7. 如申請專利範圍第6項所述之接合線式散熱結構，其中該P為大於1之整數，且該P個接合墊經由至少一接合墊熱導路徑連接在一起。
  8. 如申請專利範圍第1項所述之接合線式散熱結構，其中該至少一散熱體為一導線架(lead frame)。
  9. 如申請專利範圍第1項所述之接合線式散熱結構，其中該至少一散熱體為一外露墊(exposed pad,ePAD)，位於該半導體基板下。
  10. 一種用於半導體裝置之接合線式散熱結構，包含：一半導體基板； 一熱源，位於該半導體基板或屬於該半導體基板，包含至少一熱點；至少一熱導層；至少一熱導體，用來連接該至少一熱點與該至少一熱導層；至少一散熱體；以及複數接合線(bonding wires)，用來連接該至少一熱導層與該至少一散熱體，藉此將該熱源之熱傳導至該散熱體，該複數接合線之數目大於或等於10，其中該至少一熱導層包含一第一熱導層與一頂部熱導層，且該至少一熱導體包含至少一第一熱導體以及至少一頂部熱導體，該至少一第一熱導體用來連接該第一熱導層與該至少一熱點，該至少一頂部熱導體用來連接該頂部熱導層與一下方熱導層，該下方熱導層包含於該至少一熱導層中，且為一第K熱導層或該第一熱導層，該K為大於1之整數。
TW105108252A 2016-03-17 2016-03-17 用於半導體裝置之接合線式散熱結構 TWI619212B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105108252A TWI619212B (zh) 2016-03-17 2016-03-17 用於半導體裝置之接合線式散熱結構
US15/459,915 US10074587B2 (en) 2016-03-17 2017-03-15 Bonding wire-type heat sink structure for semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105108252A TWI619212B (zh) 2016-03-17 2016-03-17 用於半導體裝置之接合線式散熱結構

Publications (2)

Publication Number Publication Date
TW201735289A TW201735289A (zh) 2017-10-01
TWI619212B true TWI619212B (zh) 2018-03-21

Family

ID=59847963

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105108252A TWI619212B (zh) 2016-03-17 2016-03-17 用於半導體裝置之接合線式散熱結構

Country Status (2)

Country Link
US (1) US10074587B2 (zh)
TW (1) TWI619212B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019113082A1 (de) 2019-05-17 2020-11-19 Infineon Technologies Ag Halbleiter-gehäuse und verfahren zum bilden eines halbleiter-gehäuses

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200926370A (en) * 2007-07-26 2009-06-16 Texas Instruments Inc Bonding wire loop thermal extraction in semiconductor package

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720662B1 (en) * 1999-11-04 2004-04-13 Rohm Co., Ltd. Semiconductor device of chip-on-chip structure with a radiation noise shield
JP2002217338A (ja) * 2001-01-19 2002-08-02 Nec Corp 半導体装置の放熱装置、及び、その製造方法
JP2002231721A (ja) 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置
TW200823886A (en) 2006-11-23 2008-06-01 Inventec Corp Heat-dissipation apparatus for hard disk
US8274101B2 (en) 2009-10-20 2012-09-25 Omnivision Technologies, Inc. CMOS image sensor with heat management structures
CN102339818B (zh) * 2010-07-15 2014-04-30 台达电子工业股份有限公司 功率模块及其制造方法
TWM511673U (zh) 2013-05-08 2015-11-01 Great Team Backend Foundry Dongguan Ltd 高散熱之晶片封裝結構改良

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200926370A (en) * 2007-07-26 2009-06-16 Texas Instruments Inc Bonding wire loop thermal extraction in semiconductor package

Also Published As

Publication number Publication date
TW201735289A (zh) 2017-10-01
US10074587B2 (en) 2018-09-11
US20170271234A1 (en) 2017-09-21

Similar Documents

Publication Publication Date Title
TWI584428B (zh) 降低封裝翹曲之散熱型半導體封裝構造
JP6415365B2 (ja) 半導体パッケージ
TWI551198B (zh) 具散熱功能之印刷電路板結構
JP2009105297A (ja) 樹脂封止型半導体装置
TWI553817B (zh) 具有電磁防護功能之積體電路及其製造方法
TW201434129A (zh) 多晶片封裝件及其製法
JP6129355B2 (ja) 電力半導体装置
JP6290758B2 (ja) 半導体装置
TWI619212B (zh) 用於半導體裝置之接合線式散熱結構
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
TWI700791B (zh) 用於半導體裝置之溝槽式散熱結構
US20230317689A1 (en) Package-on-Package Assembly with Improved Thermal Management
TWI645518B (zh) 封裝結構及其製法
TWI557856B (zh) 積體電路元件及其封裝結構
CN107301986B (zh) 用于半导体装置的接合线式散热结构
CN107305874B (zh) 用于半导体装置的沟槽式散热结构
US20140210069A1 (en) Chip package and manufacturing method thereof
JP2009129960A (ja) 半導体装置およびその製造方法
TWI317547B (en) Substrate with heat-dissipating dummy pattern for semiconductor packages
TWI755319B (zh) 晶片封裝結構
TWI281755B (en) Lead frame type package
CN208521924U (zh) 一种半导体芯片封装结构
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
TW201731044A (zh) 封裝結構
US9795026B2 (en) Electronic package that includes finned vias