CN105405819B - 金属化晶圆级封装方法 - Google Patents

金属化晶圆级封装方法 Download PDF

Info

Publication number
CN105405819B
CN105405819B CN201510753700.2A CN201510753700A CN105405819B CN 105405819 B CN105405819 B CN 105405819B CN 201510753700 A CN201510753700 A CN 201510753700A CN 105405819 B CN105405819 B CN 105405819B
Authority
CN
China
Prior art keywords
wafer
layer
metal
packaging
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510753700.2A
Other languages
English (en)
Other versions
CN105405819A (zh
Inventor
丁万春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongfu Microelectronics Co Ltd filed Critical Tongfu Microelectronics Co Ltd
Priority to CN201510753700.2A priority Critical patent/CN105405819B/zh
Publication of CN105405819A publication Critical patent/CN105405819A/zh
Application granted granted Critical
Publication of CN105405819B publication Critical patent/CN105405819B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

本发明提供了一种金属化晶圆级封装方法，包括：在包括多个芯片的晶圆的上表面形成第一光刻胶层，第一光刻胶层上具有露出晶圆上的芯片的功能面的开口部；在开口部内形成金属层，去除第一光刻胶层；在晶圆上表面形成切割道，且在晶圆上表面形成塑封层，塑封层的顶面高于金属层的顶面；对塑封层的上表面进行打磨，露出金属层；对晶圆的下表面进行打磨，露出切割道；在金属层上植焊球，沿切割道切割，形成多个封装体；对多个封装体的下表面和侧面进行金属镀，形成具有金属镀层的封装体。本发明提供封装方法，在封装体的下表面和侧面形成金属镀层，尽量不改变芯片的面积和体积，实现芯片之间的抗电磁干扰，提高封装精度，具有较高的集成度和整合度。

Description

金属化晶圆级封装方法
技术领域
本发明涉及一种半导体技术领域，尤其涉及一种金属化晶圆级封装方法。
背景技术
随着集成电路技术的不断发展，电子产品越来越向小型化、智能化以及高可靠性方向发展，而集成电路封装直接影响着集成电路、电子模块乃至整机性能，在集成电路晶片尺寸逐步缩小、集成度不断提高的情况下，电子工业对集成电路封装结束提出了越来越高的要求。
随着集成度以及封装密度的不断提高，芯片之间的距离逐步缩小，一些芯片可能因为周边电磁干扰工作异常。常规的抗电磁干扰方式是做一个金属的盖子，扣在需要保护的芯片上，形成一个五面的防护。但是这样的金属盖，无形中增加了封装的高度和面积，对于高集成度、高密度的封装形式产生限制。
发明内容
鉴于现有技术中的上述缺陷或不足，本发明提供一种金属化晶圆级封装方法。
本发明提供了一种金属化晶圆级封装方法，包括：
在包括多个芯片的晶圆的上表面形成第一光刻胶层，所述第一光刻胶层上具有露出所述晶圆上的芯片的功能面的开口部；
在所述开口部内形成金属层，去除所述第一光刻胶层；
在所述晶圆上表面形成切割道，且在所述晶圆上表面形成塑封层，所述塑封层的顶面高于所述金属层的顶面；
对所述塑封层的上表面进行打磨，露出所述金属层；
对所述晶圆的下表面进行打磨，露出所述切割道；
在所述金属层上植焊球，沿所述切割道切割，形成多个封装体；
对所述多个封装体的下表面和侧面进行金属镀，形成具有金属镀层的封装体。
与现有技术相比，本发明提供的封装方法，将晶圆级封装芯片的五面都用金属包覆，这样芯片本身的面积和体积不会有大的变化，解决设置金属盖进行抗磁干扰时导致的封装高度和体积增大的问题，并且进一步提高散热性能，适用于多个不同的芯片进行封装，具有较高的集成度和整合度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的金属化晶圆级封装方法的流程图；
图2-图14为本发明提供的金属化晶圆级封装结构的工艺示意图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
参照图1，本发明公开了一种金属化晶圆级封装方法，包括：
S10：在包括多个芯片的晶圆的上表面形成第一光刻胶层，所述第一光刻胶层上具有露出所述晶圆上的芯片的功能面的开口部；
S20：在所述开口部内形成金属层，去除所述第一光刻胶层；
S30：在所述晶圆上表面形成切割道，且在所述晶圆上表面形成塑封层，所述塑封层的顶面高于所述金属层的顶面；
S40：对所述塑封层的上表面进行打磨，露出所述金属层；
S50：对所述晶圆的下表面进行打磨，露出所述切割道；
S60：在所述金属层上植焊球，沿所述切割道切割，形成多个封装体；
S70：对所述多个封装体的下表面和侧面进行金属镀，形成具有金属镀层的封装体。
首先执行步骤S10，参照图2和图3,在包括多个芯片的晶圆101的上表面形成第一光刻胶层102，所述第一光刻胶层102上具有露出所述晶圆上的芯片的功能面的开口部103。
然后执行步骤S20，参照图4，在所述开口部103内形成金属层104，去除第一光刻胶层，如图5所示。
在一种可选的实施方式中，在所述晶圆101上表面形成第一光刻胶层102之前，先在所述晶圆上表面形成保护层(图中未示出)，之后在保护层的上表面形成所述第一光刻胶层102；所述开口部103露出所述功能面上的保护层；所述金属层104形成于从所述开口部103露出的保护层的表面；去除所述第一光刻胶层之后，再去除所述保护层中其上未形成所述金属层的部分。
在一种可选的实施方式，上述晶圆的上表面的保护层可经物理气相沉积(PVD，Physical Vapor Deposition)的方式形成。在晶圆上表面形成第一光刻胶之前可以不形成保护层，当然在去除第一光刻胶之后就不需要进行去除保护层的操作。
作为一种可选的实施方式，第一光刻胶102经曝光显影形成开口部103。
执行步骤S30，如图6所示，在所述晶圆上表面形成切割道105；参照图7，在所述晶圆上表面形成塑封层106，所述塑封层106的顶面高于所述金属层104的顶面。
具体的，如图6所示，在晶圆的上表面进行半厚度切割形成切割道105，切割道位于所述多个芯片之间；如图7所示，在所述晶圆上表面形成塑封层106，所述塑封层106填充所述切割道105、所述金属层104中的空隙并且包覆所述金属层104。
可选的，所述塑封层106的材料为环氧树脂，这种材料的密封性能较好、塑封容易，是形成塑封层106的较佳材料。
接着执行步骤S40，对所述塑封层106的上表面进行打磨，露出所述金属层。进一步地，对塑封层的上表面打磨露出金属层之后，继续打磨减薄金属层，露出打磨后的金属层104，参考图7，这样有利于减小封装的尺寸，并且便于散热。
执行步骤S50，对所述晶圆101的下表面进行打磨，露出所述切割道105，如图9所示；在露出切割道105之后，在晶圆的下表面形成第二光刻胶层107，如图10所示。
继续执行步骤S60，参考图11和图12，在所述金属层104上植焊球108，沿所述切割道105切割，形成多个封装体。
优选的，焊球108可为锡球。经切割后形成的多个封装体的正面、侧边、四周均有树脂包覆。
执行步骤S70，参考图13和图14，对所述多个封装体的下表面和侧面进行金属镀，形成具有金属镀层的封装体110。
作为一种可选的实施方式，沿所述切割道105切割之前，先在所述晶圆的上表面形成保护膜111，所述保护膜111包覆所述焊球108；沿所述切割道105切割至所述保护膜111，所述保护膜111连接所述多个封装体；对所述多个封装体的下表面和侧面形成金属镀层109，在所述焊球所在的一面不设置金属镀层，去除所述保护膜111，露出所述焊球108，形成具有金属镀层的封装体110。这样的封装体110除焊球所在的一面不设置金属镀层，其他五面均金属化形成金属镀层，用于芯片封装中抗电磁干扰。
可选的，在封装体的表面进行金属化，也可以使用化学镀或者PVD、或者PVD加电镀的方式形成金属镀层。
可选的，保护膜111的材料为感光树脂，方便形成图13所示的金属镀层后进行去除保护膜的操作。
本发明提供的金属化晶圆级封装方法，在封装体的下表面和侧面均形成金属镀层，形成五面金属化的晶圆级封装产品，在尽量不改变芯片的面积和体积的情况下，实现芯片之间的抗电磁干扰，在提高封装精度，具有较高的集成度和整合度。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (7)

1.一种金属化晶圆级封装方法，其特征在于，包括：
在包括多个芯片的晶圆的上表面形成第一光刻胶层，所述第一光刻胶层上具有露出所述晶圆上的芯片的功能面的开口部；
在所述开口部内形成金属层，去除所述第一光刻胶层；
在所述晶圆上表面形成切割道，且在所述晶圆上表面形成塑封层，所述塑封层的顶面高于所述金属层的顶面；
对所述塑封层的上表面进行打磨，露出所述金属层之后，打磨减薄所述金属层，露出打磨后的金属层；
对所述晶圆的下表面进行打磨，露出所述切割道之后，在所述晶圆的下表面形成第二光刻胶层；
在所述金属层上植焊球，在所述晶圆的上表面形成保护膜，所述保护膜包覆所述焊球，沿所述切割道切割至所述保护膜，形成多个封装体，所述保护膜连接所述多个封装体；
对所述多个封装体的下表面和侧面进行金属镀，在所述焊球所在的一面不设置金属镀层，去除所述保护膜，露出所述焊球，形成具有金属镀层的封装体；
在所述晶圆上表面形成第一光刻胶层之前，先在所述晶圆上表面形成保护层，之后在保护层的上表面形成所述第一光刻胶层；
所述开口部露出所述功能面上的保护层；
所述金属层形成于从所述开口部露出的保护层的表面；
去除所述第一光刻胶层之后，再去除所述保护层中其上未形成所述金属层的部分。
2.根据权利要求1所述的金属化晶圆级封装方法，其特征在于，所述第一光刻胶层经曝光显影形成所述开口部。
3.根据权利要求1所述的金属化晶圆级封装方法，其特征在于，在所述晶圆的上表面形成切割道，具体为：在所述晶圆的上表面进行半厚度切割形成切割道；所述切割道位于所述多个芯片之间。
4.根据权利要求1所述的金属化晶圆级封装方法，其特征在于，在所述晶圆上表面形成塑封层，所述塑封层的顶面高于所述金属层的顶面，具体为：
在所述晶圆上表面形成塑封层，所述塑封层填充所述切割道、所述金属层中的空隙并且包覆所述金属层。
5.根据权利要求4所述的金属化晶圆级封装方法，其特征在于，所述塑封层的材料为环氧树脂。
6.根据权利要求1所述的金属化晶圆级封装方法，其特征在于，所述保护膜的材料为感光树脂。
7.根据权利要求1-6任一项所述的金属化晶圆级封装方法，其特征在于，所述焊球为锡球。
CN201510753700.2A 2015-11-06 2015-11-06 金属化晶圆级封装方法 Active CN105405819B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510753700.2A CN105405819B (zh) 2015-11-06 2015-11-06 金属化晶圆级封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510753700.2A CN105405819B (zh) 2015-11-06 2015-11-06 金属化晶圆级封装方法

Publications (2)

Publication Number Publication Date
CN105405819A CN105405819A (zh) 2016-03-16
CN105405819B true CN105405819B (zh) 2018-12-11

Family

ID=55471216

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510753700.2A Active CN105405819B (zh) 2015-11-06 2015-11-06 金属化晶圆级封装方法

Country Status (1)

Country Link
CN (1) CN105405819B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108269744A (zh) * 2016-12-30 2018-07-10 无锡天芯互联科技有限公司 一种新型wlp封装结构及其制作方法
CN107316818A (zh) * 2017-06-20 2017-11-03 上海图正信息科技股份有限公司 芯片封装模组的制备方法及封装结构
CN107195555B (zh) * 2017-07-03 2019-12-06 京东方科技集团股份有限公司 一种芯片封装方法
CN108365021A (zh) * 2018-02-06 2018-08-03 无锡元创华芯微机电有限公司 一种红外探测器晶圆封装方法
CN109686654B (zh) * 2018-12-26 2021-11-26 上海芯钛信息科技有限公司 一种改善Lift-off工艺划片道形貌的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790686A (zh) * 2004-09-17 2006-06-21 卡西欧计算机株式会社 具有密封膜的芯片尺寸的半导体装置及其制造方法
CN102695405A (zh) * 2011-03-23 2012-09-26 环旭电子股份有限公司 晶圆级电磁防护结构及其制造方法
CN103219298A (zh) * 2012-05-15 2013-07-24 日月光半导体制造股份有限公司 具有散热结构及电磁干扰屏蔽的半导体封装件及其制造方法
CN104347542A (zh) * 2014-09-26 2015-02-11 上海朕芯微电子科技有限公司 五面包封的csp结构及制造工艺
CN105006458A (zh) * 2015-07-16 2015-10-28 北京工业大学 一种带包封的芯片封装结构与实现工艺

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790686A (zh) * 2004-09-17 2006-06-21 卡西欧计算机株式会社 具有密封膜的芯片尺寸的半导体装置及其制造方法
CN102695405A (zh) * 2011-03-23 2012-09-26 环旭电子股份有限公司 晶圆级电磁防护结构及其制造方法
CN103219298A (zh) * 2012-05-15 2013-07-24 日月光半导体制造股份有限公司 具有散热结构及电磁干扰屏蔽的半导体封装件及其制造方法
CN104347542A (zh) * 2014-09-26 2015-02-11 上海朕芯微电子科技有限公司 五面包封的csp结构及制造工艺
CN105006458A (zh) * 2015-07-16 2015-10-28 北京工业大学 一种带包封的芯片封装结构与实现工艺

Also Published As

Publication number Publication date
CN105405819A (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
CN105405819B (zh) 金属化晶圆级封装方法
JP3836746B2 (ja) 表面弾性波フィルターパッケージ製造方法
CN105742301B (zh) 嵌入式图像传感器封装及其制造方法
US10727082B2 (en) Semiconductor device and manufacturing method thereof
US20080169559A1 (en) Bump structure with annular support and manufacturing method thereof
CN106206499B (zh) 半导体器件和方法
US11502402B2 (en) Integrated patch antenna having insulating substrate with antenna cavity and high-K dielectric
TW201725966A (zh) 電磁屏蔽式電子裝置及相關系統與方法
CN109411369A (zh) 半导体封装及其形成方法
CN106935556A (zh) 半导体封装件及其制造方法
KR20110021655A (ko) 패키지 어셈블리를 위한 웨이퍼 레벨 몰드 구조
TW201630133A (zh) 半導體封裝結構及其製造方法
CN109411368A (zh) 多面模塑半导体封装和相关方法
US10714528B2 (en) Chip package and manufacturing method thereof
KR101649404B1 (ko) 반도체 디바이스 및 그 제조 방법
US9893003B2 (en) Package substrate and flip-chip package circuit including the same
US20160240464A1 (en) Hybrid circuit board and method for making the same, and semiconductor package structure
CN207250486U (zh) 晶圆级芯片封装结构
US8866269B2 (en) Semiconductor chips having improved solidity, semiconductor packages including the same and methods of fabricating the same
CN106463471B (zh) 配线基板的制造方法和配线基板
US11476293B2 (en) Manufacturing method of chip package
CN105321904B (zh) 半导体装置
US9412624B1 (en) Integrated circuit packaging system with substrate and method of manufacture thereof
CN107994045B (zh) 影像传感芯片的封装结构及其制作方法
US9576820B2 (en) Semiconductor structure and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant