CN1790686A - 具有密封膜的芯片尺寸的半导体装置及其制造方法 - Google Patents

具有密封膜的芯片尺寸的半导体装置及其制造方法 Download PDF

Info

Publication number
CN1790686A
CN1790686A CNA2005101199598A CN200510119959A CN1790686A CN 1790686 A CN1790686 A CN 1790686A CN A2005101199598 A CNA2005101199598 A CN A2005101199598A CN 200510119959 A CN200510119959 A CN 200510119959A CN 1790686 A CN1790686 A CN 1790686A
Authority
CN
China
Prior art keywords
diaphragm seal
ion
semiconductor substrate
semiconductor device
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101199598A
Other languages
English (en)
Other versions
CN100452367C (zh
Inventor
若林猛
三原一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhao Tan Jing Co ltd
Aoi Electronics Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN1790686A publication Critical patent/CN1790686A/zh
Application granted granted Critical
Publication of CN100452367C publication Critical patent/CN100452367C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Pressure Sensors (AREA)

Abstract

本发明提供一种芯片尺寸的半导体装置，其实质上包括：具有集成电路和连接焊盘(2)的半导体基板(1)；与上述连接焊盘(2)电连接的外部连接用电极(9)；设置在上述外部连接用电极(9)的周围的上述半导体基板(1)上的第一密封材料(10)，上述第一密封材料(10)中含有的Na离子、K离子、Ca离子和Cl离子的各杂质浓度在10ppm以下；和至少设置在上述半导体基板(1)的下表面及其周边侧面上的第二密封材料(12)，上述第二密封材料(12)中含有的Na离子、K离子、Ca离子和Cl离子的总杂质浓度在100ppm以上。

Description

具有密封膜的芯片尺寸的半导体装置及其制造方法
技术领域
本发明涉及一种具有密封膜的芯片尺寸(chip size)的半导体装置及其制造方法。
发明背景
在现有的芯片尺寸的半导体装置中，为了增大对灰尘、潮气、机械破损等的环境的保护效果，例如在日本特许公开公报2001-332643号公报中公开了，用第一密封膜覆盖半导体基板的下表面，该半导体基板在上面具有集成电路和与该集成电路连接的多个连接焊盘，用第二密封膜覆盖半导体基板的上表面及其周边侧面，在第二密封膜的上面设置与连接焊盘相连的布线，在布线的连接焊盘部上设置柱状电极，用第三密封膜覆盖柱状电极的周围。这种情况下，第一到第三密封膜由环氧系树脂和聚酰亚胺系树脂等的有机材料形成。
因此，在上述现有技术的半导体装置中，由于在覆盖半导体基板的上表面及其周边侧面的第二密封膜的上面设置布线，并用第三密封膜覆盖设置在布线的连接焊盘部上的柱状电极的周围，因此导致布线与第二、第三密封膜接触，并且柱状电极与第三密封膜相接触。另一方面，由于作为第二、第三密封膜的材料的环氧系树脂和聚酰亚胺系树脂等有机材料含有Na离子、K离子、Ca离子以及Cl离子的杂质，一旦杂质浓度升高，则成为引起对布线和柱状电极的腐蚀或者其间的短路的原因。为了防止这种不良情况，需要使作为第二、第三密封膜的材料的环氧系树脂和聚酰亚胺系树脂等有机材料中的Na离子、K离子、Ca离子以及Cl离子的各杂质浓度低到10ppm以下，密封材料费用提高。
发明内容
由此，本发明的目的在于，提供一种可以降低密封材料费用的半导体装置及其制造方法。
本发明的特征在于：在柱状电极的周围的半导体基板上覆盖由Na离子、K离子、Ca离子以及Cl离子的各杂质浓度为10ppm以下的第一密封材料构成的第一密封膜，在半导体基板和第一密封膜的周边侧面上覆盖由Na离子、K离子、Ca离子以及Cl离子的总计杂质浓度为100ppm以上的第二密封材料构成的第二密封膜。
根据本发明，由于在柱状电极的周围的半导体基板上，覆盖由Na离子、K离子、Ca离子、Cl离子的各种杂质浓度为10ppm以下的比较贵的第一密封材料构成的第一密封膜，在半导体基板和第一密封膜的周边侧面上覆盖由Na离子、K离子、Ca离子以及Cl离子的总计杂质浓度为100ppm以上的比较便宜的第二密封材料构成的第二密封膜，因此与使用比较贵的第一密封材料的情况相比，部分地使用比较便宜的第二密封材料，可以降低密封材料的费用。
附图说明
图1是作为本发明的一实施方式的半导体装置的剖面图。
图2是在图1所示的半导体装置的制造方法的第一例中，首先制备的部分的剖面图。
图3是接着图2的工序的剖面图。
图4是接着图3的工序的剖面图。
图5是接着图4的工序的剖面图。
图6是接着图5的工序的剖面图。
图7是接着图6的工序的剖面图。
图8是接着图7的工序的剖面图。
图9是接着图8的工序的剖面图。
图10是接着图9的工序的剖面图。
图11是接着图10的工序的剖面图。
图12是接着图11的工序的剖面图。
图13是接着图12的工序的剖面图。
图14是接着图13的工序的剖面图
图15是在图1所示半导体装置的制造方法的第二例中，规定工序的剖面图。
图16是接着图15的工序的剖面图。
图17是接着图16的工序的剖面图。
图18是接着图17的工序的剖面图。
图19是接着图18的工序的剖面图。
图20是在图1所示的半导体装置的制造方法的第三例中，规定工序的剖面图。
图21是接着图20的工序的剖面图。
图22是接着图21的工序的剖面图。
图23是接着图22的工序的剖面图。
图24是接着图23的工序的剖面图。
图25是接着图24的工序的剖面图。
图26是接着图25的工序的剖面图。
图中：1-硅基板；2-连接焊盘；3-绝缘膜；5-保护膜；7-基底金属层；8-布线；9-柱状电极；10-第一密封膜；11-焊锡球；12-第二密封膜；21、22-划道；27、29-划割膜。
具体实施方式
图1表示作为本发明的一实施方式的半导体装置的剖面图。该半导体装置一般被称为CSP(chip size package，芯片尺寸封装)，其包括硅基板(半导体基板)1。在硅基板1的上表面设置规定功能的集成电路(图中未示出)，在上面周边部分上设置与集成电路连接的由铝系金属等构成的多个连接焊盘2。
在除了连接焊盘2的中央部分以外的硅基板1的上表面上，设置由氧化硅和氮化硅等构成的绝缘膜3，连接焊盘2的中央部分通过设置在绝缘膜3上的开口部分4露出来。在绝缘膜3的上面设置由环氧系树脂和聚酰亚胺系树脂等构成的保护膜(绝缘膜)5。这种情况下，在与绝缘膜3的开口部分4相对应的部分上的保护膜5上设置开口部分6。
在保护膜5的上面设置由铜等构成的基底金属层7。在基底金属层7的整个上面设置由铜构成的布线8。含有基底金属层7的布线8的一个端部通过绝缘膜3和保护膜5的开口部分4、6与连接焊盘2连接。在布线8的连接焊盘部分上面设置由高度为80～150μm的铜构成的柱状电极(外部连接用电极)9。
在包含布线8的保护膜5的上面设置由下述第一密封材料构成的第一密封膜10，使其上表面与柱状电极9的上表面为同一个平面。在柱状电极9的上表面上设置焊锡球11。在硅基板1、绝缘膜3、保护膜5以及第一密封膜10的周边侧面与硅基板1的下表面上设置由下述第二密封材料构成的第二密封膜12。
下面对第一、第二密封膜10、12的材料进行说明。第一、第二密封膜10、12的材料是环氧系树脂、聚酰亚胺系树脂、丙烯酸系树脂、硅系树脂、橡胶(gom)系树脂、粘胶丝马来酰亚胺系树脂等有机材料的任一种，但由于第一、第二密封膜10、12分别要求的特性稍微不同，因此期望使用合适的材料。
即，虽然第一密封膜10是用于增大对灰尘、潮气、机械破损等的环境的保护效果的膜，但要求不会产生布线8和柱状电极9的腐蚀或者在其间短路。由此，作为形成第一密封膜10的第一密封材料，采用Na离子、K离子、Ca离子和Cl离子的各杂质浓度在10ppm以下的较低的较贵的材料。此外，在半导体装置的制造中，与半导体层和包含连接焊盘2的导电层一起在净化室(clean room)内形成的绝缘膜3和保护膜5中的Na离子、K离子、Ca离子和Cl离子的各杂质浓度在10ppm以下。
另一方面，虽然第二密封膜12是用于增大特别对于机械破损的保护效果的膜，但因此不太需要使含有基底金属层7的布线8和柱状电极9的腐蚀或其间的短路不产生。由此，作为用于形成第二密封膜12的第二密封材料，Na离子、K离子、Ca离子和Cl离子的总计杂质浓度高一些的材料也可以，可以采用总计杂质浓度为100ppm以上程度较高的比较便宜的材料。
此外，为了缓和第一、第二密封膜10、12与硅基板1之间的热膨胀系数不同而导致的应力，通常会在第一、第二密封材料中混入硅石填料等，在这种情况下，由于第一、第二密封材料10、12分别所要求的特性稍微不同，因此期望混入量适当。
也就是说，由于第一密封膜10覆盖含有布线8和柱状电极9的硅基板1，因此需要高的可靠性，优选与硅基板1的热膨胀系数的差别较小的方。由此，作为用于形成第一密封膜10的第一密封材料，采用硅石填料等的混入量比较多、热膨胀系数与硅基板1的热膨胀系数(3.5ppm/℃)相近的、热膨胀系数为20ppm/℃以下的材料。
另一方面，由于第二密封膜12是覆盖硅基板1、绝缘膜3、保护膜5和第一密封膜10的周边侧面以及硅基板1的下表面的膜，因此不需要第一密封膜10那样高的可靠性，为了避免由于混入硅石填料等使其变得太硬而容易发生破裂，优选使用比第一密封膜10更软一些的材料。为此，作为形成第二密封膜12的第二密封材料，采用硅石填料等的混入量较少、热膨胀系数为20ppm/℃以上的材料。
作为以上结果，第一密封膜10由离子杂质浓度为10ppm以下、热膨胀系数为20ppm/℃以下的比较贵的第一密封材料形成。第二密封膜12由离子杂质浓度为100ppm以上、热膨胀系数为20ppm/℃以上的比较便宜的第二密封材料形成。因而，与使用比较贵的第一密封材料的情况相比，部分地使用比较便宜的第二密封材料，就可以降低密封材料的费用。
(制造方法的第一例)
下面对如图1所示的半导体装置的制造方法的第一例进行说明。首先，如图2所示，在晶片状态的硅基板1上设置由铝系金属等构成的连接焊盘2、由氧化硅和氮化硅等构成的绝缘膜3以及由环氧系树脂和聚酰亚胺系树脂构成的保护膜5，并且制备连接焊盘2的中央部分通过形成在绝缘膜3和保护膜5上的开口部分4、6而露出的部分。
上述说明中，在晶片状态的硅基板1上，在形成各半导体装置的区域上形成规定功能的集成电路，连接焊盘2分别与形成在对应区域中的集成电路电连接。另外，如图2所示，符号21所示的区域是与第一划道(dicingstreet)相对应的区域，符号22所示的区域是与第二划道相对应的区域。在这种情况下，第二划道22是与第一划道21的宽度方向上的中央部分相对应的区域。
然后，如图3所示，在包含通过绝缘膜3和保护膜5的开口部分4、6露出的连接焊盘2的上表面的保护膜5的整个上表面上形成基底金属层7。在这种情况下，基底金属层7也可只是通过非电解电镀形成的铜层，或者也可只是通过溅射形成的铜层，还可是在通过溅射形成的钛等的薄膜层上通过溅射形成铜层的层。
然后，在基底金属层7的上表面上图案(pattern)形成电镀抗蚀膜23。在这种情况下，在与布线8形成区域相对应的部分中的电镀抗蚀膜23中形成开口部分24。之后，通过对基底金属层7进行作为电镀电流通路的铜的电镀，在电镀抗蚀膜23的开口部分24内的基底金属层7的上表面上形成布线8。然后，剥离电镀抗蚀膜23。
接着，如图4所示，在包括布线8的基底金属层7的上表面上图案形成电镀抗蚀膜25。在这种情况下，在与柱状电极9形成区域相对应的部分上的电镀抗蚀膜25中形成开口部分26。然后，通过对基底金属层7进行作为电镀电流通路的铜的电解电镀，在电镀抗蚀膜25的开口部分26内的布线8的连接焊盘部上面形成柱状电极9。之后，剥离电镀抗蚀膜25，接着，如果以布线8作为掩模蚀刻除去基底金属层7的不需要的部分，则如图5所示，只留下布线8下面的基底金属层7。
接下来，如图6所示，通过丝网印刷法、旋涂法、口模式涂布(die coat)法等，在包括柱状电极9及布线8的保护膜5的整个上表面上形成由第一密封材料构成的第一密封膜10，该第一密封膜10的厚度比柱状电极9的高度厚。因此，在该状态下，由第一密封膜10覆盖柱状电极9的上表面。
然后，适当地研磨第一密封膜10和柱状电极9的上表面侧，如图7所示，露出柱状电极9的上表面，并且，对包含该露出的柱状电极9的上表面的第一密封膜10的上表面进行平坦化。这里，对柱状电极9的上表面侧进行适当地研磨的原因在于，由于通过电解电镀形成的柱状电极9的高度存在偏差，由此消除了该偏差，使柱状电极9的高度均匀。
接着，将图7所示的结构上下倒置，如图8所示，将包含柱状电极9的下面的第一密封膜10的下面贴附在第一划割膜27的上表面。然后，如图9所示，沿着第一划道21，利用划割法和激光切割法等，完全切割(fullcut)硅基板1、绝缘膜3、保护膜5和第一密封膜10。在这种情况下，切割到第一划割膜27的厚度方向的中间。这样一来，晶片状态的硅基板1被分离成各个芯片，由于各个芯片贴附在第一划割膜27上，因此在包含第一划割膜27的上面的各个芯片之间，即在与第一划道21相对应的区域中形成沟槽28。
接着，如图10所示，使用丝网印刷法、旋涂法、粘涂法等，在包含沟槽28内的硅基板1的整个上表面上形成由第二密封材料构成的第二密封膜12，并使其上表面平坦化。在该状态下，用在沟槽28内形成的第二密封膜12覆盖硅基板1、绝缘膜3、保护膜5和第一密封膜10的周边侧面。此外，由于硅基板1被分离成各个芯片，因此硅基板1可能会翘起来。还有，第一划割膜27在其周围方向上延伸扩张，由此使沟槽28的宽度扩大，如果在该状态下在沟槽28内涂覆第二密封材料，则在沟槽28内容易填充第二密封材料。
接着，将图10所示的结构上下倒置，然后，剥离第一划割膜27后，如图11所示。在该状态下，由于在各个芯片之间以及各个硅基板1的下面形成第二密封膜12，因此各个芯片可以一体化。此外，如符号12a所示，在图10所示的第一划割膜27上形成的沟槽28内形成的第二密封膜12从第一密封膜10的上表面突出。接着，研磨除去该突出部12a后，如图12所示，第二密封膜12的表面与第一密封膜10的表面处于同一平面。
然后，如图13所示，在柱状电极9的上表面形成焊锡球11。接着，将第二密封膜12的下表面贴附在第二划割膜29的上表面。随后，如图14所示，沿着第二划道22，利用划割法和激光切割法等，完全切割在沟槽28内形成的第二密封膜12的宽度方向的中央部分。然后，从第二划割膜29剥离包含第一、第二密封膜10、12等的硅基板1后，得到多个如图1所示的半导体装置。
(制造方法的第二例)
接下来，对图1中所示的半导体装置的制造方法的第二例进行说明。在这种情况下，在如图10所示的工序之后，如图15所示，沿着第二划道22，利用划割法和激光切割法等，完全切割在沟槽28内形成的第二密封膜12的宽度方向的中央部分，形成沟槽31。在该状态下，通过沟槽31将包含第二密封膜12等的硅基板1分离成各个芯片，由于贴附在第一划割膜27上，因此各个芯片不会分散开。
接下来，如图16所示，在第二密封膜12的上面贴附支撑膜32。然后，将图16所示的结构上下倒置，接着，剥离第一划割膜27后，如图17所示。在该状态下，如符号12b所示的，在图15所示的第一划割膜27上形成的沟槽28内形成的第二密封膜12从第一密封膜10的上表面突出。接着，研磨除去该突出部12b后，如图18所示。
随后，如图19所示，在柱状电极9的上表面形成焊锡球11。在该状态下，将包含第一、第二密封膜10、12等的硅基板1贴附在支撑膜32上，通过沟槽31分离成各个芯片。并且，接着从支撑膜32剥离包含第一、第二密封膜10、12等的硅基板1后，得到多个如图1所示的半导体装置。
(制造方法的第三例)
接着，对如图1所示的半导体装置的制造方法的第三例进行说明。在这种情况下，在如图7所示的工序之后，如图20所示，将硅基板1的下表面贴附在第一划割膜41的上面。然后，如图21所示，沿着第一划道21，利用划割法和激光切割法等，完全切割第一密封膜10、保护膜5、绝缘膜3和硅基板1。这种情况下，切割到划割膜41的厚度方向的中间位置。这样一来，虽然将晶片状态的硅基板1分离成各个芯片，但由于各个芯片贴付在第一划割膜41上，因此在包含第一划割膜41的上面的各个芯片之间，即与第一划道21相对应的区域中形成沟槽42。
然后，如图22所示，在包含柱状电极9的上面的第一密封膜10的上表面上贴附第二划割膜43。然后，将图22所示的结构上下倒置，接着，剥离第一划割膜41后，如图23所示。接着，如图24所示，利用丝网印刷法、旋涂法、口模式涂布法等，在包含沟槽42内的硅基板1的整个上表面上形成由第二密封材料构成的第二密封膜12，并使其上表面平坦化。
在该状态下，用在沟槽42内形成的第二密封膜12覆盖硅基板1、绝缘膜3、保护膜5和第一密封膜10的周边侧面。此外，由于硅基板1被分离成各个芯片，因此硅基板1难以翘曲。另外，第二划割膜43在其周围方向延伸扩张，由此使沟槽42的宽度扩大，在该状态下在沟槽42内涂覆第二密封材料后，可以在沟槽42内容易地填充第二密封材料。
接下来，如图25所示，沿着第二划道22，利用划割法和激光切割法等，完全切割在沟槽42内形成的第二密封膜12的宽度方向的中央部分。然后，将图25所示的结构上下倒置，之后，如图26所示，将第二密封膜12的下表面贴附在支撑膜44的上表面上。然后，剥离划割膜43后，与图18所示的情况相同。由于以下的工序与上述制造方法的第二例的情况相同，因此省略其说明。由此，在这种制造方法的情况下，例如，由于不会形成如图17所示的突出部12b，因此不需要用于除去这个突出部12b的研磨工序。

Claims (20)

1、一种半导体装置，其特征在于，包括：
半导体基板(1)，其具有集成电路和连接焊盘(2)；
外部连接用电极(9)，其与所述连接焊盘(2)电连接；
第一密封膜(10)，其设置在所述外部连接用电极(9)的周围的所述半导体基板(1)上；在所述第一密封膜(10)中含有的Na离子、K离子、Ca离子和Cl离子的各杂质浓度在10ppm以下；和
第二密封膜(12)，其设置在所述半导体基板(1)的下表面以及周边侧面的至少任一个上；所述第二密封膜(12)中含有的Na离子、K离子、Ca离子和Cl离子的合计杂质浓度在100ppm以上。
2、根据权利要求1所述的半导体装置，其特征在于，
所述第一密封膜(10)的热膨胀系数为20ppm/℃以下，所述第二密封膜(12)的热膨胀系数为20ppm/℃以上。
3、根据权利要求1所述的半导体装置，其特征在于，
所述第二密封膜(12)设置在所述半导体基板(1)的下面及其周边侧面的两面上。
4、根据权利要求1所述的半导体装置，其特征在于，
所述第二密封膜(12)还设置在所述第一密封膜(10)的周边侧面上。
5、根据权利要求1所述的半导体装置，其特征在于，
所述外部连接用电极(9)是柱状电极。
6、根据权利要求5所述的半导体装置，其特征在于，
作为所述外部连接用电极(9)的柱状电极，具有80～150μm的高度。
7、根据权利要求1所述的半导体装置，其特征在于，
在所述外部连接用电极(9)上设置焊锡球。
8、根据权利要求1所述的半导体装置，其特征在于，
还具有与所述连接焊盘(2)以及所述外部连接用电极(9)电连接的布线(8)。
9、根据权利要求1所述的半导体装置，其特征在于，
具有介于所述连接焊盘(2)和所述布线(8)之间的保护膜(5)。
10、一种半导体装置，其特征在于，
包括：
晶片状态的半导体基板(1)，其具有集成电路和多个连接焊盘s(注：s表示多个，下同)(2)；
保护膜(5)，其具有露出所述各个连接焊盘s(2)的开口部分s(4)，并设置在所述半导体基板(1)上；
布线s(8)，其与所述连接焊盘s(2)中的一个连接，每一条具有形成在所述保护膜(5)上的连接焊盘部s；
外部连接用电极s(9)，其设置在所述布线s(8)上；
第一密封膜(10)，其设置在所述外部连接用电极s(9)的周围的所述半导体基板(1)上；在所述第一密封膜(10)中含有的Na离子、K离子、Ca离子和Cl离子的各杂质浓度在10ppm以下；和
第二密封膜(12)，其至少设置在所述半导体基板(1)的下表面及其周边侧面上；所述第二密封膜(12)中含有的Na离子、K离子、Ca离子和Cl离子的合计杂质浓度在100ppm以上。
11、根据权利要求10所述的半导体装置，其特征在于，
所述第二密封膜(12)，设置在所述半导体基板(1)的下表面及其周边侧面的两面上。
12、根据权利要求10所述的半导体装置，其特征在于，
所述第二密封膜(12)还设置在所述第一密封膜(10)的周边侧面上。
13、一种半导体装置的制造方法，其特征在于，
包括下述步骤：
制备具有连接焊盘s(2)和集成电路s的晶片状态的半导体基板(1)；
在所述晶片状态的半导体基板(1)上形成外部连接用电极s(9)；
在所述外部连接用电极s(9)的周围的所述半导体基板(1)上，形成由第一密封材料构成的第一密封膜(10)，所述第一密封材料的Na离子、K离子、Ca离子和Cl离子的各杂质浓度在10ppm以下；
切割所述晶片状态的半导体基板(1)和所述第一密封膜(10)，形成用于分离各个半导体基板(1)的具有规定宽度的沟槽s(28)；
在包含所述沟槽s(28)内的所述半导体基板s(1)的下面，形成由第二密封材料形成的第二密封膜(12)，所述第二密封材料的Na离子、K离子、Ca离子和Cl离子的总杂质浓度在100ppm以上；
在所述规定宽度的沟槽s(28)的内侧切割在所述沟槽s(28)内形成的所述第二密封膜(12)，将所述晶片状态的半导体基板(1)分离成多个半导体基板s(1)。
14、根据权利要求13所述的半导体装置的制造方法，其特征在于，
在包括所述沟槽s(28)内的所述晶片状态的半导体基板(1)的下面，利用丝网印刷法、旋涂法、口模式涂布法中的任一种方法形成所述第二密封膜(12)。
15、根据权利要求13所述的半导体装置的制造方法，其特征在于，
还具有下述步骤：在形成具有所述规定宽度的沟槽s(28)之前，在所述第一密封膜(10)的表面上贴附薄膜(27)。
16、根据权利要求15所述的半导体装置的制造方法，其特征在于，
还具有下述步骤：在包括所述沟槽s(28)内的所述晶片状态的半导体基板(1)的下面形成第二密封膜(12)之后，从所述第一密封膜(10)的表面剥离贴付在所述第一密封膜(10)的表面的所述薄膜(27)。
17、根据权利要求15所述的半导体装置的制造方法，其特征在于，
形成具有所述规定宽度的沟槽s(28)，使其到达贴附在所述第一密封膜(10)的表面上的所述薄膜(27)的厚度方向的中间位置，在包括所述沟槽(28)内的所述半导体基板s(1)的下面形成由第二密封材料形成的第二密封膜(12)，使得在所述沟槽(28)内形成的所述第二密封膜(12)的一部分突出于所述第一密封膜(10)的表面。
18、根据权利要求17所述的半导体装置的制造方法，其特征在于，
包括下述步骤：在剥离所述薄膜(27)之后，除去从所述第一密封膜(10)的表面突出的所述第二密封膜(12)的一部分，使所述第一密封膜(10)和所述第二密封膜(12)的表面在同一平面内。
19、根据权利要求16所述的半导体装置的制造方法，其特征在于，
包括下述步骤：在所述规定宽度的沟槽s(28)的内侧切割在所述沟槽s(28)内形成的所述第二密封膜(12)之前，在形成于所述半导体基板s(1)的下面的第二密封膜(12)上贴附第二薄膜(29)。
20、一种半导体装置的制造方法，其特征在于，
具有下述步骤：
制备具有连接焊盘s(2)和集成电路s的晶片状态的半导体基板(1)；
在所述晶片状态的半导体基板(1)上形成外部连接用电极s(9)；
在所述外部连接用电极s(9)的周围的所述晶片状态的半导体基板(1)上，形成由第一密封材料构成的第一密封膜(10)，所述第一密封材料的Na离子、K离子、Ca离子和Cl离子的各杂质浓度在10ppm以下；
将所述晶片状态的半导体基板(1)贴附在第一薄膜(41)上；
切割所述第一密封膜(10)、所述晶片状态的半导体基板(1)和所述第一薄膜(41)直至其厚度方向的中间位置，由此形成沟槽s(42)；
在所述第一薄膜(41)的上表面贴附第二薄膜(43)，从所述晶片状态的半导体基板(1)剥离所述第一薄膜(41)；
在包含所述沟槽s(42)内的所述晶片状态的半导体基板(1)的下面，形成由第二密封材料形成的第二密封膜(12)，所述第二密封膜材料的Na离子、K离子、Ca离子和Cl离子的合计杂质浓度在100ppm以上；和
在所述规定宽度的沟槽s(42)的内侧切割在所述沟槽s(42)内形成的所述第二密封膜(12)，将所述晶片状态的半导体基板(1)分离成多个半导体基板s(1)。
CNB2005101199598A 2004-09-17 2005-09-16 具有密封膜的芯片尺寸的半导体装置及其制造方法 Active CN100452367C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004270646 2004-09-17
JP2004270646 2004-09-17
JP2005100737 2005-03-31

Publications (2)

Publication Number Publication Date
CN1790686A true CN1790686A (zh) 2006-06-21
CN100452367C CN100452367C (zh) 2009-01-14

Family

ID=36788370

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101199598A Active CN100452367C (zh) 2004-09-17 2005-09-16 具有密封膜的芯片尺寸的半导体装置及其制造方法

Country Status (1)

Country Link
CN (1) CN100452367C (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996971A (zh) * 2009-08-06 2011-03-30 卡西欧计算机株式会社 半导体器件及其制造方法
CN102169107A (zh) * 2011-01-15 2011-08-31 博嘉圣（福州）微电子科技有限公司 芯片钠离子沾污失效分析实现方法
CN102420197A (zh) * 2010-09-28 2012-04-18 卡西欧计算机株式会社 半导体器件及其制造方法
CN105405819A (zh) * 2015-11-06 2016-03-16 南通富士通微电子股份有限公司 金属化晶圆级封装方法
CN105655305A (zh) * 2014-12-01 2016-06-08 英飞凌科技股份有限公司 半导体封装及其制备方法
CN110572909A (zh) * 2019-09-12 2019-12-13 山东晶导微电子股份有限公司 Led照明电路及其芯片封装结构

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105006458A (zh) * 2015-07-16 2015-10-28 北京工业大学 一种带包封的芯片封装结构与实现工艺

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57113235A (en) * 1980-12-29 1982-07-14 Nec Corp Semiconductor device
JPH08335653A (ja) * 1995-04-07 1996-12-17 Nitto Denko Corp 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
JP3658160B2 (ja) * 1997-11-17 2005-06-08 キヤノン株式会社 モールドレス半導体装置
US6140155A (en) * 1998-12-24 2000-10-31 Casio Computer Co., Ltd. Method of manufacturing semiconductor device using dry photoresist film
US6603191B2 (en) * 2000-05-18 2003-08-05 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996971A (zh) * 2009-08-06 2011-03-30 卡西欧计算机株式会社 半导体器件及其制造方法
CN102420197A (zh) * 2010-09-28 2012-04-18 卡西欧计算机株式会社 半导体器件及其制造方法
TWI476882B (zh) * 2010-09-28 2015-03-11 Tera Probe Inc 半導體裝置及其製造方法
CN102169107A (zh) * 2011-01-15 2011-08-31 博嘉圣（福州）微电子科技有限公司 芯片钠离子沾污失效分析实现方法
CN105655305A (zh) * 2014-12-01 2016-06-08 英飞凌科技股份有限公司 半导体封装及其制备方法
CN105405819A (zh) * 2015-11-06 2016-03-16 南通富士通微电子股份有限公司 金属化晶圆级封装方法
CN105405819B (zh) * 2015-11-06 2018-12-11 通富微电子股份有限公司 金属化晶圆级封装方法
CN110572909A (zh) * 2019-09-12 2019-12-13 山东晶导微电子股份有限公司 Led照明电路及其芯片封装结构

Also Published As

Publication number Publication date
CN100452367C (zh) 2009-01-14

Similar Documents

Publication Publication Date Title
KR100727519B1 (ko) 반도체장치 및 그 제조방법
US10128211B2 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
US7479413B2 (en) Method for fabricating semiconductor package with circuit side polymer layer
US6284573B1 (en) Wafer level fabrication and assembly of chip scale packages
CN1186810C (zh) 半导体器件的芯片规模表面安装封装及其制造方法
US7884461B2 (en) System-in-package and manufacturing method of the same
CN1658387A (zh) 半导体装置及其制造方法
CN1697127A (zh) 制造半导体器件的方法
US8334602B2 (en) Die package including encapsulated die and method of manufacturing the same
CN1841718A (zh) 半导体装置及其制造方法
US7772698B2 (en) Package structure for integrated circuit device
US10811384B2 (en) Semiconductor package and method of manufacturing the same
CN1779934A (zh) 用于使用重新分配基板制造晶片层芯片尺寸封装的方法
JP2008182225A (ja) ダイ収容スルーホールを備えたウエハレベルパッケージおよびその方法
CN1790686A (zh) 具有密封膜的芯片尺寸的半导体装置及其制造方法
JP2009049410A (ja) 半導体チップパッケージ、その製造方法及びこれを含む電子素子
CN1702853A (zh) 半导体装置及其制造方法
US20080211075A1 (en) Image sensor chip scale package having inter-adhesion with gap and method of the same
KR100666919B1 (ko) 반도체 패키지용 접착 시트, 이를 포함하는 반도체 소자,이를 포함하는 멀티 스택 패키지, 반도체 소자의 제조 방법및 멀티 스택 패키지의 제조 방법
CN1692495A (zh) 半导体集成装置及其制造方法
US20110097850A1 (en) Method of fabricating a packaging structure
US20200058570A1 (en) Semiconductor package with multilayer mold
US20070190908A1 (en) Semiconductor device and method for manufacturing the semiconductor device
US20080290514A1 (en) Semiconductor device package and method of fabricating the same
JP4371719B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ZHAOZHUANGWEI CO., LTD.

Free format text: FORMER OWNER: CASIO COMPUTER CO., LTD.

Effective date: 20120305

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120305

Address after: Tokyo, Japan

Patentee after: Zhaozhuang Micro Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: CASIO COMPUTER Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170406

Address after: Kagawa

Patentee after: AOI ELECTRONICS Co.,Ltd.

Address before: Kanagawa

Patentee before: Zhao Tan Jing Co.,Ltd.

Effective date of registration: 20170406

Address after: Kanagawa

Patentee after: Zhao Tan Jing Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Zhaozhuang Micro Co.,Ltd.