KR20110021655A - 패키지 어셈블리를 위한 웨이퍼 레벨 몰드 구조 - Google Patents

패키지 어셈블리를 위한 웨이퍼 레벨 몰드 구조 Download PDF

Info

Publication number
KR20110021655A
KR20110021655A KR1020100077957A KR20100077957A KR20110021655A KR 20110021655 A KR20110021655 A KR 20110021655A KR 1020100077957 A KR1020100077957 A KR 1020100077957A KR 20100077957 A KR20100077957 A KR 20100077957A KR 20110021655 A KR20110021655 A KR 20110021655A
Authority
KR
South Korea
Prior art keywords
molding compound
die
lower die
molding
edge
Prior art date
Application number
KR1020100077957A
Other languages
English (en)
Other versions
KR101132918B1 (ko
Inventor
충딩 왕
보이 리
첸šœ 리
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20110021655A publication Critical patent/KR20110021655A/ko
Application granted granted Critical
Publication of KR101132918B1 publication Critical patent/KR101132918B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/02—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by a sequence of laminating steps, e.g. by adding new layers at consecutive laminating stations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0004—Cutting, tearing or severing, e.g. bursting; Cutter details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

집적 회로 구조는 하부 다이; 상기 하부 다이에 접합되며, 상기 하부 다이보다 작은 크기를 갖는 상부 다이; 및 상기 하부 다이 및 상기 상부 다이 위에 있는 몰딩 컴파운드를 포함한다. 상기 몰딩 컴파운드는 상기 상부 다이의 에지와 접촉한다. 상기 하부 다이의 에지는 상기 몰딩 컴파운드의 각각의 에지와 수직하게 정렬된다.

Description

패키지 어셈블리를 위한 웨이퍼 레벨 몰드 구조 {Wafer-Level Molded Structure for Package Assembly}
여기서 개시되는 내용은 일반적으로는 집적 회로에 관한 것으로, 더욱 상세하게는 다이(die)를 적층시키는 방법에 관한 것이고, 더욱더 상세하게는 적층된 다이를 포함하는 패키지 어셈블리(package assembly) 및 이를 패키징(packaging)하는 방법에 관한 것이다.
반도체 업계는 다양한 전자 소자(예컨대, 트랜지스터, 다이오드, 저항기, 커패시터, 등등)의 집적 밀도가 계속 향상되었기 때문에 지속적으로 급격한 성장을 경험해 오고 있다. 대부분, 집적 밀도의 이런 발전은 더 많은 소자들이 주어진 영역으로 집적될 수 있도록 계속 최소 소자 크기(minimum feature size)를 줄임으로써 이루어져 왔다.
집적 소자들이 차지하는 용적은 근본적으로 반도체 웨이퍼의 표면에 있다는 점에서, 이런 집적율의 발전은 기본적으로 2차원(2D)적이다. 비록 리소그래피(lithography)의 현격한 발전이 2D 집적 회로 형성에 상당한 발전을 가져왔지만, 2차원에서 달성할 수 있는 집적 밀도에는 물리적인 한계가 있다. 이런 한계 중의 하나는 이런 소자들을 만드는데 필요한 최소 크기에 있다. 또한, 더 많은 소자가 하나의 칩에 장착될 때에는 더욱 복잡한 설계가 요구된다.
또 다른 한계는, 소자의 개수가 증가함에 따라 이들 소자 사이의 인터커넥션(interconnection)의 개수 및 길이가 상당히 증가한다는데 있다. 인터커넥션의 개수 및 길이가 증가할 경우, RC 딜레이 및 전력 소모가 모두 증가하게 된다.
전술한 한계를 해결하기 위하여, 3차원(3D) 집적 회로(IC)가 고안되었다. 3D IC의 전형적인 형성 공정에서는, 집적 회로를 각각 포함하는 두 개의 웨이퍼가 형성된다. 그리고 나서 이들 웨이퍼들은 소자들이 정렬된 채로 접합된다. 그리고 나서 딥 비아(deep via)가 형성되어서 두 개의 웨이퍼에 있는 소자들을 연결하게 된다.
3D IC를 형성하기 위한 다른 기법은 다이를 접합하는 것이다. 통상적으로, 두 다이를 서로 접합하기 위해서는, 각각의 다이가 패키지 기판(package substrate)으로 접합되고, 그 후에 이런 패키지 기판이 다시 서로 접합되어 패키지를 형성한다. 기존에 알려진 방법은 패키지-인-패키지(package-in-package; PIP) 접합과 패키지-온-패키지(package-on-package; POP) 접합을 포함한다. 그러나 이런 접합 방법에는 문제점이 존재한다. 일반적으로 다이보다 더 큰 패키지 기판을 이용함에 따라, 최종적인 패키지의 크기는 어느 다이 이상으로 커지게 되며 이는 바람직하지 못하다. 또한, 통상적인 패키징 기법에 있어서는 몰딩 컴파운드(molding compound)가 이용된다. 그러나 일부 고성능 장치에 있어서는, 상당한 양의 열이 다이에서 생성되는데, 몰딩 컴파운드는 대체로 좋은 열 전도체가 아니어서 방열 효율을 떨어뜨린다.
본 출원은, "Wafer-Level Molded Structure for Package Assembly"란 명칭으로 2009년 08월 26일에 출원된 미국 가출원 번호 61/237,153를 우선권 주장한 것으로, 이를 참조함으로써 그 내용은 본 명세서에 포함될 것이다.
본 발명의 일 실시 예의 한 양상에 따르면, 집적 회로 구조는 하부 다이; 상기 하부 다이에 접합되며, 상기 하부 다이보다 작은 크기를 갖는 상부 다이; 및 상기 하부 다이 및 상기 상부 다이 위에 있는 몰딩 컴파운드를 포함한다. 상기 몰딩 컴파운드는 상기 상부 다이의 에지와 접촉한다. 상기 하부 다이의 에지는 상기 몰딩 컴파운드의 각각의 에지와 수직하게 정렬된다.
이와 다른 실시 예도 개시될 것이다.
본 발명 및 그 효과의 더욱 완벽한 이해를 위하여, 첨부된 도면과 함께 후술되는 설명을 참조하기 바란다. 여기서,
도 1 내지 9는 본 발명의 일 실시 예에 따르는 패키지 어셈블리를 제조하는 중간 단계를 나타낸 것; 그리고
도 10 내지 17은 몰딩 컴파운드가 추가적인 패키지 어셈블리에서 제거되는 또 다른 패키지 어셈블리를 제조하는 중간 단계를 나타낸 것이다.
본 발명의 실시 예들을 제조하고 이용하는 것에 대하여 이하에서 상세히 설명될 것이다. 그러나, 이런 실시 예들은 특정 내용이 다양하게 변형되어 실시될 수 있는 많은 적용가능한 발명적 개념을 제공한다는 점이 이해되어야만 할 것이다. 아래에서 설명될 특정 실시 예들은 단지 패키지 구조를 제조하고 이용하는 특정한 방법의 예일 뿐이다.
새로운 패키지 구조 및 이를 형성하는 방법이 제공될 것이다. 이런 실시 예를 제조하는 중간 단계가 설명될 것이다. 그 후에 이런 실시 예에 대한 변형 사례도 논의될 것이다. 다양한 도면과 예시적일 실시 예에 걸쳐서, 동일한 참조 부호가 동일한 구성 요소를 지칭하는데 이용될 것이다.
도 1은 적층 구조(stacking structure)를 형성하기 위하여 상부 다이(10)를 하부 웨이퍼(12)에 접합한 것을 나타낸다. 이런 접합 이전에, 하부 웨이퍼(12)는 캐리어(8; carrier)에 장착될 수 있다. 상부 다이(10)와 하부 웨이퍼(12) 모두는 그 안에 집적 회로(미 도시)를 포함할 수 있다. 이런 집적 회로는 예컨대 CMOS(complementary metal-oxide-semiconductor) 트랜지스터가 될 수 있다. 상부 다이(10)는 플립 칩 본딩(flip-chip bonding)을 통하여 하부 웨이퍼(12)로 접합될 수 있으며, 와이어 본딩(wire bonding)도 이용될 수 있다. 상부 다이(10)는 하부 웨이퍼(12) 안에 있는 하부 다이(14)(도 1에는 도시되지 않았으며, 도 6을 참조 바람)보다 작은 크기를 갖는다. 미 도시된 언더필(underfill)이 이런 접합을 보호하기 위하여 상부 다이(10)와 하부 웨이퍼(12) 사이의 공간으로 채워질 수 있다.
도 2를 참조하면, 웨이퍼 레벨 몰딩(wafer-level molding)이 수행되는데, 예컨대 스핀 코팅(spin coating) 또는 프린팅(printing)을 이용함으로써 몰딩 컴파운드(16; molding compound)가 상부 다이(10) 및 하부 웨이퍼(12)를 덮도록(cover) 몰딩된다. 몰딩 컴파운드(16)는 평평한 상부 표면을 갖는다. 일 실시 예에서는, 몰딩 컴파운드(16)가 앞선 적층 구조를 보호하고 최종 구조에서 남아 있게 된다. 따라서, 몰딩 컴파운드(16)는 수지(resin)와 같이 통상적으로 사용되는 몰딩 컴파운드 물질을 이용할 수 있다. 다른 실시 예에 있어서는, 몰딩 컴파운드(16)가 후속되는 공정 단계에서 제거되며, 몰딩 컴파운드(16)는 왁스(wax), 접착제(글루), 및 이와 유사한 것과 같이 재사용 가능 물질(reusable material)을 이용할 수 있다. 이런 재사용 가능한 물질은 제거된 이후에 수거되어 다시 사용될 수 있다. 따라서, 몰딩 컴파운드(16)는 또한 재사용 가능 물질(16)로 칭해진다.
도 2에서, 재사용 가능 물질(16)은 일시적으로 평평한 표면을 제공하여 다이싱 테이프(dicing tape)가 그 위에 장착될 수 있다. 도 3은 몰딩 컴파운드(16)로 장착되는 다이싱 테이프(19)를 도시한 것이다. 다이싱 테이프(19)는 그 안에 다이싱 프레임(17; dicing frame)을 포함할 수 있다. 다이싱 테이프(19)가 장착된 후에는, 다이싱 테이프(19)가 몰딩 컴파운드(16)에 부착된다. 다음으로, 도 4에 도시된 바와 같이, 캐리어(8)가 하부 웨이퍼(12)에서 분리된다(de-bonded). 일 실시 예에 있어서는, 캐리어(8)가 자외선 글루(UV glue)를 통해 하부 웨이퍼(12)에 부착되며, UV 글루를 자외선에 노출시킴으로써 분리될 수 있다. 다른 실시 예에 있어서는, 캐리어(8)와 하부 웨이퍼(12) 사이의 접착제를 제거하기 위하여 화학 물질이 이용될 수 있다.
도 5는 앞선 적층 구조를 다이싱(dicing)하는 것을 나타낸 것이다. 이런 적층 구조에서 절단된 한 조각의 적층 다이(stacked die)의 단면도는 도 6에 나타나 있다. 이하 이런 한 조각의 적층 다이는 웨이퍼 레벨 몰딩 유닛(18; wafer-level molding unit)으로 칭해진다. 결과적으로 생성된 웨이퍼 레벨 몰딩 유닛(18)에서는, 몰딩 컴파운드(16)가 상부 다이(10)를 위쪽과 측면에서 덮고 있다. 그러나 몰딩 컴파운드(16)는 도 5에 도시된 하부 웨이퍼(12)에서 절단된 하부 다이(14)를 오직 위쪽에서 덮고 있다. 몰딩 컴파운드(16)의 에지(edge)는 하부 다이(14)의 에지와 정렬된다. 몰딩 컴파운드(16)는 하부 다이(14)의 에지 쪽으로 연장되지 않기 때문에 웨이퍼 레벨 몰딩 유닛(18)의 수평 크기는 하부 다이(14)의 수평 크기와 동일하며, 몰딩 컴파운드(16)가 하부 다이(14)의 에지와 접촉하도록 연장되는 경우보다 수평 크기가 더 작아지는 것을 알 수 있다.
도 7을 참조하면, 웨이퍼 레벨 몰딩 유닛(18)은 패키지 기판(20; package substrate)으로 접합된다. 이런 접합은 플립 칩 본딩이 될 수 있다. 이 경우, 미 도시된 범프 볼(bump ball)이 도 6에 도시된 하부 다이(14)의 아래쪽에 미리 장착될 수 있다. 이와는 다르게, 접합 공정이 수행되기 이전에 범프 볼이 패키지 기판(20)의 위쪽 표면에 미리 장착될 수 있다. 이와 다른 실시 예에서는, 와이어 본딩을 이용하여 웨이퍼 레벨 몰딩 유닛(18)이 패키지 기판(20)으로 접합될 수 있다.
도 8을 참조하면, 패키지 몰딩(package molding)이 수행되어서, 몰딩 컴파운드(24)가 웨이퍼 레벨 몰딩 유닛(18)과 패키지 기판(20)으로 몰딩된다. 솔더볼(solder ball)인 BGA(ball-grid-array) 볼(32)도 또한 패키지 기판(20)에 장착된다. 다음으로, 도 9에 도시된 바와 같이, 싱귤레이션(singulation) 공정이 수행되어 도 8에 도시된 구조로부터 패키지 몰드 유닛(26; package-molded unit)이 절단 분리된다. 상부 다이(10)를 하부 다이(14)로 접합하고 하부 다이(14)를 패키지 기판(30)(도 7에 도시된 패키지 기판(20)에서 절단된 한 조각임)으로 접합하는데 이용되는 솔더볼 또는 와이어도 나타나 있다. 일 실시 예에 있어서는, 몰딩 컴파운드(16, 24)는 서로 다른 물질을 포함하여서 몰딩 컴파운드(16, 24) 사이에 가시적인 계면(28; visible interface)이 관측될 수 있다. 다른 실시 예에 있어서는, 몰딩 컴파운드(16, 24)가 동일한 물질로 형성된다. 그러나, 몰딩 컴파운드(16, 24)가 서로 다른 시점에서 적용되기 때문에 계면(28)은 가시적일 수 있으며, 때때로는 계면(28)이 보이지 않을 수도 있다. 또한, 패키지 기판(30)은 몰딩 컴파운드(24)의 에지와 수직하게 정렬되는 에지를 갖는다.
패키지 몰드 유닛(26)에 있어서, 상부 다이(10)와 하부 다이(14)가 서로 접합되기 이전에 상부 다이(10)와 하부 다이(14)가 패키지 기판에 먼저 접합될 필요가 없음을 알 수 있다. 그 결과, 더 작은 수의 공정 단계와 패키지 기판이 필요하게 된다. 최종적인 패키지의 크기도 역시 작아진다.
도 10 내지 12는 다른 실시 예를 나타낸 것이다. 이 실시 예의 초기 단계는 기본적으로 도 1 내지 도 7에 도시된 것과 동일하다. 도 2에 도시된 단계에 있어서, 몰딩 컴파운드(16)가 재사용 가능 물질로 형성된다는 점이 주목되어야 한다. 따라서, 도 7에 도시된 공정이 수행된 이후에 웨이퍼 레벨 몰딩 유닛(18)에 있는 재사용 가능 물질(16)은 예컨대 물 또는 다른 용매를 이용하여 제거된다. 여기서 바람직한 용매는 재사용 가능 물질의 유형에 따라 달라진다. 결과적으로 생성된 구조는 도 10에 나타나 있다. 재사용 가능 물질(16)이 제거된 결과로서, 상부 다이(10)와 하부 다이(14)는 바깥 공기와 같은 외부 환경에 노출된다. 제거된 제사용 가능 물질은 수거되어 다시 이용될 수 있다. 재사용 가능 물질의 재사용에 있어서는, 도 1 및 2에 도시된 공정 단계가 다른 상부 다이와 하부 웨이퍼에 반복되고, 수거된 재사용 가능 물질은 도 2에 도시된 것과 유사하게 다시 몰딩되어 또 다른 몰딩 컴파운드를 형성할 수 있다.
다음으로, 도 11에 도시된 바와 같이, 싱귤레이션 공정이 수행되어 패키지 다이 유닛(34; packaged die unit)이 도 10에 도시된 구조로부터 절단 분리된다. BGA 볼(32)도 패키지 기판(30)에 장착되며, 여기서 패키지 기판(30)은 도 10에 도시된 패키지 기판(20)에서 절단된 한 조각을 나타낸다. 후속되는 공정 단계에 있어서, 패키지 다이 유닛(34)은 도 12에 도시된 바와 같이 PCB(printed circuit board)(38)와 같은 다른 구조에 접합될 수 있다. 상부 다이(10) 및/또는 하부 다이(14)를 덮는 몰딩 컴파운드가 형성되지 않는다. 따라서, 상부 다이(10)와 하부 다이(14)는 더욱 좋은 방열 능력을 가질 수 있다. 설명의 단순함을 위하여, 상부 다이(10)와 하부 다이(14) 사이에 있는 언더필과 하부 다이(14)와 패키지 기판(30) 사이에 있는 언더필은 도시되지 않았다.
도 13 내지 17은 또 다른 실시 예를 나타낸 것이다. 이 실시 예의 초기 단계는 기본적으로 도 1 내지 4에 도시된 것과 동일하기 때문에 여기서 다시 반복하여 설명하지는 않겠다. 또 도 2에 도시된 단계에서, 몰딩 컴파운드(16)는 재사용 가능 물질로 형성된다. 도 4에 도시된 단계가 수행된 이후에, 도 13에 도시된 단계가 수행되고, 다이싱 프레임(17)과 함께 다이싱 테이프(19)가 재사용 가능 물질(16)로부터 분리된다. 도 14에서, 도 13에 도시된 다이싱 테이프(19)와 동일하거나 이와는 다른 것이 될 수 있는 다이싱 테이프(40)가 하부 웨이퍼(12)에 부착된다. 그러므로, 도 13 및 14에 도시된 단계는 하부 웨이퍼(12)와 재사용 가능 물질(16)을 포함하는 결합된 구조의 한쪽에서 다른 쪽으로 다이싱 테이프를 다시 장착하는 것과 동등하게 된다. 결과적으로, 재사용 가능 물질이 노출되며 예컨대 물 또는 다른 용매를 이용하여 재사용 가능 물질(16)이 제거된다. 결과적으로 생성된 구조는 도 15에 나타나 있다.
도 16을 참조하면, 상부 다이(10) 및 하부 웨이퍼(12)를 포함하는 적층 구조가 절단되어 도 17에 도시된 바와 같은 적층 다이(44)를 형성한다. 다음으로, 적층 다이(44)를 집어내어 패키지 기판(20)으로 접합하며, 이후에는 언더필(미 도시)의 도포(dispensing) 및 경화(curing)가 뒤따른다. 여기서 언더필은 적층 다이(44)와 패키지 기판(20) 사이의 공간으로 도포된다. 접합에 대한 상세한 내용은 기본적으로 도 7에 대해 설명된 내용과 동일하게 때문에 여기서 다시 반복하여 설명하지는 않는다. 도 17에 도시된 단계가 수행된 이후에, 결과적으로 생성된 구조는 기본적으로 도 10에 도시된 것과 동일하다. 이후에는, 도 11 및 12에 도시된 바와 같은 공정 단계가 수행될 수 있다.
본 실시 예들은 몇 가지 유리한 특징이 있다. 패키지 기판을 통하지 않고 상부 다이를 직접 하부 웨이퍼로 접합함으로써, 패키지 크기가 감소될 수 있고 공정 시간 및 비용도 줄어든다. 본 실시 예들은 다중 다이 적층법(multi-die stacking solution)을 제공하는데, 여기서는 캐리어 분리, 테스팅(testing), 싱귤레이션, 및 이와 유사한 것과 같은 공정을 위하여 일시적으로 평평한 표면이 형성된다. 또한, 재사용 가능 물질을 이용함에 따라 제조 비용이 더욱 줄어든다. 또한 몰딩 컴파운드가 제거됨으로써 패키지 어셈블리의 방열 능력을 향상시킨다.
본 실시 예와 그 장점이 상세히 설명되었지만, 첨부된 청구항에 의해 정의되는 발명의 범위 및 사상을 벗어나지 않는 한도에서 다양한 변경, 치환, 및 개조가 이루어질 수 있다는 점이 이해되어야만 할 것이다. 더욱이, 본 출원의 범위는 상세한 설명에서 기재된 공정, 장치, 제조, 및 물질의 조성, 수단, 방법, 및 단계의 특정한 실시 예에 한정되도록 의도되지 않는다. 해당 분야에 통상적인 기술을 가진 자가 본 발명의 내용을 이해하게 된다면, 현재 존재하거나 추후에 개발될 수 있는 공정, 장치, 제조, 물질의 조성, 수단, 방법 또는 단계로서 여기서 설명된 실시 예에 대응되는 것과 실질적으로 동일한 기능을 수행하거나 실질적으로 동일한 결과를 달성할 수 있는 공정, 장치, 제조, 물질의 조성, 수단, 방법 또는 단계가 여기서 개시된 내용에 따라 실시될 수 있을 것이다. 따라서, 첨부된 청구항은 그 범위 내에서 이런 공정, 장치, 제조, 물질의 조성, 수단, 방법, 또는 단계를 포함하도록 의도된다. 또한, 각각의 청구항은 별도의 실시 예를 구성하는 것이고, 다양한 청구항 및 실시 예의 조합은 본 발명의 범위 내에 있다.

Claims (10)

  1. 하부 다이;
    상기 하부 다이에 접합되며, 상기 하부 다이보다 작은 크기를 갖는 상부 다이; 및
    상기 하부 다이 및 상기 상부 다이 위에 있는 몰딩 컴파운드(molding compound)를 포함하고,
    상기 몰딩 컴파운드는 상기 상부 다이의 에지와 접촉하도록 연장되고, 상기 하부 다이의 에지는 상기 몰딩 컴파운드의 각각의 에지와 수직하게 정렬되는 것을 특징으로 하는 집적 회로 구조.
  2. 제1항에 있어서,
    상기 하부 다이 아래에 있으며 상기 하부 다이와 접합되는 패키지 기판(package substrate)을 더 포함하는 것을 특징으로 하는 집적 회로 구조.
  3. 제2항에 있어서,
    상기 패키지 기판 위에 있으며 상기 하부 다이와 접촉하는 추가 몰딩 컴파운드를 더 포함하고,
    상기 몰딩 컴파운드와 상기 추가 몰딩 컴파운드는 상기 하부 다이의 에지와 정렬되는 가시적인 계면(interface)을 갖는 것을 특징으로 하는 집적 회로 구조.
  4. 제3항에 있어서,
    상기 몰딩 컴파운드와 상기 추가 몰딩 컴파운드는 동일한 물질로 형성되는 것을 특징으로 하는 집적 회로 구조.
  5. 제3항에 있어서,
    상기 몰딩 컴파운드와 상기 추가 몰딩 컴파운드는 서로 다른 물질로 형성되는 것을 특징으로 하는 집적 회로 구조.
  6. 제3항에 있어서,
    상기 추가 몰딩 컴파운드는, 상기 몰딩 컴파운드 바로 위에서 상기 몰딩 컴파운드와 접촉하는 부분을 더 포함하는 것을 특징으로 하는 집적 회로 구조.
  7. 하부 다이;
    상기 하부 다이에 접합되며, 상기 하부 다이보다 작은 크기를 갖는 상부 다이;
    상기 하부 다이 및 상기 상부 다이 위에 있는 몰딩 컴파운드;
    상기 하부 다이 아래에 있으며 상기 하부 다이와 접합되는 패키지 기판; 및
    상기 패키지 기판 위에 있으며 상기 하부 다이와 접촉하는 추가 몰딩 컴파운드를 포함하고,
    상기 몰딩 컴파운드는 상기 상부 다이의 에지와 접촉하고, 상기 하부 다이의 에지는 상기 몰딩 컴파운드의 에지와 정렬되고,
    상기 몰딩 컴파운드와 상기 추가 몰딩 컴파운드는 상기 하부 다이의 에지와 정렬되는 계면을 갖는 것을 특징으로 하는 집적 회로 구조.
  8. 복수의 상부 다이를 하부 웨이퍼로 접합하는 단계;
    제1몰딩 컴파운드를 상기 복수의 상부 다이 및 상기 하부 웨이퍼 위로 몰딩하는 단계;
    복수의 몰딩 유닛(molding unit)을 형성하도록 상기 하부 웨이퍼, 상기 복수의 상부 다이, 및 상기 제1몰딩 컴파운드를 절단하는 단계로서, 상기 복수의 몰딩 유닛 각각은 상기 복수의 상부 다이 중 어느 하나의 상부 다이 및 상기 하부 웨이퍼로부터 절단된 하부 다이를 포함하도록 절단하는 단계;
    상기 복수의 몰딩 유닛 중 어느 하나의 몰딩 유닛을 패키지 기판으로 접합하는 단계;
    제2몰딩 컴파운드를 상기 패키지 기판과 상기 복수의 몰딩 유닛 중 어느 하나의 상기 몰딩 유닛 위로 몰딩하는 단계; 및
    복수의 패키지 몰드 유닛(packaged-molded unit)을 형성하도록 상기 패키지 기판과 상기 제2몰딩 컴파운드를 절단하는 단계를 포함하는 것을 특징으로 하는 집적 회로 구조의 형성 방법.
  9. 제8항에 있어서,
    상기 복수의 상부 다이를 상기 하부 웨이퍼로 접합하는 단계 이전에, 캐리어(carrier)를 상기 하부 웨이퍼로 장착하는 단계;
    상기 제1몰딩 컴파운드를 몰딩하는 단계 이후에, 다이싱 테이프(dicing tape)가 상기 제1몰딩 컴파운드와 접하도록 상기 다이싱 테이프를 상기 제1몰딩 컴파운드로 장착하는 단계;
    상기 캐리어를 분리하는 단계; 및
    상기 복수의 몰딩 유닛을 형성하도록 상기 하부 웨이퍼, 상기 복수의 상부 다이, 및 상기 제1몰딩 컴파운드를 절단하는 단계 이후에, 상기 다이싱 테이프를 상기 제1몰딩 컴파운드로부터 분리하는 단계를 더 포함하는 것을 특징으로 하는 집적 회로 구조의 형성 방법.
  10. 제8항에 있어서,
    상기 복수의 상부 다이는 플립 칩 본딩(flip-chip bonding)을 통하여 상기 하부 웨이퍼로 접합되는 것을 특징으로 하는 집적 회로 구조의 형성 방법.
KR1020100077957A 2009-08-26 2010-08-12 패키지 어셈블리를 위한 웨이퍼 레벨 몰드 구조 KR101132918B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US23715309P 2009-08-26 2009-08-26
US61/237,153 2009-08-26
US12/813,979 2010-06-11
US12/813,979 US8743561B2 (en) 2009-08-26 2010-06-11 Wafer-level molded structure for package assembly

Publications (2)

Publication Number Publication Date
KR20110021655A true KR20110021655A (ko) 2011-03-04
KR101132918B1 KR101132918B1 (ko) 2012-06-01

Family

ID=43624626

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100077957A KR101132918B1 (ko) 2009-08-26 2010-08-12 패키지 어셈블리를 위한 웨이퍼 레벨 몰드 구조

Country Status (5)

Country Link
US (3) US8743561B2 (ko)
JP (1) JP2011049560A (ko)
KR (1) KR101132918B1 (ko)
CN (1) CN102005440B (ko)
TW (1) TWI541951B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101501735B1 (ko) * 2014-09-23 2015-03-12 제너셈(주) 반도체패키지의 ｅｍｉ 쉴드 처리공법
KR101589242B1 (ko) * 2015-08-24 2016-01-28 제너셈(주) 전자파 차폐를 위한 반도체패키지의 스퍼터링 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8743561B2 (en) * 2009-08-26 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level molded structure for package assembly
CN102386150A (zh) * 2011-09-30 2012-03-21 常熟市华海电子有限公司 一种微型芯片封装结构
US9802349B2 (en) 2012-03-02 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level transfer molding and apparatus for performing the same
US8951037B2 (en) 2012-03-02 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level underfill and over-molding
TWI469312B (zh) 2012-03-09 2015-01-11 Ind Tech Res Inst 晶片堆疊結構及其製作方法
KR101932495B1 (ko) 2012-05-11 2018-12-27 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
US9136213B2 (en) * 2012-08-02 2015-09-15 Infineon Technologies Ag Integrated system and method of making the integrated system
US9704841B2 (en) * 2014-03-26 2017-07-11 United Microelectronics Corp. Method of packaging stacked dies on wafer using flip-chip bonding
DE102014109286B4 (de) * 2014-06-12 2019-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. Spritzpressen auf Waferebene und Vorrichtung zum Ausführen
US9892989B1 (en) 2016-12-08 2018-02-13 Nxp B.V. Wafer-level chip scale package with side protection
CN108428647A (zh) * 2018-03-08 2018-08-21 广州雅松智能设备有限公司 一种新型集成电路芯片制造装置

Family Cites Families (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61111335A (ja) * 1984-11-05 1986-05-29 Dainippon Toryo Co Ltd プラスチツク成形方法
US5350558A (en) * 1988-07-12 1994-09-27 Idemitsu Kosan Co., Ltd. Methods for preparing magnetic powder material and magnet, process for preparaton of resin composition and process for producing a powder molded product
CN1073133C (zh) * 1994-04-27 2001-10-17 松下电器产业株式会社 热固性组合物、模塑料和模塑构件及其分解方法
US5834551A (en) * 1994-06-10 1998-11-10 Dainippon Ink And Chemicals, Inc. Composite of thermosetting resin with metallic oxide and process for the preparation thereof
JPH08323748A (ja) * 1995-05-29 1996-12-10 Toho Rayon Co Ltd 成形材料及びその製造方法
JP2000156435A (ja) * 1998-06-22 2000-06-06 Fujitsu Ltd 半導体装置及びその製造方法
SG75873A1 (en) * 1998-09-01 2000-10-24 Texas Instr Singapore Pte Ltd Stacked flip-chip integrated circuit assemblage
US6204562B1 (en) * 1999-02-11 2001-03-20 United Microelectronics Corp. Wafer-level chip scale package
JP3798597B2 (ja) * 1999-11-30 2006-07-19 富士通株式会社 半導体装置
US20080286990A1 (en) * 2003-12-02 2008-11-20 Super Talent Electronics, Inc. Direct Package Mold Process For Single Chip SD Flash Cards
US6344401B1 (en) * 2000-03-09 2002-02-05 Atmel Corporation Method of forming a stacked-die integrated circuit chip package on a water level
EP1189282A4 (en) * 2000-03-21 2006-02-15 Mitsubishi Electric Corp SEMICONDUCTOR ARRANGEMENT, METHOD FOR THE PRODUCTION OF ELECTRONIC SWITCHING, ELECTRONIC SWITCHING, AND PORTABLE INFORMATION TERMINAL
JP2001320014A (ja) * 2000-05-11 2001-11-16 Seiko Epson Corp 半導体装置及びその製造方法
JP4329235B2 (ja) 2000-06-27 2009-09-09 セイコーエプソン株式会社 半導体装置及びその製造方法
US6384128B1 (en) * 2000-07-19 2002-05-07 Toray Industries, Inc. Thermoplastic resin composition, molding material, and molded article thereof
JP4570809B2 (ja) * 2000-09-04 2010-10-27 富士通セミコンダクター株式会社 積層型半導体装置及びその製造方法
CN1157790C (zh) * 2000-11-27 2004-07-14 矽品精密工业股份有限公司 芯片堆叠封装结构
US6787494B2 (en) * 2001-01-31 2004-09-07 Japan Envirochemicals, Ltd. Molded product of activated carbon and a method for production thereof
EP1401020A4 (en) * 2001-06-07 2007-12-19 Renesas Tech Corp SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
JP4633971B2 (ja) * 2001-07-11 2011-02-16 ルネサスエレクトロニクス株式会社 半導体装置
US6847105B2 (en) * 2001-09-21 2005-01-25 Micron Technology, Inc. Bumping technology in stacked die configurations
SG104293A1 (en) * 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
TWI237354B (en) * 2002-01-31 2005-08-01 Advanced Semiconductor Eng Stacked package structure
US6906425B2 (en) * 2002-03-05 2005-06-14 Resolution Performance Products Llc Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
US20030170450A1 (en) * 2002-03-05 2003-09-11 Stewart Steven L. Attachment of surface mount devices to printed circuit boards using a thermoplastic adhesive
US6906415B2 (en) * 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
US7573136B2 (en) * 2002-06-27 2009-08-11 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor device components
KR100442699B1 (ko) * 2002-07-19 2004-08-02 삼성전자주식회사 인접 수동소자 칩이 전기적으로 연결된 웨이퍼, 수동소자및 이를 이용한 반도체 패키지
US7132311B2 (en) * 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
US7064426B2 (en) * 2002-09-17 2006-06-20 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages
US20040061213A1 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
US7053476B2 (en) * 2002-09-17 2006-05-30 Chippac, Inc. Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
EP1556895A4 (en) * 2002-10-08 2009-12-30 Chippac Inc SEMICONDUCTOR STACKED MULTIPLE CAPSULATION MODULE WITH INVERTED SECOND CAPACITY
DE10251530B4 (de) * 2002-11-04 2005-03-03 Infineon Technologies Ag Stapelanordnung eines Speichermoduls
DE10259221B4 (de) * 2002-12-17 2007-01-25 Infineon Technologies Ag Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
TW556961U (en) * 2002-12-31 2003-10-01 Advanced Semiconductor Eng Multi-chip stack flip-chip package
TWI281924B (en) * 2003-04-07 2007-06-01 Hitachi Chemical Co Ltd Epoxy resin molding material for sealing use and semiconductor device
US7449067B2 (en) * 2003-11-03 2008-11-11 International Business Machines Corporation Method and apparatus for filling vias
TWI283467B (en) * 2003-12-31 2007-07-01 Advanced Semiconductor Eng Multi-chip package structure
JP3923944B2 (ja) * 2004-01-08 2007-06-06 沖電気工業株式会社 半導体装置
US7122906B2 (en) * 2004-01-29 2006-10-17 Micron Technology, Inc. Die-wafer package and method of fabricating same
US7306971B2 (en) * 2004-03-02 2007-12-11 Chippac Inc. Semiconductor chip packaging method with individually placed film adhesive pieces
JP2005259819A (ja) 2004-03-09 2005-09-22 Renesas Technology Corp 半導体装置およびその製造方法
KR100629679B1 (ko) * 2004-07-01 2006-09-29 삼성전자주식회사 열전 냉각 소자를 갖는 반도체 칩 패키지
KR100630690B1 (ko) * 2004-07-08 2006-10-02 삼성전자주식회사 열 소산 경로를 구비한 멀티 칩 패키지
JP2006049569A (ja) * 2004-08-04 2006-02-16 Sharp Corp スタック型半導体装置パッケージおよびその製造方法
US7498666B2 (en) * 2004-09-27 2009-03-03 Nokia Corporation Stacked integrated circuit
US7678610B2 (en) * 2004-10-28 2010-03-16 UTAC-United Test and Assembly Test Center Ltd. Semiconductor chip package and method of manufacture
KR100639702B1 (ko) * 2004-11-26 2006-10-30 삼성전자주식회사 패키지된 반도체 다이 및 그 제조방법
JP2006210802A (ja) * 2005-01-31 2006-08-10 Nec Electronics Corp 半導体装置
JP2006216911A (ja) 2005-02-07 2006-08-17 Renesas Technology Corp 半導体装置およびカプセル型半導体パッケージ
JP2008535273A (ja) * 2005-03-31 2008-08-28 スタッツ・チップパック・リミテッド 上面および下面に露出した基板表面を有する半導体積層型パッケージアセンブリ
US7326592B2 (en) * 2005-04-04 2008-02-05 Infineon Technologies Ag Stacked die package
US7589407B2 (en) * 2005-04-11 2009-09-15 Stats Chippac Ltd. Semiconductor multipackage module including tape substrate land grid array package stacked over ball grid array package
US7429786B2 (en) * 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US7582960B2 (en) * 2005-05-05 2009-09-01 Stats Chippac Ltd. Multiple chip package module including die stacked over encapsulated package
JP2006351565A (ja) * 2005-06-13 2006-12-28 Shinko Electric Ind Co Ltd 積層型半導体パッケージ
US20060284298A1 (en) * 2005-06-15 2006-12-21 Jae Myun Kim Chip stack package having same length bonding leads
JP2007036104A (ja) * 2005-07-29 2007-02-08 Nec Electronics Corp 半導体装置およびその製造方法
SG130066A1 (en) * 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
JP2007123362A (ja) 2005-10-25 2007-05-17 Disco Abrasive Syst Ltd デバイスの製造方法
MY143482A (en) * 2005-11-30 2011-05-31 Nippon Kayaku Kk Phenolic resin, process for production thereof, epoxy resin, and use thereof
US7402442B2 (en) * 2005-12-21 2008-07-22 International Business Machines Corporation Physically highly secure multi-chip assembly
US7279795B2 (en) * 2005-12-29 2007-10-09 Intel Corporation Stacked die semiconductor package
US7312519B2 (en) * 2006-01-12 2007-12-25 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
US20070170571A1 (en) * 2006-01-26 2007-07-26 Gerber Mark A Low profile semiconductor system having a partial-cavity substrate
US7791192B1 (en) * 2006-01-27 2010-09-07 Xilinx, Inc. Circuit for and method of implementing a capacitor in an integrated circuit
US8313724B2 (en) * 2006-02-22 2012-11-20 William Marsh Rice University Short, functionalized, soluble carbon nanotubes, methods of making same, and polymer composites made therefrom
US7390700B2 (en) * 2006-04-07 2008-06-24 Texas Instruments Incorporated Packaged system of semiconductor chips having a semiconductor interposer
US7859098B2 (en) * 2006-04-19 2010-12-28 Stats Chippac Ltd. Embedded integrated circuit package system
TWI414580B (zh) * 2006-10-31 2013-11-11 Sumitomo Bakelite Co 黏著帶及使用該黏著帶而成之半導體裝置
CN101584044B (zh) * 2006-12-12 2014-12-17 艾格瑞系统有限公司 集成电路封装体和用于在集成电路封装体中散热的方法
US20080203581A1 (en) * 2007-02-27 2008-08-28 Qimonda Ag Integrated circuit
JP2008218926A (ja) * 2007-03-07 2008-09-18 Spansion Llc 半導体装置及びその製造方法
US7750449B2 (en) * 2007-03-13 2010-07-06 Micron Technology, Inc. Packaged semiconductor components having substantially rigid support members and methods of packaging semiconductor components
US20080246126A1 (en) * 2007-04-04 2008-10-09 Freescale Semiconductor, Inc. Stacked and shielded die packages with interconnects
KR100871709B1 (ko) * 2007-04-10 2008-12-08 삼성전자주식회사 칩 스택 패키지 및 그 제조방법
US7799608B2 (en) * 2007-08-01 2010-09-21 Advanced Micro Devices, Inc. Die stacking apparatus and method
US8415783B1 (en) * 2007-10-04 2013-04-09 Xilinx, Inc. Apparatus and methodology for testing stacked die
JP2009129975A (ja) 2007-11-20 2009-06-11 Spansion Llc 半導体装置及びその製造方法
US8390117B2 (en) * 2007-12-11 2013-03-05 Panasonic Corporation Semiconductor device and method of manufacturing the same
KR100891537B1 (ko) * 2007-12-13 2009-04-03 주식회사 하이닉스반도체 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
US8138610B2 (en) * 2008-02-08 2012-03-20 Qimonda Ag Multi-chip package with interconnected stacked chips
TW200947569A (en) * 2008-05-13 2009-11-16 Richtek Technology Corp Package structure and method
US8253230B2 (en) * 2008-05-15 2012-08-28 Micron Technology, Inc. Disabling electrical connections using pass-through 3D interconnects and associated systems and methods
US8923004B2 (en) * 2008-07-31 2014-12-30 Micron Technology, Inc. Microelectronic packages with small footprints and associated methods of manufacturing
US9559046B2 (en) * 2008-09-12 2017-01-31 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-in package-on-package structure using through silicon vias
US7863722B2 (en) * 2008-10-20 2011-01-04 Micron Technology, Inc. Stackable semiconductor assemblies and methods of manufacturing such assemblies
US7955895B2 (en) * 2008-11-07 2011-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for stacked wafer fabrication
US7859099B2 (en) * 2008-12-11 2010-12-28 Stats Chippac Ltd. Integrated circuit packaging system having through silicon via with direct interconnects and method of manufacture thereof
US8039304B2 (en) * 2009-08-12 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of dual-molding die formed on opposite sides of build-up interconnect structures
US8743561B2 (en) * 2009-08-26 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level molded structure for package assembly

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101501735B1 (ko) * 2014-09-23 2015-03-12 제너셈(주) 반도체패키지의 ｅｍｉ 쉴드 처리공법
WO2016047880A1 (ko) * 2014-09-23 2016-03-31 제너셈(주) 반도체패키지의 이엠아이 쉴드 처리공법
US9583447B2 (en) 2014-09-23 2017-02-28 Genesem Inc. EMI shielding method of semiconductor packages
KR101589242B1 (ko) * 2015-08-24 2016-01-28 제너셈(주) 전자파 차폐를 위한 반도체패키지의 스퍼터링 방법

Also Published As

Publication number Publication date
US9754917B2 (en) 2017-09-05
US9117939B2 (en) 2015-08-25
US20140206140A1 (en) 2014-07-24
TWI541951B (zh) 2016-07-11
US20150318271A1 (en) 2015-11-05
US8743561B2 (en) 2014-06-03
US20110051378A1 (en) 2011-03-03
TW201108359A (en) 2011-03-01
CN102005440A (zh) 2011-04-06
JP2011049560A (ja) 2011-03-10
CN102005440B (zh) 2013-04-24
KR101132918B1 (ko) 2012-06-01

Similar Documents

Publication Publication Date Title
KR101132918B1 (ko) 패키지 어셈블리를 위한 웨이퍼 레벨 몰드 구조
JP5135400B2 (ja) 集積回路構造の形成方法
US10679951B2 (en) Chip-on-substrate packaging on carrier
US11817445B2 (en) Semiconductor device packages, packaging methods, and packaged semiconductor devices
US9589875B2 (en) Semiconductor packages and methods of packaging semiconductor devices
US8993380B2 (en) Structure and method for 3D IC package
US9299682B2 (en) Packaging methods for semiconductor devices
US8039315B2 (en) Thermally enhanced wafer level package
US20120104578A1 (en) Approach for Bonding Dies onto Interposers
US9324686B2 (en) Semiconductor chips having improved solidity, semiconductor packages including the same and methods of fabricating the same
KR101803605B1 (ko) 패키지화된 반도체 디바이스 및 그 패키징 방법
US10290556B2 (en) High reliability wafer level semiconductor packaging
US9184067B1 (en) Methods of mitigating defects for semiconductor packages

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150520

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160310

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180309

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190314

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200313

Year of fee payment: 9