JP3836746B2 - 表面弾性波フィルターパッケージ製造方法 - Google Patents

表面弾性波フィルターパッケージ製造方法 Download PDF

Info

Publication number
JP3836746B2
JP3836746B2 JP2002108828A JP2002108828A JP3836746B2 JP 3836746 B2 JP3836746 B2 JP 3836746B2 JP 2002108828 A JP2002108828 A JP 2002108828A JP 2002108828 A JP2002108828 A JP 2002108828A JP 3836746 B2 JP3836746 B2 JP 3836746B2
Authority
JP
Japan
Prior art keywords
package
saw filter
chips
acoustic wave
surface acoustic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002108828A
Other languages
English (en)
Other versions
JP2003174345A (ja
Inventor
泰 勳 金
贊 旺 朴
柱 勳 朴
在 明 金
Original Assignee
三星電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電機株式会社 filed Critical 三星電機株式会社
Publication of JP2003174345A publication Critical patent/JP2003174345A/ja
Application granted granted Critical
Publication of JP3836746B2 publication Critical patent/JP3836746B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/64—Filters using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02818—Means for compensation or elimination of undesirable effects
    • H03H9/02913—Measures for shielding against electromagnetic fields
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は表面弾性波(Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ)フィルターパッケージの製造方法に関するものであって、より詳細には複数個のＳＡＷフィルターチップを設けたウェーハを各チップに対応する搭載位置を設けたパッケージ基板に搭載して２次に亙る分離工程を経て複数個のＳＡＷフィルターパッケージを同時に製造できるＳＡＷフィルターチップパッケージの製造方法に関するものである。
【０００２】
【従来の技術】
表面弾性波フィルター(以下、ＳＡＷフィルターという。)とは、周波数選択度を提供すべくＲＦ（無線周波数）フィルターまたはＩＦ（影像周波数）フィルターに応用される電子部品のことをいう。ＳＡＷフィルターは表面近傍や表面に沿って弾性波を伝播する活性化領域を含み、該活性化領域は表面状態によって大変敏感に影響を受ける。
【０００３】
従って、前記ＳＡＷフィルターの下端面に、表面を外部の物理的影響から遮断すべくプロテクター(ｐｒｏｔｅｃｔｏｒ)を付着してエアーギャップ領域を形成する。次いで、前記プロテクターを設けたＳＡＷフィルターチップを基板上に配置し、チップ外郭部に外部の電気的影響を遮断すべく金属遮蔽層(ｍｅｔａｌ ｓｈｉｅｌ ｌａｙｅｒ)を形成することによってパッケージを完成する。このように、外部に敏感なＳＡＷフィルターチップを保護するためのパッケージ工程は他の素子のパッケージ工程と異なり大変複雑になり、殆どの工程は個別ＳＡＷフィルターチップ毎の工程に依存せざるを得ない。
【０００４】
以下、従来の単位チップ方式によるＳＡＷフィルターチップのパッケージ製造方法をより詳細に説明する。図３（Ａ）ないし図３（Ｆ）は従来のＳＡＷフィルターチップのパッケージ製造工程を各段階毎に示す工程断面図である。
【０００５】
先ず、図３（Ａ）に示すように、複数個のＳＡＷフィルターチップを設けたウェーハ(図示せず)を個別チップ毎に分離してＳＡＷフィルターチップ１０３を備え、前記チップ１０３を配置する数個の搭載部１０２ａを設ける基板１０２を設ける。さらに、ＳＡＷフィルターチップ１０３の下面にエアーギャップを形成すべくプロテクター１０５を設け、前記基板の各搭載部１０２ａは上面にフリップチップボンディングのためにバンプ１０４を配置する。
【０００６】
次いで、図３（Ｂ）に示すように、前記ＳＡＷフィルターチップ１０３を基板１０２の各搭載部に個別に配置する。ここではフリップチップボンディング方式により前記チップ１０３を基板１０２の配線部分と電気的に連結すると同時に機械的に固定させる。そして、図３（Ｃ）に示すように、基板とチップとの空間にアンダーフィル１０６(ｕｎｄｅｒｆｉｌｌ)を充填する。基板とチップとの間にアンダーフィル１０６を形成してからも、チップ１０３の下面の活性化領域はプロテクター１０５により形成されたエアーギャップにより保護することができる。
【０００７】
次いで、図３（Ｄ）に示すように、チップ縁端部のステップカバレージ(ｓｔｅｐ ｃｏｖｅｒａｇｅ)を改善すべくフィレット１０７(ｆｉｌｌｅｔ)を形成する。前記フィレット１０７は絶縁物質から成り、チップ１０３の縁端部に比較的緩やかな傾斜部を提供することにより円滑なメッキ作業を図ることができる。
【０００８】
フィレット形成工程が完了した後、図３（Ｅ）に示すように、メッキ法によりチップ１０３の外郭部に金属遮蔽層１０８を形成する。ここで、金属遮蔽層１０８の形成工程は、外部に対する信頼性を確保すべく電気的影響を遮断することのできるメッキ層を形成した後、大気露出から発生し得る酸化現象を防止すべくメッキ層をさらに形成する。前記金属遮蔽層１０８の形成工程が完了すると、完成品を識別すべくマーキング作業を施す。即ち、図３（Ｆ）に示すように、金属遮蔽層１０８の上端面に濃色系のペーストを塗布し識別層１０９を形成する。
【０００９】
【発明が解決しようとする課題】
ところで、従来のＳＡＷフィルターチップのパッケージ製造方法においては、基板上に複数個のＳＡＷパッケージチップを形成する実際の工程が各チップ単位で行われる。即ち、ウェーハ単位で生産された複数個のチップを個別チップに分離した後に各々チップをパッケージ基板に搭載し、各チップと基板との間にアンダーフィルを形成しなければならず、さらにフィレットまたは金属遮蔽層形成工程やマーキング工程においても個別チップ単位で工程を進めなければならない。従って、全体としてのパッケージ製造工程が大変複雑になる。また、アンダーフィル形成工程において、隣接したチップの下部に形成されたアンダーフィルが相互連結する場合、金属メッキ工程において該アンダーフィルの連結幅だけパッケージの側面下端に金属遮蔽層が形成されないこともある。従って、これに鑑みて個別チップ単位の精密なアンダーフィル工程が要求される。
【００１０】
結果的に、従来の方式によると、個別チップ単位で各工程を行う為、全体の工程のみならず個別工程段階までも複雑にならざるを得ない。とりわけ、ＳＡＷフィルターパッケージは外部ノイズに対する遮蔽性の確保及び信頼性の向上のための金属遮蔽層形成工程やこのためのフィレット形成工程等、それ自体の工程が複雑で一括した工程方式を採用するにも困難であった。従って、当技術分野においては、外部の信頼性を確保できる構造を形成しながら、ウェーハ単位で一括した工程を実行可能なＳＡＷフィルターパッケージの製造工程が要求されてきた。
【００１１】
本発明は、このような従来の課題に鑑みてなされたものであり、その目的は、複数個のＳＡＷフィルターチップを形成したウェーハと該チップ形成位置に対応する複数個の搭載部を設けた基板とを備え、前記ウェーハを前記基板に搭載した後に工程進行段階によって２次に亙る分離工程を行うことにより、複数個のＳＡＷフィルターパッケージを一括して製造できるパッケージの製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明は、複数個のＳＡＷフィルターチップを形成したウェーハと、前記ウェーハに形成したチップの位置に対応する位置に複数個の搭載部を設けたパッケージ基板を備える段階と、前記パッケージ基板に設ける複数個の搭載部にアンダーフィルを形成する段階と、前記複数個のＳＡＷフィルターチップが前記複数個の搭載部に各々連結されるよう前記ウェーハを前記パッケージ基板上に配置する段階と、前記複数個のＳＡＷフィルターチップ単位で分離するため前記ＳＡＷフィルターチップの間のウェーハ領域を除去する段階と、前記分離した複数個のＳＡＷフィルターチップの外郭部に金属遮蔽層を形成する段階と、前記パッケージ基板の上面を樹脂類でモールディングする段階と、前記ＳＡＷフィルターチップパッケージ単位で前記モールディングしたパッケージ基板を分離する段階とを有することを要旨とする。
【００１３】
本発明の実施の形態において、前記パッケージ基板の搭載部は各々、前記チップとパッケージ基板とをフリップチップボンディング方式で連結すべく複数個のバンプを設け、前記ＳＡＷフィルターチップを基板に形成された配線に電気的に連結すると同時に機械的に固定することができる。また、 本発明においては、前記ＳＡＷフィルターチップの間のウェーハ領域を除去すべくエッチング工程または所定の切断幅を有するブレード中いずれか一つを選択して用いることができる。ブレードを使用する場合には、前記チップの間の領域幅と実質的に同一な切断幅を有するブレードを使用することが好ましい。さらに、前記ＳＡＷフィルターチップパッケージの境界に沿ってブレードを用いて前記モールディングしたパッケージ基板を分離することができる。前記ＳＡＷフィルターチップパッケージの境界は前記チップの間の実質的な中央部分と定めることができる。さらに、前記モールディングしたパッケージ基板を分離する段階において使用するブレードの切断幅は、前記チップの間のウェーハ領域を除去する段階において使用するブレードのものよりずっと小さいことが好ましい。
【００１４】
本発明の他の実施の形態においては、前記ＳＡＷフィルターチップの間のウェーハ領域を除去した後に露出する前記ＳＡＷフィルターチップの側壁に絶縁性物質によりフィレット(ｆｉｌｌｅｔ)を形成する段階を追加することもできる。前記フィレットは、エッチング等によるウェーハ分離工程において側面下端に露出したアンダーフィルの損傷部分を補償する役目と共に、金属遮蔽層を形成する工程を容易にすべくステップカバレージ(ｓｔｅｐ-ｃｏｖｅｒａｇｅ)を改善する機能も働く。本発明の好ましき実施の形態においては、前記金属遮蔽層を形成する段階は、スプレー方式により導電性エポキシで形成することがよい。スプレー方式による場合、チップ側面の段差に影響されず金属遮蔽層をチップ外郭全体に形成できるという利点がある。さらに、本発明においては、前記パッケージ基板の上面をＥＭＣ(ｅｐｏｘｙ ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ)トップモールディング法により直方体形状等の単純な外郭形態に容易にモールディングすることができる。こうした単純な形状は構造的に堅固という利点がある。ここで用いる樹脂類としては熱可塑性樹脂、熱硬化性樹脂、またはエポキシ樹脂等を挙げられる。
【００１５】
【発明の実施の形態】
以下、図面に基づき、本発明の好ましき実施の形態をより詳細に説明する。図１（Ａ）ないし図２（Ｄ）は本発明の好ましき実施の形態によるＳＡＷフィルターチップパッケージの製造工程を各段階毎に示す工程断面図である。
【００１６】
先ず、図１（Ａ）に示すように、複数個のＳＡＷフィルターチップ１３ａを形成したウェーハ１３と、複数個のチップを連結すべく複数個の搭載部１２ａを設けたパッケージ基板（パッケージ用基板）１２を備える。前記ウェーハ１３上の各ＳＡＷフィルターチップ１３ａの位置は、前記パッケージ基板１２の複数個の搭載部１２ａの位置と一致する。さらに、前記ウェーハ１３に形成された複数個のＳＡＷフィルターチップ１３ａは各々その下面にプロテクター１５を設けて表面を保護すべくエアーギャップ領域を成し、前記パッケージ基板１２は前記搭載部１２ｂの上面にＳＡＷフィルターチップ１３とのフリップチップボンディングのためのバンプ１４を設けることができる。
【００１７】
後続の工程として、従来は基板にチップを搭載した後にアンダーフィル形成工程を行ったが、本発明においてはウェーハ１３の搭載前にアンダーフィル材を先に供給する。つまり、図１（Ｂ）に示すように、アンダーフィル材１６をパッケージ基板１２の上面全体に供給し、前記アンダーフィル材１６が硬化する前に、図１（Ｃ）に示すように前記ウェーハ１２上に形成した複数個のチップ１３ａが各搭載部１２ｂに一致するよう前記ウェーハ１３をパッケージ基板１２上に配置する。ここで、各搭載部１２ｂ上のバンプ１４を用いて各チップ１３ａをパッケージ基板１２に形成した配線部分と電気的に連結すると同時に機械的に固定させる。
【００１８】
次いで、図１（Ｄ）に示すように、前記ＳＡＷフィルターチップ１３ａの間のウェーハ領域１３ｂ’を除去して前記複数個のＳＡＷフィルターチップ１３ａに各々分離する。こうしたチップウェーハ分離工程はエッチング工程やブレードを用いたダイシング(ｄｉｃｉｎｇ)工程で行うことができる。前記ウェーハ領域分離工程は、前記除去するチップの間の領域下のアンダーフィルまで除去する方が、後続のメッキ工程により形成される金属遮蔽層をチップ側面まで充分に形成できる。
【００１９】
次いで、図２（Ａ）に示すように、前記ウェーハ領域分離工程後に前記ＳＡＷフィルターチップ１３ａの側面にフィレット１７をさらに形成することもできる。前記フィレット１７は各チップ１３ａの側面が傾斜になるよう形成した絶縁物質から成る構造物として、チップ側面部と基板の段差を緩和することができる。即ち、ステップカバレージを改善して後続の金属遮蔽層の形成工程を円滑に行えるようにする。さらに、前記分離した複数個のＳＡＷフィルターチップ１３ａの外郭部に金属遮蔽層１８を形成する。前記金属遮蔽層１８はチップ上端領域及び前記フィレット１７が形成されたチップ側面領域を含むチップ１３ａの全領域に形成される。前記金属遮蔽層１８は外部からのノイズの影響を遮断する役目を果たし、一般的にメッキ法により形成する。
【００２０】
これとは別に、前記金属遮蔽層形成工程は他の工程により形成することもできる。例えば、スプレー方式を用いて導電性エポキシを塗布することによって金属遮蔽層を形成することもできる。スプレー方式による金属遮蔽層形成工程はチップと基板の段差による塗布不良の問題が起こらない為、図２（Ａ）に示すフィレット形成工程を省略することもできる。
【００２１】
次いで、図２（Ｂ）においては、ＳＡＷフィルターチップ１３ａを配置したパッケージ基板１２の上面を樹脂類で塗布し樹脂モールディング部２０を形成する。即ち、樹脂類物質をチップ１３ａの全上端面はもちろん、チップの間のウェーハ領域１３ｂに形成された凹部１３ｂ'を全て充填することで樹脂モールディング部２０を形成する。ここで用いる樹脂類としては熱硬化性樹脂、熱可塑性樹脂、エポキシ樹脂等を選択的に採択でき、エポキシを用いたモールディング法とＥＭＣ(ｅｐｏｘｙ ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ)トップモールディング法等を選択的に利用することができる。エポキシを用いる場合に、その流れ性によりパッケージ基板の外部にエポキシが溢れるおそれがあるので、前記パッケージ基板１２の製造にあたって予め基板１２上の外郭部を取り囲むダム構造物(図示せず)を形成しておくことが好ましい。
【００２２】
最後に、図２（Ｃ）に示すように、前記ＳＡＷフィルターチップパッケージ単位に前記モールディングしたパッケージ基板１２を分離する。該工程においては図１（Ｄ）のウェーハ分離工程と異なりチップパッケージ間の境界に沿って微細な切削工程を施さねばならないので、切断幅の狭いブレード２２を用いる。つまり、図１（Ｄ）のウェーハ分離工程および切断幅の狭いブレード２２による２次に亙る分離工程を経て複数個のＳＡＷフィルターパッケージを同時に製造できる。前記ＳＡＷフィルターチップパッケージの境界はチップ間領域の中央部分に定めることが好ましい。全てのチップパッケージ間領域の中央部分を切削線として分離することにより図２（Ｄ）に示すような個別ＳＡＷパッケージチップパッケージを得ることができる。
【００２３】
以上説明した本発明は上述した実施の形態及び添付の図面により限定されるものではなく、添付した請求の範囲により限定される。従って、請求の範囲に記載した本発明の技術的思想を外れない範囲内で多様なる形態の置換、変形及び変更が可能なことは、当業界において通常の知識を有する者には明らかである。
【００２４】
【発明の効果】
上述のように、本発明のＳＡＷチップパッケージ製造方法によると、複数個のＳＡＷフィルターチップを形成したウェーハと該チップの形成位置に対応する複数個の搭載部を有するパッケージ基板を設け、前記パッケージ基板上にアンダーフィルを形成した後にチップ間のウェーハ領域を除去し、次いで金属遮蔽層形成とチップ外郭部のモールディング工程を行ってから各パッケージ単位に分離することによって、複数個のＳＡＷフィルターパッケージを簡単な工程で効率良く生産することができる。
【図面の簡単な説明】
【図１】（Ａ）ないし（Ｄ）は本発明の一実施の形態によるＳＡＷフィルターチップパッケージの製造工程を各段階毎に示す工程断面図である。
【図２】（Ａ）ないし（Ｄ）は本発明の一実施の形態によるＳＡＷフィルターチップパッケージの製造工程を各段階毎に示す工程断面図である。
【図３】（Ａ）ないし（Ｆ）は従来のＳＡＷフィルターチップパッケージの製造工程を各段階毎に示す工程断面図である。
【符号の説明】
１２ パッケージ用基板
１３ ＳＡＷフィルターチップウェーハ
１３ａ ＳＡＷフィルターチップ
１４ バンプ
１５ プロテクター
１６ アンダーフィル材
１８ 金属遮蔽層
２０ 樹脂モールディング部

Claims (10)

  1. 複数個のＳＡＷフィルターチップが形成されたウェーハと、前記ウェーハに形成されたチップの位置と対応する位置に複数個の搭載部を設けたパッケージ基板を備える段階と、
    前記パッケージ基板に設けられた前記複数個の搭載部にアンダーフィルを供給する段階と、
    前記複数個の搭載部に前記アンダーフィルが供給された後に前記アンダーフィルが硬化する前に前記複数個のＳＡＷフィルターチップが前記複数個の搭載部に各々連結させる前記ウェーハを前記パッケージ基板上に配置する段階と、
    前記複数個のＳＡＷフィルターチップ単位で分離する前記ＳＡＷフィルターチップ間のウェーハ領域を除去する段階と、
    前記分離された複数個のＳＡＷフィルターチップの外郭部に金属遮蔽層を形成する段階と、
    前記ＳＡＷフィルターチップが配置されたパッケージ基板の上面を樹脂類によりモールディングする段階と、
    前記ＳＡＷフィルターチップパッケージ単位で前記モールディングしたパッケージ基板を分離する段階と、
    を有することを特徴とする表面弾性波フィルターパッケージ製造方法。
  2. 前記パッケージ基板の各搭載部は、前記ＳＡＷフィルターチップと電気的、機械的に連結する複数個のバンプが設けられることを特徴とする請求項１に記載の表面弾性波フィルターパッケージ製造方法。
  3. 前記ＳＡＷフィルターチップ間のウェーハ領域を除去する段階は、
    エッチング工程を用いて前記ＳＡＷフィルターチップ間のウェーハ領域を除去する段階であることを特徴とする請求項１に記載の表面弾性波フィルターパッケージ製造方法。
  4. 前記ＳＡＷフィルターチップ間のウェーハ領域を除去する段階は、
    前記チップ間の領域幅と実質的に同一な切断幅を有するブレードを用いて前記複数個のＳＡＷフィルターチップ単位に分離する前記ウェーハをダイシング(ｄｉｃｉｎｇ)することを特徴とする請求項１に記載の表面弾性波フィルターパッケージ製造方法。
  5. 前記モールディングされたパッケージ基板を分離する段階は、
    前記ＳＡＷフィルターチップパッケージの境界に沿ってブレードを用いて前記モールディングされたパッケージ基板を分離する段階であることを特徴とする請求項４に記載の表面弾性波フィルターパッケージ製造方法。
  6. 前記ＳＡＷフィルターチップパッケージの境界は、前記チップ間の実質的に中央部分に定めることを特徴とする請求項５に記載の表面弾性波フィルターパッケージ製造方法。
  7. 前記モールディングされたパッケージ基板を分離する段階において用いるブレードの切断幅は前記チップ間のウェーハ領域を除去する段階に用いるブレードの切断幅より小さいことを特徴とする請求項５に記載の表面弾性波フィルターパッケージ製造方法。
  8. 前記金属遮蔽層を形成する段階は、
    スプレー方式により導電性エポキシで形成する段階であることを特徴とする請求項１に記載の表面弾性波フィルターパッケージ製造方法。
  9. 前記パッケージ基板の上面をモールディングする段階は、
    ＥＭＣ(ｅｐｏｘｙ ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ)トップモールディング法によりモールディングする段階であることを特徴とする請求項１に記載の表面弾性波フィルターパッケージ製造方法。
  10. 前記パッケージ基板の上面をモールディングするのに用いる樹脂類は、
    熱可塑性樹脂、熱硬化性樹脂及びエポキシ樹脂から成るグループの中から選択されたいずれか一種の物質であることを特徴とする請求項１に記載の表面弾性波フィルターパッケージ製造方法。
JP2002108828A 2001-12-07 2002-04-11 表面弾性波フィルターパッケージ製造方法 Expired - Fee Related JP3836746B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2001-77278 2001-12-07
KR10-2001-0077278A KR100431181B1 (ko) 2001-12-07 2001-12-07 표면 탄성파 필터 패키지 제조방법

Publications (2)

Publication Number Publication Date
JP2003174345A JP2003174345A (ja) 2003-06-20
JP3836746B2 true JP3836746B2 (ja) 2006-10-25

Family

ID=19716766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002108828A Expired - Fee Related JP3836746B2 (ja) 2001-12-07 2002-04-11 表面弾性波フィルターパッケージ製造方法

Country Status (3)

Country Link
US (1) US6670206B2 (ja)
JP (1) JP3836746B2 (ja)
KR (1) KR100431181B1 (ja)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798931B2 (en) * 2001-03-06 2004-09-28 Digital Optics Corp. Separating of optical integrated modules and structures formed thereby
JP2003045901A (ja) * 2001-08-01 2003-02-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
US7176506B2 (en) 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
JP2003077940A (ja) * 2001-09-06 2003-03-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
TWI256719B (en) * 2002-03-06 2006-06-11 Via Tech Inc Semiconductor device package module and manufacturing method thereof
KR20030082129A (ko) * 2002-04-16 2003-10-22 넥스콘세미텍(주) 휴대용 단말기 배터리 보호회로의 패키지 제조방법
JP3529050B2 (ja) * 2002-07-12 2004-05-24 沖電気工業株式会社 半導体装置の製造方法
JP3702961B2 (ja) * 2002-10-04 2005-10-05 東洋通信機株式会社 表面実装型ｓａｗデバイスの製造方法
US7754537B2 (en) * 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
JP3689414B2 (ja) * 2003-06-03 2005-08-31 東洋通信機株式会社 弾性表面波デバイスの製造方法
KR100541084B1 (ko) 2003-08-20 2006-01-11 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법 및 그에 사용되는패키지 시트
JP3912348B2 (ja) * 2003-09-16 2007-05-09 エプソントヨコム株式会社 弾性表面波デバイスの製造方法
TWI301336B (en) * 2003-12-24 2008-09-21 Delta Electronics Inc High frequency filter
CN1670978B (zh) * 2004-02-26 2010-12-29 京瓷株式会社 电子装置的制造方法
JP4062280B2 (ja) * 2004-05-12 2008-03-19 エプソントヨコム株式会社 表面実装型ｓａｗデバイスの製造方法
CN100477513C (zh) * 2004-06-28 2009-04-08 京瓷株式会社 声表面波装置的制造方法以及无线通信设备
JP2006217225A (ja) * 2005-02-03 2006-08-17 Matsushita Electric Ind Co Ltd 弾性表面波デバイスの製造方法
JP4645233B2 (ja) * 2005-03-03 2011-03-09 パナソニック株式会社 弾性表面波装置
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
KR100691160B1 (ko) * 2005-05-06 2007-03-09 삼성전기주식회사 적층형 표면탄성파 패키지 및 그 제조방법
JP4750523B2 (ja) * 2005-09-27 2011-08-17 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
CN101360679B (zh) * 2005-12-09 2013-07-10 京瓷株式会社 流体驱动器和使用该流体驱动器的发热装置以及分析装置
CN100485932C (zh) * 2005-12-22 2009-05-06 株式会社东芝 半导体器件、电气设备
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
DE102006005994A1 (de) * 2006-02-08 2007-08-16 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip und Verfahren zur Herstellung derartiger Halbleiterbauteile
KR100679684B1 (ko) * 2006-02-16 2007-02-06 삼성전자주식회사 외곽에 보호층이 형성된 웨이퍼 레벨 반도체 소자 제조방법
JP4886485B2 (ja) * 2006-11-28 2012-02-29 太陽誘電株式会社 弾性波デバイスおよびその製造方法
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
DE102007020656B4 (de) 2007-04-30 2009-05-07 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips
US7687895B2 (en) * 2007-04-30 2010-03-30 Infineon Technologies Ag Workpiece with semiconductor chips and molding, semiconductor device and method for producing a workpiece with semiconductors chips
US8101460B2 (en) 2008-06-04 2012-01-24 Stats Chippac, Ltd. Semiconductor device and method of shielding semiconductor die from inter-device interference
US7981730B2 (en) * 2008-07-09 2011-07-19 Freescale Semiconductor, Inc. Integrated conformal shielding method and process using redistributed chip packaging
FR2940588B1 (fr) * 2008-12-19 2011-01-07 St Microelectronics Grenoble Ensemble multicomposant blinde a montage en surface
US8987030B2 (en) * 2009-08-13 2015-03-24 Knowles Electronics, Llc MEMS package and a method for manufacturing the same
US9399574B2 (en) 2009-08-13 2016-07-26 Knowles Electronics Llc MEMS package and a method for manufacturing the same
US20110221053A1 (en) * 2010-03-11 2011-09-15 Qualcomm Incorporated Pre-processing to reduce wafer level warpage
US9324659B2 (en) * 2011-08-01 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming POP with stacked semiconductor die and bumps formed directly on the lower die
US20130075892A1 (en) * 2011-09-27 2013-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Three Dimensional Integrated Circuit Fabrication
KR20130123682A (ko) * 2012-05-03 2013-11-13 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
EP2932619A4 (en) 2012-12-11 2016-08-03 Univ Southern California PASSIVE LEAKAGE SUPPRESSION NETWORKS FOR DUPLEX AND COEXISTANT WIRELESS COMMUNICATION SYSTEMS
FR3003688B1 (fr) * 2013-03-22 2016-07-01 Commissariat Energie Atomique Procede d'assemblage flip chip comportant le pre-enrobage d'elements d'interconnexion
WO2015089091A1 (en) 2013-12-10 2015-06-18 University Of Southern California Enhancing isolation and impedance matching in hybrid-based cancellation networks and duplexers
WO2015123668A1 (en) 2014-02-14 2015-08-20 University Of Southern California Hybrid-based cancellation in presence of antenna mismatch
US9843302B2 (en) 2014-02-14 2017-12-12 University Of Southern California Reflection and hybrid reflection filters
US9871543B2 (en) * 2014-02-19 2018-01-16 University Of Southern California Miniature acoustic resonator-based filters and duplexers with cancellation methodology
US9892952B2 (en) 2014-07-25 2018-02-13 Semiconductor Components Industries, Llc Wafer level flat no-lead semiconductor packages and methods of manufacture
US10242957B2 (en) * 2015-02-27 2019-03-26 Qualcomm Incorporated Compartment shielding in flip-chip (FC) module
US9762416B2 (en) 2015-09-08 2017-09-12 Abtum Inc. Reflection coefficient reader
US9912326B2 (en) 2015-09-08 2018-03-06 Abtum Inc. Method for tuning feed-forward canceller
US9866201B2 (en) 2015-09-08 2018-01-09 Abtum Inc. All-acoustic duplexers using directional couplers
US10581650B2 (en) 2015-09-08 2020-03-03 Qorvo Us, Inc. Enhancing isolation in radio frequency multiplexers
US9755668B2 (en) 2015-09-30 2017-09-05 Abtum Inc. Radio frequency complex reflection coefficient reader
US10038458B2 (en) 2015-10-06 2018-07-31 Abtum Inc. Reflection-based radio-frequency multiplexers
CN108352915B (zh) 2015-10-12 2020-06-30 Qorvo美国公司 基于混合耦合器的射频多路复用器
CN210201797U (zh) 2016-09-21 2020-03-27 Qorvo美国公司 射频双工器和具有增强隔离的可调谐射频双工器
JP6827676B2 (ja) * 2017-01-10 2021-02-10 株式会社ディスコ 半導体デバイスチップ及び半導体デバイスチップの製造方法
KR20180107877A (ko) 2017-03-23 2018-10-04 삼성전기주식회사 반도체 패키지 및 그의 제조 방법
TWI636533B (zh) 2017-09-15 2018-09-21 Industrial Technology Research Institute 半導體封裝結構
KR102064380B1 (ko) * 2018-06-22 2020-01-10 (주)와이솔 표면 탄성파 소자 패키지 및 그 제조 방법
US11784625B2 (en) * 2019-12-11 2023-10-10 Guangdong Institute Of Semiconductor Industrial Technology Packaging method and package structure for filter chip

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06103820B2 (ja) * 1989-05-19 1994-12-14 三洋電機株式会社 弾性表面波素子の製造方法
JPH07111438A (ja) * 1993-10-08 1995-04-25 Hitachi Ltd 弾性表面波装置、及びその製造方法
JPH1084014A (ja) * 1996-07-19 1998-03-31 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US6096155A (en) * 1996-09-27 2000-08-01 Digital Optics Corporation Method of dicing wafer level integrated multiple optical elements
JPH10256417A (ja) * 1997-03-07 1998-09-25 Citizen Watch Co Ltd 半導体パッケージの製造方法
JPH11150440A (ja) * 1997-11-14 1999-06-02 Nec Corp フリップチップ実装型表面弾性波素子の樹脂封止構造
DE19806818C1 (de) * 1998-02-18 1999-11-04 Siemens Matsushita Components Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines mit akustischen Oberflächenwllen arbeitenden OFW-Bauelements
US5969461A (en) * 1998-04-08 1999-10-19 Cts Corporation Surface acoustic wave device package and method
US6008070A (en) * 1998-05-21 1999-12-28 Micron Technology, Inc. Wafer level fabrication and assembly of chip scale packages
JP3306382B2 (ja) * 1998-09-30 2002-07-24 東光株式会社 表面弾性波素子の製造方法
JP3423897B2 (ja) * 1999-04-01 2003-07-07 宮崎沖電気株式会社 半導体装置の製造方法
JP2001044226A (ja) * 1999-07-27 2001-02-16 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
US6287894B1 (en) * 1999-10-04 2001-09-11 Andersen Laboratories, Inc. Acoustic device packaged at wafer level
FR2799883B1 (fr) * 1999-10-15 2003-05-30 Thomson Csf Procede d'encapsulation de composants electroniques
US6514789B2 (en) * 1999-10-26 2003-02-04 Motorola, Inc. Component and method for manufacture
US6242283B1 (en) * 1999-12-30 2001-06-05 Siliconware Precision Industries Co., Ltd. Wafer level packaging process of semiconductor
US6310403B1 (en) * 2000-08-31 2001-10-30 Motorola, Inc. Method of manufacturing components and component thereof

Also Published As

Publication number Publication date
US20030109077A1 (en) 2003-06-12
US6670206B2 (en) 2003-12-30
KR100431181B1 (ko) 2004-05-12
JP2003174345A (ja) 2003-06-20
KR20030046940A (ko) 2003-06-18

Similar Documents

Publication Publication Date Title
JP3836746B2 (ja) 表面弾性波フィルターパッケージ製造方法
KR100431180B1 (ko) 표면 탄성파 필터 패키지 제조방법
US7045385B2 (en) Method for fabricating surface acoustic wave filter packages and package sheet used therein
JP3456462B2 (ja) 半導体装置及びその製造方法
US20030143819A1 (en) Method of producing semiconductor chips with a chip edge guard, in particular for wafer level packaging chips
US20110006408A1 (en) Chip package and manufacturing method thereof
US7413933B2 (en) Integrated circuit package with leadframe locked encapsulation and method of manufacture therefor
US7888179B2 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
US20040136123A1 (en) Circuit devices and method for manufacturing the same
JP2001024024A (ja) 半導体パッケージ及びその製造方法
KR102251001B1 (ko) 반도체 패키지
US20140239475A1 (en) Packaging substrate, semiconductor package and fabrication methods thereof
US10224243B2 (en) Method of fabricating electronic package
US10396040B2 (en) Method for fabricating electronic package having a protruding barrier frame
US10811378B2 (en) Electronic package and manufacturing method thereof
US10461002B2 (en) Fabrication method of electronic module
US11004776B2 (en) Semiconductor device with frame having arms and related methods
US20090108471A1 (en) Wiring board of semiconductor device, semiconductor device, electronic apparatus, mother board, method of manufacturing wiring board of semiconductor device, method of manufacturing mother board and method of manufacturing electronic apparatus
KR20090130701A (ko) 반도체 패키지 및 그의 제조 방법
US20140217567A1 (en) Semiconductor device and manufacturing method of the same
KR100871379B1 (ko) 반도체 패키지의 제조방법
US6551855B1 (en) Substrate strip and manufacturing method thereof
JP2004165429A (ja) 半導体装置及びその製造方法、受動素子及びその集積体、並びにリードフレーム
US9184067B1 (en) Methods of mitigating defects for semiconductor packages
JP2003338589A (ja) Ｂｇａパッケージ及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051011

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060111

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060727

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090804

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100804

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees