KR20150085643A - 반도체 장치 및 이를 포함하는 반도체 시스템 - Google Patents

반도체 장치 및 이를 포함하는 반도체 시스템 Download PDF

Info

Publication number
KR20150085643A
KR20150085643A KR1020140005545A KR20140005545A KR20150085643A KR 20150085643 A KR20150085643 A KR 20150085643A KR 1020140005545 A KR1020140005545 A KR 1020140005545A KR 20140005545 A KR20140005545 A KR 20140005545A KR 20150085643 A KR20150085643 A KR 20150085643A
Authority
KR
South Korea
Prior art keywords
metal
signal
unit
bump
semiconductor
Prior art date
Application number
KR1020140005545A
Other languages
English (en)
Inventor
박햇빛
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140005545A priority Critical patent/KR20150085643A/ko
Priority to US14/328,357 priority patent/US9140743B2/en
Priority to CN201410717739.4A priority patent/CN104795108B/zh
Publication of KR20150085643A publication Critical patent/KR20150085643A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13028—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being disposed on at least two separate bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

반도체 칩; 상기 반도체 칩을 관통하여 형성되는 관통 전극; 상기 관통 전극의 상부에 형성되는 적어도 두 개 이상의 메탈부; 상기 메탈부의 상부에 공통으로 접속되어 형성되며, 외부에서 입력된 데이터 신호를 전달받아 상기 메탈부로 인가하기 위한 범프부; 상기 메탈부의 전압 레벨을 서로 비교하며 상기 범프부와 상기 메탈부의 연결 여부를 각각 검출하여 판단 신호로서 생성하는 검출부;및 상기 판단 신호를 외부로 출력하기 위한 신호 출력부를 포함하는 반도체 장치가 제공되며, 범프부와 적어도 두 개 이상의 메탈부의 연결 여부를 검출함으로써 반도체 시스템의 신뢰성을 높일 수 있다.

Description

반도체 장치 및 이를 포함하는 반도체 시스템{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM INCLUDING THE SAME}
본 특허 문헌은 반도체 설계 기술에 관한 것으로서, 반도체 칩과 범프부의 연결 여부를 검출하는 시스템, 반도체 장치 및 방법에 관한 것이다.
일반적으로 반도체 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전해 왔다. 최근에 들어서는 전기/전자 제품의 소형화와 더불어 고성능화가 요구됨에 따라 스택(Stack) 패키지에 대한 다양한 기술들이 개발되고 있다. 반도체 장치의 집적도를 높이기 위해 단일 패키지 내에 복수 개의 칩을 적층하고 패키징하여 집적도를 높이는 방식의 3D(3 Dimensional) 반도체 장치가 개발되었다. 최근에는 적층된 복수의 칩을 실리콘 비아(Via)로 관통시켜 모든 칩을 전기적으로 연결하는 실리콘 관통 비아(Through Silicon Via) 방식이 사용되어오고 있다.
도1은 반도체 칩 내에서 실리콘 비아가 형성된 모습을 보여주는 도면이다.
도1을 참조하면, 실리콘 관통 비아(101)는 반도체 칩(100)을 관통하여 형성된다. 먼저, 반도체 칩(100)에 관통 홀을 뚫고 관통 홀 둘레에는 실리콘 절연막(103)이 형성된다. 이 후에, 실리콘 절연막(103) 내부에 전도 물질(105)을 채움으로써 전기적 신호를 전달할 수 있는 관통 전극이 형성될 수 있다. 이하, 실리콘 관통 비아(101)는 관통 전극이라 한다.
관통 전극(101)의 상부에는 메탈부(120)가 적층될 수 있다. 메탈부(120)는 관통 전극(101)의 상부를 덮도록 형성될 수 있고, 반도체 칩(100)의 내부 회로들과 전기적으로 연결될 수 있다. 따라서, 반도체 칩(100)의 내부 회로들은 메탈부(120)를 통해 관통 전극을(101) 통해 전송되는 신호를 수신하거나 관통 전극(101)으로 신호를 전송할 수 있다. 메탈부(120)의 상부에는 범프(140)가 적층될 수 있고, 범프(140)는 다른 반도체 칩의 관통 전극과 연결될 수 있다. 따라서, 반도체 칩은 다른 반도체 칩과 서로 전기적으로 연결되고 적층될 수 있다. 메탈부(120)는 반도체 칩 내의 입력 버퍼부(107) 및 출력 버퍼부(109)와 연결된다. 이와 같이 메탈부(120)는 범프(140)의 오픈 여부와 상관없이 입력 버퍼부(107) 및 출력 버퍼부(109)와 연결된다. 범프(140)와 메탈부(120)에 오픈이 발생된 경우 반도체 칩(100)은 플로팅된 데이터가 입력 버퍼부(107)를 통해 인가되고, 출력 버퍼부(109)를 통해 반도체 컨트롤러가 받는 최종 데이터는 플로팅 값이 전송된다.
종래 기술에 따르면 범프와 메탈부 사이에 정상적으로 연결되지 않아 오픈이 발생할 경우 플로팅 데이터가 반도체 칩으로 인가되기 때문에 이 메탈부와 접촉된 반도체 칩은 정상적으로 동작할 수 없다. 따라서 반도체 칩과 범프의 연결 여부에 따라 반도체 칩의 신뢰성에 문제가 발생 될 수 있다.
본 발명의 실시예들이 해결하고자 하는 기술적 과제는 관통 전극 상부에 형성되는 메탈부와 범프부의 연결성을 테스트할 수 있는 반도체 시스템을 제공한다.
본 발명의 일 실시예에 따른 반도체 장치는, 반도체 칩; 상기 반도체 칩을 관통하여 형성되는 관통 전극; 상기 관통 전극의 상부에 형성되는 적어도 두 개 이상의 메탈부; 상기 메탈부의 상부에 공통으로 접속되어 형성되며, 외부에서 입력된 데이터 신호를 전달받아 상기 메탈부로 인가하기 위한 범프부; 상기 메탈부의 전압 레벨을 서로 비교하며 상기 범프부와 상기 메탈부의 연결 여부를 각각 검출하여 판단 신호로서 생성하는 검출부;및 상기 판단 신호를 외부로 출력하기 위한 신호 출력부를 포함할 수 있다.
본 발명의 일 실시예에 따른 반도체 시스템은, 반도체 칩; 커맨드 신호 및 데이터 신호를 상기 반도체 칩으로 전송하여 테스트 동작을 제어하고, 상기 반도체 칩으로부터 전송되는 판단 신호에 응답하여 테스트 결과를 판단하기 위한 반도체 컨트롤러를 포함하며, 상기 반도체 칩은, 상기 반도체 칩을 관통하여 형성되는 관통 전극; 상기 관통 전극의 상부에 형성되는 적어도 두 개 이상의 메탈부; 상기 메탈부의 상부에 공통으로 접속되어 형성되며, 상기 커맨드 신호에 응답하여 상기 데이터 신호를 상기 메탈부로 인가하기 위한 범프부; 상기 메탈부의 전압 레벨을 서로 비교하며 상기 범프부와 상기 메탈부의 연결 여부를 각각 검출하여 상기 판단 신호로서 생성하는 검출부; 및 상기 커맨드 신호 중 리드 커맨드에 응답하여 상기 판단 신호를 출력하는 신호 출력부를 포함할 수 있다.
본 발명의 일 실시예에 따른 반도체 시스템의 구동 방법은, 반도체 칩과, 데이터 신호를 상기 반도체 칩으로 전송하여 상기 반도체 칩을 제어하기 위한 반도체 컨트롤러를 포함하며, 상기 반도체 칩은 상기 반도체 칩을 관통하여 형성되는 관통 전극과, 상기 관통 전극의 상부에 형성되는 적어도 두 개 이상의 메탈부와, 상기 메탈부의 상부에 공통으로 접속되어 형성되는 범프부를 포함하는 반도체 시스템의 구동 방법에 있어서, 상기 반도체 컨트롤러로부터 상기 데이터 신호를 상기 범프부로 입력하는 단계; 상기 메탈부의 전압 레벨을 비교하여 상기 메탈부와 상기 범프부의 연결 여부를 판단 신호로 생성하는 단계;및 상기 판단 신호를 상기 반도체 컨트롤러로 출력하는 단계를 포함할 수 있다.
본 발명의 다른 실시예에 따른 반도체 시스템의 구동 방법은, 반도체 칩과, 라이트 커맨드와 리드 커맨드 및 데이터 신호를 상기 반도체 칩으로 전송하여 테스트 동작을 제어하기 위한 반도체 컨트롤러를 포함하며, 상기 반도체 칩은 상기 반도체 칩을 관통하여 형성되는 관통 전극과, 상기 관통 전극의 상부에 형성되는 적어도 두 개 이상의 메탈부와, 상기 메탈부의 상부에 공통으로 접속되어 형성되는 범프부를 포함하는 반도체 시스템의 구동 방법에 있어서, 상기 라이트 커맨드에 응답하여 상기 데이터 신호를 상기 반도체 컨트롤러로부터 상기 범프부로 입력하는 단계; 상기 범프부로 입력된 상기 데이터 신호를 상기 메탈부를 통해 상기 코어부로 전달하는 단계; 상기 메탈부의 전압 레벨을 비교하여 상기 메탈부와 상기 범프부의 연결 여부를 판단 신호로 생성하는 단계;및 상기 리드 커맨드에 응답하여 상기 판단 신호를 상기 반도체 컨트롤러로 출력하는 단계를 포함할 수 있다.
제안된 실시예에 따른 반도체 시스템은 관통 전극의 상부에 형성되는 적어도 두 개 이상의 메탈부와 범프부의 연결 여부를 검출함으로써 반도체 시스템의 신뢰성을 높일 수 있다.
도1은 반도체 칩 내에서 실리콘 비아가 형성된 모습을 보여주는 도면.
도2는 본 발명의 일 실시예에 따른 반도체 시스템을 도시한 블록도.
도3은 도2의 검출부의 상세 회로도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예들을 첨부 도면을 참조하여 설명하고자 한다.
도2는 본 발명의 일 실시예에 따른 반도체 시스템을 도시한 블록도이다.
도2를 참조하면, 반도체 시스템(2000)은 반도체 컨트롤러(200) 및 반도체 칩(210)으로 구성된다. 반도체 컨트롤러(200)는 컨트롤러 출력 버퍼부(201)와, 컨트롤러 초기화 설정부(203) 및 컨트롤러 입력 버퍼부(205)를 포함한다.
본 발명의 실시예는 반도체 컨트롤러를 구비하여 반도체 컨트롤러로부터 커맨드 신호 및 데이터 신호를 반도체 칩으로 전송하는 반도체 시스템을 일 예로서 설명하나, 외부에서 커맨드 신호 및 데이터 신호를 인가받는 반도체 칩을 포함하는 모든 반도체 장치에 적용 가능하다.
반도체 시스템(2000)은 반도체 칩(210)과, 반도체 칩(210)을 관통하여 형성되는 관통 전극(220)과, 관통 전극(220)의 상부에 형성되는 적어도 두 개 이상의 메탈부(230a,230b) 및 적어도 두 개 이상의 메탈부(230a,230b)의 상부에 공통으로 접속되어 형성되는 범프부(240)를 포함한다. 반도체 칩(210)은 입력 버퍼부(211)와, 코어부(212)와, 검출부(213) 및 신호 출력부(214)로 구성된다. 신호 출력부(214)는 선택부(214_1) 및 출력 버퍼부(214_2)로 구성된다. 여기서, 검출부(213)는 초기화 설정부(213_1) 및 레벨 비교부(213_2)를 포함한다.
반도체 컨트롤러(200)는 라이트 커맨드와 리드 커맨드 및 데이터 신호(DATA_SIG)를 반도체 칩(210)으로 전송하여 테스트 동작을 제어하고, 반도체 칩(210)으로부터 전송되는 판단 신호(BUMP_OS)에 응답하여 테스트 결과를 판단한다. 이때, 반도체 컨트롤러(200)는 반도체 컨트롤러(200)와 반도체 칩(210) 사이를 연결하는 인터포저 라인(미도시)을 통해 커맨드 신호 및 데이터 신호(DATA_SIG)를 반도체 칩(210)으로 인가한다.
반도체 컨트롤러(200)의 구성 요소 중 컨트롤러 출력 버퍼부(201)는 내부에서 생성된 라이트 커맨드에 응답하여 인터포저 라인(미도시)을 통해서 범프부(240)로 데이터 신호(DATA_SIG)를 전송한다. 또한, 컨트롤러 입력 버퍼부(205)는 내부에서 생성된 리드 커맨드에 응답하여 범프부(240)로부터 전달된 판단 신호(BUMP_OS)를 인터포저 라인(미도시)을 통해서 전달받는다.
컨트롤러 초기화 설정부(203)는 범프부(240)로부터 인터포저 라인을 통해서 전달된 판단 신호(BUMP_OS)의 전압 레벨이 플로팅(floating)인 경우에 인터포저 라인을 초기화 레벨인 '로우' 레벨로 설정한다. 또한, 컨트롤러 초기화 설정부(203)는 인터포저 라인에 전기적으로 연결되어 인터포저 라인의 전압 레벨이 플로팅이 아닌 경우에 인터포저 라인의 전압 레벨을 초기화 레벨로 구동하지 못하는 구동력을 갖는 트랜지스터(Transistor)로 구성된다. 여기서 테스트 제어 신호(OS_ENABLE)는 전원 전압(VDD) 레벨의 신호로, 라이트 커맨드에 의해 활성화될 수 있고 테스트 모드를 통해 활성화될 수 있는 신호이다. 따라서, 범프부(240)가 적어도 두 개 이상의 메탈부의 어느 한 부분도 연결되지 않은 완전 오픈(open) 상태인 경우에도 반도체 컨트롤러(200)는 설정된 '로우' 레벨을 통해 정상적으로 범프부(240)의 오픈 정보를 검출할 수 있다. 다시 말해, '로우' 레벨을 갖는 판단 신호(BUMP_OS)를 통해 범프부(240)가 오픈되어 있음을 알 수 있다. 참고로, 초기화 레벨은 설계자에 의해 '하이' 레벨로 변경하여 설정할 수 있다.
반도체 칩(210)은 반도체 칩(210)을 관통하여 형성되는 관통 전극(220)을 포함한다. 참고로, 관통 전극(220)은 반도체 칩에 관통 홀을 형성하고 관통 홀 둘레에 실리콘 절연막을 형성하며 실리콘 절연막 내부에 전도 물질을 채움으로써 형성될 수 있다. 관통 전극은 전도 물질을 통해 전기적 신호를 송수신할 수 있다.
적어도 두 개 이상의 메탈부(230A,230B)는 관통 전극(220)의 상부에 형성되고, 각각 분리(isolation)되어 있으며 서로 연결되어 있지 않다. 여기서 메탈부는 설명의 원활함을 위해 제1 메탈부(230A)와 제2 메탈부(230B)로 나눈 것이며, 설계자에 의해 적어도 두 개 이상으로 구비될 수 있다.
제1 및 제2 메탈부(230A,230B)는 각각 반도체 칩(210)의 입력 버퍼부(211) 및 출력 버퍼부(215)와 연결된다. 입력 버퍼부(211) 및 출력 버퍼부(215)에 대한 설명은 이후 설명하기로 한다.
범프부(240)는 제1 및 제2 메탈부(230A,230B) 상부에 공통으로 접속되어 형성된다. 범프부(240)는 라이트 커맨드에 응답하여 반도체 컨트롤러(200)로부터 입력된 데이터 신호(DATA_SIG)를 제1 및 제2 메탈부(230A,230B)로 전달한다. 범프부(240)는 제1 및 제2 메탈부(230A,230B) 상에 적층되며, 다른 반도체 칩의 관통 전극과 연결된다. 범프부(240)는 다른 반도체 칩의 관통 전극과 연결되는 경우 반도체 칩은 다른 반도체 칩과 전기적으로 연결되고 적층될 수 있다.
반도체 칩(210) 내의 코어부(212)는 복수 개의 메모리 셀 어레이(미도시)로 구성되어 라이트 커맨드가 인가된 라이트 시점에 반도체 컨트롤러(200)로부터 인가된 데이터 신호(DATA_SIG)를 저장한다. 이때, 점선으로 구분되어 도시된 바와 같이 데이터 신호(DATA_SIG)는 제1 및 제2 메탈부(230A,230B)와 연결된 입력 버퍼부(211)를 거쳐 코어부(212)로 전송된다.
검출부(213)는 제1 및 제2 메탈부(230A,230B)의 전압 레벨을 서로 비교하여 범프부(240)와 제1 및 제2 메탈부(230A,230B)의 연결 여부를 각각 검출하여 판단 신호(BUMP_OS)로서 생성한다. 여기서 검출부(213)의 구성 요소 중 초기화 설정부(213_1)는 내부에서 생성되는 테스트 제어 신호(OS_ENABLE)에 응답하여 제1 및 제2 메탈부(230A,230B)의 전압 레벨이 플로팅인 경우에 초기화 레벨인 '로우' 레벨로 설정한다. 즉, 범프부(240)와 제1 및 제2 메탈부(230A,230B)의 연결 중 어느 한 부분에 오픈이 발생된 경우에 정상적인 신호가 전송되지 않으며, 범프부(240)와 오픈이 발생된 메탈부는 플로팅 값을 가지게 된다. 초기화 설정부(213_1)는 이 플로팅 값을 초기화 레벨인 '로우' 레벨로 설정한다. 초기화 설정부(213_1)는 제1 및 제2 메탈부(230A,230B)에 각각 전기적으로 연결되어 제1 및 제2 메탈부(230A,230B)의 전압 레벨이 플로팅인 경우에 제1 및 제2 메탈부(230A,230B)의 전압 레벨을 초기화 레벨로 설정한다. 반면에 제1 및 제2 메탈부(230A,230B)의 전압 레벨이 플로팅이 아닌 경우에 제1 및 제2 메탈부(230A,230B)의 전압 레벨을 초기화 레벨로 구동하지 못하는 구동력을 갖는 복수의 트랜지스터로 구성된다. 이때 초기화 설정부(213_1)는 전술한 컨트롤러 초기화 설정부(203)와 동일한 구성을 가지며, 초기화 설정부(213_1)에 대한 상세한 설명은 도3을 참조하여 설명하기로 한다.
또한, 레벨 비교부(213_2)는 제1 및 제2 메탈부(230a,230b)의 전압 레벨을 비교하여, 하나라도 '로우' 레벨을 갖는 경우에 '로우' 레벨의 판단 신호(BUMP_OS)를 생성한다.
신호 출력부(214)는 리드 커맨드에 응답하여 검출부(213)에서 출력된 판단 신호(BUMP_OS)를 반도체 컨트롤러(200)로 출력한다.
신호 출력부(214)의 구성 요소 중 선택부(214_1)는 리드 커맨드에 의해 생성된 테스트 모드 신호(TM_EN)에 응답하여 판단 신호(BUMP_OS)를 선택적으로 출력한다. 출력 버퍼부(214_2)는 제1 및 제2 메탈부(230A,230B)와 연결되어 선택부(214_1)에서 출력되는 신호를 제1 및 제2 메탈부(230A,230B)로 전송한다.
더 구체적으로는, 신호 출력부(214) 내의 선택부(214_1)는 리드 커맨드에 의해 생성된 테스트 모드 신호(TM_EN)에 응답하여 검출부(213)에서 생성된 판단 신호(BUMP_OS)를 출력 버퍼부(214_2)로 전달한다. 참고로, 선택부(214_1)는 노멀 동작 시에는 반도체 칩의 코어부에 저장된 노멀 데이터를 출력 버퍼부(214_2)로 전달하게 된다. 출력 버퍼부(214_2)는 검출부(213)에서 생성된 판단 신호(BUMP_OS)를 제1 및 제2 메탈부(230A,230B)로 전송한다. 제1 및 제2 메탈부(230A,230B)로 전송된 판단 신호(BUMP_OS)는 범프부(240)로 전달되고, 범프부(240)와 연결된 인터포저 라인을 통해 반도체 컨트롤러(200)의 컨트롤러 초기화 설정부(203)를 거쳐 컨트롤러 입력 버퍼부(205)로 전달된다.
반도체 컨트롤러(200)에서는 컨트롤러 입력 버퍼부(205)로 전달된 판단 신호(BUMP_OS)를 통해 범프부(240)의 오픈 여부를 판단할 수 있다.
다음으로 본 발명의 일 실시예에 따른 반도체 시스템(2000)의 동작에 대해 설명하고자 한다.
(1) 범프부(240)가 제1 및 제2 메탈부(230A,230B) 중 제2 메탈부(230B)와 오픈이 발생한 경우
라이트 커맨드에 응답하여 반도체 컨트롤러(200)의 컨트롤러 출력 버퍼부(201)로부터 전원 전압 레벨인 '하이' 레벨의 데이터 신호(DATA_SIG)가 인터포저 라인을 통해 범프부(240)로 입력된다. 범프부(240)로 입력된 데이터 신호(DATA_SIG)는 제1 및 제2 메탈부(230A,230B) 중 제1 메탈부(230A)를 통해 제1 메탈부(230A)와 연결된 입력 버퍼부(211)로 전달된다. 입력 버퍼부(211)는 전달된 데이터 신호(DATA_SIG)를 코어부(212)에 전달하며, 코어부(212)는 데이터 신호(DATA_SIG)를 저장한다. 이때, 검출부(213)는 범프부(240)와 정상적으로 연결된 제1 메탈부(230A)를 '하이' 레벨로 유지하고, 범프부(240)와 연결되지 않아 플로팅 값을 갖는 제2 메탈부(230B)는 초기화 설정부(213_1)에 의해 '로우' 레벨로 설정한다. 레벨 비교부(213_2)에서는 '하이' 레벨을 갖는 제1 메탈부(230A)와 '로우' 레벨을 갖는 제2 메탈부(230B)의 전압 레벨을 비교하여 '로우' 레벨의 판단 신호(BUMP_OS)를 생성한다. 이후, 리드 커맨드에 응답하여 검출부(213)는 판단 신호(BUMP_OS)를 선택부(214_1)로 전달하며, 선택부(214_1)는 테스트 모드 신호(TM_EN)에 응답하여 출력 버퍼부(214_2)로 전달한다. 출력 버퍼부(214_2)는 제1 및 제2 메탈부(230A,230B)로 판단 신호(BUMP_OS)를 전달한다. 여기서, 제2 메탈부(230B)는 범프부(240)와 오픈되어 있어 판단 신호(BUMP_OS)가 제1 메탈부(230A)만을 통해 범프부(240)로 전송된다. 범프부(240)는 전송된 판단 신호(BUMP_OS)를 인터포저 라인을 통해 반도체 컨트롤러(200)로 전송한다. 따라서, 반도체 컨트롤러(200)는 '로우' 레벨의 판단 신호(BUMP_OS)를 통해 반도체 칩(210)과 범프부(240)가 오픈되어 있음을 판단할 수 있다.
(2) 범프부(240)가 제1 및 제2 메탈부(230A,230B)와 완전 오픈된 경우
라이트 커맨드에 응답하여 반도체 컨트롤러(200)의 컨트롤러 출력 버퍼부(201)는 전원 전압 레벨인 '하이' 레벨의 데이터 신호를 인터포저 라인을 통해 범프부(240)로 입력한다. 하지만 범프부(240)와 제1 및 제2 메탈부(230A,230B)가 완전 오픈된 경우에는 범프부(240)로 전달된 데이터 신호(DATA_SIG)가 제1 및 제2 메탈부(230A,230B)로 인가될 수 없다. 따라서 검출부(213)의 초기화 설정부(213_1)는 제1 및 제2 메탈부(230A,230B)의 플로팅 값을 '로우' 레벨로 설정한다. 레벨 비교부(213_2)는 '로우' 레벨의 판단 신호(BUMP_OS)를 생성하게 된다.
이후, 리드 커맨드에 의해 생성된 테스트 모드 신호(TM_EN)에 응답하여 '로우' 레벨의 판단 신호(BUMP_OS)를 출력 버퍼부(214_2)로 전달한다. 출력 버퍼부(214_2)는 제1 및 제2 메탈부(230A,230B)로 판단 신호(BUMP_OS)를 전송한다. 하지만, 제1 및 제2 메탈부(230A,230B)는 범프부(240)와 완전 오픈되어 있기 때문에 판단 신호(BUMP_OS)를 범프부(240)로 전송할 수 없다. 따라서, 범프부(240)에서 인터포저 라인을 통해 반도체 컨트롤러(200)로 인터포저 라인의 초기값인 플로팅 신호가 전송된다. 컨트롤러 초기화 설정부(203)는 플로팅 값을 '로우' 레벨로 설정한다. 최종적으로 반도체 컨트롤러(200)는 '로우' 레벨의 판단 신호(BUMP_OS)를 통해서 범프부(240)가 제1 및 제2 메탈부(230A,230B)와 오픈되어 있음을 판단할 수 있다.
본 발명의 일 실시예에 따른 반도체 시스템(2000)은 적어도 두 개 이상의 메탈부와 범프부(240)의 연결 여부를 테스트하여 범프부와 반도체 칩 간의 연결을 검출함으로써 반도체 시스템의 신뢰성을 향상시킬 수 있다. 또한, 테스트 모드가 아닌 노멀 동작 시에 범프부(240)와 접촉된 적어도 두 개 이상의 메탈부가 각각 입력 버퍼부 및 출력 버퍼부와 연결되기 때문에 범프부(240)가 오픈된 경우에도 반도체 칩(210)이 정상적으로 동작할 수 있다.
뿐만 아니라, 반도체 칩(210)으로부터 전송된 신호가 플로팅인 경우에 반도체 컨트롤러(200) 내에서 특정 레벨로 설정해줌으로써 범프부(240)의 오픈 여부를 검출할 수 있기 때문에 적어도 두 개 이상의 메탈부가 범프부와 완전 오픈 된 경우에도 정상적으로 테스트를 수행할 수 있다.
도3은 도2의 검출부의 상세 회로도이다.
도3을 참조하면, 전술하였듯이 검출부(313)는 초기화 설정부(313_1) 및 레벨 비교부(313_2)를 포함한다. 또한, 검출부(313)는 레벨 비교부(313_2)에서 출력한 판단 신호(BUMP_OS)를 래치하는 래치부(313_3)를 포함할 수 있다.
초기화 설정부(313_1)는 제1 및 제2 메탈부(330A,330B)와 접지 전압(VSS)이 각각 연결되어 소스-드레인 경로를 가지는 제1 및 제2 NMOS 트랜지스터(MN1,MN2)로 구성된다. 제1 NMOS 트랜지스터(MN1)의 소스-드레인 영역은 제1 메탈부(330A)의 제1 노드(N1)와 접지 전압(VSS)과 연결되고, 게이트 영역은 테스트 제어 신호(OS_ENABLE)와 연결된다. 제2 NMOS 트랜지스터(MN2)의 소스-드레인 영역은 제2 메탈부(330B)의 제2 노드(N2)와 접지 전압(VSS)과 연결되고, 게이트 영역은 테스트 제어 신호(OS_ENABLE)와 연결된다. 테스트 제어 신호(OS_ENABLE)는 전원 전압(VDD) 레벨의 신호이다. 참고로, 초기화 설정부(313_1)의 NMOS 트랜지스터는 구비되는 메탈부에 따라 추가로 더 구성될 수 있다. 제1 및 제2 메탈부(330A,330B)가 범프부(340)와 오픈된 경우에 정상적인 값이 아닌 플로팅 값을 가지게 되는데 초기화 설정부(313_1)는 플로팅 값을 초기화 레벨인 '로우' 레벨로 설정한다. 참고로, 제1 및 제2 NMOS 트랜지스터(MN1,MN2)는 제1 노드(N1) 또는 제2 노드(N2)가 플로팅 값일 경우에만 '로우' 레벨로 설정하며, 전원 전압 레벨인 '하이' 레벨의 신호가 인가되면 인가된 신호가 전송될 정도의 아주 약한 구동력을 갖는 트랜지스터이다. 범프부(340)의 오픈 여부를 테스트할 경우 반도체 컨트롤러로부터 전원 전압 레벨인 '하이' 레벨을 인가함으로써 전원 전압 레벨로 드라이빙(driving)한다. 따라서, 범프부(340)가 제1 및 제2 메탈부(330A,330B)와 오픈이 발생한 경우에는 '하이' 레벨이 아닌 플로팅 값을 가지게 될 것이며, 초기화 설정부(313_1)에서 플로팅 값을 '로우' 레벨로 설정한다.
레벨 비교부(313_2)는 제1 및 제2 노드(N1,N2)의 전압 레벨을 비교한다. 여기서 레벨 비교부(313_2)는 제1 및 제2 노드(N1,N2)의 신호가 '하이' 레벨인 경우에만 판단 신호(BUMP_OS)를 '하이' 레벨로 출력하기 위한 로직 회로이다. 즉, 레벨 비교부(313_2)는 제1 및 제2 노드(N1,N2) 중 하나라도 '로우' 레벨인 경우에는 '로우' 레벨의 판단 신호(BUMP_OS)를 래치부(313_3)로 출력한다.
따라서 '하이' 레벨의 판단 신호(BUMP_OS)는 범프부(340)와 제1 및 제2 메탈부(330A,330B)의 연결이 정상임을 의미하고, '로우' 레벨의 판단 신호(BUMP_OS)는 범프부(340)와 제1 및 제2 메탈부(330A,330B)의 연결이 불량임을 의미한다.
본 발명의 일실시예에 따른 반도체 시스템은 반도체 컨트롤러와 반도체 칩 간에 연계하여 범프부와 적어도 두 개 이상의 메탈부의 연결 여부를 테스트함으로써 반도체 시스템의 신뢰성을 높일 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
200:반도체 컨트롤러 201:컨트롤러 출력 버퍼부
203:컨트롤러 초기화 설정부 205:컨트롤러 입력 버퍼부
210:반도체 칩 211:입력 버퍼부
212:코어부 213:검출부
213_1:초기화 설정부 213_2:레벨 비교부
214:신호 출력부 214_1:선택부
214_2:출력 버퍼부

Claims (24)

  1. 반도체 칩;
    상기 반도체 칩을 관통하여 형성되는 관통 전극;
    상기 관통 전극의 상부에 형성되는 적어도 두 개 이상의 메탈부;
    상기 메탈부의 상부에 공통으로 접속되어 형성되며, 외부에서 입력된 데이터 신호를 전달받아 상기 메탈부로 인가하기 위한 범프부;
    상기 메탈부의 전압 레벨을 서로 비교하며 상기 범프부와 상기 메탈부의 연결 여부를 각각 검출하여 판단 신호로서 생성하는 검출부;및
    상기 판단 신호를 외부로 출력하기 위한 신호 출력부
    를 포함하는 반도체 장치.
  2. 제1항에 있어서,
    상기 메탈부는,
    각각 분리되어 있으며, 서로 연결되어 있지 않은 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서,
    상기 검출부는,
    내부에서 생성되는 제어 신호에 응답하여 상기 메탈부의 전압 레벨이 플로팅인 경우에 상기 메탈부의 전압 레벨을 초기화 레벨로 설정하는 초기화 설정부;및
    상기 메탈부의 전압 레벨을 서로 비교하여 상기 판단 신호를 출력하는 레벨 비교부
    를 포함하는 반도체 장치.
  4. 제3항에 있어서,
    상기 초기화 설정부는,
    상기 메탈부에 각각 전기적으로 연결되어 상기 메탈부의 전압 레벨이 플로팅인 경우에 상기 메탈부의 전압 레벨을 상기 초기화 레벨로 구동하며, 상기 메탈부의 전압 레벨이 플로팅이 아닌 경우에 상기 메탈부의 전압 레벨을 상기 초기화 레벨로 구동하지 못하는 구동력을 갖는 복수의 트랜지스터
    를 구비하는 반도체 장치.
  5. 제1항에 있어서,
    상기 신호 출력부는,
    리드 커맨드에 의해 생성된 테스트 모드 신호에 응답하여 상기 판단 신호를 선택적으로 출력하는 선택부; 및
    상기 메탈부와 연결되며, 상기 선택부에서 출력되는 신호를 상기 메탈부로 전송하는 출력 버퍼부
    를 포함하는 반도체 장치.
  6. 제1항에 있어서,
    상기 메탈부와 연결되며, 라이트 커맨드에 응답하여 상기 데이터 신호를 입력받기 위한 입력 버퍼부; 및
    상기 입력 버퍼부를 통해 입력된 상기 데이터 신호를 저장하기 위한 코어부
    를 더 포함하는 반도체 장치.
  7. 반도체 칩;
    커맨드 신호 및 데이터 신호를 상기 반도체 칩으로 전송하여 테스트 동작을 제어하고, 상기 반도체 칩으로부터 전송되는 판단 신호에 응답하여 테스트 결과를 판단하기 위한 반도체 컨트롤러를 포함하며,
    상기 반도체 칩은,
    상기 반도체 칩을 관통하여 형성되는 관통 전극;
    상기 관통 전극의 상부에 형성되는 적어도 두 개 이상의 메탈부;
    상기 메탈부의 상부에 공통으로 접속되어 형성되며, 상기 커맨드 신호에 응답하여 상기 데이터 신호를 상기 메탈부로 인가하기 위한 범프부;
    상기 메탈부의 전압 레벨을 서로 비교하며 상기 범프부와 상기 메탈부의 연결 여부를 각각 검출하여 상기 판단 신호로서 생성하는 검출부; 및
    상기 커맨드 신호 중 리드 커맨드에 응답하여 상기 판단 신호를 출력하는 신호 출력부
    를 포함하는 반도체 시스템.
  8. 제7항에 있어서,
    상기 메탈부는,
    각각 분리되어 있으며, 서로 연결되어 있지 않은 것을 특징으로 하는 반도체 시스템.
  9. 제7항에 있어서,
    상기 검출부는,
    내부에서 생성되는 테스트 제어 신호에 응답하여 상기 메탈부의 전압 레벨이 플로팅인 경우에 상기 메탈부의 전압 레벨을 초기화 레벨로 설정하는 초기화 설정부;및
    상기 메탈부의 전압 레벨을 서로 비교하여 상기 판단 신호를 출력하는 레벨 비교부
    를 포함하는 반도체 시스템.
  10. 제9항에 있어서,
    상기 초기화 설정부는,
    상기 메탈부에 각각 전기적으로 연결되어 상기 메탈부의 전압 레벨이 플로팅인 경우에 상기 메탈부의 전압 레벨을 상기 초기화 레벨로 구동하며, 상기 메탈부의 전압 레벨이 플로팅이 아닌 경우에 상기 메탈부의 전압 레벨을 상기 초기화 레벨로 구동하지 못하는 구동력을 갖는 복수의 트랜지스터
    를 구비하는 반도체 시스템.
  11. 제7항에 있어서,
    상기 신호 출력부는,
    상기 리드 커맨드에 의해 생성된 테스트 모드 신호에 응답하여 상기 판단 신호를 선택적으로 출력하는 선택부;및
    상기 메탈부와 연결되며, 상기 선택부에서 출력되는 신호를 상기 메탈부로 전송하는 출력 버퍼부
    를 포함하는 반도체 시스템.
  12. 제7항에 있어서,
    상기 반도체 칩은,
    상기 메탈부와 연결되며, 상기 커맨드 신호 중 라이트 커맨드에 응답하여 상기 데이터 신호를 입력받기 위한 입력 버퍼부; 및
    상기 입력 버퍼부를 통해 입력된 상기 데이터 신호를 저장하기 위한 코어부
    를 포함하는 반도체 시스템.
  13. 제7항에 있어서,
    상기 반도체 컨트롤러와 상기 반도체 칩 사이를 연결시키는 인터포저 라인을 더 포함하는 반도체 시스템.
  14. 제13항에 있어서,
    상기 반도체 컨트롤러는,
    내부에서 생성된 상기 라이트 커맨드에 응답하여 상기 인터포저 라인을 통해서 상기 범프부로 상기 데이터 신호를 전송하기 위한 컨트롤러 출력 버퍼부;
    내부에서 생성된 상기 리드 커맨드에 응답하여 상기 범프부로부터 전달된 상기 판단 신호를 상기 인터포저 라인을 통해서 전달받는 컨트롤러 입력 버퍼부;및
    상기 인터포저 라인이 플로팅인 경우 상기 인터포저 라인을 초기화 레벨로 설정하는 컨트롤러 초기화 설정부
    를 포함하는 반도체 시스템.
  15. 제14항에 있어서,
    상기 컨트롤러 초기화 설정부는,
    상기 인터포저 라인에 전기적으로 연결되어 상기 인터포저 라인의 전압 레벨이 플로팅인 경우에 상기 인터포저 라인의 전압 레벨을 상기 초기화 레벨로 구동하며, 상기 인터포저 라인의 전압 레벨이 플로팅이 아닌 경우에 상기 인터포저 라인의 전압 레벨을 상기 초기화 레벨로 구동하지 못하는 구동력을 갖는 트랜지스터
    를 구비하는 반도체 시스템.
  16. 반도체 칩과, 데이터 신호를 상기 반도체 칩으로 전송하여 상기 반도체 칩을 제어하기 위한 반도체 컨트롤러를 포함하며, 상기 반도체 칩은 상기 반도체 칩을 관통하여 형성되는 관통 전극과, 상기 관통 전극의 상부에 형성되는 적어도 두 개 이상의 메탈부와, 상기 메탈부의 상부에 공통으로 접속되어 형성되는 범프부를 포함하는 반도체 시스템의 구동 방법에 있어서,
    상기 반도체 컨트롤러로부터 상기 데이터 신호를 상기 범프부로 입력하는 단계;
    상기 메탈부의 전압 레벨을 비교하여 상기 메탈부와 상기 범프부의 연결 여부를 판단 신호로 생성하는 단계;및
    상기 판단 신호를 상기 반도체 컨트롤러로 출력하는 단계를 포함하는 반도체 시스템의 구동 방법.
  17. 제16항에 있어서,
    상기 메탈부는,
    각각 분리되어 있으며, 서로 연결되어 있지 않은 것을 특징으로 하는 반도체 시스템의 구동 방법.
  18. 제16항에 있어서,
    상기 판단 신호를 생성하는 단계는,
    상기 메탈부의 전압 레벨이 플로팅인 경우에 상기 메탈부의 레벨을 초기화 레벨로 설정하는 단계
    를 포함하는 반도체 시스템의 구동 방법.
  19. 제16항에 있어서,
    상기 판단 신호를 상기 반도체 컨트롤러로 출력하는 단계는,
    상기 범프부와 상기 반도체 컨트롤러 사이를 연결하는 인터포저 라인이 플로팅인 경우 상기 인터포저 라인을 상기 초기화 레벨로 설정하는 단계
    를 포함하는 반도체 시스템의 구동 방법.
  20. 반도체 칩과, 라이트 커맨드와 리드 커맨드 및 데이터 신호를 상기 반도체 칩으로 전송하여 테스트 동작을 제어하기 위한 반도체 컨트롤러를 포함하며, 상기 반도체 칩은 상기 반도체 칩을 관통하여 형성되는 관통 전극과, 상기 관통 전극의 상부에 형성되는 적어도 두 개 이상의 메탈부와, 상기 메탈부의 상부에 공통으로 접속되어 형성되는 범프부를 포함하는 반도체 시스템의 구동 방법에 있어서,
    상기 라이트 커맨드에 응답하여 상기 데이터 신호를 상기 반도체 컨트롤러로부터 상기 범프부로 입력하는 단계;
    상기 범프부로 입력된 상기 데이터 신호를 상기 메탈부를 통해 상기 코어부로 전달하는 단계;
    상기 메탈부의 전압 레벨을 비교하여 상기 메탈부와 상기 범프부의 연결 여부를 판단 신호로 생성하는 단계;및
    상기 리드 커맨드에 응답하여 상기 판단 신호를 상기 반도체 컨트롤러로 출력하는 단계를 포함하는 반도체 시스템의 구동 방법.
  21. 제20항에 있어서,
    상기 메탈부는,
    각각 분리되어 있으며, 서로 연결되어 있지 않은 것을 특징으로 하는 반도체 시스템의 구동 방법.
  22. 제20항에 있어서,
    상기 판단 신호를 생성하는 단계는,
    상기 메탈부의 전압 레벨이 플로팅인 경우에 상기 메탈부의 레벨을 초기화 레벨로 설정하는 단계
    를 포함하는 반도체 시스템의 구동 방법.
  23. 제20항에 있어서,
    상기 판단 신호를 상기 반도체 컨트롤러로 출력하는 단계는,
    상기 리드 커맨드에 의해 생성된 테스트 모드 신호에 응답하여 상기 판단 신호를 선택적으로 출력하는 단계; 및
    상기 선택적으로 출력된 신호를 상기 메탈부로 전송하는 단계
    를 포함하는 반도체 시스템의 구동 방법.
  24. 제20항에 있어서,
    상기 판단 신호를 상기 반도체 컨트롤러로 출력하는 단계는,
    상기 범프부와 상기 반도체 컨트롤러 사이를 연결하는 인터포저 라인이 플로팅인 경우 상기 인터포저 라인을 상기 초기화 레벨로 설정하는 단계
    를 포함하는 반도체 시스템의 구동 방법.
KR1020140005545A 2014-01-16 2014-01-16 반도체 장치 및 이를 포함하는 반도체 시스템 KR20150085643A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140005545A KR20150085643A (ko) 2014-01-16 2014-01-16 반도체 장치 및 이를 포함하는 반도체 시스템
US14/328,357 US9140743B2 (en) 2014-01-16 2014-07-10 Semiconductor system that tests the connectivity between a metal and a bump that are formed in the upper portion of a penetrating electrode
CN201410717739.4A CN104795108B (zh) 2014-01-16 2014-12-01 半导体器件和包括半导体器件的半导体系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140005545A KR20150085643A (ko) 2014-01-16 2014-01-16 반도체 장치 및 이를 포함하는 반도체 시스템

Publications (1)

Publication Number Publication Date
KR20150085643A true KR20150085643A (ko) 2015-07-24

Family

ID=53521183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140005545A KR20150085643A (ko) 2014-01-16 2014-01-16 반도체 장치 및 이를 포함하는 반도체 시스템

Country Status (3)

Country Link
US (1) US9140743B2 (ko)
KR (1) KR20150085643A (ko)
CN (1) CN104795108B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102143490B1 (ko) * 2014-01-20 2020-08-12 에스케이하이닉스 주식회사 패드 및 범프를 포함하는 반도체 장치
KR20200127534A (ko) * 2019-05-02 2020-11-11 에스케이하이닉스 주식회사 반도체칩
KR20210006815A (ko) * 2019-07-09 2021-01-19 에스케이하이닉스 주식회사 테스트회로를 포함하는 반도체장치
KR20210081753A (ko) * 2019-12-24 2021-07-02 에스케이하이닉스 주식회사 반도체 장치 및 이의 테스트 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100833589B1 (ko) * 2006-03-29 2008-05-30 주식회사 하이닉스반도체 스택 패키지
US8987878B2 (en) * 2010-10-29 2015-03-24 Alpha And Omega Semiconductor Incorporated Substrateless power device packages
KR20120040365A (ko) 2010-10-19 2012-04-27 에스케이하이닉스 주식회사 플립 칩 패키지 및 그 형성방법
US8922230B2 (en) * 2011-05-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. 3D IC testing apparatus
KR20130072854A (ko) 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 반도체 메모리 시스템
JP5980556B2 (ja) * 2012-04-27 2016-08-31 ルネサスエレクトロニクス株式会社 半導体装置
KR102144874B1 (ko) * 2013-10-24 2020-08-14 에스케이하이닉스 주식회사 관통 비아를 포함하는 반도체 장치

Also Published As

Publication number Publication date
US20150198653A1 (en) 2015-07-16
CN104795108A (zh) 2015-07-22
CN104795108B (zh) 2019-05-03
US9140743B2 (en) 2015-09-22

Similar Documents

Publication Publication Date Title
US9208898B2 (en) Semiconductor device and operating method of semiconductor device
KR102146470B1 (ko) 실리콘 관통 비아를 갖는 반도체 장치
US9607925B2 (en) Semiconductor device for verifying operation of through silicon vias
US20120274348A1 (en) Test circuit and method of semiconductor integrated circuit
US9459318B2 (en) Semiconductor chip, stack chip including the same, and testing method thereof
KR20150085643A (ko) 반도체 장치 및 이를 포함하는 반도체 시스템
US20170084312A1 (en) Semiconductor Chips and Semiconductor Packages Including the Same
US20150123698A1 (en) Test circuit and method of semiconductor integrated circuit
US20130153899A1 (en) Semiconductor device having plural semiconductor chips
US9576936B2 (en) Semiconductor system having semiconductor apparatus and method of determining delay amount using the semiconductor apparatus
US9536807B2 (en) Stack package and semiconductor integrated circuit device including a variable voltage
US9013220B2 (en) Semiconductor apparatus and semiconductor system
US20140062523A1 (en) Semiconductor apparatus and test method thereof
KR101240256B1 (ko) 반도체 집적회로
US11422181B2 (en) Semiconductor devices including through electrodes
US9041423B2 (en) Semiconductor apparatus and testing method thereof
US11156657B2 (en) Stacked semiconductor device and test method thereof
US9379701B2 (en) Semiconductor device having through chip via
KR20210081753A (ko) 반도체 장치 및 이의 테스트 방법
CN113488452B (zh) 三维存储器及其检测方法
KR100799109B1 (ko) 반도체 소자
KR101747191B1 (ko) 반도체 장치
KR20120054232A (ko) 반도체 메모리 장치
JP2005057192A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application