TWI628982B - 配線基板及其製造方法 - Google Patents

配線基板及其製造方法 Download PDF

Info

Publication number
TWI628982B
TWI628982B TW103137151A TW103137151A TWI628982B TW I628982 B TWI628982 B TW I628982B TW 103137151 A TW103137151 A TW 103137151A TW 103137151 A TW103137151 A TW 103137151A TW I628982 B TWI628982 B TW I628982B
Authority
TW
Taiwan
Prior art keywords
semiconductor element
conductor post
solder resist
region
connection pad
Prior art date
Application number
TW103137151A
Other languages
English (en)
Other versions
TW201531177A (zh
Inventor
横山満三
Original Assignee
京瓷股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京瓷股份有限公司 filed Critical 京瓷股份有限公司
Publication of TW201531177A publication Critical patent/TW201531177A/zh
Application granted granted Critical
Publication of TWI628982B publication Critical patent/TWI628982B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本發明之配線基板50，其係具備：絕緣基板1，其係於上面具有搭載半導體元件S之搭載部1A；形成於搭載部1A之半導體元件連接墊10；形成於半導體元件連接墊10上之導體柱11；以及被覆於前述絕緣基板上之阻焊劑層6；前述阻焊劑層6具有：第1區域6A，其具有埋設前述半導體元件連接墊10及前述導體柱11之下端部且具有使前述導體柱11之上端部突出的厚度；及第2區域6B，其係以比前述第1區域之厚度6A更厚的厚度包圍前述第1區域6A。

Description

配線基板及其製造方法
本發明係關於配線基板及其製造方法，更詳而言之，係有關例如適於藉覆晶連接搭載半導體元件之配線基板及其製造方法。
自以往，就半導體積體電路元件等之半導體元件而言，已知有所謂之區域陣列型之半導體元件。該區域陣列型之半導體元件係於其下面之大致全面使多數之電極端子呈格子狀之並排配設者。
使區域陣列型之半導體元件搭載於配線基板之方法，係採用覆晶連接。使用於覆晶連接之配線基板係於其上面具有多數個半導體元件連接墊。該半導體元件連接墊係連接於半導體元件之電極端子的端子，且對應於半導體元件之電極端子的並排配設。覆晶連接係使配線基板上面之半導體元件連接墊與半導體元件下面之電極端子互相對向，將此等連接墊與電極端子藉焊接而電性及機械性連接。進一步，在搭載於配線基板之半導體元件與配線基板之間，係填充被稱為底部填充劑(under fill)之封裝樹 脂而封裝半導體元件。
近年來，亦採用於配線基板之半導體元件連接墊之上面設有圓柱狀之導體柱，使此導體柱與半導體元件之電極端子連接之方法(日本特開2012-54295號公報)。此處，有關具備如此之導體柱之以往配線基板，以第5圖為基礎進行說明。如於第5圖所示般，以往之配線基板100係具有於絕緣基板101上面搭載半導體元件S之搭載部101A。於搭載部101A係配設有複數個半導體元件連接墊110、及具有突起部112a之導體柱112。
絕緣基板101係於核芯(core)用之絕緣板102的上下面層積層疊(buildup)用之複數個絕緣樹脂層103。從絕緣板102之上面至下面形成複數個貫通孔107。於絕緣板102之上下面及貫通孔107之內壁被覆形成有核芯用之配線導體104。於各絕緣樹脂層103形成有複數個通孔109。於各絕緣樹脂層103之表面及通孔(viahole)109內被覆形成有層疊用之配線導體105。配線導體105之一部在絕緣基板101之上面形成有半導體元件連接墊110。配線導體105之另一部分在絕緣基板101之下面形成有外部連接墊111。半導體元件連接墊110上形成有導體柱112。導體柱112於圓柱狀之基部的上端具有小徑之突起部112a。進一步，於絕緣基板101之上下面被覆有阻焊劑層106。上面側之阻焊劑層106中埋設半導體元件連接墊110及導體柱112之基部，並且以使突起部112a突出5至20μm之方式被覆。下面側之阻焊劑層106係以具有使外部 連接墊111露出之開口部106a的方式被覆。
繼而，如第6A圖所示般，使半導體元件S之電極端子T與導體柱112之上端上面互相對向而連接。其後，如第6B圖所示般，於半導體元件S與上面側之阻焊劑層106之間填充底部填充劑F，藉此將半導體元件S封裝於配線基板100上。
依據第7圖而說明如此之以往的配線基板100中之導體柱112的形成方法。
首先，如第7A圖所示般，於形成有半導體元件連接墊110之最上層之絕緣樹脂層103的上面被覆阻焊劑層106。阻焊劑層106係被覆半導體元件連接墊110之外周部，並且具有使半導體元件連接墊110之上面中央部露出之開口部106a。
其次，如第7B圖所示，在露出於阻焊劑層106之表面及開口部106a內之半導體元件連接墊110的上面被覆基底金屬層121。
繼而，如第7C圖所示，於基底金屬層121上形成鍍敷掩罩122。鍍敷掩罩122係於阻焊劑層106之開口部106a上具有比開口部106a之直徑還小之直徑的開口部122a。
其次，如第7D圖所示，於被覆有基底金屬層121之阻焊劑層106的開口部106a內填充鍍敷金屬，形成鍍敷金屬層123，並且從阻焊劑層106之上面於鍍敷掩罩122之開口部122a內被覆以5至20μm之高度突出的鍍 敷金屬層123。
其次，如第7E圖所示，剝離除去鍍敷掩罩122。最後，如第7F圖所示，蝕刻除去阻焊劑層106上之基底金屬層121。
藉此，形成導體柱112，該導體柱112係具有以阻焊劑層106被覆之基部、以及於基部上面之中央部從阻焊劑層106之上面突出於5至20μm上方之小直徑的突起部112a。
若依此配線基板100，從阻焊劑層106突出之小徑的突起部112a之高度係5至20μm。於此突起部112a上連接半導體元件S之電極端子T時，於半導體元件S與上面側之阻焊劑層106之間，很難形成例如35μm以上之大的間隙。其結果，很難於半導體元件S與阻焊劑層106之間填充底部填充劑F。又，為提升底部填充劑F之填充性，若使底部填充劑F之填充時之黏度為低者，或使填充壓力為高者時，有底部填充劑F於半導體元件S之周圍的阻焊劑層106上易過剰地滲出之問題存在。
在以往之配線基板100之製造方法中，為使突起部112a之高度為例如35μm以上時，必須使鍍敷掩罩122之厚度達到那麼厚。但，使鍍敷掩罩122之厚度增厚時，於阻焊劑層106之開口部106a內被覆鍍敷金屬層123之期間，通過鍍敷掩罩122之開口部122a而進入開口部106a內之鍍敷液的迴流變差，而無法使導體柱112良好地形成。
本發明之課題係在於提供一種容易使底部填充劑填充於導體元件與阻焊劑層之間，同時於半導體元件之周圍的阻焊劑層上底部填充劑不會過剰地滲出支配線基板及其製造方法。
本發明之配線基板係具備：絕緣基板，其係於上面具有搭載半導體元件之搭載部；形成於搭載部之半導體元件連接墊；形成於該半導體元件連接墊上面之導體柱；以及披覆於前述絕緣基板上之阻焊劑層；前述阻焊劑層具有：第1區域6A，其具有埋設前述半導體元件連接墊及前述導體柱之下端部，且具有使前述導體柱之上端部突出的厚度；及第2區域，其係以比第1區域之厚度更厚的厚度包圍前述第1區域。
本發明之配線基板之製造方法，其係包含如下之步驟：第1步驟，係於上面具有搭載半導體元件之搭載部的絕緣基板，於前述搭載部上形成由鍍敷金屬所成之半導體元件連接墊；第2步驟，係於前述半導體元件連接墊之上面形成由鍍敷金屬所成之導體柱；第3步驟，係於前述絕緣基板之上面，披覆著被覆前述半導體元件連接墊及前述導體柱之阻焊劑用感光性樹脂層；第4步驟，係前述搭載部及其附近之前述感光性樹脂層殘留未曝光部，以使殘部之前述感光性樹脂層被感光之方式選擇性進行曝光；第5步驟，係從上面側朝下面側進行顯像至中途而除去部分之前述未曝光部，至成為埋設前述半導體元件連接 墊及前述導體柱之下端部且使前述導體柱之上端部突出之厚度；以及第6步驟，係使被顯像之前述感光性樹脂層硬化而成為阻焊劑層。
若依本發明之配線基板，絕緣基板上面之阻焊劑層係具有：第1區域，係使導體柱之上端部從例如阻焊劑層之上面突出成35μm以上之高度的厚度、及第2區域，其係以比第1區域更厚之厚度包圍第1區域。藉此，於導體柱上連接半導體元件之電極端子時，於半導體元件與阻焊劑層之間確實地形成35μm以上之間隙。因此，成為容易於半導體元件與阻焊劑層之間填充底部填充劑。即使使底部填充劑之填充時之黏度為低者，或使填充壓力為高者時，可藉第2區域之內周有效地防止底部填充劑會過剩地滲出於半導體積體電路元件之周圍之阻焊劑層上。
若依本發明之配線基板之製造方法，於絕緣基板上之半導體元件連接墊上形成導體柱之後，於絕緣基板上披覆著被覆半導體元件連接墊及導體柱之阻焊劑用感光性樹脂層。其次，搭載部及其附近之感光性樹脂層殘留成為未曝光部，以使殘部被感光之方式進行曝光。其次，從上面側朝下面側進行顯像至中途而除去部分之前述未曝光部，至成為埋設前述半導體元件連接墊及前述導體柱之下端部且使前述導體柱之上端部突出之厚度。最後，使被顯像之感光性樹脂層硬化而得到阻焊劑層。藉此，可形成阻焊劑層，其係具有：使導體柱之上端部從例如前述阻焊劑層之上面突出呈35μm以上之高度的厚度之第1區 域、及以比第1區域更厚之厚度包圍第1區域之第2區域。因此，容易於半導體元件與阻焊劑層之間填充底部填充劑。進一步，可提供一種即使使底部填充劑之填充時之黏度為低者，或使填充壓力為高者時，亦可有效地防止底部填充劑滲出於半導體積體電路元件之周圍之阻焊劑層上的配線基板。
1‧‧‧絕緣基板
1A‧‧‧搭載部
2‧‧‧絕緣板
3‧‧‧絕緣樹脂層
4‧‧‧配線導體
5‧‧‧配線導體
6‧‧‧阻焊劑層
6A‧‧‧第1區域
6B‧‧‧第2區域
6b‧‧‧開口部
7‧‧‧貫通孔
8‧‧‧埋入樹脂
9‧‧‧通孔
10、110‧‧‧半導體元件連接墊
11、112‧‧‧導體柱
12‧‧‧外部連接墊
21、121‧‧‧基底金屬層
22‧‧‧第1鍍敷掩罩
22a‧‧‧第1開口部
23‧‧‧第1鍍敷金屬層
24‧‧‧第2鍍敷金屬層
24a‧‧‧第2開口部
25‧‧‧第2鍍敷金屬層
26‧‧‧感光性樹脂層
26A‧‧‧未曝光部
27‧‧‧曝光掩罩
50、100‧‧‧配線基板
106a、122a‧‧‧開口部
112a‧‧‧突起部
122‧‧‧鍍敷掩罩
123‧‧‧鍍敷金屬層
S‧‧‧半導體元件
T‧‧‧電極端子
第1圖係表示本發明之一實施形態的配線基板之概略剖面圖。
第2A圖及第2B圖係用以說明於第1圖所示之配線基板封裝半導體元件之步驟的概略剖面圖。
第3A圖至第3E圖係用以說明本發明之一實施形態的配線基板之製造方法之重要部位剖面圖。
第4A圖至第4F圖係用以說明本發明之一實施形態的配線基板之製造方法之重要部位剖面圖。
第5圖係表示以往之配線基板的概略剖面圖。
第6A圖及第6B圖係用以說明於第5圖所表示之配線基板封裝半導體元件之步驟之概略剖面圖。
第7A圖至第7F圖係用以說明以往之配線基板的製造方法之重要部剖面圖。
以下，參照添附之圖面來詳細說明本發明之配線基板及其製造方法。第1圖所示之配線基板50係本 發明之一實施形態的配線基板。配線基板50係藉覆晶連接而搭載區域陣列型(area array type)之半導體元件S。
如第1圖所示，配線基板50係於絕緣基板1之上面具有搭載半導體元件S之搭載部1A。於搭載部1A係形成多數個半導體元件連接墊10。於半導體元件連接墊10之上面中央部形成圓柱狀之導體柱11。該導體柱11係對應於半導體元件S之電極端子T之排列而配列。絕緣基板1之下面係用以連接於外部之電性電路基板之外部連接面。於絕緣基板1之上下面係被覆阻焊劑層6。
絕緣基板1係於核芯用之絕緣板2之上下面層積複數個層疊用絕緣樹脂層3而成。絕緣板2係厚度為200至800μm左右。絕緣板2係使例如玻璃繊維束呈縦横地交錯而編織之玻璃布含浸雙馬來醯亞胺三蓁樹脂或環氧樹脂等之熱硬化性樹脂後之電性絕緣材料所構成。從絕緣板2之上面至下面係形成複數之貫通孔7。貫通孔7係直徑為50至200μm左右。貫通孔7係於絕緣板2藉由鑽孔機加工或雷射加工來形成。絕緣板2之上下面及貫通孔7之內壁係被覆形成核芯用之配線導體4。絕緣板2上下面之配線導體4係由銅箔等之金屬箔及其上面之銅鍍敷等之鍍敷金屬所構成。貫通孔7內之配線導體4係由銅鍍敷等之鍍敷金屬所構成。配線導體4之厚度係10至30μm左右。配線導體4係藉周知之減去法(substractive)來形成。被覆有配線導體4之貫通孔7之內部填充埋入樹脂8。埋入樹脂8係由例如環氧樹脂等之熱硬化性樹脂所構成。
層疊用之絕緣樹脂層3係厚度為20至50μm左右，由例如環氧樹脂等之熱硬化性樹脂所構成。絕緣樹脂層3係分別形成有複數之通孔9。通孔9的直徑為35至100μm左右。通孔9係藉雷射加工來形成。絕緣樹脂層3之表面及通孔9內係被覆形成有層疊用之配線導體5。配線導體5係由銅鍍敷等之鍍敷金屬所構成。配線導體5之厚度係10至30μm左右。配線導體5係藉周知之半加成法(semi-additive)來形成。
層疊用之配線導體5之中，被覆於配線基板50上面側之最外層之絕緣樹脂層3上的一部分係形成有圓形之半導體元件連接墊10。半導體元件連接墊10之直徑係50至200μm左右。於各半導體元件連接墊10之上面係形成有導體柱11。導體柱11係由銅鍍敷等之鍍敷金屬所構成。導體柱11係比半導體元件連接墊10之直徑更小之直徑的圓柱狀。導體柱11之直徑係30至150μm左右，高度係40至55μm左右。導體柱11之上端係連接半導體元件S之電極端子T。
另一方面，被覆於配線基板50下面側之最外層之絕緣樹脂層3上的一部分，係形成電性連接於外部電氣電路基板之配線導體之圓形的外部連接墊12。外部連接墊12之直徑係300至1000μm左右。外部連接墊12係電性連接於未圖示之外部的電路基板之配線導體。
被覆於絕緣基板1之上下面的阻焊劑層6係由具有例如丙烯酸改質環氧樹脂等之感光性的熱硬化性 樹脂所構成。上面側之阻焊劑層6係具有分別厚度相異之2個區域，亦即第1區域6A與第2區域6B。第1區域6A係含有搭載部1A及其附近，且具有埋設半導體元件連接墊10及導體柱11之下端部之同時，使導體柱11之上端部從阻焊劑層6之上面突出呈35μm以上之高度的厚度。第2區域6B係包含搭載部1A之周圍，比第1區域之厚度更厚的厚度包圍第1區域6A。
從導體柱11之阻焊劑層6之上面突出之高度係如上記般為35μm以上者，就於半導體元件S與阻焊劑層6之間容易填充底部填充劑之點為適宜。此外，導體柱11之突出高度宜為70μm以下。
第1區域6A中之最上層的配線導體5上之阻焊劑層6之厚度係5至20μm左右。第2區域6B中之最上層的配線導體5上之阻焊劑層6之厚度係25至50μm左右。另一方面，下面側之阻焊劑層6係具有使外部連接墊12之中央部露出的開口部6b。下面側之阻焊劑層6之厚度係於最下層之配線導體5上為10至50μm左右。
在配線基板50中，如第2A圖所示，於導體柱11之上端連接半導體元件S之電極端子T後，如第2B圖所示，於半導體元件S與上面側之阻焊劑層6之間填充底部填充劑F。藉此，半導體元件S可被封裝於配線基板50上。此時，上面側之阻焊劑層6係在搭載部1A及其附近，具有使圓柱狀之導體柱11之上端部從阻焊劑層6之上面以35μm以上之高度突出的厚度之第1區域6A。在 搭載部1A之周圍，具有以比第1區域6A之厚度更厚之厚度包圍第1區域6A之第2之區域6B。藉此，於導體柱11上連接半導體元件S之電極端子T時，於半導體元件S與上面側之阻焊劑層6之間形成35μm以上之間隙。因此，於半導體元件S與上面側之阻焊劑層6之間容易填充底部填充劑F。進一步，即使使底部填充劑F之填充時之黏度為低者，或使填充壓力為高者時，亦可藉第2區域6B之內周有效地防止底部填充劑F過剰地滲出於半導體元件S之周圍之阻焊劑層6上。
如前述般，第1區域6A係包含搭載部1A及其附近。搭載部1A之附近係指於半導體元件S與阻焊劑層6之間可容易地填充底部填充劑F，亦即第2區域6B之阻焊劑層6不造成阻礙而可填充底部填充劑F，且，可以底部填充劑F確實封裝半導體元件之區域。一般，搭載部1A之附近係指距搭載部1A之端部為1至3mm之區域。
在第2區域6B中，阻焊劑層6之上面之高度，較佳係比導體柱11之上端之高度低5至30μm。藉此，於半導體元件S與上面側之阻焊劑層6之間可更容易填充底部填充劑F。
其次，說明上述之配線基板50的製造方法之一實施形態。首先，如第3A圖所示般，於絕緣基板1之搭載部1A形成由配線導體5所構成之半導體元件連接墊10，並且於半導體元件連接墊10之上面中央部形成導體柱11。
形成半導體元件連接墊10及導體柱11係只要採用例如第4A圖至第4F圖所示之方法即可。亦即，首先，如第4A圖所示，於最上層之絕緣樹脂層3上之全面被覆基底金屬層21，並且於此基底金屬層21上形成第1鍍敷掩罩22。基底金屬層21係只要使用例如厚度為0.1至1μm左右之無電解銅鍍敷即可。第1鍍敷掩罩22係形成對應於半導體元件連接墊10之第1開口部22a。如此之第1鍍敷掩罩22係使例如厚度為20至50μm左右之感光性之乾膜阻劑貼黏於基底金屬層21上後，以具有第1開口部22a之方式，藉曝光及顯像來形成。
其次，如第4B圖所示，於第1之開口部22a內露出之基底金屬層21上被覆用以形成半導體元件連接墊10之第1鍍敷金屬層23。第1鍍敷金屬層23之厚度係10至30μm左右。如此之第1鍍敷金屬層23係可適宜使用電解銅鍍敷。
其次，如第4C所示，於第1鍍敷掩罩22上及第1鍍敷金屬層23上形成第2鍍敷掩罩24。於該第2鍍敷掩罩24係形成第2開口部24a，該第2開口部24a係使第1開口部22a內之第1鍍敷金屬層23之上面中央部以對應於導體柱11之大小來露出。如此之第2鍍敷掩罩24係使例如厚度為50至75μm左右之感光性之乾膜阻劑貼黏於第1鍍敷掩罩22上及第1鍍敷金屬層23上之後，以具有第2開口部24a之方式，進行曝光及顯像即可得到。
接著，如第4D圖所示，露出於第2開口部24a內之第 1鍍敷金屬層23上被覆用以形成導體柱11之第2鍍敷金屬層25。第2鍍敷金屬層25之厚度係40至55μm左右。如此之第2鍍敷金屬層25係適宜使用電解銅鍍敷。
繼而，如第4E圖所示，剝離除去第1鍍敷掩罩22及第2鍍敷掩罩24。
其次，如第4F圖所示般，蝕刻除去從第1鍍敷金屬層23露出之基底金屬層21。藉此，於絕緣基板1之上面形成由第1鍍敷金屬層23所構成之半導體元件連接墊10、及於半導體元件連接墊10之上形成由第2鍍敷金屬層25所構成之導體柱11。
藉由進行以上之步驟，可形成半導體元件連接墊10及導體柱11。
其次，如第3B圖所示，形成有半導體元件連接墊10及導體柱11之絕緣基板1上面被覆阻焊劑層6用之感光性樹脂層26。感光性樹脂層26係於絕緣基板1之上面以被覆半導體元件連接墊10及導體柱11之方式塗布感光性之樹脂糊劑後，再使之乾燥來形成。感光性樹脂層26之厚度係於最上層之配線導體5之上為25至50μm左右。感光性之樹脂糊劑係使用由例如丙烯酸改質環氧樹脂所構成之樹脂糊劑。塗布之方法係使用例如網版印刷法。
繼而，第3C圖所示，將上述配線基板50中對應於第1區域之部分進行遮光之曝光掩罩27配置於絕緣基板1之上方，從其上方照射紫外線(UV)，藉此，使搭載部1A及其附近之感光性樹脂層26殘留成為未曝光部 26A，殘部之感光性樹脂層26被感光之方式選擇性曝光。
其次，如第3D圖所示，如前述般，從阻焊劑層6之上面側朝下面側進行顯像至中途而除去部分之未曝光部26A，至成為使埋設半導體元件連接墊10及導體柱11之下端部且使導體柱11之上端部突出呈35μm以上之高度的厚度為止。此時，於上述配線基板50對應於第2區域6B之部分之感光性樹脂層26係直接以原來之厚度殘留。又，使未曝光部26A顯像至途中而部分除去係只要調整例如顯像時間等而控制顯像即可。
其次，如第3E圖所示，藉由從絕緣基板1之上面側全面照射紫外線，以使未曝光部26A感光之方式進行曝光。其後，依需要而進行加熱処理，藉此，使感光性樹脂層26完全硬化而為上面側之阻焊劑層6。最後藉常用方法，形成下面側之阻焊劑層6，完成如第1圖所示之配線基板50。又，下面側之阻焊劑層6係可在形成上面側之阻焊劑層6之前形成於絕緣基板1之下面。
如此，若依上述之配線基板50之製造方法，可形成阻焊劑層6，該阻焊劑層6係具有：第1區域6A，其係具有使導體柱11之上端部從阻焊劑層6之上面突出之厚度；第2區域6B，其係以比前述第1區域6A之厚度更厚之厚度包圍第1區域6A。因此，於半導體元件S與阻焊劑層6之間可容易地填充底部填充劑F。進一步，可提供一種配線基板50，其係即使使底部填充劑F之填充時之黏度為低者，或使填充壓力為高者時，也可有效地防 止底部填充劑F過剩地滲出於半導體元件S之周圍之阻焊劑層6上。
本發明係不受上述之實施形態限定者，在申請專利範圍記載之範圍內可做各種之變更。

Claims (8)

  1. 一種配線基板，其係具備：絕緣基板，其係於上面具有搭載半導體元件之搭載部；形成於前述搭載部之半導體元件連接墊；形成於該半導體元件連接墊上之導體柱；以及被覆於前述絕緣基板上之阻焊劑層；其中，前述阻焊劑層具有：第1區域，其係具有埋設前述半導體元件連接墊及前述導體柱之下端部，且具有使前述導體柱之上端部突出的厚度；及第2區域，其係以比前述第1區域之厚度更厚的厚度包圍前述第1區域。
  2. 如申請專利範圍第1項所述之配線基板，其中，前述第2區域之上面比導體柱之上端面更低5至30μm。
  3. 如申請專利範圍第1項所述之配線基板，其中，前述導體柱為圓柱状。
  4. 如申請專利範圍第1項所述之配線基板，其中，前述導體柱之上端面為從前述第1區域中之前述阻焊劑層的上面突出35μm以上之高度。
  5. 如申請專利範圍第1項所述之配線基板，其中，於前述導體柱上連接半導體元件，於前述第1區域中之半導體元件與阻焊劑層之間填充底部填充劑。
  6. 一種配線基板之製造方法，其係包含如下之步驟： 第1步驟，其係於上面具有搭載半導體元件之搭載部的絕緣基板，於前述搭載部上形成由鍍敷金屬所成之半導體元件連接墊；第2步驟，其係於前述半導體元件連接墊之上面形成由鍍敷金屬所成之導體柱；第3步驟，其係於前述絕緣基板之上面，披覆用以被覆前述半導體元件連接墊及前述導體柱之阻焊劑用感光性樹脂層；第4步驟，其係前述搭載部及其附近之前述感光性樹脂層殘留未曝光部，以残部之前述感光性樹脂層被感光之方式選擇性進行曝光；第5步驟，其係從上面側朝下面側進行顯像至中途而除去部分之前述未曝光部，至成為埋設前述半導體元件連接墊及前述導體柱之下端部且使前述導體柱之上端部突出之厚度；以及第6步驟，其係使被顯像之前述感光性樹脂層硬化而成為阻焊劑層。
  7. 如申請專利範圍第6項所述之配線基板之製造方法，其係在前述第2步驟中，形成圓柱状之導體柱。
  8. 如申請專利範圍第6項所述之配線基板之製造方法，其係在前述第2步驟中，導體柱距前述半導體元件連接墊之上面的高度為40μm以上。
TW103137151A 2013-10-30 2014-10-28 配線基板及其製造方法 TWI628982B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-225186 2013-10-30
JP2013225186A JP6092752B2 (ja) 2013-10-30 2013-10-30 配線基板

Publications (2)

Publication Number Publication Date
TW201531177A TW201531177A (zh) 2015-08-01
TWI628982B true TWI628982B (zh) 2018-07-01

Family

ID=52995200

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103137151A TWI628982B (zh) 2013-10-30 2014-10-28 配線基板及其製造方法

Country Status (5)

Country Link
US (1) US9326389B2 (zh)
JP (1) JP6092752B2 (zh)
KR (1) KR101878242B1 (zh)
CN (1) CN104602459A (zh)
TW (1) TWI628982B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899239B2 (en) * 2015-11-06 2018-02-20 Apple Inc. Carrier ultra thin substrate
JP6715618B2 (ja) * 2016-02-23 2020-07-01 イビデン株式会社 プリント配線板
KR102559345B1 (ko) * 2016-07-28 2023-07-25 삼성전기주식회사 인쇄회로기판
TWI643532B (zh) * 2017-05-04 2018-12-01 南亞電路板股份有限公司 電路板結構及其製造方法
TWI687142B (zh) * 2018-12-28 2020-03-01 南亞電路板股份有限公司 電路板結構及其製造方法
US11056453B2 (en) * 2019-06-18 2021-07-06 Deca Technologies Usa, Inc. Stackable fully molded semiconductor structure with vertical interconnects
KR20210131149A (ko) * 2020-04-23 2021-11-02 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09306952A (ja) * 1996-03-13 1997-11-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20030085465A1 (en) * 2001-11-07 2003-05-08 Kabushiki Kaisha Toshiba Semiconductor device, electronic card and pad rearrangement substrate
TWI255535B (en) * 2004-03-31 2006-05-21 Sanyo Electric Co Device mounting board and semiconductor apparatus using the same
TWI295312B (en) * 2002-11-25 2008-04-01 Henkel Corp B-stageable die attach adhesives
US20130187272A1 (en) * 2011-07-29 2013-07-25 Kabushiki Kaisha Toshiba Semiconductor module

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068928A (ja) * 2001-08-28 2003-03-07 Kyocera Corp 高周波用配線基板の実装構造
JP2009224616A (ja) * 2008-03-17 2009-10-01 Shinko Electric Ind Co Ltd 電子部品内蔵基板及びその製造方法、及び半導体装置
JP2012009586A (ja) * 2010-06-24 2012-01-12 Shinko Electric Ind Co Ltd 配線基板、半導体装置及び配線基板の製造方法
JP2012054295A (ja) 2010-08-31 2012-03-15 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP5415632B2 (ja) * 2011-07-25 2014-02-12 日本特殊陶業株式会社 配線基板
JP2013105908A (ja) * 2011-11-14 2013-05-30 Ngk Spark Plug Co Ltd 配線基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09306952A (ja) * 1996-03-13 1997-11-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20030085465A1 (en) * 2001-11-07 2003-05-08 Kabushiki Kaisha Toshiba Semiconductor device, electronic card and pad rearrangement substrate
TWI295312B (en) * 2002-11-25 2008-04-01 Henkel Corp B-stageable die attach adhesives
TWI255535B (en) * 2004-03-31 2006-05-21 Sanyo Electric Co Device mounting board and semiconductor apparatus using the same
US20130187272A1 (en) * 2011-07-29 2013-07-25 Kabushiki Kaisha Toshiba Semiconductor module

Also Published As

Publication number Publication date
KR101878242B1 (ko) 2018-07-13
JP2015088583A (ja) 2015-05-07
TW201531177A (zh) 2015-08-01
CN104602459A (zh) 2015-05-06
US9326389B2 (en) 2016-04-26
JP6092752B2 (ja) 2017-03-08
US20150116967A1 (en) 2015-04-30
KR20150050454A (ko) 2015-05-08

Similar Documents

Publication Publication Date Title
TWI628982B (zh) 配線基板及其製造方法
US8835773B2 (en) Wiring board and method of manufacturing the same
KR20130014379A (ko) 반도체장치, 이 반도체장치를 수직으로 적층한 반도체 모듈 구조 및 그 제조방법
JP2012054297A (ja) 配線基板およびその製造方法
US10779406B2 (en) Wiring substrate
JP5604876B2 (ja) 電子装置及びその製造方法
JP2010219121A (ja) 半導体装置及び電子装置
KR20150004749A (ko) 배선 기판 및 그 제조 방법, 반도체 패키지
TWI611523B (zh) 半導體封裝件之製法
JP2012054295A (ja) 配線基板およびその製造方法
JP6139457B2 (ja) 配線基板の製造方法
JP5571817B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
TWI627877B (zh) 配線基板及其製造方法
KR101117155B1 (ko) 임베디드 기판 제조방법
KR101278426B1 (ko) 반도체 패키지 기판의 제조방법
JP2009260165A (ja) 半導体装置
JP6235682B2 (ja) 配線基板の製造方法
KR101603931B1 (ko) 캐리어 부재를 이용한 임베디드 타입 인쇄회로기판 제조 방법
KR20190101819A (ko) 리드 프레임 및 리드 프레임의 제조방법
JP2011119655A (ja) 配線基板およびその製造方法
KR20150058954A (ko) 전자소자 패키지 및 그 제조 방법
TWI544846B (zh) 封裝載板及其製作方法
JP2022113221A (ja) プリント配線板
JP2016157719A (ja) 配線基板の製造方法
JP2016127133A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees