CN104602459A - 布线基板及其制造方法 - Google Patents

布线基板及其制造方法 Download PDF

Info

Publication number
CN104602459A
CN104602459A CN201410571887.XA CN201410571887A CN104602459A CN 104602459 A CN104602459 A CN 104602459A CN 201410571887 A CN201410571887 A CN 201410571887A CN 104602459 A CN104602459 A CN 104602459A
Authority
CN
China
Prior art keywords
semiconductor element
conductor pin
circuit board
region
solder mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410571887.XA
Other languages
English (en)
Inventor
横山满三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Circuit Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Circuit Solutions Inc filed Critical Kyocera Circuit Solutions Inc
Publication of CN104602459A publication Critical patent/CN104602459A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Abstract

本发明的布线基板(50)具备：绝缘基板(1)，其在上表面具有搭载半导体元件(S)的搭载部(1A)；半导体元件连接焊盘(10)，其形成于搭载部(1A)；导体柱(11)，其形成在半导体元件连接焊盘(10)上；以及阻焊层(6)，其粘附在所述绝缘基板上，其中，所述阻焊层(6)具有：第1区域(6A)，其具有埋设所述半导体元件连接焊盘(10)以及所述导体柱(11)的下端部并且使所述导体柱(11)的上端部突出的厚度；以及第2区域(6B)，其以比所述第1区域(6A)的厚度更厚的厚度包围所述第1区域(6A)。

Description

布线基板及其制造方法
技术领域
本发明涉及布线基板及其制造方法，更详细来说，涉及例如适于通过倒装芯片式连接来搭载半导体元件的布线基板及其制造方法。
背景技术
一直以来，作为半导体集成电路元件等半导体元件，已知所谓的区域阵列(area array)型的半导体元件。区域阵列型的半导体元件是在其下表面的大致整个面以格子状的排列的方式配设有许多电极端子而成的。
作为将区域阵列型的半导体元件搭载于布线基板的方法，正在采用倒装芯片式连接。用于倒装芯片式连接的布线基板在其上表面具有许多半导体元件连接焊盘。半导体元件连接焊盘是与半导体元件的电极端子连接的端子，以与半导体元件的电极端子的配置相对应的排列方式进行配设。在倒装芯片式连接中，使布线基板上表面的半导体元件连接焊盘与半导体元件下表面的电极端子彼此对置，通过焊料将它们电连接以及机械连接。进而，在搭载于布线基板的半导体元件与布线基板之间，填充被称作底部填料(underfill)的密封树脂来对半导体元件进行密封。
近来，也采用了如下方法(JP特开2012-54295号公报)：在布线基板的半导体元件连接焊盘的上表面设置圆柱状的导体柱，将该导体柱与半导体元件的电极端子连接。在此，基于图5对具备这样的导体柱的现有的布线基板进行说明。如图5所示，现有的布线基板100具有在绝缘基板101上表面搭载半导体元件S的搭载部101A。在搭载部101A，配设有多个半导体元件连接焊盘110、以及具有突起部112a的导体柱112。
在绝缘基板101中，在核心用的绝缘板102的上下表面层叠有积层(build-up)用的多个绝缘树脂层103。从绝缘板102的上表面一直到下表面，形成有多个通孔107。在绝缘板102的上下表面以及通孔107的内壁，粘附形成有核心用的布线导体104。在各绝缘树脂层103，形成有多个通孔109。在各绝缘树脂层103的表面以及通孔109内，粘附形成有积层用的布线导体105。布线导体105的一部分在绝缘基板101的上表面形成了半导体元件连接焊盘110。布线导体105的另一部分在绝缘基板101的下表面形成了外部连接焊盘111。在半导体元件连接焊盘110上形成了导体柱112。导体柱112在圆柱状的基部的上端具有小径的突起部112a。而且，在绝缘基板101的上下表面，粘附有阻焊层106。上表面侧的阻焊层106按照埋设半导体元件连接焊盘110以及导体柱112的基部并且使突起部112a突出5～20μm的方式进行粘附。下表面侧的阻焊层106按照具有使外部连接焊盘111露出的开口部106a的方式进行粘附。
而且，如图6A所示，使半导体元件S的电极端子T与导体柱112的上端上表面彼此对置地连接。然后，如图6B所示，通过在半导体元件S和上表面侧的阻焊层106之间填充底部填料F，从而将半导体元件S安装在布线基板100上。
基于图7对这样的现有的布线基板100中的导体柱112的形成方法进行说明。
首先，如图7A所示，在形成了半导体元件连接焊盘110的最上层的绝缘树脂层103的上表面粘附阻焊层106。阻焊层106覆盖半导体元件连接焊盘110的外周部，并且具有使半导体元件连接焊盘110的上表面中央部露出的开口部106a。
接着，如图7B所示，在阻焊层106的表面以及开口部106a内露出的半导体元件连接焊盘110的上表面粘附基底金属层121。
接着，如图7C所示，在基底金属层121上形成镀覆掩膜122。镀覆掩膜122在阻焊层106的开口部106a上，具有直径比开口部106a的直径更小的开口部122a。
接着，如图7D所示，向粘附有基底金属层121的阻焊层106的开口部106a内填充镀覆金属，形成镀覆金属层123，并且粘附从阻焊层106的上表面起以5～20μm的高度突出至镀覆掩膜122的开口部122a内的镀覆金属层123。
接着，如图7E所示，将镀覆掩膜122剥离去除。最后，如图7F所示，将阻焊层106上的基底金属层121蚀刻去除。
由此，形成如下的导体柱112：基部被阻焊层106覆盖，并且在基部的上表面的中央部具有从阻焊层106的上表面向上方突出5～20μm的小径的突起部112a。
根据该布线基板100，从阻焊层106突出的小径的突起部112a的高度为5～20μm。在该突起部112a处连接了半导体元件S的电极端子T的情况下，在半导体元件S与上表面侧的阻焊层106之间，难以形成例如35μm以上的较大的间隙。其结果，难以在半导体元件S与阻焊层106之间填充底部填料F。此外，还存在如下的问题：若为了提高底部填料F的填充性而使底部填料F的填充时的粘度较低，或者使填充压力较高，则底部填料F容易在半导体元件S的周围的阻焊层106上过度地溢出。
在现有的布线基板100的制造方法中，为了使突起部112a的高度成为例如35μm以上的高度，需要使镀覆掩膜122的厚度增厚相应的量。但是，在使镀覆掩膜122的厚度增厚的情况下，在使镀覆金属层123粘附在阻焊层106的开口部106a内时，通过镀覆掩膜122的开口部122a进入到开口部106a内的镀覆液的环流变差，不能良好地形成导体柱112。
发明内容
本发明的课题在于，提供一种易于向半导体元件与阻焊层之间填充底部填料、且在半导体元件的周围的阻焊层上不会过度地溢出底部填料的布线基板及其制造方法。
本发明的布线基板具备：绝缘基板，其在上表面具有搭载半导体元件的搭载部；半导体元件连接焊盘，其形成于所述搭载部；导体柱，其形成在该半导体元件连接焊盘的上表面；以及阻焊层，其粘附在所述绝缘基板上，所述阻焊层具有：第1区域，其具有埋设所述半导体元件连接焊盘以及所述导体柱的下端部并且使所述导体柱的上端部突出的厚度；以及第2区域，其以比所述第1区域的厚度更厚的厚度包围所述第1区域。
此外，本发明的布线基板的制造方法包含：第1工序，在上表面具有搭载半导体元件的搭载部的绝缘基板的所述搭载部形成由镀覆金属构成的半导体元件连接焊盘；第2工序，在所述半导体元件连接焊盘的上表面形成由镀覆金属构成的导体柱；第3工序，在所述绝缘基板的上表面，粘附对所述半导体元件连接焊盘以及所述导体柱进行覆盖的阻焊用的感光性树脂层；第4工序，选择性地进行曝光，使得所述搭载部及其附近的所述感光性树脂层留作未曝光部，其余部分的所述感光性树脂层被感光；第5工序，直到成为埋设所述半导体元件连接焊盘以及所述导体柱的下端部并且使所述导体柱的上端部突出的厚度为止，将所述未曝光部从上表面侧向下表面侧显影到中途而部分地去除；以及第6工序，使进行了显影的所述感光性树脂层硬化而形成阻焊层。
根据本发明的布线基板，绝缘基板上表面的阻焊层具有：第1区域，其具有使导体柱的上端部例如从阻焊层的上表面起突出35μm以上的高度的厚度；以及第2区域，其以比第1区域厚的厚度包围第1区域。由此，在导体柱上连接了半导体元件的电极端子的情况下，在半导体元件与阻焊层之间可靠地形成35μm以上的间隙。因此，在半导体元件与阻焊层之间填充底部填料变得容易。此外，即使在使底部填料的填充时的粘度较低，或者使填充压力较高的情况下，也能够通过第2区域的内周来有效地防止底部填料在半导体集成电路元件的周围的阻焊层上过度地溢出。
此外，根据本发明的布线基板的制造方法，在绝缘基板上的半导体元件连接焊盘上形成导体柱之后，在绝缘基板上粘附对半导体元件连接焊盘以及导体柱进行覆盖的阻焊用的感光性树脂层。接着进行曝光，使得搭载部及其附近的感光性树脂层留作未曝光部，其余部分被感光。接着直到成为埋设半导体元件连接焊盘以及导体柱的下端部并且使导体柱的上端部突出的厚度为止将未曝光部从上表面侧向下表面侧显影到中途而部分地去除。最后，使进行了显影的感光性树脂层硬化而得到阻焊层。由此，能够形成具有使导体柱的上端部例如从所述阻焊层的上表面起突出35μm以上的高度的厚度的第1区域、以及以比第1区域厚的厚度包围第1区域的第2区域的阻焊层。因此，在半导体元件与阻焊层之间填充底部填料变得容易。而且，能够提供一种布线基板，即使在使底部填料的填充时的粘度较低，或者使填充压力较高的情况下，也能够有效地防止底部填料在半导体集成电路元件的周围的阻焊层上过度地溢出。
附图说明
图1是表示本发明的一实施方式所涉及的布线基板的示意剖面图。
图2A以及2B是用于说明在图1所示的布线基板安装半导体元件的工序的示意剖面图。
图3A～3E是用于说明本发明的一实施方式所涉及的布线基板的制造方法的主要部分剖面图。
图4A～4F是用于说明本发明的一实施方式所涉及的布线基板的制造方法的主要部分剖面图。
图5是表示现有的布线基板的示意剖面图。
图6A以及6B是用于说明在图5所示的布线基板安装半导体元件的工序的示意剖面图。
图7A～图7F是用于说明现有的布线基板的制造方法的主要部分剖面图。
具体实施方式
以下，参照附图对本发明所涉及的布线基板及其制造方法进行详细说明。图1所示的布线基板50是本发明的一实施方式所涉及的布线基板。布线基板50通过倒装芯片式连接来搭载区域阵列型的半导体元件S。
如图1所示，布线基板50在绝缘基板1的上表面具有搭载半导体元件S的搭载部1A。在搭载部1A，形成有许多半导体元件连接焊盘10。在半导体元件连接焊盘10的上表面中央部形成有圆柱状的导体柱11。导体柱11按与半导体元件S的电极端子T的排列相应的排列方式排列。绝缘基板1的下表面是用于与外部的电路基板连接的外部连接面。在绝缘基板1的上下表面粘附有阻焊层6。
绝缘基板1是在核心用的绝缘板2的上下表面层叠多个积层用的绝缘树脂层3而形成的。绝缘板2的厚度为200～800μm左右。绝缘板2例如由使双马来酰亚胺三嗪树脂、环氧树脂等的热硬化性树脂浸渍在将玻璃纤维束纵横交叉而织成的玻璃布中而得到的电绝缘材料构成。从绝缘板2的上表面一直到下表面，形成有多个通孔7。通孔7的直径为50～200μm左右。通孔7通过对绝缘板2实施钻孔加工、激光加工而形成。在绝缘板2的上下表面以及通孔7的内壁，粘附形成了核心用的布线导体4。绝缘板2上下表面的布线导体4由铜箔等的金属箔及其上的镀铜等的镀覆金属构成。通孔7内的布线导体4由镀铜等的镀覆金属构成。布线导体4的厚度为10～30μm左右。布线导体4通过公知的减成法而形成。在粘附了布线导体4的通孔7的内部填充有嵌入树脂8。嵌入树脂8例如由环氧树脂等的热硬化性树脂构成。
对于积层用的绝缘树脂层3，其厚度为20～50μm左右，例如由环氧树脂等的热硬化性树脂构成。在绝缘树脂层3，分别形成了多个通孔9。通孔9的直径为35～100μm左右。通孔9通过激光加工而形成。在绝缘树脂层3的表面以及通孔9内，粘附形成有积层用的布线导体5。布线导体5由镀铜等的镀覆金属构成。布线导体5的厚度为10～30μm左右。布线导体5通过公知的半加成法而形成。
积层用的布线导体5中，粘附在布线基板50的上表面侧的最外层的绝缘树脂层3上的一部分形成了圆形的半导体元件连接焊盘10。半导体元件连接焊盘10的直径为50～200μm左右。在各半导体元件连接焊盘10的上表面形成了导体柱11。导体柱11由镀铜等的镀覆金属构成。导体柱11为直径比半导体元件连接焊盘10的直径小的圆柱状。导体柱11的直径为30～150μm左右，高度为40～55μm左右。在导体柱11的上端连接半导体元件S的电极端子T。
另一方面，粘附在布线基板50的下表面侧的最外层的绝缘树脂层3上的一部分形成了与外部电路基板的布线导体电连接的圆形的外部连接焊盘12。外部连接焊盘12的直径为300～1000μm左右。外部连接焊盘12与未图示的外部的电路基板的布线导体电连接。
粘附在绝缘基板1的上下表面的阻焊层6例如由丙烯酸改性环氧树脂等具有感光性的热硬化性树脂构成。上表面侧的阻焊层6具有厚度各不相同的2个区域、即第1区域6A和第2区域6B。第1区域6A包含搭载部1A及其附近，具有如下厚度：埋设半导体元件连接焊盘10以及导体柱11的下端部，并且使导体柱11的上端部从阻焊层6的上表面突出35μm以上的厚度。第2区域6B包含搭载部1A的周围，以比第1区域的厚度更厚的厚度包围第1区域6A。
导体柱11从阻焊层6的上表面起的突出高度如上所述为35μm以上，是在半导体元件S与阻焊层6之间容易填充底部填料方面比较合适的。此外，导体柱11的突出高度最好为70μm以下。
第1区域6A中的最上层的布线导体5上的阻焊层6的厚度为5～20μm左右。第2区域6B中的最上层的布线导体5上的阻焊层6的厚度为25～50μm左右。另一方面，下表面侧的阻焊层6具有使外部连接焊盘12的中央部露出的开口部6b。下表面侧的阻焊层6的厚度在最下层的布线导体5上为10～50μm左右。
在布线基板50中，如图2A所示，在导体柱11的上端连接半导体元件S的电极端子T之后，如图2B所示，在半导体元件S与上表面侧的阻焊层6之间填充底部填料F。由此将半导体元件S安装在布线基板50上。此时，上表面侧的阻焊层6在搭载部1A及其附近，具有第1区域6A，该第1区域6A具有使圆柱状的导体柱11的上端部从阻焊层6上表面突出35μm以上的高度的厚度。此外，在搭载部1A的周围，具有以比第1区域6A的厚度更厚的厚度包围第1区域6A的第2区域6B。由此，在导体柱11上连接了半导体元件S的电极端子T的情况下，在半导体元件S与上表面侧的阻焊层6之间形成35μm以上的间隙。因此，在半导体元件S与上表面侧的阻焊层6之间填充底部填料F变得容易。而且，即使在使底部填料F的填充时的粘度较低，或者使填充压力较高的情况下，也能够通过第2区域6B的内周有效地防止底部填料F在半导体元件S的周围的阻焊层6上过度地溢出。
如上所述，第1区域6A包含搭载部1A及其附近。所谓搭载部1A的附近指的是如下区域：能够在半导体元件S与阻焊层6之间容易填充底部填料F、即能够不受第2区域6B的阻焊层6妨碍地填充底部填料F，并且通过底部填料F能够可靠地密封半导体元件。一般来说，所谓搭载部1A的附近指的是，距搭载部1A的端部1～3mm的区域。
优选在第2区域6B中，阻焊层6的上表面的高度比导体柱11的上端的高度低5～30μm。由此，能够更容易地在半导体元件S与上表面侧的阻焊层6之间填充底部填料F。
接着，对上述布线基板50的制造方法的一实施方式进行说明。首先，如图3A所示，在绝缘基板1的搭载部1A形成由布线导体5构成的半导体元件连接焊盘10，并且在半导体元件连接焊盘10的上表面中央部形成导体柱11。
为了形成半导体元件连接焊盘10以及导体柱11，只要采用例如图4A～图4F所示的方法即可。即，首先如图4A所示，在最上层的绝缘树脂层3上的整个面粘附基底金属层21，并且在该基底金属层21上形成第1镀覆掩膜22。作为基底金属层21，只要使用例如厚度为0.1～1μm左右的无电解镀铜即可。在第1镀覆掩膜22，形成与半导体元件连接焊盘10相对应的第1开口部22a。这样的第1镀覆掩膜22通过如下方式来形成：例如将厚度为20～50μm左右的感光性的干膜抗蚀剂贴附在基底金属层21上之后，进行曝光以及显影使得具有第1开口部22a。
接着，如图4B所示，在第1开口部22a内露出的基底金属层21上粘附用于形成半导体元件连接焊盘10的第1镀覆金属层23。第1镀覆金属层23的厚度为10～30μm左右。作为这样的第1镀覆金属层23，优选使用电解镀铜。
接着，如图4C所示，在第1镀覆掩膜22上以及第1镀覆金属层23上形成第2镀覆掩膜24。在镀覆掩膜24，形成使第1开口部22a内的第1镀覆金属层23的上表面中央部露出与导体柱11相应的大小的第2开口部24a。这样的镀覆掩膜24只要通过如下方式就能得到：例如将厚度为50～75μm左右的感光性的干膜抗蚀剂贴附在第1镀覆掩膜22上以及第1镀覆金属层23上之后，进行曝光以及显影使得具有第2开口部24a。
接着，如图4D所示，在第2开口部24a内露出的第1镀覆金属层23上粘附用于形成导体柱11的第2镀覆金属层25。第2镀覆金属层25的厚度为40～55μm左右。作为这样的第2镀覆金属层25，优选使用电解镀铜。
接着，如图4E所示，将第1镀覆掩膜22以及第2镀覆掩膜24剥离去除。
接着，如图4F所示，将从第1镀覆金属层23露出的基底金属层21蚀刻去除。由此，在绝缘基板1的上表面形成由第1镀覆金属层23构成的半导体元件连接焊盘10、以及在半导体元件连接焊盘10上形成由第2镀覆金属层25构成的导体柱11。
通过进行以上工序，能够形成半导体元件连接焊盘10以及导体柱11。
接着，如图3B所示，在形成了半导体元件连接焊盘10以及导体柱11的绝缘基板1的上表面粘附阻焊层6用的感光性树脂层26。感光性树脂层26通过如下方式来形成：在绝缘基板1的上表面覆盖半导体元件连接焊盘10以及导体柱11地涂敷感光性的树脂膏之后，使其干燥。感光性树脂层26的厚度在最上层的布线导体5上为25～50μm左右。作为感光性的树脂膏，使用例如由丙烯酸改性环氧树脂构成的树脂膏。作为涂敷的方法而使用例如丝网印刷法。
接着，如图3C所示，通过将对上述布线基板50中的第1区域所对应的部分进行遮光的曝光掩膜27配置于绝缘基板1的上方，从其上方照射紫外线(UV)，从而选择性地进行曝光，使得搭载部1A及其附近的感光性树脂层26留下作为未曝光部26A，其余部分的感光性树脂层26被感光。
接着，如图3D所示，直到成为埋设半导体元件连接焊盘10以及导体柱11的下端部并且使导体柱11的上端部如上述那样从阻焊层6的上表面起突出35μm以上的高度的厚度为止，将未曝光部26A从上表面侧向下表面侧显影到中途而部分地去除。此时，上述布线基板50中的第2区域6B所对应的部分的感光性树脂层26保留原来的厚度。另外，为了将未曝光部26A显影到中途而部分地去除，只要例如通过调整显影时间等对显影进行控制即可。
接着，如图3E所示，通过从绝缘基板1的上表面侧整面照射紫外线来进行曝光使得未曝光部26A感光。然后，根据需要进行加热处理，由此使感光性树脂层26完全硬化而成为上表面侧的阻焊层6。最后通过利用常法来形成下表面侧的阻焊层6，从而图1所示的布线基板50完成。另外，下表面侧的阻焊层6也可以在形成上表面侧的阻焊层6之前形成于绝缘基板1的下表面。
这样，根据上述的布线基板50的制造方法，能够形成具有第1区域6A以及第2区域6B的阻焊层6，其中该第1区域6A具有使导体柱11的上端部从阻焊层6的上表面起突出的厚度，该第2区域6B以比所述第1区域6A的厚度更厚的厚度包围第1区域6A。因此，在半导体元件S与阻焊层6之间填充底部填料F变得容易。而且，能够提供一种布线基板50，即使在降低了底部填料F的填充时的粘度，或者提高了填充压力的情况下，也能够有效地防止底部填料F在半导体元件S的周围的阻焊层6上过度地溢出。
本发明并不限定于上述的实施方式，在权利要求所述的范围内能够进行各种变更(以上描述了本发明的优选实施方式，但同时应该理解的是，在不脱离本发明权利要求的宗旨或范围的情况下，能进行各种变更和变形)。

Claims (8)

1.一种布线基板，其特征在于，具备：
绝缘基板，其在上表面具有搭载半导体元件的搭载部；
半导体元件连接焊盘，其形成于所述搭载部；
导体柱，其形成在该半导体元件连接焊盘上；以及
阻焊层，其粘附在所述绝缘基板上，
所述阻焊层具有：
第1区域，其具有埋设所述半导体元件连接焊盘以及所述导体柱的下端部并且使所述导体柱的上端部突出的厚度；以及
第2区域，其以比所述第1区域的厚度更厚的厚度包围所述第1区域。
2.根据权利要求1所述的布线基板，其特征在于，
所述第2区域的上表面比导体柱的上端面低5～30μm。
3.根据权利要求1所述的布线基板，其特征在于，
所述导体柱为圆柱状。
4.根据权利要求1所述的布线基板，其特征在于，
所述导体柱的上端面从所述第1区域中的所述阻焊层的上表面起突出35μm以上的高度。
5.根据权利要求1所述的布线基板，其特征在于，
在所述导体柱上连接半导体元件，在所述第1区域中的半导体元件与阻焊层之间填充底部填料。
6.一种布线基板的制造方法，其特征在于，包含：
第1工序，在上表面具有搭载半导体元件的搭载部的绝缘基板的所述搭载部，形成由镀覆金属构成的半导体元件连接焊盘；
第2工序，在所述半导体元件连接焊盘的上表面形成由镀覆金属构成的导体柱；
第3工序，在所述绝缘基板的上表面，粘附对所述半导体元件连接焊盘以及所述导体柱进行覆盖的阻焊用的感光性树脂层；
第4工序，选择性地进行曝光，使得所述搭载部及其附近的所述感光性树脂层留作未曝光部，其余部分的所述感光性树脂层被感光；
第5工序，直到成为埋设所述半导体元件连接焊盘以及所述导体柱的下端部并且使所述导体柱的上端部突出的厚度为止，将所述未曝光部从上表面侧向下表面侧显影到中途而部分地去除；以及
第6工序，使进行了显影的所述感光性树脂层硬化而形成阻焊层。
7.根据权利要求6所述的布线基板的制造方法，其中，
在所述第2工序中，形成圆柱状的导体柱。
8.根据权利要求6所述的布线基板的制造方法，其中，
在所述第2工序中，导体柱从所述半导体元件连接焊盘的上表面起的高度为40μm以上。
CN201410571887.XA 2013-10-30 2014-10-23 布线基板及其制造方法 Pending CN104602459A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013225186A JP6092752B2 (ja) 2013-10-30 2013-10-30 配線基板
JP2013-225186 2013-10-30

Publications (1)

Publication Number Publication Date
CN104602459A true CN104602459A (zh) 2015-05-06

Family

ID=52995200

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410571887.XA Pending CN104602459A (zh) 2013-10-30 2014-10-23 布线基板及其制造方法

Country Status (5)

Country Link
US (1) US9326389B2 (zh)
JP (1) JP6092752B2 (zh)
KR (1) KR101878242B1 (zh)
CN (1) CN104602459A (zh)
TW (1) TWI628982B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108604582A (zh) * 2015-11-06 2018-09-28 苹果公司 承载超薄衬底
TWI643532B (zh) * 2017-05-04 2018-12-01 南亞電路板股份有限公司 電路板結構及其製造方法
US20210335744A1 (en) * 2019-06-18 2021-10-28 Deca Technologies Usa, Inc. Stackable fully molded semiconductor structure with vertical interconnects

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6715618B2 (ja) * 2016-02-23 2020-07-01 イビデン株式会社 プリント配線板
KR102559345B1 (ko) * 2016-07-28 2023-07-25 삼성전기주식회사 인쇄회로기판
TWI687142B (zh) * 2018-12-28 2020-03-01 南亞電路板股份有限公司 電路板結構及其製造方法
KR20210131149A (ko) * 2020-04-23 2021-11-02 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012009586A (ja) * 2010-06-24 2012-01-12 Shinko Electric Ind Co Ltd 配線基板、半導体装置及び配線基板の製造方法
JP2013105908A (ja) * 2011-11-14 2013-05-30 Ngk Spark Plug Co Ltd 配線基板
CN103229605A (zh) * 2011-07-25 2013-07-31 日本特殊陶业株式会社 布线基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3274619B2 (ja) * 1996-03-13 2002-04-15 三菱電機株式会社 半導体装置およびその製造方法
JP2003068928A (ja) * 2001-08-28 2003-03-07 Kyocera Corp 高周波用配線基板の実装構造
JP3785083B2 (ja) * 2001-11-07 2006-06-14 株式会社東芝 半導体装置、電子カード及びパッド再配置基板
US7176044B2 (en) * 2002-11-25 2007-02-13 Henkel Corporation B-stageable die attach adhesives
TWI255535B (en) * 2004-03-31 2006-05-21 Sanyo Electric Co Device mounting board and semiconductor apparatus using the same
JP2009224616A (ja) * 2008-03-17 2009-10-01 Shinko Electric Ind Co Ltd 電子部品内蔵基板及びその製造方法、及び半導体装置
JP2012054295A (ja) 2010-08-31 2012-03-15 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP2013030712A (ja) * 2011-07-29 2013-02-07 Toshiba Corp 半導体モジュールおよび半導体モジュールの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012009586A (ja) * 2010-06-24 2012-01-12 Shinko Electric Ind Co Ltd 配線基板、半導体装置及び配線基板の製造方法
CN103229605A (zh) * 2011-07-25 2013-07-31 日本特殊陶业株式会社 布线基板
JP2013105908A (ja) * 2011-11-14 2013-05-30 Ngk Spark Plug Co Ltd 配線基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108604582A (zh) * 2015-11-06 2018-09-28 苹果公司 承载超薄衬底
CN108604582B (zh) * 2015-11-06 2022-10-18 苹果公司 承载超薄衬底
TWI643532B (zh) * 2017-05-04 2018-12-01 南亞電路板股份有限公司 電路板結構及其製造方法
US20210335744A1 (en) * 2019-06-18 2021-10-28 Deca Technologies Usa, Inc. Stackable fully molded semiconductor structure with vertical interconnects

Also Published As

Publication number Publication date
KR101878242B1 (ko) 2018-07-13
JP2015088583A (ja) 2015-05-07
US20150116967A1 (en) 2015-04-30
JP6092752B2 (ja) 2017-03-08
US9326389B2 (en) 2016-04-26
TW201531177A (zh) 2015-08-01
TWI628982B (zh) 2018-07-01
KR20150050454A (ko) 2015-05-08

Similar Documents

Publication Publication Date Title
CN104602459A (zh) 布线基板及其制造方法
RU2327311C2 (ru) Способ встраивания компонента в основание
US7973397B2 (en) Package substrate having embedded semiconductor chip and fabrication method thereof
US8835773B2 (en) Wiring board and method of manufacturing the same
CN103918354A (zh) 配线基板及其制造方法
JP2012054297A (ja) 配線基板およびその製造方法
JP2007214572A (ja) ベアチップ内蔵型印刷回路基板及びその製造方法
KR20160066311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
JP6139457B2 (ja) 配線基板の製造方法
JP2012054295A (ja) 配線基板およびその製造方法
CN105282969A (zh) 印刷电路板及其制造方法
TWI627877B (zh) 配線基板及其製造方法
KR20160095520A (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
KR20160084666A (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
KR20160001827A (ko) 인쇄회로기판 제조방법
JP6235682B2 (ja) 配線基板の製造方法
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP2006237367A (ja) プリント配線板
JP6711695B2 (ja) 配線基板の製造方法
JP2016021482A (ja) 配線基板、配線基板を用いた半導体装置およびこれらの製造方法
KR101673593B1 (ko) 회로패턴 형성 부재 및 이를 이용한 매립형 인쇄회로기판 그리고 이들 각각의 제조 방법
JP2017069445A (ja) プリント配線板およびその製造方法
JP2022176709A (ja) プリント配線板
KR20020000417A (ko) 다층 회로 기판 및 이에 적합한 제조 방법
KR20130036599A (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Kyoto Prefecture

Applicant after: Circuit science and technology Co., Ltd. of KYOCERA

Address before: Shiga Prefecture, Japan

Applicant before: Circuit science and technology Co., Ltd. of KYOCERA

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM:

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160615

Address after: Kyoto Japan

Applicant after: KYOCERA Corporation

Address before: Kyoto Prefecture

Applicant before: Circuit science and technology Co., Ltd. of KYOCERA

WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150506