JP7172663B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7172663B2 JP7172663B2 JP2019014246A JP2019014246A JP7172663B2 JP 7172663 B2 JP7172663 B2 JP 7172663B2 JP 2019014246 A JP2019014246 A JP 2019014246A JP 2019014246 A JP2019014246 A JP 2019014246A JP 7172663 B2 JP7172663 B2 JP 7172663B2
- Authority
- JP
- Japan
- Prior art keywords
- solder resist
- underfill
- wiring
- sectional
- cross
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
以下、第1実施形態について、図1ないし図10を参照して説明する。まず、アンダーフィルとソルダーレジストの物性、濡れ性、プリント基板の表面形状等を詳細に調査し、ダムの形状が溝部である構成と突部である構成とについて、アンダーフィルが止まるダムの形状を調査した。この調査結果を、図1ないし図6を参照して説明する。
図11ないし図14は、第2実施形態を示すものである。尚、第1実施形態と同一構成には、同一符号を付している。第1実施形態では、第1のソルダーレジスト2の上に第2のソルダーレジスト10を積層して段部11を形成したが、第2実施形態では、第1のソルダーレジスト2のうちの必要な部分だけに一部重なるように第2のソルダーレジスト10を積層して段部12を形成するように構成した。
図15ないし図18は、第3実施形態を示すものである。尚、第1実施形態と同一構成には、同一符号を付している。第3実施形態では、段部11の代わりに、崖部を構成するための溝部15を第1のソルダーレジスト2に形成するように構成した。
図19ないし図22は、第4実施形態を示すものである。尚、第3実施形態と同一構成には、同一符号を付している。第3実施形態では、第1のソルダーレジスト2に溝部15を、配線6が存在していない部分に形成するように構成したが、第4実施形態では、溝部16を、配線6が存在していない部分と、配線6が存在する部分の両方に形成するように構成した。
Claims (2)
- 基板(1)と、
前記基板の上に設けられた配線(6)と、
前記基板及び前記配線の上に形成された第1のソルダーレジスト(2)と、
前記第1のソルダーレジストの上に形成された第2のソルダーレジスト(10)と、
前記基板の上に半田付けにより実装された電子部品(7)と、
前記電子部品の半田付け部分に塗布されたアンダーフィル(4)と、
前記基板の上において前記電子部品を囲むように設けられ、前記アンダーフィルの広がりを止める段部(11)と、を備え、
前記第2のソルダーレジストは、前記基板の上において前記段部よりも前記電子部品に近い領域及び前記電子部品を実装する領域においては、前記基板の上に直接形成されるように構成された半導体装置。 - 前記段部は、前記第2のソルダーレジストの端部で構成された請求項1記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019014246A JP7172663B2 (ja) | 2019-01-30 | 2019-01-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019014246A JP7172663B2 (ja) | 2019-01-30 | 2019-01-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020123657A JP2020123657A (ja) | 2020-08-13 |
JP7172663B2 true JP7172663B2 (ja) | 2022-11-16 |
Family
ID=71993646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019014246A Active JP7172663B2 (ja) | 2019-01-30 | 2019-01-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7172663B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024122205A1 (ja) * | 2022-12-09 | 2024-06-13 | 富士フイルム株式会社 | ポリマーフィルム、積層体、配線基板、シルセスキオキサンポリマー、及びポリマー組成物 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006041239A (ja) | 2004-07-28 | 2006-02-09 | Toshiba Corp | 配線基板及び磁気ディスク装置 |
JP2013131714A (ja) | 2011-12-22 | 2013-07-04 | Taiyo Ink Mfg Ltd | プリント配線板の製造方法、プリント配線板およびフリップチップ実装基板 |
-
2019
- 2019-01-30 JP JP2019014246A patent/JP7172663B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006041239A (ja) | 2004-07-28 | 2006-02-09 | Toshiba Corp | 配線基板及び磁気ディスク装置 |
JP2013131714A (ja) | 2011-12-22 | 2013-07-04 | Taiyo Ink Mfg Ltd | プリント配線板の製造方法、プリント配線板およびフリップチップ実装基板 |
Also Published As
Publication number | Publication date |
---|---|
JP2020123657A (ja) | 2020-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101578175B1 (ko) | 배선 기판 및 반도체 장치 | |
KR101070277B1 (ko) | 반도체 장치 | |
KR100649709B1 (ko) | 보이드 방지형 회로기판과 이를 갖는 반도체 패키지 | |
JP4962217B2 (ja) | プリント配線基板及び電子装置製造方法 | |
JP5370599B2 (ja) | 電子部品モジュールおよび電子部品素子 | |
US5925445A (en) | Printed wiring board | |
JP2006140327A (ja) | 配線基板およびこれを用いた電子部品の実装方法 | |
JP7172663B2 (ja) | 半導体装置 | |
KR102380834B1 (ko) | 인쇄회로기판, 반도체 패키지 및 이들의 제조방법 | |
KR20130126171A (ko) | 범프 구조물 및 이의 형성 방법 | |
JP2001244384A (ja) | ベアチップ搭載プリント配線基板 | |
KR20210022911A (ko) | 반도체 패키지 | |
KR20160068511A (ko) | 인쇄회로기판 및 그 제조방법 | |
KR102408126B1 (ko) | 솔더 브릿지를 억제할 수 있는 전기적 패턴을 갖는 전기적 장치 | |
JP2013211497A (ja) | 部品接合構造 | |
JP4114488B2 (ja) | 半導体パッケージの実装構造 | |
JP7263961B2 (ja) | プリント基板及びプリント基板の製造方法 | |
JP2020145318A (ja) | 高周波パッケージ | |
JP2007227484A (ja) | プリント配線板構造 | |
JP7472478B2 (ja) | プリント配線板 | |
JP2009135241A (ja) | 回路基板、その製造方法、およびそれを用いた半導体装置 | |
US20020046881A1 (en) | Module circuit board for semiconductor device having barriers to isolate I/O terminals from solder | |
WO2023004641A1 (zh) | 电路基板、相关的电路组件和电子设备 | |
JP2023518177A (ja) | プリント回路基板 | |
JP2020096041A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210625 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221004 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221017 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7172663 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |