JP2009135241A - 回路基板、その製造方法、およびそれを用いた半導体装置 - Google Patents
回路基板、その製造方法、およびそれを用いた半導体装置 Download PDFInfo
- Publication number
- JP2009135241A JP2009135241A JP2007309611A JP2007309611A JP2009135241A JP 2009135241 A JP2009135241 A JP 2009135241A JP 2007309611 A JP2007309611 A JP 2007309611A JP 2007309611 A JP2007309611 A JP 2007309611A JP 2009135241 A JP2009135241 A JP 2009135241A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- substrate
- circuit board
- protective film
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】金属突起端子が脱落しにくいランド部を持った回路基板およびそれを用いた高品質の半導体装置を提供する。
【解決手段】回路基板1を、絶縁基板1aと、絶縁基板1a上に形成された金属配線層1bと、絶縁基板1aおよび金属配線層1b上に形成され、金属配線層1bの所定部分を露出させる開口部9を有する基板保護膜1e,1fとを備え、前記基板保護膜1e,1fの開口部9は、第1の開口9aと第2の開口9bとよりなり、第1の開口9aよりも第2の開口9bの開口寸法が小さいことによって段差が形成されたものとする。
【選択図】図1
【解決手段】回路基板1を、絶縁基板1aと、絶縁基板1a上に形成された金属配線層1bと、絶縁基板1aおよび金属配線層1b上に形成され、金属配線層1bの所定部分を露出させる開口部9を有する基板保護膜1e,1fとを備え、前記基板保護膜1e,1fの開口部9は、第1の開口9aと第2の開口9bとよりなり、第1の開口9aよりも第2の開口9bの開口寸法が小さいことによって段差が形成されたものとする。
【選択図】図1
Description
本発明は、基板保護膜に開口部を有し、この開口部にて金属配線上に突起電極が設けられる回路基板、その製造方法、およびそれを用いた半導体装置に関するものである。
電子機器の小型化および高性能化が進むにしたがって、BGA(Ball Grid Array)、LGA(Land Grid Array)などのパッケージ半導体装置も小型化が進んでおり、ボールピッチ、ランドピッチが小さくなるにつれ、ボールサイズ、ランドサイズが小型化している。
BGA型半導体装置を図6および図7に示す。両面に回路パターンを形成した回路基板1の片側の面に半導体素子(半導体チップ)4を搭載し、金属細線5で互いに電気的に接続し、その外囲を樹脂部3で封止し、回路基板1のもう片側の面に、実装基板などに実装するための外部端子としての金属突起端子2を格子状に配置している。図6示すものはPBGAタイプと呼ばれるが、図8に示すFBGAタイプのものもある。
回路基板1を作製する際は通常、図9(a)に示すように(片面の一部のみを示している)、有機絶縁基板1a(以下、絶縁基板1aという)の上に金属配線層1bを形成し、この金属配線層1bを外部環境から保護するために基板保護膜1eで基板全面を覆っている。基板保護膜1eの材料としては、ソルダーレジストと呼ばれる溶剤溶融型の材料や、フィルムレジストと呼ばれるシート状材料が使用されている。基板保護膜1eは通常1回で形成されるが、塗布均一性を確保するため複数回の塗布が行われることもある。基板保護膜1eの形成後に、図9(b)(c)に示すように、ランドを形成しようとする部分以外にフォトマスク8(以下、マスク8という)を施し、露光、現像、エッチング液にてランド開口9を窓あけして、所謂ランド部を露出させ、図9(d)に示すように、金属めっき1cおよび1dを施している。
金属突起端子2は、図10(a)(b)に示すように、ランド部の金属めっき1c,1dの上に金属ボール10を搭載し、リフローによって溶融接続させることで接合部を合金化させるのが最も一般的である。7は合金層である。
しかしこの種の半導体装置では、金属突起端子2が回路基板1から脱落することがある。金属突起端子2が何かに接触したときに脱落するのが大半であるが、半導体装置そのものが外的衝撃や振動を受けたときでも脱落は発生する。かかる金属突起端子2の脱落は近年多くなってきている。環境への配慮から、金属突起端子2を形成する金属ボール10の鉛フリー化が進んだことが原因であると考えられる。鉛フリーの金属ボール10は、従来使用されていた錫鉛系の金属ボールに比べて脱落が発生する度合いが高い。
金属突起端子2が脱落したランド部を解析してみると、図10(c)に示すように、合金層7と金属突起端子2との界面で剥離が発生しているのが大半である。上述のように、金属突起端子2は、ランド部の金属めっき1cおよび1dと金属ボール10との接合部を合金化させて形成しているのであるが、この時にできる合金層7と金属突起端子2との界面に、鉛フリー化が原因で、衝撃に対して脆い層ができ、図10(d)に示す衝撃ストレスSによって剥離が起こるためであると考えられる。
ランド開口9の窓あけ工程は通常、ソルダーレジストを複数回塗布する場合でも、1回のみ行われている。複数回の窓あけ工程、そのための複数回のマスク合せを行うと、マスクずれが発生しやすいからである。たとえば、図11に示すような、基板保護膜1e,1fの開口9a,9bが同心状をなすランド開口9の形状を目指していたとしても、図12に示すように、最表面部側の基板保護膜1fの開口周囲部分が基板保護膜1eの開口9aの一部を塞ぐことがある。マスク合せを複数回実施する場合は、回を重ねる度に開口径を大きくしていき、マスクずれが発生しても、図12のような形状にならないための工夫が必要になる。必然的に、図13に示すような、1回の窓あけ工程によるランド開口9になる。
特許文献1には、金属突起端子2の脱落を防止する手段として、ランド開口9を最表面部側が狭まった形状にすることにより、アンカー効果を発揮させることが提案されている。図14(a)〜(c)に示すように、金属配線層1b上に、レジスト1gの形成、マスク8aの形成、露光、現像、エッチングによって突起11を形成し、さらに図14(d)〜(f)に示すように、突起11の上に、レジスト1hの形成、マスク8bの形成、露光、現像、エッチングによって突起12を形成し、その後に、図14(g)〜(i)に示すように、基板全面に基板保護膜1eを塗布により形成し、しかる後に突起11および12を除去することで、断面が凸型のランド開口9を形成している。そしてこのランド開口9内に、図14(j)に示すように金属めっき1cおよび1dを形成している。
特開2006−319030公報
しかし特許文献1の工法は、製造工程が複雑である。また、断面凸型のランド開口9の形成に用いた有機物(突起11,12)が除去処理後もなお残留するおそれがあり、その場合は接合不十分となる。突起物11,12を形成する際にオーバーエッチングになった場合には、図15(a)に示すようにランド開口9がテーパー形状になり、このようなランド開口9を持ったランド部に金属突起端子2を形成すると、図15(b)に示すように、衝撃を受けた際のストレスSは合金層7に集中し、金属突起端子2の脱落を来たす結果となる。
本発明は上記問題を解決するもので、金属突起端子が脱落しにくいランド部を持った回路基板およびそれを用いた高品質の半導体装置を提供することを目的とする。
上記課題を解決するために、本発明の回路基板は、絶縁基板と、前記絶縁基板上に形成された金属配線層と、前記絶縁基板と前記金属配線層上に形成され、前記金属配線層の所定部分を露出させる開口部を有する基板保護膜とを備え、前記基板保護膜の開口部は、第一の基板保護膜に形成された第1の開口と前記第一の基板保護膜上に積層された第二の基板保護膜に形成された第2の開口とよりなり、前記第1の開口よりも第2の開口の開口寸法が小さいことによって段差が形成されていることを特徴とする。
本発明の回路基板の製造方法は、上記の回路基板を製造する際に、絶縁基板上に金属配線層を形成する工程と、前記絶縁基板と前記金属配線層上に液状またはフィルム状の第一の基板保護膜を配置し、露光、現像およびエッチングして、前記金属配線層の所定部分を露出させる第1の開口を形成する工程と、前記第一の基板保護膜上にフィルム状の第二の基板保護膜を配置し、露光、現像およびエッチングして、前記第1の開口よりも開口寸法が小さくて前記第1の開口との間に段差をなす第2の開口を形成する工程とを行うことを特徴とする。
本発明の半導体装置は、上記の回路基板と、前記回路基板上に搭載され電気的に接続された半導体素子と、前記半導体素子およびその電気的接続部を覆って保護する樹脂部と、前記回路基板の基板保護膜の開口部から露出した金属配線層上に加熱溶融によって接合された金属突起電極とを有することを特徴とする。
上記の回路基板の構成とすることにより、第1の開口と第2の開口とよりなる開口部をシンプルな製造工程で形成することができ、また第1の開口と第2の開口とを順次に形成するため残留物が生じにくい。また開口部は断面凸型となるため、金属配線層の露出部(ランド部)への溶融接合物は強固に保持されることとなる。
回路基板において、最表面側の基板保護膜がフィルムレジストで形成されるのが都合よい。基板保護膜の開口部における最表面部近傍の開口形状が金属配線層寄りほど狭まったテーパー状であってよい。
本発明の回路基板は、ランド部上の開口部を従来よりもシンプルな製造工程で形成することができ、またこの開口部への残留物を抑えることができ、製造コストも抑えられる。開口部を構成する第1及び第2の開口について、第1の開口よりも第2の開口の開口寸法を小さくすることにより、この回路基板を用いた半導体装置における金属突起電極の脱落を防止し、脱落に起因する電気特性不良の発生を回避することができ、品質が安定する。
以下、本発明の実施の形態を、図面を参照して具体的に説明する。
本発明にかかる回路基板および半導体装置は、先に図6、図7を用いて説明した従来のものとほぼ同様の構成を有するので、図6、図7を援用して詳しい説明は省略する。
本発明にかかる回路基板および半導体装置は、先に図6、図7を用いて説明した従来のものとほぼ同様の構成を有するので、図6、図7を援用して詳しい説明は省略する。
まず、本発明の一実施形態の回路基板の製造フローを図1を参照して説明する。
図1(a)(b)(c)に示すように、絶縁基板1aとその上に形成された金属配線層1bとを覆うように、液状のレジスト(またはフィルムレジスト)により基板保護膜1e(以下、第1の基板保護膜1eという)を基板全面に形成し、マスク8aを用いての露光、現像、レジストエッチングの各工程を経て、開口9a(以下、第1の開口9aという)を形成する。
図1(a)(b)(c)に示すように、絶縁基板1aとその上に形成された金属配線層1bとを覆うように、液状のレジスト(またはフィルムレジスト)により基板保護膜1e(以下、第1の基板保護膜1eという)を基板全面に形成し、マスク8aを用いての露光、現像、レジストエッチングの各工程を経て、開口9a(以下、第1の開口9aという)を形成する。
この際、外部端子ピッチが1.0mmの場合には、ランド開口径は通常は450um程度であるが、ここで形成する第1の開口9aは600umから900um程度にする。外部端子ピッチが1.27mmピッチの場合には、ランド開口径は通常は600um程度であるが、ここで形成する第1の開口9aは800umから1200um程度にする。
次に、図1(d)(e)(f)に示すように、第1の基板保護膜1eの上に、第1の開口9aをも覆うようにフィルムレジストを重ね合わせて基板保護膜1f(以下、第2の基板保護膜1fという)を形成し、マスク8bを用いての露光、現像、レジストエッチングの各工程を経て、開口9b(以下、第2の開口9bという)を形成する。
この際、第2の開口9bの径は第1の開口9aの開口径よりも小さくする。具体的には、外部端子ピッチが1.0mmの場合には、通常のランド開口径と同様に450um程度とし、外部端子ピッチが1.27mmの場合には、通常のランド開口径と同様に600um程度とする。
これにより、第1の開口9aと第2の開口9bとよりなるランド開口9が形成される。ランド開口9は、第1の開口9aと第2の開口9bとの接続部が段差をなし、最表面部側が金属配線層1b側よりも開口寸法が小さい、断面凸型となる。このランド開口9内に、図1(g)に示すように、金属めっき1cおよび1dを形成することにより、回路基板1が完成する。
以上の方法によれば、断面凸型のランド開口9を、第1の基板保護膜1e,第2の基板保護膜1fへの露光、現像、エッチングにより形成できるので、すなわち、先に図14を用いて説明した従来法のように突起11,12を形成することなく形成できるので、製造工程がシンプルであり、コスト削減にもなる。
第1の開口9aと第2の開口9aとを別途に形成するのでマスク8a,8bのマスク合わせずれの恐れがあるが、マスク合わせ装置の合わせずれ精度が100um程度であれば、第1の開口9aと第2の開口9bとの開口径の差を150um以上にしておけば、マスクずれが最大値になってもランド開口9に断面凸型の形状を確保することができ、先に図12を用いて説明したような不都合な狭まりは防止できる。
また、図14を用いて説明した従来法では、断面凸型のランド開口9の形成後に有機物(突起11,12)の除去を行うため、特に最表面部近傍に残留物が生じやすいのに対し、本実施の形態の方法では、上述したとおり、最初に金属配線層1b側の第1の基板保護膜1eに第1の開口9aをエッチングを経て形成した後に、同様の方法で第2の基板保護膜1fにより小さな第2の開口9bを形成するため、ランド開口9内に残留物は生じない。
次に、上記のように製造された回路基板1をインターポーザーとして用いて半導体装置を製造する方法を説明する。回路基板1の片側の面は、先の図6に示したように、半導体素子4を搭載し、金属細線5で互いに電気的に接続し、その外囲を樹脂部3で封止しておく。
その後に、図2(a)(b)に示すように、ランド開口9にフラックス(図示省略)を塗布したうえで金属ボール10を搭載し、加熱溶融させることにより、金属配線層1bとの接合部が合金化した金属突起端子2を形成する。
この際、上述したように、外部端子ピッチが1.0mmピッチであれば、第2の開口9bの径を通常の開口径と同じ450um程度にするようにしたので、従来と同様の端子径の金属突起端子2を形成することができる。また第1の開口9aの径を500umから900um程度にするようにしたので、従来に比べて合金の絶対面積を大きくすることができ、それにより接合強度が増し、金属突起端子2の脱落を防ぐことができる。なお、外部端子ピッチが1.27mmの場合も、上述したように、第1の開口9aの径を800umから1200um程度とし、第2の開口9aの径を600um程度とすることで同様の効果が得られる。
さらに、断面凸型のランド開口9の形状に金属突起端子2が倣って括れができることから、図2(c)で示すように、半導体装置が何らかの衝撃を受けた場合のストレスSが数箇所に分散されるだけでなく、アンカー効果も生まれることとなり、接合強度がより増大し、金属突起端子2の脱落を防ぐことができる。
これらのことにより金属突起端子2の脱落防止を実現できる結果、半導体装置をプリント基板等に実装する二次実装信頼性も向上できる。
図3に示すようなランド開口9を形成してもよい。このランド開口9は、第2の開口9bを形成するエッチング時に第2の保護膜1fをオーバーエッチングすることにより、絶縁基板1a側よりも最表面部側がより大きく開くテーパーをつけている。第2の保護膜1fの厚みが5umから30um程度であれば、オーバーエッチング量は2umから10um程度がよい。
図3に示すようなランド開口9を形成してもよい。このランド開口9は、第2の開口9bを形成するエッチング時に第2の保護膜1fをオーバーエッチングすることにより、絶縁基板1a側よりも最表面部側がより大きく開くテーパーをつけている。第2の保護膜1fの厚みが5umから30um程度であれば、オーバーエッチング量は2umから10um程度がよい。
この方法によれば、先に図15を用いて従来のテーパーとは逆向きのテーパーがつけられるため、金属突起端子2にできる括れ部へのストレスは従来法では集中するのに対し、ここでは図4に示すように分散する方向に働く。従って、金属突起端子2の脱落防止および二次実装信頼性向上に非常に効果的である。
図5(a)(b)に示すように、第2の開口9bだけでなく、第1の開口9aも同様に2umから10um程度オーバーエッチングして、絶縁基板1a側よりも最表面部側がより大きく開くテーパーをつけることにより、二段テーパーにすればアンカーとなる角度が一段テーパーと比べて大きくなり更に効果的である。
図示したように、第1の開口9aの最大寸法よりも第2の開口9bの最小寸法を小さくすれば、このランド開口9部分に仮想線で示すように金属突起端子2を形成した場合には、ランド開口9の形状に倣って括れができる。これにより、半導体装置が何らかの衝撃を受けた場合のストレスが分散されることと、アンカー効果とにより、接合強度がより増大し、金属突起端子2の脱落をより効果的に防ぐことができる。
本発明は、BGA、LGAなどのパッケージ半導体装置の小型化、実装信頼性向上を実現できるものであり、電子機器の小型化、高性能化に有用である。
1 回路基板
1a 絶縁基板
1b 金属配線層
1c,1d 金属めっき
1e 第一の保護膜
1f 第二の保護膜
2 金属突起端子
3 樹脂部
4 半導体素子
5 金属細線
7 合金層
8 マスク
9 ランド開口
10 金属ボール
S 衝撃ストレス
1a 絶縁基板
1b 金属配線層
1c,1d 金属めっき
1e 第一の保護膜
1f 第二の保護膜
2 金属突起端子
3 樹脂部
4 半導体素子
5 金属細線
7 合金層
8 マスク
9 ランド開口
10 金属ボール
S 衝撃ストレス
Claims (5)
- 絶縁基板と、前記絶縁基板上に形成された金属配線層と、前記絶縁基板と前記金属配線層上に形成され、前記金属配線層の所定部分を露出させる開口部を有する基板保護膜とを備え、前記基板保護膜の開口部は、第一の基板保護膜に形成された第1の開口と前記第一の基板保護膜上に積層された第二の基板保護膜に形成された第2の開口とよりなり、前記第1の開口よりも第2の開口の開口寸法が小さいことによって段差が形成されていることを特徴とする回路基板。
- 最表面側の基板保護膜がフィルムレジストで形成されていることを特徴とする請求項1記載の回路基板。
- 基板保護膜の開口部における最表面部近傍の開口形状が金属配線層寄りほど狭まったテーパー状であることを特徴とする請求項1または請求項2のいずれかに記載の回路基板。
- 請求項1記載の回路基板を製造する際に、絶縁基板上に金属配線層を形成する工程と、前記絶縁基板と前記金属配線層上に液状またはフィルム状の第一の基板保護膜を配置し、露光、現像およびエッチングして、前記金属配線層の所定部分を露出させる第1の開口を形成する工程と、前記第一の基板保護膜上にフィルム状の第二の基板保護膜を配置し、露光、現像およびエッチングして、前記第1の開口よりも開口寸法が小さくて前記第1の開口との間に段差をなす第2の開口を形成する工程とを行うことを特徴とする回路基板の製造方法。
- 請求項1記載の回路基板と、前記回路基板上に搭載され電気的に接続された半導体素子と、前記半導体素子およびその電気的接続部を覆って保護する樹脂部と、前記回路基板の基板保護膜の開口部から露出した金属配線層上に加熱溶融によって接合された金属突起電極とを有することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007309611A JP2009135241A (ja) | 2007-11-30 | 2007-11-30 | 回路基板、その製造方法、およびそれを用いた半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007309611A JP2009135241A (ja) | 2007-11-30 | 2007-11-30 | 回路基板、その製造方法、およびそれを用いた半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009135241A true JP2009135241A (ja) | 2009-06-18 |
Family
ID=40866868
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007309611A Pending JP2009135241A (ja) | 2007-11-30 | 2007-11-30 | 回路基板、その製造方法、およびそれを用いた半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009135241A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011052746A1 (ja) * | 2009-10-30 | 2011-05-05 | 三洋電機株式会社 | 素子搭載用基板、半導体モジュール、および携帯機器 |
JP2012074595A (ja) * | 2010-09-29 | 2012-04-12 | Toppan Printing Co Ltd | 半導体パッケージの製造方法 |
JP2013520011A (ja) * | 2010-02-16 | 2013-05-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 基板上にはんだバンプを形成するためのマスクを用いない直接ims(射出成形はんだ) |
-
2007
- 2007-11-30 JP JP2007309611A patent/JP2009135241A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011052746A1 (ja) * | 2009-10-30 | 2011-05-05 | 三洋電機株式会社 | 素子搭載用基板、半導体モジュール、および携帯機器 |
JP2013520011A (ja) * | 2010-02-16 | 2013-05-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 基板上にはんだバンプを形成するためのマスクを用いない直接ims(射出成形はんだ) |
JP2012074595A (ja) * | 2010-09-29 | 2012-04-12 | Toppan Printing Co Ltd | 半導体パッケージの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004023101A (ja) | 半導体素子パッケージおよびその製造方法 | |
JP2007142121A (ja) | 半導体装置およびその製造方法 | |
JP5433228B2 (ja) | 半導体装置の製造方法 | |
EP2546868B1 (en) | Process for production of semiconductor device | |
JP2006351766A (ja) | 半導体装置及びその製造方法 | |
JP2006351767A (ja) | 半導体装置及びその製造方法 | |
JPH08340002A (ja) | 半導体装置の製造方法 | |
JP2009135241A (ja) | 回路基板、その製造方法、およびそれを用いた半導体装置 | |
JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
JP4693855B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP5247998B2 (ja) | 半導体装置の製造方法 | |
KR100713912B1 (ko) | 웨이퍼 레벨 공정을 이용한 플립칩 패키지 및 그 제조방법 | |
JP2007294558A (ja) | 半導体装置およびその製造方法 | |
JP3972211B2 (ja) | 半導体装置及びその製造方法 | |
JP4322903B2 (ja) | 半導体装置、および半導体装置の製造方法 | |
JP2008047710A (ja) | 半導体基板、半導体装置およびこれらの製造方法 | |
JPH11233669A (ja) | 半導体装置の製造方法 | |
JP2006319030A (ja) | 回路基板とその製造方法、および半導体装置とその製造方法 | |
US11207744B2 (en) | Two-step solder-mask-defined design | |
JP2007258354A (ja) | 半導体装置の製造方法 | |
JP2005129665A (ja) | 半導体装置およびその製造方法 | |
JP2006202882A (ja) | 半導体装置およびその製造方法 | |
KR101060791B1 (ko) | 솔더 범프 제조방법 | |
KR100891650B1 (ko) | 반도체 팩키지용 필름 기판 및 이의 제조 방법 | |
JP4240226B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |