KR100891650B1 - 반도체 팩키지용 필름 기판 및 이의 제조 방법 - Google Patents

반도체 팩키지용 필름 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR100891650B1
KR100891650B1 KR1020020047891A KR20020047891A KR100891650B1 KR 100891650 B1 KR100891650 B1 KR 100891650B1 KR 1020020047891 A KR1020020047891 A KR 1020020047891A KR 20020047891 A KR20020047891 A KR 20020047891A KR 100891650 B1 KR100891650 B1 KR 100891650B1
Authority
KR
South Korea
Prior art keywords
metal layer
base film
film
semiconductor package
metal
Prior art date
Application number
KR1020020047891A
Other languages
English (en)
Other versions
KR20040015607A (ko
Inventor
김기수
전용한
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020020047891A priority Critical patent/KR100891650B1/ko
Publication of KR20040015607A publication Critical patent/KR20040015607A/ko
Application granted granted Critical
Publication of KR100891650B1 publication Critical patent/KR100891650B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 팩키지용 필름 및 이의 제조 방법을 개시한다. 본 발명에 따르면, 베이스 필름과; 상기 베이스 필름 상에 형성되어 반도체 칩과 연결되기 위한 금속 패턴과; 상기 금속 패턴을 소정부분 보호하는 보호층과; 상기 베이스 필름의 저면의 일부에 형성되어 상기 베이스 필름의 강도를 보강하는 금속층을 구비하고, 상기 금속층은 상기 반도체 팩키지용 필름 기판의 검사를 위한 외부의 검사 카드와의 전기적 연결을 제공하는 검사 패드를 구비하고, 상기 검사 패드는 상기 검사 카드의 표준화된 부분에 대응하도록 설계되는 반도체 팩키지용 필름 기판과 이의 제조 방법이 제공된다.

Description

반도체 팩키지용 필름 기판 및 이의 제조 방법{Film substrate for semiconductor package and method for manufacturing the same}
도 1은 종래 기술에 있어서 반도체 칩이 필름 기판상에 범프를 통해서 접합되는 것을 도시한 사시도,
도 2a 내지 도 2c에는 도 1의 필름 기판을 형성하는 공정을 도시한 단면도,
도 3은 본 발명에 따른 반도체 팩키지용 필름 기판의 일 실시예를 도시한 사시도,
도 4는 도 3의 단면 AA를 도시한 단면도,
도 5a 내지 도 5j는 본 발명에 따른 반도체 팩키지용 필름 기판의 일 실시예의 제조 공정을 도시한 단면도,
도 6은 도 3의 단면 BB를 도시한 단면도.
< 도면의 주요부분에 대한 부호의 간단한 설명.>
11; 필름 기판 12; 동박 패턴
13; 반도체 칩 14; 범프
15; 본딩부 16; 접속단자
31,51,61; 베이스 필름 32,52,62; 금속 패턴
33,53,63 ; 금속층
본 발명은 반도체 팩키지용 필름 기판 및 이의 제조 방법에 관한것으로, 더욱 상세하게는 뒤틀림 특성 등이 개선된 반도체 팩키지용 필름 기판 및 이의 제조 방법에 관한 것이다.
통상적으로, 칩 스케일 반도체 팩키지의 발전 방향은 반도체 팩키지의 경박 단소화를 위해서 초소형 칩 스케일 구조를 지향하고 있다. 리이드 프레임을 활용한 칩 스케일 반도체 팩키지의 예를 들면, 팩키지의 외부로 연장되는 아우터 리이드 대신에 반도체 칩의 저부에 배치된 범프 또는 랜드가 외부 단자의 역할을 한다. 이와 같이 제작된 칩 스케일 반도체 팩키지는 동박 패턴이 형성된 필름 기판 상에 접합됨으로써 외부 회로에 연결될 수 있다. 즉, 소위 칩 온 필름(chip on film) 상에 반도체 칩을 접합시킴으로써 외부 회로와의 접속을 구현할 수 있는 것이다.
도 1에 도시된 것은 반도체 칩이 필름 기판 상에 범프를 통해서 접합되는 것을 개략적으로 도시한 사시도이다.
도면을 참조하면, 필름(11)은 소정의 형상을 가지며, 그 위에 동박 패턴(12)이 형성되어 있다. 동박 패턴(12)의 일 단부는 반도체 칩(13)의 저면에 형성된 전극패드(미도시) 또는 범프(14)와 리이드 프레임의 단자가 접속되기 위한 본딩부(15)에 해당되며, 동박 패턴(12)의 타 단부는 다른 외부 회로에 연결되기 위한 접속 단자(16)의 역할을 하며, 기판의 검사시에 검사 카드(probe card)와 연결 되게 된다.
도 2a 내지 도 2c에 도시된 것은 도 1에 도시된 필름 기판을 형성하는 공정을 개략적으로 도시한 단면도이다.
도 2a를 참조하면, 필름 기판의 베이스 재료로 사용되는 폴리이미드 필름(21)의 구리층(22)이 형성된 것이 도시되어 있다. 구리층(22)은 폴리이미드 필름(21)의 일 표면상의 전면에 걸쳐서 형성된다. 통상 원재료에는 상기 폴리이미드 필름의 저면을 보호하는 PET 필름이 부착되어 있으나 이는 제조 공정 과정에서 제거되고 최종적으로는 구리층(22)과 폴리이미드 필름(21)만이 남게 된다.
상기 폴리이미드 필름(21)의 두께는 약 0.038mm 이며, 구리층(22)와 PET 필름의 두께는 약 0.008mm로 상기 구리층(22) 얇은 포일(foil)의 형태를 가진다.
도 2b에 도시된 것은 폴리이미드 필름(21)상의 동박을 소정의 패턴으로 에칭한 것을 도시한 것이다. 도 2a의 구리층(22)은 동박 패턴(22a)만을 남겨두고 모두 제거된다. 이러한 에칭은 에칭용 마스크를 구리층(22)의 표면에 덮어씌운 상태에서 에칭액을 분사함으로써 이루어진다.
도 2c에 도시된 것은 동박 패턴(22a)을 보호하기 위해서 솔더 레지스트층(23)을 동박 패턴(22a)상에 도포된 것을 나타낸다. 솔더 레지스트층(23)은 도 1에서 본딩부(15)와 접속 단자(16)를 제외한 모든 부분의 상부에 형성됨으로써 동박 패턴(22a)을 보호한다.
상술한 바와 같이 필름 기판을 제조하는 과정에서 구리층과 폴리이미드의 열팽창계수의 차이로 인하여 뒤틀리는 현상(warpage)이 발생하게 되는 문제점이 있 다.
또한 폴리이미드의 유연성으로 인하여 구리층이 형성되어 있는 부분과 형성되어 있지 않은 부분간에 요철이 발생하게 되며, 이는 원하는 치수를 맞추는데 어려움을 가중하게 된다.
그리고 기판의 형상이 변경되게 되면, 변경되는 형상에 맞추어서 검사 카드를 신규로 제작하여야 하며, 검사 공정을 진행할 때 마다 검사 카드의 정렬(align)을 조정하여야 하고, 작업진행 중에서 정기적으로 체크를 하여야 하는 문제가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 베이스 필름의 저면에 형성된 금속층을 이용하여 기판의 뒤틀림과 요철을 방지하고 검사 공정을 개선할 수 있는 반도체 팩키지용 필름 기판 및 이의 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명에 따른 반도체 팩키지용 필름 기판은, 베이스 필름과, 상기 베이스 필름 상에 형성되어 반도체 칩과 연결되기 위한 금속 패턴과, 상기 금속 패턴을 소정부분 보호하는 보호층과, 상기 베이스 필름의 저면의 일부에 형성되어 상기 베이스 필름의 강도를 보강하는 금속층을 구비하고, 상기 금속층은 상기 반도체 팩키지용 필름 기판의 검사를 위한 외부의 검사 카드와의 전기적 연결을 제공하는 검사 패드를 구비하고, 상기 검사 패드는 상기 검사 카드의 표준화된 부분에 대응하도록 설계된다.
본 발명의 상기 금속 패턴과 상기 금속층은 적어도 구리(Cu)를 포함하는 금 속인 것이 바람직하다.
본 발명의 상기 금속층과 상기 금속 패턴이 전기적으로 연결되어질 수 있다.
또한 상기 금속층과 상기 금속 패턴이 초음파 용접에 의해 연결되어질 수 있다.
본 발명의 상기 베이스 필름은 소정의 위치에 복수개의 개구가 형성되고 상기 금속 패턴과 상기 금속층은 상기 베이스 필름에 형성된 개구를 통해서 전기적으로 연결될 수 있다.
본 발명에 있어서, 상기 금속 패턴과 상기 금속층의 연결은 도금에 의하는 것이 바람직하다.
또한 반도체 팩키지용 필름 기판의 제조 방법은, 베이스 필름의 상면에 금속 패턴을 형성하는 단계와, 상기 금속 패턴의 일부 표면에 보호층을 도포하는 단계와, 상기 베이스 필름의 하면에 금속층을 형성하는 단계를 구비하고, 상기 금속층은 상기 반도체 팩키지용 필름 기판의 검사를 위한 외부의 검사 카드와의 전기적 연결을 제공하는 검사 패드를 구비하고, 상기 검사 패드는 상기 검사 카드의 표준화된 부분에 대응하도록 설계된다.
본 발명의 상기 금속층의 형성은 별도로 가공된 금속층을 상기 베이스 필름의 저면에 부착함으로써 형성하는 것이 바람직하다.
이하 첨부된 도면을 참조하여 본 발명에 따른 한 바람직한 실시예를 상세하게 설명하도록 한다.
도 3에는 본 발명에 따른 반도체 팩키지용 필름 기판의 일 실시예의 사시도가 도시되어 있다.
도면을 참조하면, 필름 기판(30)은 베이스 필름(31)과 상기 베이스 필름 상에 형성된 소정 형상의 패턴을 갖는 금속 패턴(32)과, 상기 베이스 필름의 저면에 형성된 금속층(도 4,33)을 구비한다.
도 4에는 도 3의 단면 AA의 단면도가 도시되어 있다.
도면을 참조하면, 그 상면에 금속 패턴(32)을 갖는 베이스 필름(31)의 저면에 금속층(33)이 형성되어 있다. 상기 금속층(33)은 유연성을 갖는 베이스 필름(31)을 보강하여 기판 제조 공정 중의 금속 패턴(32)과 베이스 필름(31)간의 열팽창 계수의 차이에 따른 변형과 요철현상을 방지하기 위한 것이다. 통상 금속층은 구리(Cu)외에 어떠한 금속이라고 가능하나 금속 패턴(32)과 같은 재질인 구리로 하는 것이 바람직하다.
금속층(33)의 평면 형상은 베이스 필름(31)의 저면 전체를 도포하도록 형성될 수도 있으나, 일부만을 도포하도록 형성될 수도 있으며, 이의 선택은 베이스 필름에 형성되는 금속 패턴(33)의 형상 등의 요인을 고려하여 결정될 수 있을 것이다.
또한 통상적으로 금속 패턴(32)은 구리로 이루어지며, 상기 금속 패턴(32)과 상기 금속층(33)은 솔더 리지스트에 의해 보호되는 것이 바람직하다.
상기 금속층(33)은 구리층과 폴리이미드로 이루어진 2레이어 원재료의 저면에 미리 부착하고 가공함으로써 형성할 수도 있지만, 먼저 금속층(33)의 형상을 가공하여 차후에 부착할 수도 있을 것이다.
도 5a 내지 도 5k에는 상기와 같이 구성된 반도체 팩키지용 필름 기판을 제조하는 공정을 도시한다.
도 5a에는 본 발명에 따른 반도체 팩키지용 필름 기판을 일 실시예를 구현하 기 위해 소요되는 원재료를 도시하고 있다. 원재료는 3-레이어의 구조로서 베이스 필름인 폴리이미드층(51)과 상기 폴리이미드층(51)의 상면에 형성되고 금속 패턴을 형성하는 구리 패턴층(52)과, 상기 폴리이미드층(51)의 저면에 형성되는 금속층(53)으로 구성된다. 상기 금속층(53)은 전술한 바와 같이 구리외에 어떠한 금속이라도 가능하다.
도 5b에는 상기 원재료의 구리 패턴층(52)의 상면에 소정 형상의 패턴을 형성하기 위하여 포토 리지스트(photo resist)층(54)을 형성한 것을 도시하고 있다.
도 5c에는 상기 포토 리지스트층을 노광하여 소정형상의 막(55)을 형성시키고 금속층의 저면을 에칭으로부터 보호하기 위하여 백코팅(56)을 형성한 것을 도시하고 있다.
도 5d에는 에칭 공정을 통해 구리 패턴(52a)이 형성된 상태를 도시하고 도 5e에는 스트리핑 공정을 통해 상기 구리 패턴(52a) 상에 형성된 막을 제거한 상태를 도시하고 있다.
도 5f에는 금속층(53)의 에칭 공정에서 구리 패턴(52a)를 보호하기 위해 백코팅(56)을 도포하고 금속층(53)의 저면에 포토 리지스트층(57)을 형성한 상태를 도시하고 있다.
도 5g에는 노광을 통해 소정 형상의 막(58)이 금속층(53)의 저면에 형성된 것을 도시하고 있으며, 도 5h에는 에칭을 통해 금속층(53a)이 형성된 것을 도시하고 있다. 또한 도 5j에는 스트리핑 공정을 통해 상기 막(58)을 제거한 상태를 도시한다.
상술한 바와 같이 형성된 필름 기판의 구리 패턴(52a)의 표면에 보호층을 형성하여 보호하는 것이 바람직하며, 솔더 리지스트 또는 주석 도금을 수행할 수 있다. 또한 상기 금속층(53a)의 재료의 종류에 따라 필요할 경우 금속층(53a)에도 보호층을 형성할 수 있다.
전술한 실시예에서는 미리 금속층을 원재료에 부착하여 최종적인 형상의 금소층을 형성하는 방법을 설명하였으나, 최종형상이 갖추어진 금속층을 마지막에 부착하는 것도 가능할 것이다.
도 6에는 도 3의 단면 BB를 도시하고 있다.
도면을 참조하면, 베이스 필름(61)은 복수의 개구를 가지고 있으며, 상기 베이스 필름(61)상에는 금속 패턴(62)이 형성된다. 또한 상기 베이스 필름(61)의 저면에는 금속층(63)이 구비되는데, 상기 금속 패턴(62)과 상기 금속층(63)은 상기 베이스 필름(61)에 형성된 개구를 통해서 전기적으로 연결되게 된다. 이러한 연결은 도금을 통해서 이룰 수 있으며, 스퍼터링을 통해서도 수행할 수 있다.
상기 개구는 레이저 가공이나, 플라즈마 가공 또는 에칭을 통해서 형성할 수 있다. 상기 금속 패턴(62)는 필요한 형태의 패턴으로 형성되고, 상기 금속층(63)은 검사 카드(미도시)와 접촉하는 검사 패드로 작용하게끔 설계된다. 즉 검사 카드의 일정 부분을 표준화하고 이에 대응하여 검사 패드를 설계하면 검사에 소요되는 비용과 시간을 절감할 수 있다. 또한 베이스 필름(61)의 저면에 설치된 금속층(63)은 베이스 필름(61)의 강도를 보충하는 역할을 하므로 변형이나 요철 등을 방지할 수 있다.
또한 상기의 베이스 필름상의 상기 금속 패턴(62)과 상기 금속층(63)의 전기적 연결은 상기 베이스 필름에 개구를 부가적으로 하지 않고 초음파 용접을 통하여 전기적으로 연결이 가능하게 할 수도 있다. 이러한 경우는 상기 금속 패턴(62)과 상기 금속층(63)이 상기 베이스 필름상에 형성 된 상태에서 예칭을 통하여 소정의 회로와 형상을 형성하고 다음 공정에서 초음파 용접을 실시 함으로써 얻어질 수 있다.
상술한 바와 같이, 베이스 필름의 저면에 금속층을 형성함으로써 필름 기판의 제조 과정에서 발생하는 변형이나 요철등을 방지할 수 있으며, 금속층에 형성된 검사 패드를 이용한 검사를 가능하게 함으로써 검사에 필요한 시간이나 비용 등을 절감하고 필름 기판의 품질을 향상시킬 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능함을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 보호범위는 첨부된 청구범위에 의해서만 정해져야 할 것이다.

Claims (8)

  1. 베이스 필름과;
    상기 베이스 필름 상에 형성되어 반도체 칩과 연결되기 위한 금속 패턴과;
    상기 금속 패턴을 소정부분 보호하는 보호층과;
    상기 베이스 필름의 저면의 일부에 형성되어 상기 베이스 필름의 강도를 보강하는 금속층을 구비하는 반도체 팩키지용 필름 기판으로서,
    상기 금속층은 상기 반도체 팩키지용 필름 기판의 검사를 위한 외부의 검사 카드와의 전기적 연결을 제공하는 검사 패드를 구비하고, 상기 검사 패드는 상기 검사 카드의 표준화된 부분에 대응하도록 설계된 반도체 팩키지용 필름 기판.
  2. 제 1항에 있어서,
    상기 금속 패턴과 상기 금속층은 적어도 구리(Cu)를 포함하는 금속인 것을 특징으로 하는 반도체 팩키지용 필름 기판.
  3. 제 1항에 있어서,
    상기 금속층과 상기 금속 패턴이 전기적으로 연결되어진 것을 특징으로 하는 반도체 팩키지용 필름 기판.
  4. 제 3항에 있어서,
    상기 금속층과 상기 금속 패턴이 초음파 용접에 의해 연결되어진 것을 특징으로 하는 반도체 팩키지용 필름 기판.
  5. 제 1항에 있어서,
    상기 베이스 필름은 소정의 위치에 복수개의 개구가 형성되고
    상기 금속 패턴과 상기 금속층은 상기 베이스 필름에 형성된 개구를 통해서 전기적으로 연결된 것을 특징으로 하는 반도체 팩키지용 필름 기판.
  6. 제 5항에 있어서,
    상기 금속 패턴과 상기 금속층의 연결은 도금에 의한 것을 특징으로 하는 반도체 팩키지용 필름 기판.
  7. 베이스 필름의 상면에 금속 패턴을 형성하는 단계와;
    상기 금속 패턴의 일부 표면에 보호층을 도포하는 단계와;
    상기 베이스 필름의 하면에 금속층을 형성하는 단계;를 구비하는 반도체 팩키지용 필름 기판 제조 방법으로서,
    상기 금속층은 상기 반도체 팩키지용 필름 기판의 검사를 위한 외부의 검사 카드와의 전기적 연결을 제공하는 검사 패드를 구비하고, 상기 검사 패드는 상기 검사 카드의 표준화된 부분에 대응하도록 설계된 반도체 팩키지용 필름 기판 제조 방법.
  8. 제 7항에 있어서,
    상기 금속층의 형성은 별도로 가공된 금속층을 상기 베이스 필름의 저면에 부착함으로써 형성하는 것을 특징으로 하는 반도체 팩키지용 필름 기판 제조 방법.
KR1020020047891A 2002-08-13 2002-08-13 반도체 팩키지용 필름 기판 및 이의 제조 방법 KR100891650B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020047891A KR100891650B1 (ko) 2002-08-13 2002-08-13 반도체 팩키지용 필름 기판 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020047891A KR100891650B1 (ko) 2002-08-13 2002-08-13 반도체 팩키지용 필름 기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20040015607A KR20040015607A (ko) 2004-02-19
KR100891650B1 true KR100891650B1 (ko) 2009-04-02

Family

ID=37321852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020047891A KR100891650B1 (ko) 2002-08-13 2002-08-13 반도체 팩키지용 필름 기판 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR100891650B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100244580B1 (ko) * 1997-06-24 2000-02-15 윤종용 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법
KR200179419Y1 (ko) * 1997-06-30 2000-05-01 김영환 반도체패키지
KR100266138B1 (ko) * 1998-06-24 2000-09-15 윤종용 칩 스케일 패키지의 제조 방법
KR20010001720A (ko) * 1999-06-08 2001-01-05 마이클 디. 오브라이언 반도체패키지 구조
KR200278534Y1 (ko) * 1997-12-12 2002-09-19 주식회사 하이닉스반도체 칩 크기 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100244580B1 (ko) * 1997-06-24 2000-02-15 윤종용 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법
KR200179419Y1 (ko) * 1997-06-30 2000-05-01 김영환 반도체패키지
KR200278534Y1 (ko) * 1997-12-12 2002-09-19 주식회사 하이닉스반도체 칩 크기 패키지
KR100266138B1 (ko) * 1998-06-24 2000-09-15 윤종용 칩 스케일 패키지의 제조 방법
KR20010001720A (ko) * 1999-06-08 2001-01-05 마이클 디. 오브라이언 반도체패키지 구조

Also Published As

Publication number Publication date
KR20040015607A (ko) 2004-02-19

Similar Documents

Publication Publication Date Title
KR100268608B1 (ko) 반도체장치의제조방법및반도체장치
US7338891B2 (en) Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof
US6175151B1 (en) Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument
US7825514B2 (en) Substrate for semiconductor device, resin-sealed semiconductor device, method for manufacturing said substrate for semiconductor device and method for manufacturing said resin-sealed semiconductor device
JP5164362B2 (ja) 半導体内臓基板およびその製造方法
KR100385766B1 (ko) 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스
JP3494593B2 (ja) 半導体装置及び半導体装置用基板
US20050039944A1 (en) Non-solder mask defined (NSMD) type wiring substrate for ball grid array (BGA) package and method for manufacturing such a wiring substrate
JPH09330934A (ja) 半導体装置及びその製造方法
US8067698B2 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
JP2005079581A (ja) テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたlcd装置
US6936922B1 (en) Semiconductor package structure reducing warpage and manufacturing method thereof
JPH10289932A (ja) キャリアフィルム及びそれを使用した集積回路装置
JPH1092865A (ja) 半導体装置およびその製造方法
US7030508B2 (en) Substrate for semiconductor package and wire bonding method using thereof
JP4963989B2 (ja) 半導体素子搭載用基板およびその製造方法
JPH09172104A (ja) 半導体装置用基板
JP3281591B2 (ja) 半導体装置およびその製造方法
JP4506168B2 (ja) 半導体装置およびその実装構造
JP3313058B2 (ja) 半導体装置とその製造方法
KR100891650B1 (ko) 반도체 팩키지용 필름 기판 및 이의 제조 방법
JP2009135241A (ja) 回路基板、その製造方法、およびそれを用いた半導体装置
JP2001118994A (ja) 半導体装置
JP3271500B2 (ja) 半導体装置
KR100919985B1 (ko) 반도체 팩키지용 필름 기판 및 이를 이용한 반도체 팩키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180222

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190225

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200225

Year of fee payment: 12