JP2020145318A - 高周波パッケージ - Google Patents

高周波パッケージ Download PDF

Info

Publication number
JP2020145318A
JP2020145318A JP2019040918A JP2019040918A JP2020145318A JP 2020145318 A JP2020145318 A JP 2020145318A JP 2019040918 A JP2019040918 A JP 2019040918A JP 2019040918 A JP2019040918 A JP 2019040918A JP 2020145318 A JP2020145318 A JP 2020145318A
Authority
JP
Japan
Prior art keywords
wiring board
underfill material
high frequency
frequency device
shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019040918A
Other languages
English (en)
Inventor
友幸 海野
Tomoyuki Umino
友幸 海野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2019040918A priority Critical patent/JP2020145318A/ja
Publication of JP2020145318A publication Critical patent/JP2020145318A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Combinations Of Printed Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】アンダーフィル材によるシールド用はんだバンプのシールド性低下を防止することができる高周波パッケージを得ること。【解決手段】高周波パッケージ１００は、第１配線基板１と、高周波デバイス３と、アンダーフィル材６と、シールド用はんだバンプ５と、第２配線基板２とを備える。高周波デバイス３は、第１配線基板１にはんだバンプ４を介して電気的に接続される。アンダーフィル材６は、高周波デバイス３と第１配線基板１との間に充填される。シールド用はんだバンプ５は、第１配線基板１上における高周波デバイス３の周囲に配置される。第２配線基板２は、シールド用はんだバンプ５を介して第１配線基板１と電気的に接続される。第１配線基板１には、シールド用はんだバンプ５とアンダーフィル材６との間にレジストの開口であるレジスト開口１０が形成される。【選択図】図１

Description

本発明は、高周波デバイスを備える高周波パッケージに関する。
従来、ＭＭＩＣ（Monolithic Microwave Integrated Circuit）などのようにマイクロ波帯またはミリ波帯などの高周波信号を扱う高周波デバイスを備える高周波パッケージが知られている。かかる高周波パッケージでは、例えば、高周波デバイスがＷＬＣＳＰ（Wafer Level Chip Size Package）などである場合、フリップチップ実装によって高周波デバイスが配線基板に実装される。
フリップチップ実装では、配線基板と高周波デバイスとがはんだバンプで接続されるため、リード端子を用いた場合に比べ、機械的強度が弱い。そのため、例えば、配線基板と高周波デバイスとの間に発生する部材同士の線膨張係数差により発生する応力によって高周波デバイスと配線基板とを接続するはんだバンプの破断などが発生する場合がある。そこで、特許文献１に記載されているように、フリップチップ実装では、はんだバンプの破断などを防止するために、配線基板と高周波デバイスとの間にアンダーフィル材が充填されることがある。
国際公開第２０１７／０２６３０２号
上述した高周波パッケージにおいて、外部への不要輻射を防ぐために高周波デバイスの周囲にシールド用はんだバンプを実装する場合、かかるシールド用はんだバンプにアンダーフィル材が付着してしまう可能性がある。シールド用はんだバンプにアンダーフィル材が付着すると、その後のリフロー工程において、はんだ不濡れが生じ、シールド用はんだバンプによってシールド性が低下する問題が生じる場合がある。
本発明は、上記に鑑みてなされたものであって、アンダーフィル材によるシールド用はんだバンプのシールド性低下を防止することができる高周波パッケージを得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明の高周波パッケージは、第１配線基板と、高周波デバイスと、アンダーフィル材と、シールド用はんだバンプと、第２配線基板とを備える。高周波デバイスは、第１配線基板にはんだバンプを介して電気的に接続される。アンダーフィル材は、高周波デバイスと第１配線基板との間に充填される。シールド用はんだバンプは、第１配線基板上における高周波デバイスの周囲に配置される。第２配線基板は、シールド用はんだバンプを介して第１配線基板と電気的に接続される。第１配線基板には、シールド用はんだバンプとアンダーフィル材との間にレジストの開口が形成される。
本発明によれば、アンダーフィル材によるシールド用はんだバンプのシールド性低下を防止することができる、という効果を奏する。
本発明の実施の形態１にかかる高周波パッケージの断面図 実施の形態１にかかるレジスト開口が形成されていない高周波パッケージの断面図 図２に示す高周波パッケージにおけるアンダーフィル材の塗布工程を説明するための図 実施の形態１にかかる高周波パッケージにおけるアンダーフィル材の塗布工程を説明するための図
以下に、本発明の実施の形態にかかる高周波パッケージを図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態１．
図１は、本発明の実施の形態１にかかる高周波パッケージの断面図である。図１に示すように、実施の形態１にかかる高周波パッケージ１００は、第１配線基板１と、第２配線基板２と、高周波デバイス３と、シールド用はんだバンプ５と、アンダーフィル材６とを備える。
第１配線基板１および第２配線基板２は、２層以上の積層基板である。第１配線基板１の表面側には金属導体層１１が形成される。第１配線基板１の表面には、金属導体層１１を覆うレジスト７が形成される。レジスト７は、第１配線基板１の表面の大部分を覆っており、金属導体層１１の一部の金属導体膜からなるパッド部および一部の信号線路などが露出するように一部が開口している。同様に、第２配線基板２の表面には金属導体層２１が形成される。第２配線基板２の表面には、金属導体層２１を覆うレジスト８が形成される。レジスト８は、第２配線基板２の表面の大部分を覆っており、金属導体層２１の一部の金属導体膜からなるパッド部および一部の信号線路などが露出するように一部が開口している。
高周波デバイス３は、マイクロ波帯またはミリ波帯などの高周波信号を扱うＩＣ（Integrated Circuit）などの半導体デバイスであり、例えば、ＭＭＩＣである。高周波デバイス３は、フリップチップ実装によってはんだバンプ４を介して第１配線基板１に電気的に接続される。なお、第１配線基板１のうち高周波デバイス３がフリップチップ実装される表面におけるシールド用はんだバンプ５の実装される領域は、レジスト７が付着しておらず、例えば金属導体層１１の一部の金属導体膜が矩形状に露出したパッド部が形成されている。当該パッド部上に高周波デバイス３がフリップチップ実装される。
シールド用はんだバンプ５は、高周波デバイス３を取り囲むように第１配線基板１上における高周波デバイス３の周囲に複数配置されており、第１配線基板１と第２配線基板２とを電気的に接続する。かかるシールド用はんだバンプ５によって、高周波パッケージ１００の外部への不要輻射が低減または防止される。なお、第１配線基板１の表面にシールド用はんだバンプ５が実装される領域は、レジスト７が付着しておらず、例えば金属導体層１１の一部の金属導体膜が円形状に露出したパッド部が形成されている。当該パッド部上にシールド用はんだバンプ５が接合する。
アンダーフィル材６は、第１配線基板１と高周波デバイス３との間に充填される。これにより、第１配線基板１と高周波デバイス３との間に加わる応力が緩和され、第１配線基板１と高周波デバイス３とを接続するはんだバンプ４の破断などが防止される。アンダーフィル材６は、例えば、液状硬化性樹脂である。
第１配線基板１には、複数のシールド用はんだバンプ５の少なくとも一部とアンダーフィル材６との間に、レジスト７に形成された開口であるレジスト開口１０が形成される。レジスト開口１０は、例えば第１配線基板１の表面のレジスト７に、細長い隙間のスリット形状もしくは細長い長方形状開口が形成されて、例えば金属導体層１１の一部の金属導体膜がスリット形状もしくは細長い長方形状に露出している。レジスト開口１０は、その開口の長手方向が複数のシールド用はんだバンプ５の配列方向に沿うように配置される。かかるレジスト開口１０によってアンダーフィル材６の塗布工程において、アンダーフィル材６がシールド用はんだバンプ５に付着することが防止される。
かかるレジスト開口１０が形成されていない場合、アンダーフィル材６の塗布工程において、アンダーフィル材６がシールド用はんだバンプ５に付着する場合がある。以下、レジスト開口１０が形成されていない高周波パッケージについて説明する。図２は、実施の形態１にかかるレジスト開口が形成されていない高周波パッケージの断面図である。図３は、図２に示す高周波パッケージにおけるアンダーフィル材の塗布工程を説明するための図である。
図２に示すように、高周波パッケージ１００’は、図１に示すレジスト開口１０が形成されていない。高周波パッケージ１００’におけるアンダーフィル材６の塗布工程では、図３に示すように、第１配線基板１に高周波デバイス３がはんだバンプ４によって実装されている状態において、アンダーフィル材６がアンダーフィル塗布位置９に滴下される。アンダーフィル塗布位置９に滴下されたアンダーフィル材６は、第１配線基板１上を濡れ広がり、第１配線基板１と高周波デバイス３との間に浸透する。これにより、アンダーフィル材６が第１配線基板１と高周波デバイス３との間に充填される。
また、アンダーフィル材６の一部は、シールド用はんだバンプ５へ向けても濡れ広がり、図３に示すようにシールド用はんだバンプ５に付着する場合がある。この場合、シールド用はんだバンプ５に第２配線基板２を接続するためのリフロー工程において、シールド用はんだバンプ５に付着したアンダーフィル材６により、シールド用はんだバンプ５が第２配線基板２に未接続になるはんだ不濡れが発生する場合がある。そして、かかる不濡れによって、シールド用はんだバンプ５によるシールド性が低下し、ＥＭＩ（Electro-Magnetic Interference）特性が劣化することがある。
次に、レジスト開口１０が形成された高周波パッケージ１００におけるアンダーフィル材６の塗布工程について説明する。図４は、実施の形態１にかかる高周波パッケージにおけるアンダーフィル材の塗布工程を説明するための図である。図４に示すように、アンダーフィル材６の塗布工程では、第１配線基板１に高周波デバイス３がはんだバンプ４によって実装されている状態において、アンダーフィル材６がアンダーフィル塗布位置９に滴下される。アンダーフィル塗布位置９に滴下されたアンダーフィル材６は、第１配線基板１上を濡れ広がり、第１配線基板１と高周波デバイス３との間に浸透する。これにより、アンダーフィル材６が第１配線基板１と高周波デバイス３との間に充填される。
また、アンダーフィル材６は、シールド用はんだバンプ５へ向けても濡れ広がるが、第１配線基板１には、アンダーフィル塗布位置９とシールド用はんだバンプ５との間にレジスト開口１０が形成される。そのため、シールド用はんだバンプ５へ向けて濡れ広がるアンダーフィル材６は、レジスト開口１０での表面張力によってレジスト開口１０を越える濡れ広がりが遮断される。これにより、アンダーフィル材６の塗布工程においてアンダーフィル材６がシールド用はんだバンプ５に付着することを防止することができる。したがって、アンダーフィル材６によってシールド用はんだバンプ５のシールド性が低下することを防止することができる。
図４に示す例では、レジスト開口１０は、高周波デバイス３の対向する方向であるＸ軸方向と直交するＹ軸方向に延伸している。これにより、レジスト開口１０の大きさを抑えつつも、アンダーフィル塗布位置９に滴下されるアンダーフィル材６がシールド用はんだバンプ５に付着することを防止することができる。
また、図４に示す例では、レジスト開口１０は、Ｙ軸正方向およびＹ軸負方向のいずれにおいても、高周波デバイス３よりも長い位置まで形成される。換言すれば、Ｘ軸方向から見た場合に、レジスト開口１０の一部が高周波デバイス３の全体と重複する。そのため、アンダーフィル塗布位置９に滴下されるアンダーフィル材６がシールド用はんだバンプ５に付着することを精度よく防止することができる。
なお、レジスト開口１０の形状および数は図４に示す例に限定されない。例えば、レジスト開口１０は、高周波デバイス３を囲むように枠状または環状に形成されていてもよい。これにより、アンダーフィル塗布位置９が図４に示す位置と異なる場合であっても、アンダーフィル材６がシールド用はんだバンプ５に付着することを精度よく防止することができる。
以上のように、実施の形態１にかかる高周波パッケージ１００は、第１配線基板１と、高周波デバイス３と、アンダーフィル材６と、シールド用はんだバンプ５と、第２配線基板２とを備える。高周波デバイス３は、第１配線基板１にはんだバンプ４を介して電気的に接続される。アンダーフィル材６は、第１配線基板１と高周波デバイス３との間に充填される。シールド用はんだバンプ５は、第１配線基板１上における高周波デバイス３の周囲に配置される。第２配線基板２は、シールド用はんだバンプ５を介して第１配線基板１と電気的に接続される。第１配線基板１には、シールド用はんだバンプ５とアンダーフィル材６との間にレジスト７の開口であるレジスト開口１０が形成される。これにより、アンダーフィル材６によるシールド用はんだバンプ５のシールド性低下を防止することができる。
また、レジスト開口１０は、アンダーフィル材６の第１配線基板１上への滴下位置であるアンダーフィル塗布位置９とシールド用はんだバンプ５との間に形成される。これにより、アンダーフィル材６が濡れ広がる可能性が高い位置にレジスト開口１０が形成されるため、アンダーフィル材６によるシールド用はんだバンプ５のシールド性低下を効果的に防止することができる。
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
１ 第１配線基板、２ 第２配線基板、３ 高周波デバイス、４ はんだバンプ、５ シールド用はんだバンプ、６ アンダーフィル材、７，８ レジスト、９ アンダーフィル塗布位置、１０ レジスト開口、１１，２１ 金属導体層、１００，１００’ 高周波パッケージ。

Claims (2)

  1. 第１配線基板と、
    前記第１配線基板にはんだバンプを介して電気的に接続される高周波デバイスと、
    前記高周波デバイスと前記第１配線基板との間に充填されるアンダーフィル材と、
    前記第１配線基板上における前記高周波デバイスの周囲に配置されるシールド用はんだバンプと、
    前記シールド用はんだバンプを介して前記第１配線基板と電気的に接続される第２配線基板と、を備え、
    前記第１配線基板には、
    前記シールド用はんだバンプと前記アンダーフィル材との間にレジストの開口が形成される
    ことを特徴とする高周波パッケージ。
  2. 前記レジストの前記開口は、
    前記アンダーフィル材の前記第１配線基板上への滴下位置と前記シールド用はんだバンプとの間に形成される
    ことを特徴とする請求項１に記載の高周波パッケージ。
JP2019040918A 2019-03-06 2019-03-06 高周波パッケージ Pending JP2020145318A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019040918A JP2020145318A (ja) 2019-03-06 2019-03-06 高周波パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019040918A JP2020145318A (ja) 2019-03-06 2019-03-06 高周波パッケージ

Publications (1)

Publication Number Publication Date
JP2020145318A true JP2020145318A (ja) 2020-09-10

Family

ID=72354482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019040918A Pending JP2020145318A (ja) 2019-03-06 2019-03-06 高周波パッケージ

Country Status (1)

Country Link
JP (1) JP2020145318A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021048333A (ja) * 2019-09-20 2021-03-25 日本電産コパル株式会社 回路基板及び撮像装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021048333A (ja) * 2019-09-20 2021-03-25 日本電産コパル株式会社 回路基板及び撮像装置
JP7373336B2 (ja) 2019-09-20 2023-11-02 ニデックプレシジョン株式会社 回路基板及び撮像装置

Similar Documents

Publication Publication Date Title
KR102145219B1 (ko) 반도체 패키지 및 이를 포함하는 안테나 모듈
JP3082905B2 (ja) チップ・オン・ボード遮蔽構造およびその製造方法
US20130163206A1 (en) Semiconductor device
US8378482B2 (en) Wiring board
KR102086361B1 (ko) 반도체 패키지
US8592968B2 (en) Semiconductor device, semiconductor package, interposer, semiconductor device manufacturing method and interposer manufacturing method
KR100826988B1 (ko) 인쇄회로기판 및 이를 이용한 플립 칩 패키지
TW201946245A (zh) 半導體封裝體及包含半導體封裝體之裝置
JP2001118947A (ja) 半導体装置用パッケージの製造方法及び半導体装置
KR102152041B1 (ko) 높은 신뢰성을 갖는 전자 패키지 구조체, 회로 보드 및 디바이스
JP2013069942A (ja) 半導体装置及びその製造方法
US8179686B2 (en) Mounted structural body and method of manufacturing the same
WO2011007507A1 (ja) 半導体パッケージ用基板および半導体パッケージ用基板の製造方法
JP2020145318A (ja) 高周波パッケージ
WO2020147084A1 (zh) 芯片封装结构、电子设备
JP2008218932A (ja) 半導体素子搭載用基板およびその製造方法
US10763200B2 (en) Mounting structure and module
US7456503B1 (en) Integrated circuit package
US20090091016A1 (en) I/o pad structures for integrated circuit devices
US6266249B1 (en) Semiconductor flip chip ball grid array package
JP6465451B1 (ja) 電子回路
JP2845218B2 (ja) 電子部品の実装構造およびその製造方法
JP6753725B2 (ja) 実装体
JP2015228472A (ja) 半導体装置およびその製造方法
JPH11145180A (ja) 電子部品およびその製造方法