KR102109046B1 - 인쇄회로 기판 및 그 제조 방법 - Google Patents

인쇄회로 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR102109046B1
KR102109046B1 KR1020120147277A KR20120147277A KR102109046B1 KR 102109046 B1 KR102109046 B1 KR 102109046B1 KR 1020120147277 A KR1020120147277 A KR 1020120147277A KR 20120147277 A KR20120147277 A KR 20120147277A KR 102109046 B1 KR102109046 B1 KR 102109046B1
Authority
KR
South Korea
Prior art keywords
via hole
mask
circuit board
printed circuit
width
Prior art date
Application number
KR1020120147277A
Other languages
English (en)
Other versions
KR20140078199A (ko
Inventor
최대영
박충식
김병호
신승열
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120147277A priority Critical patent/KR102109046B1/ko
Publication of KR20140078199A publication Critical patent/KR20140078199A/ko
Application granted granted Critical
Publication of KR102109046B1 publication Critical patent/KR102109046B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 인쇄회로 기판 및 그 제조 방법에 관한 것으로, 본 발명에 따른 인쇄회로 기판의 제조 방법은 절연층에 비아 홀을 가공하고, 상기 비아 홀의 상단 개구부의 폭보다 상기 마스크의 개구부의 폭이 좁아지도록 상기 절연층 상에 마스크를 형성하고, 상기 비아 홀에 금속 재료를 충진하여 비아를 형성한다.

Description

인쇄회로 기판 및 그 제조 방법{PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF}
본 발명은 인쇄회로 기판 및 그 제조 방법에 관한 것으로, 보다 상세하게는 비아 홀의 폭과 절연층의 두께의 제약을 해결하고 품질을 보다 향상시킨 인쇄회로 기판 및 그 제조 방법에 관한 것이다.
인쇄회로 기판(PCB: Printed Circuit Board)은 전기 절연성 기판에 전도성 재료로 인쇄회로 인쇄한 것으로, 여러 종류의 많은 전자 부품을 평판 위에 밀집 탑재시키기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 라인을 평판 표면에 인쇄하여 고정시킨 회로 기판을 뜻한다.
일반적으로 인쇄회로 기판은 도전성의 전극패턴이 형성된 여러층의 시트가 적층 및 압착되는 구조로 이루어져 있으며, 각각의 시트에 형성된 도전성의 전극패턴은 그 형상이 서로 상이할 뿐만 아니라 비아(via)에 의해 각각 선택적으로 통전되도록 연결된다.
상기와 같이 비아에 의해 이루어지는 전기적인 연결은 소자에 각기 다른 전기적 특성을 부여하며, 이로인해 반도체 소자의 소형화, 복합화가 가능하게 되었다.
상술한 바와 같이, 적층형 반도체 소자를 형성하는 시트에 각각 형성된 도전성 전극패턴은 비아에 의해 전기적으로 연결된다.
도 1은 종래 기술에 따른 인쇄회로 기판의 제조 방법을 설명하기 위한 도면이다.
종래 기술에 따른 인쇄회로 기판은 도 1의 a에 도시된 바와 절연층(110) 상에 비아 홀(Via hole: 111)을 형성하고, 도 1의 b에 도시된 바와 같이 절연층(110) 상의 회로층(130) 상부에 마스크(140)를 형성하며, 상기 마스크(140)를 이용하여 비아 홀(111)의 하단의 내부 전극(120) 상에 금속 재료를 충진하여 비아(Via: 125)를 형성한다.
그러나, 종래 기술에 따르면 마스크(140)를 이용하여 비아 홀(111)에 150 ㎛ 이상의 대구경의 비아(125)를 형성하는 경우에는 비아(125)의 상면에 딤플(dimple: 126)이 발생하였으며, 그로 인해 비아 홀(111)의 폭과 절연층(110)의 두께의 설계에 제약이 발생하는 문제점이 있었다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로서, 비아의 형성시에 사용되는 마스크의 개구부의 폭을 비아 홀의 폭 보다 좁게 형성하여, 상기 비아 홀에 금속을 충진하여 비아를 형성시에, 딤플(dimple)이 발생하지 않는 비아를 형성하고자 한다.
전술한 문제를 해결하기 위한 본 발명의 일실시예에 따른 인쇄히로 기판의 제조 방법, 절연층에 비아 홀을 가공하고, 상기 비아 홀의 상단 개구부의 폭보다 상기 마스크의 개구부의 폭이 좁아지도록 상기 절연층 상에 마스크를 형성하고, 상기 비아 홀에 금속 재료를 충진하여 비아를 형성한다.
본 발명의 또 다른 일실시예에 따르면, 상기 비아의 형성시에는 상기 비아의 상면을 상기 마스크의 하면과 동등한 높이로 형성한다.
본 발명의 또 다른 일실시예에 따르면, 상기 마스크를 형성시에는 상기 절연층의 상면에 형성된 상부 회로층 상에 상기 마스크를 형성한다.
본 발명의 또 다른 일실시예에 따르면, 상기 비아의 형성시에는 상기 비아의 상면을 상기 상부 회로층의 상면과 동등한 높이로 형성한다.
본 발명의 또 다른 일실시예에 따르면, 상기 형성된 비아의 상면을 평면으로 가공하는 과정을 더 포함한다.
본 발명의 또 다른 일실시예에 따르면, 상기 절연층 상면에 제2 마스크를 형성하고, 상기 제2 마스크의 개구부 상에 금속 재료를 충진하여 상기 비아에 접속되는 외부 회로층을 형성한다.
본 발명의 일실시예에 따른 인쇄회로 기판은 절연층; 상기 절연층의 상면에 형성된 상부 회로층; 상면이 상기 상부 회로층의 상면과 동등한 높이의 평면으로 형성되는 비아;를 포함하여 구성된다.
본 발명의 또 다른 일실시예에 따르면, 상기 상부 회로층 및 상기 비아는 구리(Cu)를 재료로 형성된다.
본 발명의 또 다른 일실시예에 따르면, 상기 절연층은 프리프레그(Prepreg) 및 세라믹 중 어느 하나로 이루어진다.
본 발명에 따르면 비아의 형성시에 사용되는 마스크의 개구부의 폭을 비아 홀의 폭 보다 좁게 형성함으로써, 상기 비아 홀에 금속을 충진하여 비아를 형성시에, 상면에 딤플(dimple)이 발생하지 않는 비아를 형성할 수 있다.
나아가, 본 발명에 따르면 대구경의 비아를 형성하는 경우에도, 비아의 상면에 딤플이 발생하지 않으므로, 제약 없이 비아 홀의 폭과 절연층의 설계가 가능하다.
도 1은 종래 기술에 따른 인쇄회로 기판의 제조 방법을 설명하기 위한 도면이다.
도 2는 본 발명의 일실시예에 따른 인쇄회로 기판을 설명하기 위한 도면이다.
이하에서는 첨부한 도면을 참조하여 바람직한 본 발명의 일실시예에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 2는 본 발명의 일실시예에 따른 인쇄회로 기판을 설명하기 위한 도면이다.
도 2를 참조하여 본 발명의 일실시예에 따른 인쇄회로 기판을 설명하기로 한다.
도 2의 a에 도시된 바와 같이 본 발명의 일실시예에 따른 인쇄회로 기판은 절연층(210)에 비아 홀(221)을 가공한다.
이후, 도 2의 b에 도시된 바와 같이 비아의 형성을 위하여, 절연층(210)의 상면에 마스크(240)를 형성한다.
이때, 상기 절연층(210)의 상면에는 상부 회로층(230)이 형성되고, 상기 마스크(240)는 상기 상부 회로층(230)의 상면에 형성될 수 있다.
보다 상세하게 설명하면, 상기 마스크(240)의 개구부의 폭(L2)은 상기 비아 홀(221)의 상단 개구부의 폭(L1) 보다 좁게 형성한다. 상기와 같이 형성된 마스크(240)에 의하여 상기 비아 홀(221)의 입구보다 내부가 보다 넓은 항아리 형태로 형성된다.
한편 상기 마스크(240)는 DFR(Dry Film PhotoResist)로 구성될 수 있다. 또한, 상기 절연층(210)은 프리프레그(PPG: Prepreg) 및 세라믹 중 어느 하나의 재료로 이루어진다. 이때, 프리프레그(PPG)는 섬유 강화 복합재료용의 중간 기재로, 강화섬유에 매트릭스 수지를 예비 함침한 성형 재료이다. PPG를 적층하여 가열 및 가압하여 수지를 경화시켜 성형품이 형성된다. PPG로는 고분자 에폭시 수지 등의 열경화성 수지계를 사용할 수 있으며, 폴리에테르케톤 등의 열가소성 수지도 사용될 수 있다.
이후, 도 2의 c에 도시된 바와 같이 상기와 같이 형성된 비아 홀(221)에 금속 재료를 충진하여 비아(225)를 형성하며, 그에 따라 비아(225)와 상기 비아(225)의 하부의 내부 회로(220)가 접속된다.
이와 같이 마스크(240)의 개구부의 폭(L2)을 비아 홀(221)의 폭(L1) 보다 좁게 형성하면, 상기 비아(225)의 상면이 평면으로 형성된다.
즉, 종래에는 마스크의 개구부가 비아 홀의 폭과 동등하게 형성되므로 형성된 비아의 상면에 딤플(dimple)이 발생하였으나, 본 발명에 따르면 마스크(240)의 개구부의 폭(L2)이 비아 홀(221)의 폭(L1) 보다 좁게 형성되므로 비아(225)의 상면을 평면으로 형성할 수 있다.
보다 상세하게 설명하면, 상기와 같이 마스크(240)의 개구부의 폭(L2)이 비아 홀(221)의 폭(L1) 보다 좁게 구성하고, 비아 홀(221)에 금속 재료를 충진하여 비아(225)를 형성함으로써, 상기 비아 홀(221)의 폭(L1)이 150㎛이상의 대구경으로 구성되는 경우에도 비아(225)의 상면에 딤플(dimple)이 발생하지 않는다.
도 2의 c를 참조하여 보다 상세하게 살펴보면, 비아(225)의 상면은 마스크(240)의 하면과 동등한 높이로 형성되고, 또한 비아(225)의 상면이 상부 회로층(230)의 상면과 동등한 높이로 형성되어 비아(225)가 상부 회로층(230)과 접속된다.
한편, 상기와 같이 형성된 비아(225)의 상면을 평면으로 가공하는 과정을 더 포함하여 구성될 수 있으며, 상기의 평면 가공 시에는 미세 그라인딩(Grinding) 공정이 적용될 수 있다.
이후, 도 2의 d에 도시된 바와 같이 상기 마스크(240)를 박리한다.
이후에는 상기 절연층(210) 상면의 상부 회로층(230) 상에 제2 마스크(250)를 형성하고, 상기 제2 마스크(250)의 개구부 상에 금속 재료를 충진하여 비아(225)와 접속되는 외부 회로층(260)을 형성할 수 있다.
이후부터는 도 2의 d를 참조하여 본 발명의 일실시예에 따른 인쇄회로 기판의 구조를 설명하기로 한다.
도 2의 d에 도시된 바와 같이, 본 발명의 일실시예에 따른 인쇄회로 기판은 절연층(210), 비아(225) 및 상부 회로층(230)을 포함하여 구성된다.
절연층(210)의 상면에는 상부 회로층(230)이 구성된다.
비아(225)는 상면이 상기 상부 회로층(230)의 상면과 동등한 높이의 평면으로 구성된다.
이때, 상기 상부 회로층(230) 및 비아(225)는 구리(Cu)를 재료로 형성될 수 있다.
또한, 상기 절연층(210)은 프리프레그(PPG: Prepreg) 및 세라믹 중 어느 하나의 재료로 이루어진다. 이때, 프리프레그(PPG)는 섬유 강화 복합재료용의 중간 기재로, 강화섬유에 매트릭스 수지를 예비 함침한 성형 재료이다. PPG를 적층하여 가열 및 가압하여 수지를 경화시켜 성형품이 형성된다. PPG로는 고분자 에폭시 수지 등의 열경화성 수지계를 사용할 수 있으며, 폴리에테르케톤 등의 열가소성 수지도 사용될 수 있다.
종래에는 인쇄회로 패턴의 제조 시에 마스크의 개구부를 비아 홀의 폭과 동등하게 형성하므로 형성된 비아의 상면에 딤플(dimple)이 발생하였으나, 상기에서 살펴본 바와 같이, 본 발명에 따르면 비아의 형성시에 사용되는 마스크의 개구부의 폭을 비아 홀의 폭 보다 좁게 형성함으로써, 딤플(dimple)이 없는 평면의 상면을 구비하는 비아를 형성할 수 있다.
나아가, 본 발명에 따르면 150 ㎛의 폭 이상으로 대구경의 비아를 형성하는 경우에도, 비아의 상면에 딤플이 발생하지 않으므로, 제약 없이 비아 홀의 폭과 절연층의 설계가 가능하다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
210: 절연층
220: 내부 회로
221: 비아 홀
225: 비아
230: 상부 회로층
240: 마스크
250: 제2 마스크
260: 외부 회로층

Claims (9)

  1. 절연층에 제1 폭을 가지는 제1 비아 홀 및 상기 제1 폭보다 작은 제2 폭을 가지는 제2 비아 홀을 가공하고,
    상기 제1 비아 홀을 노출하며, 상기 제1 비아 홀의 상단 개구부의 폭보다 작은 제1 개구부를 갖는 제1 마스크를 형성하고,
    상기 제1 비아 홀에 금속 재료를 충전하여 제1 비아를 형성하고,
    상기 제1 마스크를 제거하고,
    상기 제2 비아 홀 및 상기 제1 비아를 노출하며, 상기 제2 비아 홀의 상단 개구부의 폭 및 상기 제1 비아의 상부 폭 각각보다 큰 제2 개구부를 갖는 제2 마스크를 형성하고,
    상기 제1 비아 상의 제2 개구부, 상기 제2 비아 홀 및 상기 제2 비아 홀 상의 제2 개구부 내부에 금속 재료를 충진하여 상기 제1 비아 상의 제1 외부 회로층, 상기 제2 비아 홀 내의 제2 비아 및 상기 제2 비아 상의 제2 외부 회로층을 형성하는 인쇄회로 기판의 제조 방법.
  2. 청구항 1에 있어서,
    상기 제1 비아의 상면은,
    상기 제1 마스크의 하면과 동일 높이를 가지는 인쇄회로 기판의 제조 방법.
  3. 청구항 1에 있어서,
    상기 제1 및 제2 마스크는,
    상기 절연층의 상면에 형성된 상부 회로층 상에 형성되는 인쇄회로 기판의 제조 방법.
  4. 청구항 3에 있어서,
    상기 제1 비아의 상면은,
    상기 상부 회로층의 상면과 동일 높이를 가지는 인쇄회로 기판의 제조 방법.
  5. 청구항 1에 있어서,
    상기 제1 마스크를 제거하기 전에 상기 제1 비아의 상면을 평면으로 가공하는 과정을 더 포함하는 인쇄회로 기판의 제조 방법.
  6. 청구항 1에 있어서,
    상기 제1 폭은,
    150 ㎛ 이상인 인쇄회로 기판의 제조 방법.
  7. 삭제
  8. 삭제
  9. 삭제
KR1020120147277A 2012-12-17 2012-12-17 인쇄회로 기판 및 그 제조 방법 KR102109046B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120147277A KR102109046B1 (ko) 2012-12-17 2012-12-17 인쇄회로 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120147277A KR102109046B1 (ko) 2012-12-17 2012-12-17 인쇄회로 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20140078199A KR20140078199A (ko) 2014-06-25
KR102109046B1 true KR102109046B1 (ko) 2020-05-12

Family

ID=51129862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120147277A KR102109046B1 (ko) 2012-12-17 2012-12-17 인쇄회로 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102109046B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210065347A (ko) 2019-11-27 2021-06-04 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076633A (ja) * 2000-08-25 2002-03-15 Toshiba Corp 多層配線基板の製造方法及びめっき方法
JP2006108554A (ja) * 2004-10-08 2006-04-20 Fujikura Ltd プリント配線板の製造方法
JP2006332159A (ja) * 2005-05-24 2006-12-07 Seiko Epson Corp 半田印刷方法及び、半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076633A (ja) * 2000-08-25 2002-03-15 Toshiba Corp 多層配線基板の製造方法及びめっき方法
JP2006108554A (ja) * 2004-10-08 2006-04-20 Fujikura Ltd プリント配線板の製造方法
JP2006332159A (ja) * 2005-05-24 2006-12-07 Seiko Epson Corp 半田印刷方法及び、半導体装置の製造方法

Also Published As

Publication number Publication date
KR20140078199A (ko) 2014-06-25

Similar Documents

Publication Publication Date Title
CN105027691B (zh) 印刷电路板及其制造方法
CN101499445B (zh) 半导体器件及其制造方法
JP6133549B2 (ja) 配線基板及び配線基板の製造方法
TWI459872B (zh) 晶片封裝基板和結構及其製作方法
US20120008287A1 (en) Electronic component module and method of manufacturing the same
TWI478642B (zh) 具有內埋元件的電路板及其製作方法
US9433085B2 (en) Electronic component, method for manufacturing the same and method for manufacturing multilayer printed wiring board
US20140146500A1 (en) Multi-piece substrate
KR102194721B1 (ko) 인쇄회로기판 및 그 제조 방법
US10660227B2 (en) Electronic module and method of manufacturing electronic module
US20130192885A1 (en) Method of forming solder resist layer and printed circuit board comprising solder resist layer
TWI566355B (zh) 電子元件封裝結構及製作方法
KR20150035251A (ko) 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
JP2011187913A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
TW201507564A (zh) 電路板及其製作方法
KR102109046B1 (ko) 인쇄회로 기판 및 그 제조 방법
CN112996271A (zh) 制造部件承载件的方法及部件承载件
KR101067214B1 (ko) 인쇄회로기판 및 그 제조방법
TWI573502B (zh) 基板結構及其製作方法
KR102026229B1 (ko) 인쇄회로 기판 및 그 제조 방법
US20150101846A1 (en) Printed circuit board and method of manufacturing the same
CN105282972B (zh) 器件内置型印刷电路板、半导体封装及其制造方法
KR101397303B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR101080358B1 (ko) 인쇄회로기판 제조방법
KR20100117975A (ko) 임베디드 회로 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant