DE102015108494B4 - Verfahren zum Herstellen eines Gehäusedeckels und Verfahren zum Herstellen eines optoelektronischen Bauelements - Google Patents

Verfahren zum Herstellen eines Gehäusedeckels und Verfahren zum Herstellen eines optoelektronischen Bauelements Download PDF

Info

Publication number
DE102015108494B4
DE102015108494B4 DE102015108494.5A DE102015108494A DE102015108494B4 DE 102015108494 B4 DE102015108494 B4 DE 102015108494B4 DE 102015108494 A DE102015108494 A DE 102015108494A DE 102015108494 B4 DE102015108494 B4 DE 102015108494B4
Authority
DE
Germany
Prior art keywords
silicon wafer
cover
metallization
mounting surface
producing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015108494.5A
Other languages
English (en)
Other versions
DE102015108494A1 (de
Inventor
Tilman Rügheimer
Jürgen Dachs
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102015108494.5A priority Critical patent/DE102015108494B4/de
Priority to PCT/EP2016/062043 priority patent/WO2016193160A1/de
Priority to US15/577,837 priority patent/US10177285B2/en
Publication of DE102015108494A1 publication Critical patent/DE102015108494A1/de
Application granted granted Critical
Publication of DE102015108494B4 publication Critical patent/DE102015108494B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4817Conductive parts for containers, e.g. caps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0206Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215Bonding to the substrate
    • H01S5/0216Bonding to the substrate using an intermediate compound, e.g. a glue or solder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/02208Mountings; Housings characterised by the shape of the housings
    • H01S5/02216Butterfly-type, i.e. with electrode pins extending horizontally from the housings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0058Processes relating to semiconductor body packages relating to optical field-shaping elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0206Substrates, e.g. growth, shape, material, removal or bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0235Method for mounting laser chips
    • H01S5/02355Fixing laser chips on mounts
    • H01S5/0237Fixing laser chips on mounts by soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)
  • Micromachines (AREA)

Abstract

Verfahren zum Herstellen eines Gehäusedeckels (400) mit den folgenden Schritten:- Bereitstellen eines Deckelrohlings (210) mit einer an einer Unterseite (212) ausgebildeten Montagefläche (250);- Verbinden der Unterseite (212) des Deckelrohlings (210) mit einer Siliziumscheibe (300);- Anlegen mindestens einer Öffnung (310) in der Siliziumscheibe (300), um zumindest einen Teil der Montagefläche (250) freizulegen;- Anordnen einer Basis-Metallisierung (260) auf dem freigelegten Teil der Montagefläche (250);- Entfernen der Siliziumscheibe (300).

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen eines Gehäusedeckels gemäß Patentanspruch 1 sowie ein Verfahren zum Herstellen eines optoelektronischen Bauelements gemäß Patentanspruch 14.
  • Die US 2006 / 0 273 430 A1 beschreibt ein Verfahren zum Herstellen eines chipskaligen Bauelements mit Durchkontakten mit niedrigem Aspektverhältnis. Dabei wird ein Deckelwafer mit der Vorderseite eines Chipwafers verbunden.
  • Aus dem Stand der Technik sind optoelektronische Bauelemente bekannt, bei denen ein optoelektronischer Halbleiterchip, beispielsweise ein Laserchip, zum Schutz vor Umgebungseinflüssen hermetisch dicht unter einem Gehäusedeckel verkappt ist. Der Gehäusedeckel kann dabei optisch transparent ausgebildet sein, um einen Durchtritt von durch den optoelektronischen Halbleiterchip emittierter elektromagnetischer Strahlung zu ermöglichen. Die Verkappung erfolgt im Stand der Technik typischerweise unter Verwendung eines Glaslots, was eine hohe Prozesstemperatur erfordert.
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Herstellen eines Gehäusedeckels anzugeben. Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 1 gelöst. Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Herstellen eines optoelektronischen Bauelements anzugeben. Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 14 gelöst. In den abhängigen Ansprüchen sind verschiedene Weiterbildungen angegeben.
  • Ein Verfahren zum Herstellen eines Gehäusedeckels umfasst Schritte zum Bereitstellen eines Deckelrohlings mit einer an einer Unterseite ausgebildeten Montagefläche, zum Verbinden der Unterseite des Deckelrohlings mit einer Siliziumscheibe, zum Anlegen mindestens einer Öffnung in der Siliziumscheibe, um zumindest einen Teil der Montagefläche freizulegen, zum Anordnen einer Basis-Metallisierung auf dem freigelegten Teil der Montagefläche und zum Entfernen der Siliziumscheibe.
  • Vorteilhafterweise ermöglicht dieses Verfahren die Herstellung eines Gehäusedeckels mit einer an der Montagefläche des Gehäusedeckels angeordneten Basis-Metallisierung. Die Basis-Metallisierung des Gehäusedeckels ermöglicht eine Befestigung des Gehäusedeckels mittels eins metallischen Lots, was vorteilhafterweise eine hermetisch dichte Verkappung bei vergleichsweise niedriger Prozesstemperatur ermöglicht. Dies ermöglicht es, den durch das Verfahren erhältlichen Gehäusedeckel zur Herstellung optoelektronischer Bauelemente mit temperaturempfindlichen Komponenten zu verwenden.
  • Die Siliziumscheibe dient bei diesem Verfahren als Hartmaske und ermöglicht vorteilhafterweise einen Schutz freizuhaltender Abschnitte des Deckelrohlings vor einer Bedeckung durch das Material der Basis-Metallisierung. Dabei kann die Geometrie der auf der Montagefläche angelegten Basis-Metallisierung vorteilhafterweise sehr genau festgelegt werden.
  • In einer Ausführungsform des Verfahrens umfasst dieses nach dem Anordnen der Basis-Metallisierung einen weiteren Schritt zum Anordnen einer Lot-Metallisierung auf der Basis-Metallisierung. Die Lot-Metallisierung kann bei einer Montage des durch das Verfahren erhältlichen Gehäusedeckels als Metalllot zur Herstellung einer hermetisch dichten Verbindung dienen. Die Anordnung der Lot-Metallisierung auf der Basis-Metallisierung auf der Montagefläche des Gehäusedeckels ermöglicht vorteilhafterweise eine einfache Montage des durch das Verfahren erhältlichen Gehäusedeckels.
  • In einer Ausführungsform des Verfahrens weist die Lot-Metallisierung AuSn auf. Vorteilhafterweise ermöglicht eine solche Lot-Metallisierung eine zuverlässige Befestigung eines ein Glas aufweisenden Gehäusedeckels.
  • In einer Ausführungsform des Verfahrens erfolgt das Anordnen der Lot-Metallisierung durch ein galvanisches Verfahren, durch Bedampfen oder durch Eintauchen in Flüssiglot. Vorteilhafterweise ermöglicht das Verfahren dadurch eine einfache, schnelle und kostengünstige Herstellung der Lot-Metallisierung mit ausreichend großer Schichtdicke.
  • In einer Ausführungsform des Verfahrens weist der Deckelrohling ein Glas auf. Vorteilhafterweise kann der durch das Verfahren erhältliche Gehäusedeckel dadurch optisch transparent ausgebildet sein, um einen Durchtritt elektromagnetischer Strahlung, beispielsweise eines Laserstrahls, zu ermöglichen.
  • In einer Ausführungsform des Verfahrens wird der Deckelrohling in einem Verbund mit weiteren Deckelrohlingen bereitgestellt. Dabei umfasst das Verfahren einen weiteren Schritt zum Zerteilen des Verbunds. Vorteilhafterweise ermöglicht das Verfahren dadurch eine parallele Herstellung einer Mehrzahl von Gehäusedeckeln in gemeinsamen Bearbeitungsschritten. Dadurch reduziert sich der pro Gehäusedeckel erforderliche Herstellungsaufwand. Insbesondere sinken die Herstellungskosten pro Gehäusedeckel und die pro Gehäusedeckel erforderliche Zeit.
  • In einer Ausführungsform des Verfahrens wird der Deckelrohling mit einer an der Unterseite angeordneten Kavität bereitgestellt. Dabei ist die Montagefläche an einer die Kavität umgrenzenden Wandung angeordnet. Vorteilhafterweise kann der durch das Verfahren erhältliche Gehäusedeckel dann derart montiert werden, dass im Bereich der Kavität des Gehäusedeckels ein hermetisch dicht abgeschlossener Hohlraum gebildet wird. In dem Hohlraum kann beispielsweise ein optoelektronischer Halbleiterchip eingeschlossen werden.
  • In einer Ausführungsform des Verfahrens umfasst das Bereitstellen des Deckelrohlings ein Polieren der Montagefläche. Vorteilhafterweise erleichtert das Polieren der Montagefläche des Deckelrohlings das Verbinden der Unterseite des Deckelrohlings mit der Siliziumscheibe.
  • In einer Ausführungsform des Verfahrens erfolgt das Verbinden des Deckelrohlings mit der Siliziumscheibe durch anodisches Bonden. Vorteilhafterweise ermöglicht dies eine zuverlässige Verbindung des Deckelrohlings mit der Siliziumscheibe.
  • In einer Ausführungsform des Verfahrens erfolgt das Anlegen der Öffnung in der Siliziumscheibe durch einen Ätzprozess, insbesondere durch einen nasschemischen oder einen trockenchemischen Ätzprozess. Vorteilhafterweise ermöglicht dies die Herstellung einer Öffnung mit präzise festgelegter Geometrie an präzise festgelegter Position der Siliziumscheibe. Dadurch kann in einem nachfolgenden Verfahrensschritt auch die Basis-Metallisierung mit präzise festgelegter Geometrie an präzise festgelegter Position an der Montagefläche angeordnet werden.
  • In einer Ausführungsform des Verfahrens weist die Basis-Metallisierung TiPtAu auf. Vorteilhafterweise bereitet die an der Montagefläche angeordnete Basis-Metallisierung die Montagefläche des durch das Verfahren erhältlichen Gehäusedeckels für die Herstellung einer Verbindung durch eutektisches Löten her.
  • In einer Ausführungsform des Verfahrens erfolgt das Anordnen der Basis-Metallisierung durch ein Kathodenzerstäubungsverfahren oder durch Bedampfen. Dabei kann die Siliziumscheibe mit der in der Siliziumscheibe angelegten Öffnung als Hartmaske dienen. Vorteilhafterweise ermöglicht dies ein einfaches, kostengünstiges und schnelles Anlegen der Basis-Metallisierung.
  • In einer Ausführungsform des Verfahrens erfolgt das Entfernen der Siliziumscheibe durch einen Ätzprozess, insbesondere durch Ätzen mit KOH. Vorteilhafterweise ermöglicht dies ein einfaches, schnelles und kostengünstiges Entfernen der Siliziumscheibe.
  • Ein Verfahren zum Herstellen eines optoelektronischen Bauelements umfasst Schritte zum Bereitstellen eines Gehäuseunterteils eines optoelektronischen Bauelements, zum Herstellen eines Gehäusedeckels nach einem Verfahren mit den oben genannten Merkmalen und zum Verbinden des Gehäusedeckels mit dem Gehäuseunterteil. Vorteilhafterweise ermöglicht dieses Verfahren die Herstellung eines optoelektronischen Bauelements mit einem Gehäuse, dessen Gehäusedeckel hermetisch dicht mit dem Gehäuseunterteil verbunden ist.
  • In einer Ausführungsform des Verfahrens erfolgt das Verbinden des Gehäusedeckels mit dem Gehäuseunterteil durch eutektisches Löten. Vorteilhafterweise erfordert das Verfahren dadurch nur eine Verwendung relativ geringer Prozesstemperaturen, wodurch sich das Verfahren zur Herstellung eines optoelektronischen Bauelements mit temperaturempfindlichen Komponenten eignet.
  • In einer Ausführungsform des Verfahrens wird das Gehäuseunterteil mit einer Beschichtung bereitgestellt, die Gold aufweist. Dadurch ermöglicht das Gehäuseunterteil ein einfaches und zuverlässiges Verbinden des Gehäusedeckels mit dem Gehäuseunterteil.
  • Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbeispiele, die im Zusammenhang mit den Zeichnungen näher erläutert werden. Dabei zeigen in jeweils schematisierter Darstellung
    • 1 eine geschnittene Seitenansicht einer ersten Siliziumscheibe;
    • 2 die erste Siliziumscheibe nach dem Anlegen von Gräben an ihrer Oberseite;
    • 3 die erste Siliziumscheibe und eine an der Oberseite der ersten Siliziumscheibe angeordnete Glasscheibe;
    • 4 die erste Siliziumscheibe und die Glasscheibe, nachdem das Glas teilweise in die Gräben der ersten Siliziumscheibe geflossen ist;
    • 5 die Glasscheibe nach einem Ablösen der ersten Siliziumscheibe;
    • 6 eine geschnittene Seitenansicht eines durch einen Schleifprozess aus der Glasscheibe gebildeten Verbunds von Deckelrohlingen;
    • 7 eine Aufsicht auf den Verbund von Deckelrohlingen;
    • 8 den Verbund von Deckelrohlingen mit einer daran angeordneten Antireflexbeschichtung;
    • 9 eine geschnittene Seitenansicht des Verbunds von Deckelrohlingen mit einer an einer Unterseite angeordneten zweiten Siliziumscheibe;
    • 10 den Verbund von Deckelrohlingen und die zweite Siliziumscheibe nach dem Anlegen von Öffnungen in der zweiten Siliziumscheibe;
    • 11 den Verbund von Deckelrohlingen und die zweite Siliziumscheibe nach dem Anordnen einer Basis-Metallisierung an Montageflächen der Deckelrohlinge;
    • 12 den Verbund von Deckelrohlingen und die zweite Siliziumscheibe nach dem Anordnen einer Lot-Metallisierung auf der Basis-Metallisierung;
    • 13 den Verbund von Deckelrohlingen nach dem Entfernen der zweiten Siliziumscheibe;
    • 14 eine Mehrzahl von durch Zerteilen des Verbunds gebildeten Gehäusedeckeln; und
    • 15 eine perspektivische Ansicht eines einen Gehäusedeckel aufweisenden optoelektronischen Bauelements.
  • 1 zeigt eine schematische geschnittene Seitenansicht einer ersten Siliziumscheibe 100. Die erste Siliziumscheibe 100 kann beispielsweise als Wafer ausgebildet sein. Die erste Siliziumscheibe 100 weist eine Oberseite 101 und eine der Oberseite 101 gegenüberliegende Unterseite 102 auf. Die Oberseite 101 und die Unterseite 102 sind jeweils eben ausgebildet und parallel zueinander angeordnet.
  • 2 zeigt eine schematische geschnittene Seitenansicht der ersten Siliziumscheibe 100 in einem der Darstellung der 1 zeitlich nachfolgenden Bearbeitungsstand. An der Oberseite 101 der ersten Siliziumscheibe 100 sind Gräben 110 angelegt worden, die sich von der Oberseite 101 in die erste Siliziumscheibe 100 hinein erstrecken.
  • Zwischen den Gräben 110 sind Inseln 120 gebildet, die von den Gräben 110 jeweils ringförmig umschlossen werden. Die Inseln 120 können in Aufsicht auf die Oberseite 101 der ersten Siliziumscheibe 100 beispielsweise jeweils eine Rechteckform aufweisen. Die Inseln 120 bilden in Aufsicht auf die Oberseite 101 der ersten Siliziumscheibe 100 ein regelmäßiges zweidimensionales Feld. Zwischen den Inseln 120 erstrecken sich die Gräben 110 als regelmäßiges zweidimensionales Gitter, beispielsweise als Rechteckgitter.
  • Die Gräben 110 können beispielsweise durch ein Trockenätzverfahren angelegt worden sein, insbesondere beispielsweise durch reaktives Ionentiefätzen.
  • 3 zeigt eine schematische geschnittene Seitenansicht der ersten Siliziumscheibe 100 in einem der Darstellung 2 zeitlich nachfolgenden Bearbeitungsstand. An der Oberseite 101 der ersten Siliziumscheibe 100 ist eine Glasscheibe 130 befestigt worden. Die Glasscheibe 130 ist als flache Scheibe mit einer Oberseite 131 und einer der Oberseite 131 gegenüberliegenden Unterseite 132 ausgebildet. Die Glasscheibe 130 kann beispielsweise die Form eines Glaswafers aufweisen.
  • Die Glasscheibe 130 ist derart an der ersten Siliziumscheibe 100 angeordnet, dass die Unterseite 132 der Glasscheibe 130 der Oberseite 101 der ersten Siliziumscheibe 100 zugewandt ist. Dabei ist die Glasscheibe 130 insbesondere mit den von den Gräben 110 umschlossenen Inseln 120 der Oberseite 101 der ersten Siliziumscheibe 100 verbunden und erstreckt sich freitragend über die Gräben 110.
  • Die Glasscheibe 130 kann beispielsweise durch anodisches Bonden mit der ersten Siliziumscheibe 100 verbunden sein.
  • 4 zeigt eine schematische geschnittene Seitenansicht der ersten Siliziumscheibe 100 und der Glasscheibe 130 in einem der Darstellung der 3 zeitlich nachfolgenden Bearbeitungsstand. Ein Teil des Materials der Glasscheibe 130 ist in die an der Oberseite 101 der ersten Siliziumscheibe 100 angeordneten Gräben 110 geflossen und füllt die Gräben 110 aus. Dadurch formt die Unterseite 132 der Glasscheibe 130 die Oberseite 101 der ersten Siliziumscheibe 100 mit den Gräben 110 und den Inseln 120 ab und bildet ein Negativ der Oberseite 101 der ersten Siliziumscheibe 100.
  • 5 zeigt eine schematische geschnittene Seitenansicht der Glasscheibe 130 in einem der Darstellung der 4 zeitlich nachfolgenden Bearbeitungsstand. Die erste Siliziumscheibe 100 ist von der Glasscheibe 130 entfernt worden. Das Entfernen der ersten Siliziumscheibe 100 kann beispielsweise durch einen Ätzprozess erfolgt sein, insbesondere beispielsweise durch Ätzen mit KOH. Dabei kann die erste Siliziumscheibe 100 vollständig aufgelöst worden sein.
  • In einem nachfolgenden Bearbeitungsschritt werden Teile der Oberseite 131 und der Unterseite 132 der Glasscheibe 130 abgeschliffen, um die Oberseite 131 und die Unterseite 132 der Glasscheibe 130 zu glätten. Dadurch wird aus der Glasscheibe 130 ein Verbund 200 von Deckelrohlingen 210 gebildet, der in 6 in schematischer geschnittener Seitenansicht dargestellt ist.
  • Jeder Deckelrohling 210 weist eine Oberseite 211 und eine der Oberseite 211 gegenüberliegende Unterseite 212 auf. Die Oberseiten 211 sind an der abgeschliffenen Oberseite 131 der Glasscheibe 130 gebildet worden. Die Unterseiten 212 sind an der abgeschliffenen Unterseite 132 der Glasscheibe 130 gebildet worden.
  • 7 zeigt eine schematische Aufsicht auf die Unterseiten 212 der Deckelrohlinge 210 des Verbunds 200. Die Deckelrohlinge 210 sind in dem Verbund 200 in einer regelmäßigen zweidimensionalen Feldanordnung angeordnet und einstückig zusammenhängend miteinander verbunden.
  • Jeder Deckelrohling 210 weist an seiner Unterseite 212 eine Kavität 230 auf, die durch eine umlaufende Wandung 240 begrenzt ist. Jede Kavität 230 ist im Bereich einer Insel 120 an der Oberseite 101 der ersten Siliziumscheibe 100 gebildet worden. Die umlaufenden Wandungen 240 sind in den Gräben 110 der ersten Siliziumscheibe 100 gebildet worden. Die Stirnseiten der Wandungen 240 an den Unterseiten 212 der Deckelrohlinge 210 bilden Montageflächen 250 der Deckelrohlinge 210.
  • 8 zeigt eine schematische geschnittene Seitenansicht des Verbunds 200 der Deckelrohlinge 210 nach der Durchführung eines optionalen weiteren Bearbeitungsschritts. In diesem weiteren Bearbeitungsschritt ist an den Unterseiten 212 der Deckelrohlinge 210 eine Antireflexbeschichtung 220 angeordnet worden. Die Antireflexbeschichtung 220 erstreckt sich über alle Abschnitte der Unterseiten 212 der Deckelrohlinge 210 außer den Montageflächen 250.
  • Auf das Vorsehen der Antireflexbeschichtung 220 kann verzichtet werden. In den nachfolgend beschriebenen 9 bis 15 ist die Antireflexbeschichtung 220 jeweils nicht dargestellt, könnte jedoch wahlweise vorhanden sein.
  • Das anhand der 1 bis 8 vorstehend beschriebene Verfahren zur Herstellung des Verbunds 200 von Deckelrohlingen 210 stellt lediglich eine beispielshafte Möglichkeit zur Herstellung des Verbunds 200 von Deckelrohlingen 210 dar. Der Verbund 200 von Deckelrohlingen 210 kann auch auf andere Weise hergestellt werden.
  • 9 zeigt eine schematisch geschnittene Seitenansicht des Verbunds 200 von Deckelrohlingen 210 mit einer an den Unterseiten 212 der Deckelrohlinge 210 angeordneten zweiten Siliziumscheibe 300. Die zweite Siliziumscheibe 300 ist als flache Scheibe mit einer Oberseite 301 und einer der Oberseite 301 gegenüberliegenden Unterseite 302 ausgebildet. Die zweite Siliziumscheibe 300 kann beispielsweise als Siliziumwafer ausgebildet sein.
  • Die zweite Siliziumscheibe 300 ist derart mit dem Verbund 200 von Deckelrohlingen 210 verbunden, dass die Oberseite 301 der zweiten Siliziumscheibe 300 den Unterseiten 212 der Deckelrohlinge 210 zugewandt ist und mit den Montageflächen 250 der Deckelrohlinge 210 in Kontakt steht.
  • Die zweite Siliziumscheibe 300 kann beispielsweise durch anodisches Bonden mit den Deckelrohlingen 210 des Verbunds 200 verbunden worden sein.
  • Vor dem Verbinden der zweiten Siliziumscheibe 300 mit dem Verbund 200 von Deckelrohlingen 210 können die Montageflächen 250 der Deckelrohlinge 210 poliert worden sein, um die Bondbarkeit der Montageflächen 250 der Deckelrohlinge 210 zu verbessern.
  • 10 zeigt eine schematische geschnittene Seitenansicht des Verbunds 200 von Deckelrohlingen 210 und der zweiten Siliziumscheibe 300 in einem der Darstellung der 9 zeitlich nachfolgenden Bearbeitungsstand. In der zweiten Siliziumscheibe 300 sind eine oder mehrere Öffnungen 310 angelegt worden, die sich von der Unterseite 302 bis zur Oberseite 301 der zweiten Siliziumscheibe 300 durch die zweite Siliziumscheibe 300 erstrecken.
  • Die mindestens eine Öffnung 310 in der zweiten Siliziumscheibe 300 ist an die Montageflächen 250 der Deckelrohlinge 210 angrenzend angeordnet, so dass im Bereich der mindestens einen Öffnung 310 die Montageflächen 250 der Deckelrohlinge 210 des Verbunds 200 zumindest zum Teil freigelegt sind. Durch die mindestens eine Öffnung 310 in der zweiten Siliziumscheibe 300 ist zumindest ein Teil der Montageflächen 250 der Deckelrohlinge 210 des Verbunds 200 zugänglich. Die mindestens eine Öffnung 310 in der zweiten Siliziumscheibe 300 bildet die Gitterform der die Montageflächen 250 aufweisenden Wandungen 240 zwischen den Kavitäten 230 der einzelnen Deckelrohlinge 210 des Verbunds 200 nach.
  • Die mindestens eine Öffnung 310 in der zweiten Siliziumscheibe 300 kann beispielsweise durch einen Ätzprozess angelegt worden sein, insbesondere beispielsweise durch einen nasschemischen Ätzprozess oder durch einen trockenchemischen Ätzprozess. Die Position und Geometrie der mindestens einen Öffnung 310 in der zweiten Siliziumscheibe 300 kann beispielsweise durch ein lithographisches Verfahren festgelegt worden sein.
  • 11 zeigt eine schematische geschnittene Seitenansicht des Verbunds 200 von Deckelrohlingen 210 und der zweiten Siliziumscheibe 300 in einem der Darstellung der 10 zeitlich nachfolgenden Bearbeitungsstand. Auf den durch die mindestens eine Öffnung 310 in der zweiten Siliziumscheibe 300 freigelegten Abschnitten der Montageflächen 250 der Deckelrohlinge 210 ist eine Basis-Metallisierung 260 angeordnet worden.
  • Die Basis-Metallisierung 260 kann beispielsweise TiPtAu aufweisen. Die Basis-Metallisierung 260 kann aber auch ein anderes Metall oder eine andere Legierung aufweisen.
  • Das Anordnen der Basis-Metallisierung 260 kann beispielsweise durch ein Kathodenzerstäubungsverfahren (Sputtern) oder durch Bedampfen erfolgt sein. In diesem Fall kann sich auch an der Unterseite 302 der zweiten Siliziumscheibe 300 das Material der Basis-Metallisierung 260 angelagert haben. Das an der Unterseite 302 der zweiten Siliziumscheibe 300 angelagerte Material der Basis-Metallisierung 260 wird in diesem Fall in einem nachfolgenden Bearbeitungsschritt gemeinsam mit der zweiten Siliziumscheibe 300 entfernt (Lift-off-Verfahren).
  • 12 zeigt eine schematische geschnittene Seitenansicht des Verbunds 200 von Deckelrohlingen 210 und der zweiten Siliziumscheibe 300 in einem der Darstellung der 11 zeitlich nachfolgenden Bearbeitungsstand. Auf der Basis-Metallisierung 260 an den in der mindestens einen Öffnung 310 der zweiten Siliziumscheibe 300 freigelegten Abschnitten der Montageflächen 250 der Deckelrohlinge 210 ist eine Lot-Metallisierung 270 angeordnet worden.
  • Die Lot-Metallisierung 270 kann beispielsweise AuSn aufweisen. In diesem Fall eignet sich die Lot-Metallisierung 270 zur Herstellung einer eutektischen Lötverbindung.
  • Das Anordnen der Lot-Metallisierung 270 kann beispielsweise durch ein galvanisches Verfahren, durch Bedampfen oder durch Eintauchen in Flüssiglot erfolgt sein.
  • Auf das Anordnen der Lot-Metallisierung 270 auf der Basis-Metallisierung 260 auf den Montageflächen 250 der Deckelrohlinge 210 des Verbunds 200 kann verzichtet werden.
  • 13 zeigt eine schematische geschnittene Seitenansicht des Verbunds 200 von Deckelrohlingen 210 in einem der Darstellung der 12 zeitlich nachfolgenden Bearbeitungsstand. Die zweite Siliziumscheibe 300 ist von dem Verbund 200 von Deckelrohlingen 210 entfernt worden.
  • Das Entfernen der zweiten Siliziumscheibe 300 kann beispielsweise durch einen Ätzprozess erfolgt sein, insbesondere beispielsweise durch Ätzen mit KOH. Dabei kann die zweite Siliziumscheibe 300 vollständig aufgelöst sein. Gegebenenfalls an der zweiten Siliziumscheibe 300 anhaftendes Material der Basis-Metallisierung 260 und/oder der Lot-Metallisierung 270 ist gemeinsam mit der zweiten Siliziumscheibe 300 entfernt worden.
  • 14 zeigt eine schematische Darstellung eines der Darstellung der 13 zeitlich nachfolgenden Bearbeitungsschritts. In diesem Bearbeitungsschritt wird der Verbund 200 von Deckelrohlingen 210 entlang von Trennebenen 280 zerteilt, um eine Mehrzahl von Gehäusedeckeln 400 zu bilden.
  • Die Trennebenen 280 verlaufen senkrecht zu den Oberseiten 211 und den Unterseiten 212 der Deckelrohlinge 210 des Verbunds 200 und erstrecken sich durch die zwischen den Kavitäten 230 der einzelnen Deckelrohlinge 210 angeordneten Wandungen 240. Damit bilden die Trennebenen 280 das Gitter der Wandungen 240 der Deckelrohlinge 210 des Verbunds 200 nach.
  • Das Zerteilen des Verbunds 200 an den Trennebenen 280 kann beispielsweise durch Sägen erfolgen, insbesondere beispielsweise unter Verwendung einer Wafersäge.
  • Jeder durch Zerteilen des Verbunds 200 entstehende Gehäusedeckel 400 ist aus einem Deckelrohling 210 des Verbunds 200 gebildet. Damit weist jeder Gehäusedeckel 400 an seiner Unterseite 212 eine Kavität 230 und eine die Kavität 230 umgrenzende Wandung 240 auf. An der Wandung 240 an der Unterseite 212 des Gehäusedeckels 400 ist die Montagefläche 250 ausgebildet. An zumindest einem Teil der Montagefläche 250 ist die Basis-Metallisierung 260 angeordnet. Auf der Basis-Metallisierung 260 ist optional die Lot-Metallisierung 270 angeordnet.
  • 15 zeigt eine schematische perspektivische Darstellung eines optoelektronischen Bauelements 500. Das optoelektronische Bauelement 500 ist dazu ausgebildet, elektromagnetische Strahlung, beispielsweise sichtbares Licht, zu emittieren. Das optoelektronische Bauelement 500 kann beispielsweise ein Laser-Bauelement zur Erzeugung und Abstrahlung eines Laserstrahls sein.
  • Das optoelektronische Bauelement 500 weist ein Gehäuse 510 auf, das ein Gehäuseunterteil 520 und einen nach dem vorstehend beschriebenen Verfahren hergestellten Gehäusedeckel 400 umfasst. Das Gehäuseunterteil 520 kann auch als Träger oder Substrat bezeichnet werden. Das Gehäuseunterteil 520 weist eine Oberseite 521 und eine der Oberseite 521 gegenüberliegende Unterseite 522 auf.
  • Das Gehäuseunterteil 520 kann beispielsweise ein Keramikmaterial aufweisen, insbesondere beispielsweise AlN oder Al2O3. Das Gehäuseunterteil 520 kann aber beispielsweise auch Silizium aufweisen.
  • An der Unterseite 522 des Gehäuseunterteils 520 können elektrische Kontaktflächen des optoelektronischen Bauelements 500 angeordnet sein. Das optoelektronische Bauelement 500 kann sich dadurch als SMD-Bauelement für eine Oberflächenmontage eignen, beispielsweise für eine Oberflächenmontage durch Wiederaufschmelzlöten (Reflow-Löten). An der Oberseite 521 des Gehäuseunterteils 520 können Kontaktflächen ausgebildet sein, die elektrisch leitend mit den an der Unterseite 522 des Gehäuseunterteils 520 angeordneten Kontaktflächen verbunden sind.
  • Das Gehäuseunterteil 520 des Gehäuses 510 des optoelektronischen Bauelements 500 weist an seiner Oberseite 521 eine Metallisierung 550 auf. Die Metallisierung 550 kann beispielsweise Gold aufweisen. Die Metallisierung 550 kann auch als Finish bezeichnet werden.
  • Der Gehäusedeckel 400 ist an der Oberseite 521 des Gehäuseunterteils 520 angeordnet. Dabei ist die Montagefläche 250 an der Unterseite 212 des Gehäusedeckels 500 der Oberseite 521 des Gehäuseunterteils 520 zugewandt und mit der Metallisierung 550 an der Oberseite 521 des Gehäuseunterteils 520 verbunden.
  • Der Gehäusedeckel 400 ist über eine eutektische Lötverbindung mit der Oberseite 521 des Gehäuseunterteils 520 verbunden. Die eutektische Lötverbindung ist aus der Lot-Metallisierung 270 gebildet worden und verbindet die Basis-Metallisierung 260 an der Montagefläche 250 an der Unterseite 212 des Gehäusedeckels 400 mit der Metallisierung 550 an der Oberseite 521 des Gehäuseunterteils 520.
  • Die Lot-Metallisierung 270 kann, wie anhand der 9 bis 14 beschrieben, an der Basis-Metallisierung 260 an der Montagefläche 250 des Gehäusedeckels 400 bereitgestellt worden sein. Alternativ kann die Lot-Metallisierung 270 aber auch auf der Metallisierung 550 an der Oberseite 521 des Gehäuseunterteils 520 bereitgestellt worden sein. Eine weitere Möglichkeit besteht darin, die Lot-Metallisierung 270 als vorgeformtes Element (Preform) bereitzustellen und zwischen der Montagefläche 250 des Gehäusedeckels 400 und der Oberseite 521 des Gehäuseunterteils 520 anzuordnen.
  • Die eutektische Lötverbindung zwischen dem Gehäusedeckel 400 und dem Gehäuseunterteil 520 des Gehäuses 510 des optoelektronischen Bauelements 500 ist hermetisch dicht. Dadurch bildet die zwischen dem Gehäusedeckel 400 und dem Gehäuseunterteil 520 des Gehäuses 510 eingeschlossene Kavität 230 einen hermetisch abgeschlossenen Hohlraum 530.
  • In dem Hohlraum 530 ist ein optoelektronischer Halbleiterchip 540 angeordnet. Durch die Anordnung des optoelektronischen Halbleiterchips 540 in dem hermetisch dicht abgeschlossenen Hohlraum 530 des Gehäuses 510 ist der optoelektronische Halbleiterchip 540 vor Umgebungseinflüssen geschützt.
  • Der optoelektronische Halbleiterchip 540 ist dazu ausgebildet, elektromagnetische Strahlung, beispielsweise sichtbares Licht, zu emittieren. Der optoelektronische Halbleiterchip 540 kann beispielsweise als Leuchtdiodenchip ausgebildet sein.
  • Der optoelektronische Halbleiterchip 540 ist elektrisch leitend mit den an der Unterseite 522 des Gehäuseunterteils 520 des Gehäuses 510 des optoelektronischen Bauelements 500 angeordneten elektrischen Kontaktflächen des optoelektronischen Bauelements 500 verbunden.
  • Die Erfindung wurde anhand der bevorzugten Ausführungsbeispiele näher illustriert und beschrieben. Dennoch ist die Erfindung nicht auf die offenbarten Beispiele eingeschränkt. Vielmehr können hieraus andere Variationen vom Fachmann abgeleitet werden, ohne den Schutzumfang der Erfindung zu verlassen.
  • Bezugszeichenliste
  • 100
    erste Siliziumscheibe
    101
    Oberseite
    102
    Unterseite
    110
    Graben
    120
    Insel
    130
    Glasscheibe
    131
    Oberseite
    132
    Unterseite
    200
    Verbund
    210
    Deckelrohling
    211
    Oberseite
    212
    Unterseite
    220
    Antireflexbeschichtung
    230
    Kavität
    240
    Wandung
    250
    Montagefläche
    260
    Basis-Metallisierung
    270
    Lot-Metallisierung
    280
    Trennebene
    300
    zweite Siliziumscheibe
    301
    Oberseite
    302
    Unterseite
    310
    Öffnung
    400
    Gehäusedeckel
    500
    optoelektronisches Bauelement
    510
    Gehäuse
    520
    Gehäuseunterteil
    521
    Oberseite
    522
    Unterseite
    530
    Hohlraum
    540
    optoelektronischer Halbleiterchip
    550
    Metallisierung

Claims (16)

  1. Verfahren zum Herstellen eines Gehäusedeckels (400) mit den folgenden Schritten: - Bereitstellen eines Deckelrohlings (210) mit einer an einer Unterseite (212) ausgebildeten Montagefläche (250); - Verbinden der Unterseite (212) des Deckelrohlings (210) mit einer Siliziumscheibe (300); - Anlegen mindestens einer Öffnung (310) in der Siliziumscheibe (300), um zumindest einen Teil der Montagefläche (250) freizulegen; - Anordnen einer Basis-Metallisierung (260) auf dem freigelegten Teil der Montagefläche (250); - Entfernen der Siliziumscheibe (300).
  2. Verfahren gemäß Anspruch 1, wobei nach dem Anordnen der Basis-Metallisierung (260) der folgende weitere Schritt erfolgt: - Anordnen einer Lot-Metallisierung (270) auf der Basis-Metallisierung (260).
  3. Verfahren gemäß Anspruch 2, wobei die Lot-Metallisierung (270) AuSn aufweist.
  4. Verfahren gemäß einem der Ansprüche 2 und 3, wobei das Anordnen der Lot-Metallisierung (270) durch ein galvanisches Verfahren, durch Bedampfen oder durch Eintauchen in Flüssiglot erfolgt.
  5. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei der Deckelrohling (210) ein Glas aufweist.
  6. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei der Deckelrohling (210) in einem Verbund (200) mit weiteren Deckelrohlingen (210) bereitgestellt wird, wobei das Verfahren den folgenden weiteren Schritt umfasst: - Zerteilen des Verbunds (200).
  7. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei der Deckelrohling (210) mit einer an der Unterseite (212) angeordneten Kavität (230) bereitgestellt wird, wobei die Montagefläche (250) an einer die Kavität (230) umgrenzenden Wandung (240) angeordnet ist.
  8. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei das Bereitstellen des Deckelrohlings (210) ein Polieren der Montagefläche (250) umfasst.
  9. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei das Verbinden des Deckelrohlings (210) mit der Siliziumscheibe (300) durch anodisches Bonden erfolgt.
  10. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei das Anlegen der Öffnung (310) in der Siliziumscheibe (300) durch einen Ätzprozess erfolgt, insbesondere durch einen nasschemischen oder einen trockenchemischen Ätzprozess.
  11. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei die Basis-Metallisierung (260) TiPtAu aufweist.
  12. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei das Anordnen der Basis-Metallisierung (260) durch ein Kathodenzerstäubungsverfahren oder durch Bedampfen erfolgt.
  13. Verfahren gemäß einem der vorhergehenden Ansprüche, wobei das Entfernen der Siliziumscheibe (300) durch einen Ätzprozess erfolgt, insbesondere durch Ätzen mit KOH.
  14. Verfahren zum Herstellen eines optoelektronischen Bauelements (500) mit den folgenden Schritten: - Bereitstellen eines Gehäuseunterteils (520) eines optoelektronischen Bauelements (500); - Herstellen eines Gehäusedeckels (400) nach einem Verfahren gemäß einem der vorhergehenden Ansprüche; - Verbinden des Gehäusedeckels (400) mit dem Gehäuseunterteil (520).
  15. Verfahren gemäß Anspruch 14, wobei das Verbinden des Gehäusedeckels (400) mit dem Gehäuseunterteil (520) durch eutektisches Löten erfolgt.
  16. Verfahren gemäß einem der Ansprüche 14 und 15, wobei das Gehäuseunterteil (520) mit einer Beschichtung (550) bereitgestellt wird, die Gold aufweist.
DE102015108494.5A 2015-05-29 2015-05-29 Verfahren zum Herstellen eines Gehäusedeckels und Verfahren zum Herstellen eines optoelektronischen Bauelements Active DE102015108494B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102015108494.5A DE102015108494B4 (de) 2015-05-29 2015-05-29 Verfahren zum Herstellen eines Gehäusedeckels und Verfahren zum Herstellen eines optoelektronischen Bauelements
PCT/EP2016/062043 WO2016193160A1 (de) 2015-05-29 2016-05-27 Verfahren zum herstellen eines gehäusedeckels, verfahren zum herstellen eines optoelektronischen bauelements und optoelektronisches bauelement
US15/577,837 US10177285B2 (en) 2015-05-29 2016-05-27 Method of producing a housing cover, method of producing an optoelectronic component, and optoelectronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015108494.5A DE102015108494B4 (de) 2015-05-29 2015-05-29 Verfahren zum Herstellen eines Gehäusedeckels und Verfahren zum Herstellen eines optoelektronischen Bauelements

Publications (2)

Publication Number Publication Date
DE102015108494A1 DE102015108494A1 (de) 2016-12-01
DE102015108494B4 true DE102015108494B4 (de) 2024-01-18

Family

ID=56081498

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015108494.5A Active DE102015108494B4 (de) 2015-05-29 2015-05-29 Verfahren zum Herstellen eines Gehäusedeckels und Verfahren zum Herstellen eines optoelektronischen Bauelements

Country Status (3)

Country Link
US (1) US10177285B2 (de)
DE (1) DE102015108494B4 (de)
WO (1) WO2016193160A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040067604A1 (en) 2002-10-04 2004-04-08 Luc Ouellet Wafer level packaging technique for microdevices
US20050062055A1 (en) 2003-09-19 2005-03-24 Kendra Gallup Surface emitting laser package having integrated optical element and alignment post
US20060273430A1 (en) 2005-03-24 2006-12-07 Memsic, Inc. Method of wafer-level packaging using low-aspect ratio through-wafer holes
US20140332945A1 (en) 2010-06-22 2014-11-13 Analog Devices, Inc. Method of Etching a Wafer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5307434A (en) * 1992-07-16 1994-04-26 At&T Bell Laboratories Article that comprises a laser coupled to an optical fiber
CH694453A5 (de) * 1998-07-24 2005-01-31 Genspec Sa Mikromechanisch hergestellte Düse zur Erzeugung reproduzierbarer Tröpfchen.
JP2006083442A (ja) * 2004-09-17 2006-03-30 Seiko Epson Corp 成膜方法、電子デバイス、及び電子機器
JP4889974B2 (ja) * 2005-08-01 2012-03-07 新光電気工業株式会社 電子部品実装構造体及びその製造方法
US7569926B2 (en) 2005-08-26 2009-08-04 Innovative Micro Technology Wafer level hermetic bond using metal alloy with raised feature
US8415612B2 (en) * 2007-05-18 2013-04-09 The Regents Of The University Of Colorado Channel cell system
KR100992582B1 (ko) * 2009-02-04 2010-11-05 삼성전기주식회사 웨이퍼 레벨 패키지 및 이의 제조 방법
JP5500927B2 (ja) 2009-09-29 2014-05-21 シチズン電子株式会社 発光装置の製造方法
JP5538974B2 (ja) * 2010-03-26 2014-07-02 セイコーインスツル株式会社 電子デバイスパッケージの製造方法及び電子デバイスパッケージ
EP2769253B1 (de) * 2011-10-19 2020-07-15 Cisco Technology, Inc. Pressglasdeckel für verkapselung auf waferebene von optoelektronischen anordnungen

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040067604A1 (en) 2002-10-04 2004-04-08 Luc Ouellet Wafer level packaging technique for microdevices
US20050062055A1 (en) 2003-09-19 2005-03-24 Kendra Gallup Surface emitting laser package having integrated optical element and alignment post
US20060273430A1 (en) 2005-03-24 2006-12-07 Memsic, Inc. Method of wafer-level packaging using low-aspect ratio through-wafer holes
US20140332945A1 (en) 2010-06-22 2014-11-13 Analog Devices, Inc. Method of Etching a Wafer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
AKASHI, T.; YOSHIMURA, Y.: PROFILE CONTROL OF A BOROSILICATE-GLASS GROOVE FORMED BY DEEP REACTIVE ION ETCHING. Stresa, Italy : EDA Publishing/DTIP 2007, April 2007. S. 1-5. - ISBN 978-2-35500-000-3

Also Published As

Publication number Publication date
DE102015108494A1 (de) 2016-12-01
US10177285B2 (en) 2019-01-08
US20180166611A1 (en) 2018-06-14
WO2016193160A1 (de) 2016-12-08

Similar Documents

Publication Publication Date Title
EP2462633B1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement
DE19600306C1 (de) Halbleiter-Bauelement, insb. mit einer optoelektronischen Schaltung bzw. Anordnung
DE112010003715T5 (de) Baugruppenbildung von elektronischen Bauelementen auf Waferebene
EP2483937B1 (de) Optoelektronisches bauelement
DE102012002605B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE112015000703B4 (de) Optoelektronisches Halbleiterbauelement
DE102013202902B4 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements
WO2018134086A1 (de) Halbleiterlaser und verfahren zur herstellung eines solchen halbleiterlasers
DE102013202906A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102015111574A1 (de) Optoelektronische Anordnung sowie Verfahren zur Herstellung einer optoelektronischen Anordnung
DE112015005127B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
DE102014100773A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102013221788B4 (de) Verfahren zum Herstellen eines Kontaktelements und eines optoelektronischen Bauelements
WO2015086665A1 (de) Optoelektronisches bauelement
DE102013202910A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
WO2014170211A1 (de) Optoelektronisches bauelement
DE102013206225A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102014110884A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterchips
DE102015108494B4 (de) Verfahren zum Herstellen eines Gehäusedeckels und Verfahren zum Herstellen eines optoelektronischen Bauelements
DE112011105215B4 (de) Bauelementträgerverbund und Verfahren zur Herstellung einer Mehrzahl von Bauelementträgerbereichen
DE102018131775A1 (de) Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
DE102014112818A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102015112280A1 (de) Bauelement mit einem metallischen Träger und Verfahren zur Herstellung von Bauelementen
DE112017002426B4 (de) Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division