JP2004525778A - 自身を貫通する開口を有する基板を備えたデバイス及び前記製造方法。 - Google Patents

自身を貫通する開口を有する基板を備えたデバイス及び前記製造方法。 Download PDF

Info

Publication number
JP2004525778A
JP2004525778A JP2002567846A JP2002567846A JP2004525778A JP 2004525778 A JP2004525778 A JP 2004525778A JP 2002567846 A JP2002567846 A JP 2002567846A JP 2002567846 A JP2002567846 A JP 2002567846A JP 2004525778 A JP2004525778 A JP 2004525778A
Authority
JP
Japan
Prior art keywords
substrate
conductor
opening
substrates
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002567846A
Other languages
English (en)
Other versions
JP2004525778A5 (ja
Inventor
シニアギン、オーレグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Allvia Inc
Original Assignee
Allvia Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Allvia Inc filed Critical Allvia Inc
Publication of JP2004525778A publication Critical patent/JP2004525778A/ja
Publication of JP2004525778A5 publication Critical patent/JP2004525778A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/097—Interconnects arranged on the substrate or the lid, and covered by the package seal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Micromachines (AREA)
  • Combinations Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】微小電気機械システム（ＭＥＭＳ）や、微小機械技術（micro-structure-technology：ＭＳＴ）構造体に適したデバイスを提供する。
【解決手段】基板３１０には、複数のキャビティ３２０が形成されており、基板３１０，２１０を結合した際は、基板２１０上に作成された構造体１２０は、キャビティ３２０内に位置する。このことにより、構造体１２０を保護することができる。

Description

【技術分野】
【０００１】
本発明は、基板を貫通する開口部を有し、その開口部に導体が設けられたデバイスに関するものである。また、本発明は、そのデバイスの製造方法に関するものである。本発明に基づくデバイスとしては、非電子的に機能する部品が含まれる。このようなデバイスの例としては、微小電気機械システム（micro-electro-mechanical systems：ＭＥＭＳ）や、他の微小機械技術（micro-structure-technology：ＭＳＴ）構造体がある。
【背景技術】
【０００２】
集積回路の製造技術は、微小電気機械構造体(micro-electro-mechanical structure)や、微小電気光学構造体（micro-electro-optical structures）を作成するのに用いられている。そのような構造体の例としては、リレー、マイクロポンプ、指紋照合用の光学デバイスなどがある。
【０００３】
図１は、半導体のダイ（チップ）１３０の上に形成された、そのような構造体１２０の一例を示している。ダイ１３０は、電気回路（図示せず）や、構造体１２０とコンタクトパッド１４０とを接続する相互接続線を有している。ダイ１３０は、半導体ウエハ上に、他の複数のダイと同時にバッチ処理により製造される。ダイシングにより、ウエハからダイを分割（切り出した）後、ボンドワイヤ１５０により、コンタクトパッド１４０とリードフレームピン１６０とを接続する。そして、リードフレームは、ピン１６０が基板１７０の裏面から突出した状態で、セラミックの基板１７０内に封入される。ダイ１３０と構造体１２０とを保護するために、別の基板１８０が、基板１７０に接合されている。なお、構造体１２０が光学デバイス（例えば、ミラーや、光学センサー）の場合は、基板１８０は例えばガラスなどの適切な透明材料から作られる。
【０００４】
前記したようなデバイスに適した製造技術及び構造体の改善が望まれる。また、非電子的に機能する部品の有無を問わず、デバイスの機械的強度を向上させることが望まれる。
【発明の開示】
【発明の概要】
【０００５】
本発明のいくつかの実施形態は、微小電気機械及び微小電気光学構造体の技術と、垂直統合に用いられるＰＣＴ番号WO 98/19337(TruSi Technologies,LLC, May 7,1998)に記載されている裏面側接触の作成技術を結びつけるものである。
【０００６】
本発明は、これらの実施形態に限定されるものではない。ある実施形態では、製造方法は、１つ又は複数の基板を備えた構造体を形成する過程を有し、前記１つ又は複数の基板は、単一の基板又は複数の基板を互いに結合したものからなり、前記構造体は、前記１つ又は複数の基板の少なくとも一部を含む、及び／又は前記１つ又は複数の基板に取り付けられた非電子機能部品を有し、前記１つ又は複数の基板は、第１面、前記第１面側に設けられた開口、開口内に設けられた導体を備える第１の基板を含み、当該方法が更に、前記第１の基板における第２面において前記導体が露出するように、前記構造体から材料を除去する過程を含むことを特徴とする。
【０００７】
また、ある実施形態では、前記第２面は、前記第１の基板の裏側であり、露出された導体がコンタクトパットとなる。前記第１の基板の表面は、その他の基板、又は結合工程中（導体を露出させる工程を含む）に前記非電子機能部品を保護する基板と結合される。前記非電子機能部品は、ダイシング中も保護される。
【０００８】
前記他の基板又は基板は、光学部品の場合は、必用に応じて透明にすることができる。その場合、前記他の基板は又は基板は、光学ひずみを減少させるために、前記非電子機能部品の近くに位置することが望ましい。また、このことにより、システムエリアを小型化することができる。
【０００９】
また、ある実施形態では、製造方法は、第１面、前記第１面に設けられた開口、前記開口内に設けられた導体を含む第１の基板を有する構造体を製造した後、前記第１の基板における第２面において前記導体を露出させるために材料を除去する。このとき、前記第１の基板の前記第２面における第１部分から材料を除去することにより、前記第１部分を前記第１の基板の前記第２面における第１部分よりも凹設する。
【００１０】
作成された構造体は、非電子機能部品を有していてもよいし、有していなくともよい。ある実施形態では、前記第１の基板は、前記第２部分において、前記第１部分よりも厚い。前記第２部分を厚くすることにより、前記構造体の機械強度を向上させることができる。
【００１１】
本発明の他の特徴及び利点は、以下に説明する。
【発明を実施するための最良の形態】
【００１２】
図２−Ａは、ウエハ２１０上及び／又は内部に作成された、小型の構造体１２０を示す。構造体１２０は、光学的、機械的、磁気的、及び／又はその他の種類の非電子的に機能する部品（非電子機能部品）を含む。非電子機能部品は、電子回路（例えばトランジスタ）を備えていてもよいし、備えていなくてもよい。だが、非電子機能部品の動作は、従来の電子回路には無い機能を有している。例えば、非電子機能部品は、動作中に、動く又は変形する必要がある。このような非電子機能部品の例としては、マイクロポンプのダイアフラムや、微小機械スイッチの作動部分がある。
【００１３】
また、非電子機能部品には、可視又は不可視の光（電磁放射線）を放射及び／又は検出するものもある。「J. E. Gulliksen, "MST vs. MEMS: WHERE ARE WE ", Semiconductor Magazine, Oct. 2000, Vol. 1, No. 10」を参照されたい。このような非電子機能部品としては、ミラーやレンズがある。このような非電子機能部品は、指紋認識装置、光ディスクリーダ、バーコードリーダ、その他の微小機械システム（ＭＥＭＳ）やＭＳＴ構造体内に設けられているものであってよい。
【００１４】
また、非電子機能部品には、外部の磁場に対して、互いに作用し合うものもある。なお、本発明は、特定の種類の部品に限定されるものではない。また、本発明は、既存の部品以外に適用することも可能である。
【００１５】
構造体１２０の非電子機能部品には、基板２１０の一部を含むものもある。また、非電子機能部品には、他の基板（図示しない）上で作成された後、その基板から切り離された部品を含むものもある。例えば、米国特許第6,076,256号（released mirrors）を参照されたい。
【００１６】
構造体１２０は、基板２１０上及び／又は内部に作成された回路２２０に接続されている。回路２２０は、非電子機能部品の動作のために使用される。この回路２２０は、非電子機能部品をコントロールする、又は非電子機能部品の状態を示す信号を受信する。このような回路２２０としては、アンプ、フイルタ、又はその他の電子回路がある。基板２１０は、例えばシリコンなどの、適宜な半導体材料から作成することができる。また、ある実施形態では、回路２２０は接続線のみからなる。これらの実施形態では、基板２１０は、例えば誘電性ポリマやガラスなどの半導体以外の材料から作成される場合もある。
【００１７】
回路２２０及び／又は構造体１２０は、接続用構造体２３０に接続されている。接続構造体２３０の一つを、図２−Ｂに拡大して示す。接続構造体２３０は、例えば、PCT番号第WO 98/19337号（Tru Si Technologies, LLC, May 7, 1998）、2001年2月６日出願の米国特許出願第6,184,060号、2001年11月27日出願の米国特許出願第6,322,903号に記載されている方法により作成することができる。これらの方法は、言及することをもって、本願明細書の一部とする。
【００１８】
接続構造体２３０の作成方法について簡単に説明すると、バイア２６０は、基板２１０内にエッチングされる。絶縁体２７０は、バイア２６０内に形成される。導体２８０（例えば金属）は、絶縁体２７０上に形成される。また、所望に応じて、バイア２６０を充填するために、導体２８０上に他の材料２９０を形成することもできる。
【００１９】
なお、ウエハ２１０が絶縁性材料から作成される場合は、絶縁体２７０を省略することができる。また、バイア２６０を導体２８０によって充填することもできる。
【００２０】
構造体１２０、回路２２０、及び接続構造体２３０は、どの順序で作成してもよい。例えば、最初に回路２２０を作成し、次に接続構造体２３０を作成し、最後に構造体１２０を作成することもできる。また、要素２３０、２２０、１２０を作成するステップは、交互に行うことができる。そして、これらの要素の一つ以上を作成するのに同じステップを用いることができる。
【００２１】
図３は、ウエハ２１０に結合されるウエハ３１０を示す。ウエハ３１０には、複数のキャビティ３２０が形成されている。基板３１０には、キャビティ３２０と同じ側又は反対側に、位置合わせ用の印（図示しない）を形成することができる。ある実施形態では、ウエハ３１０は、上面及び下面に、ガラス磨きがされている。また、ある実施形態では、ウエハ３１０とウエハ２１０は、両者の熱膨張率を一致させるため、同一種類の材料（例えばシリコン）から作成される。
【００２２】
キャビティ３２０と、位置合わせ用の印は、従来の方法により形成することができる。例えば、米国特許番号第6,097,140号（glass etch）を参照されたい。
【００２３】
ウエハ３１０，２１０は互いに結合される（図４参照）。このとき、構造体１２０は、キャビティ３２０内に位置する。ウエハ３１０，２１０は、例えば接着剤や真空中でのガラス・フリットなどの、従来の方法により結合させることができる。また、接着剤を塗布する前や、構造体１２０がウエハ２１０に取り付けられる前に、ウエハ２１０を接着剤から隔離するために、ウエハ２１０の一部を隔離用の材料により覆うこともできる。
【００２４】
また、ウエハ３１０，２１０は、ハンダ付け、共晶接合、エポキシ樹脂による熱圧着、その他の公知又はこれから発明されるであろう方法によっても結合させることができる。
【００２５】
そして、ウエハ２１０の下面２１０Ｂ（ウエハ３１０に結合される側の反対側）は、バイア２６０の底部に形成された導体２８０からなる接続部２８０Ｃが露出するように処理される。この処理は、米国特許出願第6，322，903号や、ＰＣＴ番号第WO 98/19337号に記載されている方法により行うことができる。そのような方法の一つによれば、基板２１０と絶縁体２７０は、接続部２８０Ｃを露出させるために、常圧プラズマエッチング法によりエッチングされる。そして、絶縁層５２０（図６参照）は、シリコン２１０上に、導体２８０上を避けて選択的に形成される。
【００２６】
他の方法では、基板２１０と絶縁体２８０をエッチングして、導体２８０を露出させた後に、基板２１０を逆さまにする（図７参照）。そして、絶縁層５２０がスピンオン又はスプレー工程により形成された後、硬化される。絶縁層５２０としては、ポリイミド、ガラス、その他の流動性を有する材料（例えば、流動性熱硬化性重合体）を用いることができる。層５２０の表面は略平面状に形成されており、少なくとも、接続構造体２３０上では、層５２０は他の部分よりも薄く形成されている。
【００２７】
ある実施形態では、層５２０は、接続部２８０Ｃを覆ってはいない。絶縁層５２０が接続部２８０Ｃを覆っている場合は、必要ならば、接続部２８０Ｃを十分に露出させるために、層５２０をブランケットエッチング法によりエッチングすればよい。ウエハ基板２１０の結果は、図５に示すようになる。
【００２８】
また、他の方法では、構造体２１０のエッチングは、導体２８０ではなく絶縁体２７０を露出させる。図８を参照して、絶縁体２７０は、基板２１０の表面から突出している。ウエハ基板２１０は、逆さまにされており（図８参照）、絶縁層５２０は、前記した図７のような方法で形成される。層５２０は、接続構造体２３０上では、他の部分よりも薄い。
【００２９】
ある実施形態では、層５２０は、接続部２８０Ｃを覆ってはいない。また、必要ならば、絶縁体２７０を十分に露出させるために、層５２０をブランケットエッチング法によりエッチングすればよい（図９参照）。そして、導体２８０を露出させるために、絶縁体２７０は、絶縁層５２０から選択的にエッチングされる。ある実施形態では、絶縁体２７０は二酸化珪素からなり、絶縁層５２０はポリイミドからなる。ウエハ基板２１０の結果は、図６に示すようになる。
【００３０】
図５〜９に示した処理における利点の一つとしては、リソグラフィを行う必要がない。なお、リソグラフィを含む技術に含まれる他の技術も同様に使用することができる。
【００３１】
ウエハ基板２１０は、個々のチップ１０１０にダイシングされる（図１０参照）。ダイシング中は、構造体２１０は、基板２１０，３１０により保護される。
【００３２】
チップ１０１０は、例えばプリント基板（ＰＣＢ）などの配線用基板（図示せず）に取り付けられる。接続部２８０Ｃは、フリップ・チップ技術を用いて、配線用基板に直接取り付けられる。前記した米国特許出願第6，322，903号を参照されたい。
【００３３】
また、チップ１０１０は、接続部２８０Ｃが上を向くように、逆さまにされた後、リードフレームにワイヤボンディングされ、そして、従来の方法により、パッケージされることもできる。ボールグリッドアレイ（Ball grid arrays）、チップスケールパッケージ（chip scale packages）、その他の公知又はこれから発明されるであろうパッケージ技術を用いることができる。
【００３４】
また、他の有利な点としては、ウエハ２１０，３１０を結合した後、基板２１０と回路２２０を両ウエハにより保護することができる。基板３１０は、図１のように、基板２１０の周りに広がっていないので、基板２１０と回路２２０を保護する空間は小さくて済む。基板３１０が構造体１２０の近くに位置するように、キャビティ３２０は浅く形成されることが好ましい。このようにすると、光学的ひずみを減少させることができるので、光学的な用途に用いる場合に好適である。さらに、基板３１０は基板２１０上に直接載置されるので、基板１２０に対して基板３１０を正確に位置決めすることが容易となる。
【００３５】
光学的な用途に用いる場合は、基板３１０は非反射コーティングによって覆うことが好ましい。また、キャビティ３２０には、適宜な屈折率の材料が充填されることが好ましい。基板３１０には、レンズをエッチングすることができる。
【００３６】
基板３１０は、構造体１２０及び／又は回路２２０と接続される電子回路を有していてもよい。基板３１０は、絶縁体や半導体材料から作成してもよい。米国特許出願第6，322，903号には、基板３１０の回路を回路２２０に接続するために用いられる技術が記載されている。
【００３７】
図１１は、エリアに適合したパッケージを得るために、ウエハ２１０の裏側２１０Ｂに沿って、裏側の接続部が再配分された実施形態を示す。図４の工程の後、マスク１１１０が基板２１０の裏側２１０Ｂに形成され、リソグラフィによってパターンが形成される。所望に応じて、マスクが形成される前に、基板２１０は裏側２１０Ｂから薄くすることができる。ただし、このとき、絶縁体２７０を露出させる必要はない。薄くすることは、機械的研磨、プラズマエッチング、その他の公知又はこれから発明されるであろう方法により行うことができる。
【００３８】
裏側２１０Ｂ上の導体２８０の接続部２８０Ｃを露出させるため、基板２１０と絶縁体２７０は、マスク１１１０から選択的にエッチングされる（図１２参照）。適宜なエッチング処理は、前記した図５のような方法で行われる。そして、マスク１１１０が取り除かれた後、基板１２０の裏側２１０Ｂにおける導体２８０上以外に、絶縁層５２０（図１３参照）が選択的に形成される。前記した図６のような方法を参照されたい。
【００３９】
導電層１４１０（図１４参照）、例えば集積回路を結合したパッドに適宜な金属は、導電パッド１４１０Ｃと、それらのパッドを導体２８０に接続する導電線とを形成するために、ウエハ２１０の裏側に形成されパターンされる。そして、適宜な絶縁層１５１０（図１５参照）は、導電パッド１４１０Ｃを露出させるために形成されパターンされる。
【００４０】
そして、ウエハ基板１２０はダイシングされる（図１６参照）。結果として得られるチップ１０１０のパッド１４１０Ｃは、例えばＰＣＢなどの配線用基板に直接取り付けられる。一つのチップ１０１０の底面図を図１７に示す。また、図１７は、図１１に示したマスク１１１０の輪郭も示している。
【００４１】
図１１〜１７に示した実施形態における利点は、下記の点である。
【００４２】
接続構造体２３０の位置が、回路２２０と基板１２０との配置により規制される。例えば、接続構造体２３０は、チップ１０１０の表面において規制される。
【００４３】
また、接続部２８０Ｃが、配線用基板に直接取り付けられないので、そのサイズを小型化することができる。
【００４４】
また、導電パッド１４１０Ｃのサイズは、配線用基板に直接取り付けられるだけ十分に大きいが、導電パッド１４１０Ｃの位置は回路２２０や基板１２０により規制されない。そのため、チップ面積をより小型化することができる。
【００４５】
図１８では、マスク１１１０は、その境界（例えば隅部）において、４つの延出部（extensions）１１１０Ｅを有している。これらの延出部１１１０Ｅは、チップ１０１０の機械的強度を高める。延出部１１１０Ｅは、接続部２８０Ｃの境界の近く、又はすぐ近くに位置してもよい。ある実施形態では、延出部は、チップの境界に達し、隣接するチップの延出部と結合している。また、延出部は、接続部２８０間に延びていてもよい。なお、延出部は、４つ以上又は４つ以下設けることもできる。
【００４６】
また、延出部は、非電子機能部品を有しない基板に形成することもできる。
【００４７】
他の実施形態では、ウエハ基板２１０は、前記した図５〜９のどの方法によっても、図６の工程まで処理される。そして、コンタクトパッド１４１０Ｃと、コンタクトパッド１４１０Ｃを導体２８０に接続するための導電線とを形成するために、導電層１４１０（図１９参照）が、前記した図１４の方法により、ウエハ２１０の裏側２１０Ｂの絶縁層５２０上に、形成され、パターンされる。このとき、マスクは使用しない。そして、コンタクトパッド１４１０Ｃを露出させるために、前記した図１５の方法により、絶縁層１５１０が形成され、パターンされる。
【００４８】
そして、ウエハ基板は、テストされた後、個々のチップ１０１０を作成するためにダイシングされる（図２０参照）。
【００４９】
図２１は、ウエハ３１０の他の処理方法を示している。ウエハ３１０には、キャビティがエッチングされていない。離隔部材（stand-off features）２１１０は、ウエハ３１０の下面に形成されている。離隔部材２１１０は、適宜な材料を積層させて、その材料をリソグラフィによりパターンングすることや、シルクスクリーン印刷や、材料を針により処理することや、その他の公知又はこれから発明されるであろう方法により形成することができる。適宜な材料としては、エポキシ樹脂や、熱硬化性重合体や、ガラス・フリットなどがある。
【００５０】
ウエハ２１０は、図３のように処理される。そして、ウエハ３１０，２１０は、位置合わせがなされた後、図２２のように結合される。このとき、離隔部材２１１０は、ウエハ２１０に結合される。ウエハ２１０，３１０が結合された際は、構造体１２０は、離隔部材２１１０，２１１０間に位置する。そして、ウエハ基板は、前記した図５〜２０のどの方法によっても処理される。
【００５１】
図２２に示す実施形態では、材料２１１０は、バイア２６０を充填するのに使用される。この場合、図２２では、図２−Ｂにおいてバイア２６０を充填するのに使用された材料２９０は存在しない。或いは、材料２９０は、バイア２６０を部分的に充填するのにしか使用されない。材料２１１０は、ウエハ２１０，３１０が結合されたときは、完全には固まらない。材料２１１０は、ウエハ２１０，３１０の結合中、バイア２６０を充填する。ウエハ２１０，３１０の結合は、バイア２６０に材料２１１０を充填するのを容易にするために、真空中で行われる。
【００５２】
材料２１１０が固まる前にウエハ２１０，３１０の結合が始まる場合は、ウエハ３１０とウエハ２１０間における構造体２１０損傷を防止するために必用な最小限の間隔を保つために、ウエハ３１０及び／又はウエハ２１０上には、スペーサが設けられる。
【００５３】
スペーサとしては、ウエハ上に固定された硬い部材を用いることができる。また、スペーサとしては、材料２１１０内に埋め込まれた硬い球状部材２１２０（図２２参照）を用いることもできる。球状部材は、ガラス、樹脂、その他の適宜な材料（できれば導電体）から作成することができる。
【００５４】
球状部材２１２０は、ウエハ３１０，２１０が結合された際に、ウエハ３１０，２１０間の最小限の間隔を保つ。球状部材の好ましい直径は、１０〜３０μｍである。なお、球状部材の直径は、ウエハ３１０，２１０間の保つべき間隔に基づいて決定される。2000年7月25日に交付された米国特許番号第6,094,244号を参照されたい。
【００５５】
ある実施形態では、離隔部材２１１０が構造体１２０を完全に取り囲み、構造体１２０が位置する範囲を真空に保っている。真空にすることにより、構造体１２０の周囲の気圧が大気圧まで高まったときに、構造体１２０を密閉して周囲から隔離するのに役立つ。また、真空にすることにより、ウエハ３１０，２１０間の結合の強度も向上する。
【００５６】
ある実施形態では、材料２１１０は、ウエハ３１０上ではなく、ウエハ２１０上に形成される。
【００５７】
また、ある実施形態では、材料２１１０は、構造体１２０を覆う、かつ接触する。
【００５８】
また、ある実施形態では、材料２１１０は、ウエハ３１０，２１０が結合される前に固められる。この場合、材料２１１０は、バイア２６０を充填するのには使用されない。
【００５９】
図２３に示す実施形態では、構造体１２０は基板１２０の表面から突出していない。また、ウエハ３１０には、キャビティや離間部材は設けられていない。このことにより、基板３１０と構造体１２０間の間隔を狭くすることができる。これは、構造体１２０が光学部品を有している場合は、特に利点となる。
【００６０】
図２４〜２６に示す実施形態では、少なくとも接続構造体２３０のいくつかがチップ同士の境界（ダイシングライン上）に配置されている。その他の点では、ウエハ３１０，２１０の処理は、前記した図５〜２３のどの方法によっても続行することができる。図２４は、図４のように加工されたウエハ基板を示している。また、図２５は、ダイシングされた後の基板を示している。また、図２６は作成されたチップ１０１０の底面図である。
【００６１】
接続構造体２３０をチップ同士の境界に配置することの利点の一つは、面積を減らすことができるということである。また、特に、材料２９０が導電性の場合や、材料２９０が省略されている場合は、接続構造体２３０が、チップの側面に接触することができるという利点もある。また、もし、ウエハ基板２１０が図１６や図２０のように処理された場合は、接続構造体２３０が側面において接続している間は、接続部１４０Ｃはウエハ基板２１０の裏側で使用可能である。
【００６２】
また、図２４に示すように、バイア２６０の幅を広く形成することにより、バイアを等方性エッチング（isotropic etching）により形成することが可能になる。なお、等方性エッチングは、異方性エッチング（anisotropic etching）よりも安上がりである。
【００６３】
また、バイア２６０は、図２２のように、材料２１１０で充填することもできる。
【００６４】
なお、図２４〜２６に示す実施形態では、ウエハ３１０は図２１のように処理されている。また、接続構造体２３０がチップの境界に配置されている場合の他の実施形態では、ウエハ３１０は、図３や図２３のように処理されている。
【００６５】
図２７に示す実施形態では、キャビティ２７１０が、ウエハ３１０の上面に、ダイシングラインに沿って形成されている。キャビティ２７１０は、ウエハ３１０，２１０の結合前でも結合後でも形成することができる。また、キャビティ２７１０は、ダイシングラインの全長に、又はダイシングラインに沿って分散して、どのような形状でも形成することができる。
【００６６】
図２８は、ダイシング後の基板を示している。キャビティ２７１０は、ダイシング中に、基板にかかる圧力や、基板に圧力がかかる時間を減少させる。そのため、ダイシングによる損傷は少なくなる。このことは、基板３１０が光学的な目的に用いられる透明な基板である場合には、特に有利である。なぜならば、基板３１０の損傷は、光学的ひずみの原因となるからである。
【００６７】
キャビティ２７１０は、前記した図２〜２６の基板や処理において、どれにでも適用することができる。
【００６８】
基板２９０は、多層ウエハ（multiple wafers）を用いて作成することができる。図２９に示す例では、構造体１２０は、ウエハ２１０と、ウエハ２１０の上面側に結合された複数のウエハ２９０４との一部分を含んでいる。このような構造体１２０としては、例えばマイクロポンプがある。例として、2000年11月12日に交付された米国特許番号第6,116,863号の「Electromagnetically Driven Microactuated Device and Method of Making the Same」を参照されたい。図２９では、ウエハ３１０に形成された通路２９１０が、マイクロポンプにおける出入口に相当する。
【００６９】
作成中は、ウエハ２９０４と、ウエハ２１０の上面側は、構造体１２０が作成できるように処理される。そして、ウエハ２１０，ウエハ２９０４は結合される。また、ウエハ３１０は、必要に応じて、例えば、図３のようなキャビティ３２０や、図２４のような離隔部材２１１０を形成できるように処理される。そして、ウエハ３１０は、ウエハ２９０４の上面に結合される。その後、前記した図４〜２８のような作成工程が続けられる。ウエハ２１０の下側は接続構造体２３０を露出させるように処理される。図２９に示したウエハ２１０の裏側は、図１９のように処理される。ただし、前記した他の処理でもよい。図２９は、ダイシングされた後の 構造を示している。
【００７０】
前記した実施形態は、本発明を限定するものではない。また、本発明は、特定の材料、処理、形状、配置、構造体１２０の特定の種類によって限定されるものではない。また、構造体１２０は、動作中に動く機械部品を有していてもよい。また、他の実施形態や変形例は、〔特許請求の範囲〕において規定された範囲に含まれる。
【図面の簡単な説明】
【００７１】
【図１】従来の微小電子機械部品又は微小電子光学構造体を有するデバイスを示す縦断面図である。
【図２−Ａ】本発明の一実施形態に係る非電子機能部品を有するデバイスを示す縦断面図である。
【図２−Ｂ】図２−Ａに示した接続構造体２３０の拡大図である。
【図３】図２−Ａに示したウエハ２１０に結合されるウエハ３１０を示す縦断面図である。
【図４】デバイスの製造工程を示す図であり、ウエハ２１０，３１０を結合させた状態を示す。
【図５】図４に続く工程であり、ウエハ２１０の下面２１０Ｂを処理した状態を示す。
【図６】図５に続く工程であり、ウエハ２１０の下面２１０Ｂに絶縁層５２０を形成した状態を示す。
【図７】デバイスの他の製造方法を示す図であり、ウエハ３１０に逆さまにした基板２１０を結合させた状態を示す。
【図８】図７に続く工程であり、絶縁体２７０を露出させた状態を示す。
【図９】図８に続く工程であり、絶縁層５２０を形成した状態を示す。
【図１０】図６に続く工程であり、基板２１０，３１０をダイシングした状態を示す。
【図１１】デバイスの他の製造方法を示す図であり、図４の工程の後、基板２１０の裏側２１０Ｂにマスク１１１０を形成した状態を示す。
【図１２】図１１に続く工程であり、導体２８０の接続部２８０Ｃを露出させた状態を示す。
【図１３】図１２に続く工程であり、絶縁層５２０を形成した状態を示す。
【図１４】図１３に続く工程であり、導電層１４１０を形成した状態を示す。
【図１５】図１４に続く工程であり、絶縁層１５１０を形成した状態を示す。
【図１６】図１５に続く工程であり、基板２１０，３１０をダイシングした状態を示す。
【図１７】図１５の工程で作成されたチップ１０１０の底面図である。
【図１８】図１５の工程で作成されたチップ１０１０の底面図であり、チップ１０１０が延出部１１１０Ｅを有している場合を示す。
【図１９】デバイスの他の製造方法を示す図であり、図６の工程の後、絶縁層５２０上に導電層１４１０を形成した状態を示す。
【図２０】図１９に続く工程であり、基板２１０，３１０をダイシングした状態を示す。
【図２１】ウエハ３１０の他の処理方法を示す図であり、ウエハ３１０の下面に離隔部材２１１０を形成した状態を示す。
【図２２】図２１に続く工程であり、ウエハ２１０，３１０を結合させた状態を示す。
【図２３】デバイスの他の製造方法を示す図であり、構造体１２０がウエハ１２０内に配置されている様子を示す。
【図２４】デバイスの他の製造方法を示す図であり、接続構造体２３０をダイシングライン上に配置されている様子を示す。
【図２５】図２４に続く工程であり、基板２１０，３１０をダイシングした状態を示す。
【図２６】図２５の工程で作成されたチップ１０１０の底面図である。
【図２７】デバイスの他の製造方法を示す図であり、ウエハ３１０の上面にキャビティ２７１０を形成した状態を示す。
【図２８】図２７に続く工程であり、基板２１０，３１０をダイシングした状態を示す。
【図２９】デバイスの他の製造方法を示す図であり、複合ウエハを用いて作成したチップ１０１０を示す。

Claims (57)

  1. １つ又は複数の基板を備えた構造体を形成する過程を有し、
    前記１つ又は複数の基板は、単一の基板又は複数の基板を互いに結合したものからなり、
    前記構造体は、前記１つ又は複数の基板の少なくとも一部を含む、及び／又は前記１つ又は複数の基板に取り付けられた非電子機能部品を有し、
    前記１つ又は複数の基板は、第１面、前記第１面側に設けられた開口、開口内に設けられた導体を備える第１の基板を含み、
    当該方法が更に、前記第１の基板における第２面において前記導体が露出するように、前記構造体から材料を除去する過程を含むことを特徴とする製造方法。
  2. 前記開口内の前記導体は、前記１つ又は複数の基板上に作成された回路の一部であり、前記非電子機能部品の動作に使用されることを特徴とする請求項１に記載の製造方法。
  3. 前記１つ又は複数の基板は、互いに結合された複数の基板であることを特徴とする請求項１に記載の製造方法。
  4. 前記構造体形成過程が、
    前記複数の基板の一つをなす基板Ｓ１上に、周囲よりも突出した離隔部材を設ける過程と、
    前記離隔部材が、前記基板Ｓ１と、前記複数の基板の一つをなす別の基板Ｓ２との間に位置するように、前記基板を互いに結合する過程とを有し、
    前記第１の基板が、前記両基板Ｓ１、Ｓ２の一方からなることを特徴とする請求項３に記載の製造方法。
  5. 前記離隔部材する材料が、前記開口を少なくとも部分的に埋めることを特徴とする請求項４に記載の製造方法。
  6. 前記他の基板Ｓ２への前記基板Ｓ１の結合は、前記離隔部材が硬化する前に行われ、結合中に、前記離隔部材の材料が、前記開口内に流入することを特徴とする請求項５に記載の製造方法。
  7. 前記基板Ｓ１又はＳ２上に、前記両基板Ｓ１、Ｓ２間の最小限の間隔を保つためのスペーサを作成することにより、前記基板Ｓ１、Ｓ２間に少なくとも部分的に位置する前記非電子機能部品を保護することを特徴とする請求項４に記載の製造方法。
  8. 前記他の基板Ｓ２への前記基板Ｓ１の結合は、前記離隔部材が固まる前に行われ、前記スペーサが、前記離隔部材の固まっていない材料中にある固い材料であることを特徴とする請求項７に記載の製造方法。
  9. 前記第１の基板における前記第２面の第１部分から材料を除去することにより、前記第１部分を前記第１の基板における前記第２面の第２部分に対して凹設することを特徴とする請求項１に記載の製造方法。
  10. 前記導体が前記第２面上に露出した後に、前記構造体をダイシングすることを特徴とする請求項３に記載の製造方法。
  11. 前記複数の基板は、前記した基板から材料を除去する間に、前記非電子機能部品を少なくとも部品的に保護する第２の基板を含むことを特徴とする請求項３に記載の製造方法。
  12. 前記第２面上に露出した導体の表面を配線用基板に取り付けることを特徴とする請求項１に記載の製造方法。
  13. 前記第２面は、前記第１面の反対側であることを特徴とする請求項１に記載の製造方法。
  14. 前記第１の基板は、半導体基板であることを特徴とする請求項１に記載の製造方法。
  15. 前記第２面側の前記半導体物質上に絶縁体を形成し、前記絶縁体は前記第２面側の導体を完全には覆わないことを特徴とする請求項１４に記載の製造方法。
  16. 前記開口は、前記第１面に一つ又は複数形成され、前記開口内には電気的信号を伝達するための導体を有し、前記第２面から材料を除去することにより、前記開口内において前記導体を露出させることを特徴とする請求項１に記載の製造方法。
  17. 前記非電子機能部品の動作により、前記構造体が、（ａ）動く又は変形する、及び／又は（ｂ）電磁放射線を放射、検出、又はその他の相互作用を行うことを特徴とする請求項１に記載の製造方法。
  18. １つ又は複数の基板を備えた構造体を有するデバイスであって、
    前記１つ又は複数の基板は、単一の基板又は複数の基板を互いに結合したものからなり、
    前記１つ又は複数の基板は、第１面、第２面、前記第１面から前記第２面に貫通する開口、及び前記開口内に設けられた導体を含み、
    前記導体は前記第２面側に露出し、
    前記構造体は、前記第１の基板側における前記第１面の少なくとも一部を含む、及び／又は前記第１の基板における前記第１面に取り付けられた非電子機能部品を有することを特徴とするデバイス。
  19. 前記開口内の前記導体は、前記１つ又は複数の基板上に作成された回路の一部であり、前記非電子機能部品の動作に使用されることを特徴とする請求項１８に記載のデバイス。
  20. 前記１つ又は複数の基板は、互いに結合された複数の基板であることを特徴とする請求項１８に記載のデバイス。
  21. 前記構造体は、前記１つ又は複数の基板をなす基板Ｓ１、基板Ｓ２間に、離隔部材を有し、
    前記第１の基板が、前記両基板Ｓ１、Ｓ２の一方からなることを特徴とする請求項２０に記載のデバイス。
  22. 前記離隔部材は、前記開口を少なくとも部分的に埋めることを特徴とする請求項２１に記載のデバイス。
  23. 前記基板Ｓ１又は基板Ｓ２上に作成されたスペーサを有することを特徴とする請求項２１に記載のデバイス。
  24. 前記スペーサは、前記離隔部材に埋め込まれたガラス又は樹脂製の球状部材であることを特徴とする請求項２３に記載のデバイス。
  25. 前記導体が前記第２面における第１部分において露出され、前記第２面は、該第２面から前記第１部分よりも突出する第２部分を有することを特徴とする請求項１８に記載のデバイス。
  26. 前記第２面を覆い、該第２面上に露出した導体から前記第２部分に延出する１つ又は複数の相互接続線と、前記第２部分上の接続部を露出させた状態で前記第２面上の前記導体を覆う絶縁体とを有し、前記接続部は１つ又は複数の前記相互接続線により前記導体と電気的に接続していることを特徴とする請求項２５に記載のデバイス。
  27. 配線用基板を前記第２面上に露出した導体の表面に取り付けることを特徴とする請求項１８に記載のデバイス。
  28. 前記第２面は、前記第１面の反対側であることを特徴とする請求項１８に記載のデバイス。
  29. 前記開口は、前記第１の基板を前記第１面から前記第２面に貫通する一つ又は複数の開口であり、該開口には前記第２面に露出する導体が設けられていることを特徴とする請求項１８に記載のデバイス。
  30. 非電子機能部品の動作は、（ａ）動く又は変形する、（ｂ）電磁放射線を放射、検出、又はその他の相互作用を行うことを特徴とする請求項１８に記載のデバイス。
  31. 第１面、前記第１面に設けられた開口、前記開口内に設けられた導体を含む第１の基板を有する構造体を形成する過程を有し、
    前記第１の基板における前記第２面において前記導体を露出させるために前記基板から材料を除去し、
    前記第１の基板における前記第２面の第１部分から材料を除去することにより、前記第１の部分を前記第１の基板における前記第２面の第２部分に対して凹設することを特徴とする製造方法。
  32. 前記構造体がチップを構成し、
    前記開口は前記チップの境界付近に位置し、前記第２部分は前記チップの境界に向かって延出する延出部を有していることを特徴とする請求項９又は請求項３１に記載の製造方法。
  33. 前記第１の基板は前記第１面側に複数の開口を有し、各開口には導体が設けられ、前記第２面側において、前記材料を除去することにより、前記第２各開口に設けられた導体を露出させ、
    前記延出部は、各開口間において前記境界に向かって延出することを特徴とする請求項３２に記載の製造方法。
  34. 前記境界に向かって延出する前記延出部は、前記境界に少なくとも前記開口と同じくらい近接することを特徴とする請求項３３に記載の製造方法。
  35. 前記境界に向かって延出する前記延出部は、前記境界に達することを特徴とする請求項３２に記載の製造方法。
  36. 前記境界に向かって延出する前記延出部は、前記チップの隅に達することを特徴とする請求項３２に記載の製造方法。
  37. 前記境界に向かって延出する前記延出部は、前記境界に前記第２面において露出している導体と同じくらい近接することを特徴とする請求項３２に記載の製造方法。
  38. 境界前記延出部は、前記チップの隅に向かって延出することを特徴とする請求項３２に記載の製造方法。
  39. 前記第２面上に、露出された導体から前記第２部分に延出する１つ又は複数の相互接続線を形成する過程と、
    前記第２面上に、前記第２部分において接続部を露出させた状態で、前記導体を覆う絶縁体を形成する過程とを含み、
    前記接続部は前記１つ又は複数の相互接続線によって前記導体と電気的に接続することを特徴とする請求項９又は請求項３１に記載の製造方法。
  40. 前記第１の基板は半導体基板であることを特徴とする請求項３１に記載の製造方法。
  41. 前記開口は、前記導体を前記開口の側壁から隔離する第１の絶縁体を有し、
    （Ａ）前記第１の絶縁体を露出させるために、前記第２面から半導体材料を除去する過程と、
    （Ｂ）前記導体を露出させるために、前記第２面上の前記第１の絶縁体を除去する過程とを含むことを特徴とする請求項１４又は請求項４０に記載の製造方法。
  42. 前記第２面において、前記半導体材料上に第２の絶縁体を形成する過程を含み、前記第２の絶縁体は前記導体を完全には覆わないことを特徴とする請求項４１に記載の製造方法。
  43. 前記第２の絶縁体は、前記（Ｂ）過程の後に形成されることを特徴とする請求項４２に記載の製造方法。
  44. 前記第２の絶縁体は、前記（Ａ）過程の後、かつ前記（Ｂ）過程において前記導体が露出される前に形成されることを特徴とする請求項４２に記載の製造方法。
  45. 前記第２の絶縁体を形成する過程が、
    前記半導体材料及び導体上に前記第２の絶縁体を形成する過程と、
    前記半導体材料上の前記第２の絶縁体を完全に除去することなく、少なくとも前記導体の一部を覆う前記第２の絶縁体を完全に除去するため、前記第２の絶縁体をブランケットエッチング法によりエッチングする過程とを含むことを特徴とする請求項４２に記載の製造方法。
  46. 第１の基板を含む構造体を有するデバイスであって、
    前記第１の基板は、第１面、第２面、前記第１面から前記第２面に貫通する開口、及び前記開口内に設けられ、前記第２面側に露出する導体を含み、
    前記導体は、前記第２面における第１部分において露出し、
    前記第２面は、該第２面から前記第１部分よりも突出している第２部分を有することを特徴とするデバイス。
  47. 前記開口は前記構造体の境界付近に位置し、前記第２部分は前記構造体の境界に向かって延出する延出部を有していることを特徴とする請求項２５又は請求項４６に記載のデバイス。
  48. 前記第１の基板は前記第１面から前記第２面に貫通する複数の開口を有し、各開口には導体が設けられ、前記延出部は、前記開口間において前記境界に向かって延出することを特徴とする請求項４７に記載のデバイス。
  49. 前記境界に向かって延出する前記延出部は、前記境界に達することを特徴とする請求項４７に記載のデバイス。
  50. 前記境界に向かって延出する前記延出部は、前記境界に少なくとも前記開口と同じくらい近接することを特徴とする請求項４７に記載のデバイス。
  51. 前記境界に向かって延出する前記延出部は、前記境界に前記第２面において露出している導体と同じくらい近接することを特徴とする請求項４７に記載のデバイス。
  52. 前記延出部は、前記チップの隅に達することを特徴とする請求項４７に記載のデバイス。
  53. 前記第２面上に露出された導体から前記第２部分に延出する１つ又は複数の相互接続線と、
    前記第２面上で、前記第２部分において接続部を露出させた状態で、前記導体を覆う絶縁体とを有し、
    前記接続部は前記１つ又は複数の相互接続線によって前記導体と電気的に接続することを特徴とする請求項４７に記載のデバイス。
  54. 前記第１の基板は半導体基板であることを特徴とする請求項１８又は請求項３１に記載のデバイス。
  55. 前記開口は、前記導体を前記開口の側壁から隔離する第１の絶縁体を有することを特徴とする請求項５４に記載のデバイス。
  56. 前記第２面上に前記半導体材料を覆う第２の絶縁体を有し、前記絶縁体は前記第２面において前記導体を完全には覆わないことを特徴とする請求項５５に記載のデバイス。
  57. 前記第２面上に前記半導体材料を覆う絶縁体を有し、前記絶縁体は前記第２面において前記前記導体を完全には覆わないことを特徴とする請求項５４に記載のデバイス。
JP2002567846A 2001-02-22 2002-02-20 自身を貫通する開口を有する基板を備えたデバイス及び前記製造方法。 Pending JP2004525778A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/791,977 US6717254B2 (en) 2001-02-22 2001-02-22 Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
PCT/US2002/005175 WO2002068320A2 (en) 2001-02-22 2002-02-20 Devices having substrates with openings passing through the substrates and conductors in the openings, and methods of manufacture

Publications (2)

Publication Number Publication Date
JP2004525778A true JP2004525778A (ja) 2004-08-26
JP2004525778A5 JP2004525778A5 (ja) 2005-06-02

Family

ID=25155420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002567846A Pending JP2004525778A (ja) 2001-02-22 2002-02-20 自身を貫通する開口を有する基板を備えたデバイス及び前記製造方法。

Country Status (5)

Country Link
US (2) US6717254B2 (ja)
EP (1) EP1412283A2 (ja)
JP (1) JP2004525778A (ja)
AU (1) AU2002306557A1 (ja)
WO (1) WO2002068320A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059769A (ja) * 2005-08-26 2007-03-08 Honda Motor Co Ltd 半導体装置の製造方法、半導体装置およびウエハ
JP2008538810A (ja) * 2005-03-03 2008-11-06 キモンダ アクチエンゲゼルシャフト 薄層構造の製造方法

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG106050A1 (en) * 2000-03-13 2004-09-30 Megic Corp Method of manufacture and identification of semiconductor chip marked for identification with internal marking indicia and protection thereof by non-black layer and device produced thereby
US6631935B1 (en) * 2000-08-04 2003-10-14 Tru-Si Technologies, Inc. Detection and handling of semiconductor wafer and wafer-like objects
US20020117753A1 (en) * 2001-02-23 2002-08-29 Lee Michael G. Three dimensional packaging
JP3788268B2 (ja) * 2001-05-14 2006-06-21 ソニー株式会社 半導体装置の製造方法
US6935830B2 (en) * 2001-07-13 2005-08-30 Tru-Si Technologies, Inc. Alignment of semiconductor wafers and other articles
US6615113B2 (en) 2001-07-13 2003-09-02 Tru-Si Technologies, Inc. Articles holders with sensors detecting a type of article held by the holder
IL159728A0 (en) * 2001-08-24 2004-06-20 Zeiss Stiftung Method for producing micro-electromechanical components
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US6787916B2 (en) * 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
WO2003054927A2 (en) * 2001-11-07 2003-07-03 The Board Of Trustees Of The University Of Arkansas Structure and process for packaging rf mems and other devices
JP4110390B2 (ja) * 2002-03-19 2008-07-02 セイコーエプソン株式会社 半導体装置の製造方法
US6835589B2 (en) * 2002-11-14 2004-12-28 International Business Machines Corporation Three-dimensional integrated CMOS-MEMS device and process for making the same
US6888233B2 (en) * 2003-03-10 2005-05-03 Honeywell International Inc. Systems for buried electrical feedthroughs in a glass-silicon MEMS process
US6897148B2 (en) 2003-04-09 2005-05-24 Tru-Si Technologies, Inc. Electroplating and electroless plating of conductive materials into openings, and structures obtained thereby
DE10331322A1 (de) * 2003-07-10 2005-02-03 Epcos Ag Elektronisches Bauelement und Verfahren zur Herstellung
US20050067681A1 (en) * 2003-09-26 2005-03-31 Tessera, Inc. Package having integral lens and wafer-scale fabrication method therefor
US20050095835A1 (en) * 2003-09-26 2005-05-05 Tessera, Inc. Structure and method of making capped chips having vertical interconnects
US20050116344A1 (en) * 2003-10-29 2005-06-02 Tessera, Inc. Microelectronic element having trace formed after bond layer
DE10351028B4 (de) * 2003-10-31 2005-09-08 Infineon Technologies Ag Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren
DE10361521A1 (de) 2003-12-03 2005-07-07 Pac Tech - Packaging Technologies Gmbh Verfahren und Vorrichtung zur wechselseitigen Kontaktierung von zwei Wafern
WO2005055288A2 (de) * 2003-12-03 2005-06-16 Pac Tech - Packaging Technologies Gmbh Verfahren und vorrichtung zur wechselseitigen kontaktierung von zwei wafern
DE10356885B4 (de) * 2003-12-03 2005-11-03 Schott Ag Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
US20050139984A1 (en) * 2003-12-19 2005-06-30 Tessera, Inc. Package element and packaged chip having severable electrically conductive ties
WO2005086532A2 (en) * 2004-03-01 2005-09-15 Tessera, Inc. Packaged acoustic and electromagnetic transducer chips
US7087134B2 (en) * 2004-03-31 2006-08-08 Hewlett-Packard Development Company, L.P. System and method for direct-bonding of substrates
US7521363B2 (en) * 2004-08-09 2009-04-21 Analog Devices, Inc. MEMS device with non-standard profile
US7416984B2 (en) * 2004-08-09 2008-08-26 Analog Devices, Inc. Method of producing a MEMS device
US7354649B2 (en) 2004-08-20 2008-04-08 Semitool, Inc. Semiconductor workpiece
US7288489B2 (en) * 2004-08-20 2007-10-30 Semitool, Inc. Process for thinning a semiconductor workpiece
US20060040111A1 (en) * 2004-08-20 2006-02-23 Dolechek Kert L Process chamber and system for thinning a semiconductor workpiece
US20060046499A1 (en) * 2004-08-20 2006-03-02 Dolechek Kert L Apparatus for use in thinning a semiconductor workpiece
US7193295B2 (en) * 2004-08-20 2007-03-20 Semitool, Inc. Process and apparatus for thinning a semiconductor workpiece
TWI245431B (en) * 2004-09-10 2005-12-11 Advanced Semiconductor Eng Package structure and method for optoelectric products
US7300812B2 (en) * 2004-10-29 2007-11-27 Hewlett-Packard Development Coompany, L.P. Micro electrical mechanical system
US20060183270A1 (en) * 2005-02-14 2006-08-17 Tessera, Inc. Tools and methods for forming conductive bumps on microelectronic elements
US8143095B2 (en) * 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
JP2006278610A (ja) * 2005-03-29 2006-10-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
DE102005016751B3 (de) * 2005-04-11 2006-12-14 Schott Ag Verfahren zur Herstellung gehäuster elektronischer Bauelemente
JP4889974B2 (ja) * 2005-08-01 2012-03-07 新光電気工業株式会社 電子部品実装構造体及びその製造方法
US7488680B2 (en) 2005-08-30 2009-02-10 International Business Machines Corporation Conductive through via process for electronic device carriers
US7393758B2 (en) * 2005-11-03 2008-07-01 Maxim Integrated Products, Inc. Wafer level packaging process
US20070138644A1 (en) * 2005-12-15 2007-06-21 Tessera, Inc. Structure and method of making capped chip having discrete article assembled into vertical interconnect
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US20070190747A1 (en) * 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US20080029879A1 (en) * 2006-03-01 2008-02-07 Tessera, Inc. Structure and method of making lidded chips
TW200737506A (en) * 2006-03-07 2007-10-01 Sanyo Electric Co Semiconductor device and manufacturing method of the same
TWI299552B (en) * 2006-03-24 2008-08-01 Advanced Semiconductor Eng Package structure
US7402866B2 (en) * 2006-06-27 2008-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Backside contacts for MOS devices
US20080006850A1 (en) * 2006-07-10 2008-01-10 Innovative Micro Technology System and method for forming through wafer vias using reverse pulse plating
JP5258567B2 (ja) * 2006-08-11 2013-08-07 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
US7829438B2 (en) * 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7901989B2 (en) * 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
JP5010247B2 (ja) * 2006-11-20 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US20080136038A1 (en) * 2006-12-06 2008-06-12 Sergey Savastiouk Integrated circuits with conductive features in through holes passing through other conductive features and through a semiconductor substrate
US7952195B2 (en) * 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
US8604605B2 (en) 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
EP2186134A2 (en) 2007-07-27 2010-05-19 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
US8551815B2 (en) 2007-08-03 2013-10-08 Tessera, Inc. Stack packages using reconstituted wafers
US8043895B2 (en) * 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
EP2308087B1 (en) * 2008-06-16 2020-08-12 Tessera, Inc. Stacking of wafer-level chip scale packages having edge contacts
US8080460B2 (en) * 2008-11-26 2011-12-20 Micron Technology, Inc. Methods of forming diodes
US8168470B2 (en) * 2008-12-08 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure in substrate for IPD and baseband circuit separated by high-resistivity molding compound
US8513119B2 (en) 2008-12-10 2013-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bump structure having tapered sidewalls for stacked dies
US20100171197A1 (en) * 2009-01-05 2010-07-08 Hung-Pin Chang Isolation Structure for Stacked Dies
WO2010104610A2 (en) 2009-03-13 2010-09-16 Tessera Technologies Hungary Kft. Stacked microelectronic assemblies having vias extending through bond pads
US20100270668A1 (en) * 2009-04-28 2010-10-28 Wafer-Level Packaging Portfolio Llc Dual Interconnection in Stacked Memory and Controller Module
US8164153B2 (en) * 2009-05-27 2012-04-24 Continental Automotive Systems, Inc. Thin semiconductor device having embedded die support and methods of making the same
US8791549B2 (en) 2009-09-22 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside interconnect structure connected to TSVs
US8466059B2 (en) 2010-03-30 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer interconnect structure for stacked dies
US8598695B2 (en) 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
US9018094B2 (en) 2011-03-07 2015-04-28 Invensas Corporation Substrates with through vias with conductive features for connection to integrated circuit elements, and methods for forming through vias in substrates
US8900994B2 (en) 2011-06-09 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for producing a protective structure
WO2013006167A1 (en) * 2011-07-06 2013-01-10 Foster Ron B Sensor die
US8431431B2 (en) 2011-07-12 2013-04-30 Invensas Corporation Structures with through vias passing through a substrate comprising a planar insulating layer between semiconductor layers
US8757897B2 (en) 2012-01-10 2014-06-24 Invensas Corporation Optical interposer
US9323010B2 (en) 2012-01-10 2016-04-26 Invensas Corporation Structures formed using monocrystalline silicon and/or other materials for optical and other applications
US8749029B2 (en) * 2012-02-15 2014-06-10 Infineon Technologies Ag Method of manufacturing a semiconductor device
US8790996B2 (en) 2012-07-16 2014-07-29 Invensas Corporation Method of processing a device substrate
US9346671B2 (en) * 2014-02-04 2016-05-24 Freescale Semiconductor, Inc. Shielding MEMS structures during wafer dicing
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9355997B2 (en) 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US9402312B2 (en) 2014-05-12 2016-07-26 Invensas Corporation Circuit assemblies with multiple interposer substrates, and methods of fabrication
US9741649B2 (en) 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
US9412806B2 (en) 2014-06-13 2016-08-09 Invensas Corporation Making multilayer 3D capacitors using arrays of upstanding rods or ridges
US9252127B1 (en) 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
US9496154B2 (en) 2014-09-16 2016-11-15 Invensas Corporation Use of underfill tape in microelectronic components, and microelectronic components with cavities coupled to through-substrate vias
US9478504B1 (en) 2015-06-19 2016-10-25 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
US9748106B2 (en) * 2016-01-21 2017-08-29 Micron Technology, Inc. Method for fabricating semiconductor package
TWI595572B (zh) * 2016-06-29 2017-08-11 摩爾創新科技股份有限公司 具有三維立體結構的電子組件的製造方法

Family Cites Families (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4139401A (en) 1963-12-04 1979-02-13 Rockwell International Corporation Method of producing electrically isolated semiconductor devices on common crystalline substrate
US3761782A (en) 1971-05-19 1973-09-25 Signetics Corp Semiconductor structure, assembly and method
US3739463A (en) 1971-10-18 1973-06-19 Gen Electric Method for lead attachment to pellets mounted in wafer alignment
US3811117A (en) 1972-10-19 1974-05-14 Ibm Time ordered memory system and operation
US3881884A (en) 1973-10-12 1975-05-06 Ibm Method for the formation of corrosion resistant electronic interconnections
JPS5157283A (en) 1974-11-15 1976-05-19 Nippon Electric Co Handotaikibanno bunkatsuhoho
US3993917A (en) 1975-05-29 1976-11-23 International Business Machines Corporation Parameter independent FET sense amplifier
FR2328286A1 (fr) 1975-10-14 1977-05-13 Thomson Csf Procede de fabrication de dispositifs a semiconducteurs, presentant une tres faible resistance thermique, et dispositifs obtenus par ledit procede
US4368106A (en) 1980-10-27 1983-01-11 General Electric Company Implantation of electrical feed-through conductors
US4394712A (en) 1981-03-18 1983-07-19 General Electric Company Alignment-enhancing feed-through conductors for stackable silicon-on-sapphire wafers
US4467518A (en) 1981-05-19 1984-08-28 Ibm Corporation Process for fabrication of stacked, complementary MOS field effect transistor circuits
US4463336A (en) 1981-12-28 1984-07-31 United Technologies Corporation Ultra-thin microelectronic pressure sensors
US4954458A (en) 1982-06-03 1990-09-04 Texas Instruments Incorporated Method of forming a three dimensional integrated circuit structure
US4603341A (en) 1983-09-08 1986-07-29 International Business Machines Corporation Stacked double dense read only memory
JPS6130059A (ja) 1984-07-20 1986-02-12 Nec Corp 半導体装置の製造方法
US4628174A (en) 1984-09-17 1986-12-09 General Electric Company Forming electrical conductors in long microdiameter holes
JPS61112345A (ja) 1984-11-07 1986-05-30 Toshiba Corp 半導体装置の製造方法
US4807021A (en) 1986-03-10 1989-02-21 Kabushiki Kaisha Toshiba Semiconductor device having stacking structure
KR900008647B1 (ko) 1986-03-20 1990-11-26 후지쓰 가부시끼가이샤 3차원 집적회로와 그의 제조방법
US4733290A (en) 1986-04-18 1988-03-22 M/A-Com, Inc. Semiconductor device and method of fabrication
US4897708A (en) 1986-07-17 1990-01-30 Laser Dynamics, Inc. Semiconductor wafer array
JPS63149531A (ja) 1986-12-12 1988-06-22 Fuji Electric Co Ltd 静電容量式圧力センサ
US4870745A (en) 1987-12-23 1989-10-03 Siemens-Bendix Automotive Electronics L.P. Methods of making silicon-based sensors
US4842699A (en) 1988-05-10 1989-06-27 Avantek, Inc. Method of selective via-hole and heat sink plating using a metal mask
US5323035A (en) 1992-10-13 1994-06-21 Glenn Leedy Interconnection structure for integrated circuits and method for making same
US5225771A (en) 1988-05-16 1993-07-06 Dri Technology Corp. Making and testing an integrated circuit using high density probe points
US5191405A (en) 1988-12-23 1993-03-02 Matsushita Electric Industrial Co., Ltd. Three-dimensional stacked lsi
US5463246A (en) 1988-12-29 1995-10-31 Sharp Kabushiki Kaisha Large scale high density semiconductor apparatus
US4978639A (en) 1989-01-10 1990-12-18 Avantek, Inc. Method for the simultaneous formation of via-holes and wraparound plating on semiconductor chips
DE3911711A1 (de) 1989-04-10 1990-10-11 Ibm Modul-aufbau mit integriertem halbleiterchip und chiptraeger
US5071792A (en) 1990-11-05 1991-12-10 Harris Corporation Process for forming extremely thin integrated circuit dice
US5399898A (en) 1992-07-17 1995-03-21 Lsi Logic Corporation Multi-chip semiconductor arrangements using flip chip dies
US5160987A (en) 1989-10-26 1992-11-03 International Business Machines Corporation Three-dimensional semiconductor structures formed from planar layers
US5064771A (en) 1990-04-13 1991-11-12 Grumman Aerospace Corporation Method of forming crystal array
GB9018766D0 (en) 1990-08-28 1990-10-10 Lsi Logic Europ Stacking of integrated circuits
US5166097A (en) 1990-11-26 1992-11-24 The Boeing Company Silicon wafers containing conductive feedthroughs
JPH04276645A (ja) 1991-03-04 1992-10-01 Toshiba Corp 化合物半導体ウエーハのダイシング方法
US5229647A (en) 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
US5270261A (en) 1991-09-13 1993-12-14 International Business Machines Corporation Three dimensional multichip package methods of fabrication
JPH0715969B2 (ja) 1991-09-30 1995-02-22 インターナショナル・ビジネス・マシーンズ・コーポレイション マルチチツプ集積回路パツケージ及びそのシステム
FR2684513B1 (fr) 1991-11-29 1994-01-07 Alcatel Cit Bati d'equipements electroniques, notamment de telecommunications.
US5467305A (en) 1992-03-12 1995-11-14 International Business Machines Corporation Three-dimensional direct-write EEPROM arrays and fabrication methods
US5259924A (en) 1992-04-08 1993-11-09 Micron Technology, Inc. Integrated circuit fabrication process to reduce critical dimension loss during etching
JPH0779144B2 (ja) 1992-04-21 1995-08-23 インターナショナル・ビジネス・マシーンズ・コーポレイション 耐熱性半導体チップ・パッケージ
US5414637A (en) 1992-06-24 1995-05-09 International Business Machines Corporation Intra-module spare routing for high density electronic packages
US5489554A (en) 1992-07-21 1996-02-06 Hughes Aircraft Company Method of making a 3-dimensional circuit assembly having electrical contacts that extend through the IC layer
US5268326A (en) 1992-09-28 1993-12-07 Motorola, Inc. Method of making dielectric and conductive isolated island
US5313097A (en) 1992-11-16 1994-05-17 International Business Machines, Corp. High density memory module
US5322816A (en) 1993-01-19 1994-06-21 Hughes Aircraft Company Method for forming deep conductive feedthroughs
US5340771A (en) 1993-03-18 1994-08-23 Lsi Logic Corporation Techniques for providing high I/O count connections to semiconductor dies
DE4310206C2 (de) 1993-03-29 1995-03-09 Siemens Ag Verfahren zur Herstellung einer Solarzelle aus einer Substratscheibe
DE4314913C1 (de) 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kontaktstrukturierung für vertikale Kontaktierung mit weiteren Halbleiterbauelementen
DE4314907C1 (de) 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen
US6149190A (en) 1993-05-26 2000-11-21 Kionix, Inc. Micromechanical accelerometer for automotive applications
CA2118994A1 (en) 1993-06-21 1994-12-22 Claude L. Bertin Polyimide-insulated cube package of stacked semiconductor device chips
US5502667A (en) 1993-09-13 1996-03-26 International Business Machines Corporation Integrated multichip memory module structure
US5561622A (en) 1993-09-13 1996-10-01 International Business Machines Corporation Integrated memory cube structure
US5475318A (en) 1993-10-29 1995-12-12 Robert B. Marcus Microprobe
US5380681A (en) 1994-03-21 1995-01-10 United Microelectronics Corporation Three-dimensional multichip package and methods of fabricating
US5502333A (en) 1994-03-30 1996-03-26 International Business Machines Corporation Semiconductor stack structures and fabrication/sparing methods utilizing programmable spare circuit
US5979475A (en) 1994-04-28 1999-11-09 Hitachi, Ltd. Specimen holding method and fluid treatment method of specimen surface and systems therefor
US5627106A (en) 1994-05-06 1997-05-06 United Microelectronics Corporation Trench method for three dimensional chip connecting during IC fabrication
BE1008384A3 (nl) 1994-05-24 1996-04-02 Koninkl Philips Electronics Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen met halfgeleiderelementen gevormd in een op een dragerplak aangebrachte laag halfgeleidermateriaal.
US5517754A (en) 1994-06-02 1996-05-21 International Business Machines Corporation Fabrication processes for monolithic electronic modules
US5472539A (en) 1994-06-06 1995-12-05 General Electric Company Methods for forming and positioning moldable permanent magnets on electromagnetically actuated microfabricated components
JPH10508430A (ja) 1994-06-09 1998-08-18 チップスケール・インコーポレーテッド 抵抗器の製造
US5472914A (en) 1994-07-14 1995-12-05 The United States Of America As Represented By The Secretary Of The Air Force Wafer joined optoelectronic integrated circuits and method
US5550942A (en) 1994-07-18 1996-08-27 Sheem; Sang K. Micromachined holes for optical fiber connection
MY114888A (en) 1994-08-22 2003-02-28 Ibm Method for forming a monolithic electronic module by stacking planar arrays of integrated circuit chips
US5596226A (en) 1994-09-06 1997-01-21 International Business Machines Corporation Semiconductor chip having a chip metal layer and a transfer metal and corresponding electronic module
US5567653A (en) 1994-09-14 1996-10-22 International Business Machines Corporation Process for aligning etch masks on an integrated circuit surface using electromagnetic energy
US5506753A (en) 1994-09-26 1996-04-09 International Business Machines Corporation Method and apparatus for a stress relieved electronic module
US5567654A (en) 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
US5466634A (en) 1994-12-20 1995-11-14 International Business Machines Corporation Electronic modules with interconnected surface metallization layers and fabrication methods therefore
RU2075135C1 (ru) 1995-01-13 1997-03-10 Акционерное общество Научно-производственная фирма "А3" Установка для плазмоструйной обработки пластин
JPH08201432A (ja) 1995-01-25 1996-08-09 Matsushita Electric Ind Co Ltd プローブシート及びその製造方法
US5628917A (en) 1995-02-03 1997-05-13 Cornell Research Foundation, Inc. Masking process for fabricating ultra-high aspect ratio, wafer-free micro-opto-electromechanical structures
JP3197788B2 (ja) 1995-05-18 2001-08-13 株式会社日立製作所 半導体装置の製造方法
US5646067A (en) 1995-06-05 1997-07-08 Harris Corporation Method of bonding wafers having vias including conductive material
US5659195A (en) 1995-06-08 1997-08-19 The Regents Of The University Of California CMOS integrated microsensor with a precision measurement circuit
US5648684A (en) 1995-07-26 1997-07-15 International Business Machines Corporation Endcap chip with conductive, monolithic L-connect for multichip stack
TW374211B (en) 1995-08-03 1999-11-11 Ibm Machine structures fabricated of multiple microstructure layers
WO1997007524A1 (en) 1995-08-14 1997-02-27 E.I. Du Pont De Nemours And Company Display panels using fibrous field emitters
US6012336A (en) 1995-09-06 2000-01-11 Sandia Corporation Capacitance pressure sensor
US5798283A (en) 1995-09-06 1998-08-25 Sandia Corporation Method for integrating microelectromechanical devices with electronic circuitry
US5963788A (en) 1995-09-06 1999-10-05 Sandia Corporation Method for integrating microelectromechanical devices with electronic circuitry
EP0771656A3 (en) * 1995-10-30 1997-11-05 Eastman Kodak Company Nozzle dispersion for reduced electrostatic interaction between simultaneously printed droplets
US5851845A (en) 1995-12-18 1998-12-22 Micron Technology, Inc. Process for packaging a semiconductor die using dicing and testing
US5707485A (en) 1995-12-20 1998-01-13 Micron Technology, Inc. Method and apparatus for facilitating removal of material from the backside of wafers via a plasma etch
US6094244A (en) * 1995-12-27 2000-07-25 Kabushiki Kaisha Toshiba Reflective liquid crystal display device
US6083811A (en) 1996-02-07 2000-07-04 Northrop Grumman Corporation Method for producing thin dice from fragile materials
DE19613561C2 (de) 1996-04-04 2002-04-11 Micronas Gmbh Verfahren zum Vereinzeln von in einem Körper miteinander verbundenen, elektrisch getesteten elektronischen Elementen
KR20000016136A (ko) 1996-05-31 2000-03-25 피터 무몰라 플라즈마 제트로 제품을 처리하는 방법
WO1997045862A1 (en) 1996-05-31 1997-12-04 Ipec Precision, Inc. Non-contact holder for wafer-like articles
US5932940A (en) 1996-07-16 1999-08-03 Massachusetts Institute Of Technology Microturbomachinery
US5959747A (en) 1996-09-11 1999-09-28 California Institute Of Technology Compact architecture for holographic systems
US5919548A (en) 1996-10-11 1999-07-06 Sandia Corporation Chemical-mechanical polishing of recessed microelectromechanical devices
EP2270845A3 (en) 1996-10-29 2013-04-03 Invensas Corporation Integrated circuits and methods for their fabrication
FR2754979B1 (fr) * 1996-10-31 1999-01-22 Gervais Danone Co Composition alimentaire solide formee d'un fourrage foisonne a base de produit laitier frais fermente et d'une couche de protection, procede de preparation d'une telle composition
KR100222299B1 (ko) 1996-12-16 1999-10-01 윤종용 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법
US5904496A (en) 1997-01-24 1999-05-18 Chipscale, Inc. Wafer fabrication of inside-wrapped contacts for electronic devices
DE19707887C2 (de) 1997-02-27 2002-07-11 Micronas Semiconductor Holding Verfahren zum Herstellen und Trennen von elektronischen Elementen mit leitfähigen Kontaktanschlüssen
US6076256A (en) 1997-04-18 2000-06-20 Seagate Technology, Inc. Method for manufacturing magneto-optical data storage system
US6084777A (en) 1997-04-23 2000-07-04 Texas Instruments Incorporated Ball grid array package
US5880921A (en) 1997-04-28 1999-03-09 Rockwell Science Center, Llc Monolithically integrated switched capacitor bank using micro electro mechanical system (MEMS) technology
US6116863A (en) 1997-05-30 2000-09-12 University Of Cincinnati Electromagnetically driven microactuated device and method of making the same
US6142358A (en) 1997-05-31 2000-11-07 The Regents Of The University Of California Wafer-to-wafer transfer of microstructures using break-away tethers
JP3955659B2 (ja) 1997-06-12 2007-08-08 リンテック株式会社 電子部品のダイボンディング方法およびそれに使用されるダイボンディング装置
JPH1140520A (ja) 1997-07-23 1999-02-12 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
US6075239A (en) 1997-09-10 2000-06-13 Lucent Technologies, Inc. Article comprising a light-actuated micromechanical photonic switch
US5998292A (en) 1997-11-12 1999-12-07 International Business Machines Corporation Method for making three dimensional circuit integration
US6071426A (en) 1997-12-08 2000-06-06 The Regents Of The University Of California Micro benchtop optics by bulk silicon micromachining
US6054335A (en) 1997-12-12 2000-04-25 Xerox Corporation Fabrication of scanning III-V compound light emitters integrated with Si-based actuators
US6116756A (en) 1997-12-12 2000-09-12 Xerox Corporation Monolithic scanning light emitting devices
US5944537A (en) 1997-12-15 1999-08-31 Xerox Corporation Photolithographically patterned spring contact and apparatus and methods for electrically contacting devices
AU3365699A (en) 1998-03-26 1999-10-18 Digital Optics Corporation Integrated micro-optical systems
US6037667A (en) 1998-08-24 2000-03-14 Micron Technology, Inc. Socket assembly for use with solder ball
US6322903B1 (en) * 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
US6147397A (en) 1999-12-28 2000-11-14 Maxim Integrated Products Stress isolated integrated circuit and method for making

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008538810A (ja) * 2005-03-03 2008-11-06 キモンダ アクチエンゲゼルシャフト 薄層構造の製造方法
JP2007059769A (ja) * 2005-08-26 2007-03-08 Honda Motor Co Ltd 半導体装置の製造方法、半導体装置およびウエハ

Also Published As

Publication number Publication date
US6717254B2 (en) 2004-04-06
WO2002068320A2 (en) 2002-09-06
WO2002068320A3 (en) 2004-02-19
AU2002306557A1 (en) 2002-09-12
EP1412283A2 (en) 2004-04-28
US6958285B2 (en) 2005-10-25
US20020113321A1 (en) 2002-08-22
US20020115234A1 (en) 2002-08-22

Similar Documents

Publication Publication Date Title
JP2004525778A (ja) 自身を貫通する開口を有する基板を備えたデバイス及び前記製造方法。
EP1662564B1 (en) Semiconductor package and manufacturing method thereof
US7656023B2 (en) Electronic parts packaging structure and method of manufacturing the same
US6469909B2 (en) MEMS package with flexible circuit interconnect
US8569090B2 (en) Wafer level structures and methods for fabricating and packaging MEMS
US7419853B2 (en) Method of fabrication for chip scale package for a micro component
TW536522B (en) Hermetic MEMS package with interlocking layers
US8508039B1 (en) Wafer scale chip scale packaging of vertically integrated MEMS sensors with electronics
EP1643819A2 (en) Method of manufacturing a substrate with through electrodes
US20180297834A1 (en) MEMS Package
JP2005503270A (ja) 微小電気機械部品を製造するためのプロセス
US20020090749A1 (en) Hermetic package for mems devices with integrated carrier
JP2016054289A (ja) ワイヤボンドセンサパッケージ及び方法
US20050117271A1 (en) Electronic device and method of manufacturing same
US8878357B2 (en) Electronic component device, method of manufacturing the same and wiring substrate
JP2002231920A (ja) 固体撮像装置及びその製造方法
JP2006351590A (ja) マイクロデバイス内蔵基板およびその製造方法
JP2007227596A (ja) 半導体モジュール及びその製造方法
US7791183B1 (en) Universal low cost MEM package
KR20070015861A (ko) 전자 부품 실장 구조체 및 그 제조 방법
TWI848655B (zh) 封裝結構及其製作方法
KR20210072722A (ko) 전자 장치 및 전자 장치 제조 방법
JP2008073818A (ja) 電子部品および複合電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080624