DE10329329A1 - Kostengünstiges Hochfrequenz-Package - Google Patents

Kostengünstiges Hochfrequenz-Package Download PDF

Info

Publication number
DE10329329A1
DE10329329A1 DE10329329A DE10329329A DE10329329A1 DE 10329329 A1 DE10329329 A1 DE 10329329A1 DE 10329329 A DE10329329 A DE 10329329A DE 10329329 A DE10329329 A DE 10329329A DE 10329329 A1 DE10329329 A1 DE 10329329A1
Authority
DE
Germany
Prior art keywords
component
circuit carrier
film
circuit
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10329329A
Other languages
English (en)
Other versions
DE10329329B4 (de
Inventor
Gernot Schimetta
Karl Weidner
Jörg ZAPF
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE10329329A priority Critical patent/DE10329329B4/de
Application filed by Siemens AG filed Critical Siemens AG
Priority to CNB2004800008421A priority patent/CN100382306C/zh
Priority to EP04741915A priority patent/EP1639642A2/de
Priority to JP2005518163A priority patent/JP2006510235A/ja
Priority to KR1020057004365A priority patent/KR100697434B1/ko
Priority to PCT/EP2004/051282 priority patent/WO2005001934A2/de
Priority to US10/527,961 priority patent/US20060162157A1/en
Publication of DE10329329A1 publication Critical patent/DE10329329A1/de
Application granted granted Critical
Publication of DE10329329B4 publication Critical patent/DE10329329B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Microwave Amplifiers (AREA)
  • Wire Bonding (AREA)

Abstract

Zur Herstellung eines Hochfrequenz-Packages wird ein Bauelement über Kontakte mit einem Schaltungsträger verbunden, die das Bauelement gegenüber dem Schaltungsträger beabstanden, eine Folie auf das Bauelement und den Schaltungsträger aufgebracht und die Folie metallisiert.

Description

  • Herkömmliche, hermetisch dichte Hochfrequenz-Packages für Module bestehen vorwiegend aus gefrästen Metallgehäusen, die vergoldet und anschließend mit einem aufgelöteten Metalldeckel verschlossen werden. Hermetische Einzelbauteil-Keramikgehäuse, wie sie beispielsweise für OFW-Bauteile verwendet werden, sind ebenfalls kostenintensiv und für Bauteile mit hohen Verlustleistungen weniger geeignet.
  • Übliche HF-Metallgehäuse, wie sie oft für Module eingesetzt werden, wenn keine Hermetizität aber eine gute Abschirmung notwendig ist, sind sehr teuer, sehr groß und nicht hermetisch dicht.
  • Ebenfalls teuer sind auf neuester LTCC-Technologie basierende HF-Modulgehäuse. Hierbei dient die Keramik nur der Leitungsführung, während der Deckel aufgelötet wird.
  • Typische OFW-Filtergehäuse, die auf HTCC-Technologie basieren, werden Rollnaht-verschweißt und sind bis ca. 5 GHz für Bauteile ohne hohe Verlustleistung verwendbar. Die Deckelverschweißung ist allerdings aufwändig und die Gehäuse sind nur für einen beschränkten Frequenzbereich einsetzbar.
  • Aktuelle, hermetische CSP-Gehäuse sind wegen der im Hochfrequenzbereich zu verwendenden Au-Sn-aufgelöteten Deckel ebenfalls teuer.
  • Aus DE 100 41 770 A1 ist ein Substrat mit einer ersten dielektrischen Lage, einer Hochfrequenzstrukturlage, die ein Hochfrequenz-Verteilernetzwerk beinhaltet, und mindestens einer Niederfrequenzstrukturlage bekannt. Ein damit gebildetes Modul beinhaltet weiterhin einen Deckel.
  • Aus WO 97/45955 A1, WO 99/43084 A1, DE 195 48 048 A1 und DE 198 18 824 A1 sind auf Schaltungsträgern befindliche elektronische Bauelemente bekannt, die mit Abdeckungen, insbesondere in Form von Folien, überzogen sind. Hierbei verwendete Metallfolien haben sich als sehr schwierig zu handhaben und oft nicht langzeitbeständig herausgestellt.
    •
  • Davon ausgehend liegt der Erfindung die Aufgabe zugrunde, ein kostengünstiges Verfahren zur Herstellung eines Hochfrequenz-Packages anzugeben.
  • Diese Aufgabe wird durch die in den unabhängigen Ansprüchen angegebenen Erfindungen gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.
  • Dementsprechend wird ein Schaltungsträger mit einem Bauelement über Kontakte verbunden, die das Bauelement gegenüber dem Schaltungsträger beabstanden, so dass zwischen dem Bauelement, dem Schaltungsträger und den Kontakten Hohlräume gebildet werden. Auf das Bauelement und den Schaltungsträger wird eine Folie so aufgebracht, dass sie eng an der Oberfläche des Schaltungsträgers, auf der sich das Bauelement befindet, und an den nicht dem Schaltungsträger zugewandten Seiten des Bauelementes anliegt. Nach ihrem Aufbringen auf das Bauelement und den Schaltungsträger wird die Folie mit einer Metallisierung versehen.
  • Vorzugsweise wird die Metallisierung durch Sputtern oder Bedampfen aufgebracht und anschließend galvanisch verstärkt.
  • In der Folie kann auf der dem Schaltungsträger abgewandten Seite des Bauelementes ein Fenster geöffnet werden, über das das Bauelement kontaktierbar ist. Erfolgt das Öffnen des Fensters vor dem Metallisieren der Folie, so kann der Kontakt gleich durch die Metallisierung hergestellt werden.
  • In einer besonders ausgeklügelten Weiterbildung der Erfindung wird ein Lotbump auf der Seite des Schaltungsträgers aufgebracht, auf der das Bauelement angebracht ist. Dieser Lotbump überragt das Bauelement, indem er vom Schaltungsträger aus gesehen höher als das Bauelement ist. Dadurch kann das durch Schaltungsträger, Bauelement, Folie und Metallisierung der Folie bestehende Package auf der Seite, auf der das Bauelement am Schaltungsträger angeordnet ist, über den Lotbump mit beispielsweise einem weiteren Schaltungsträger elektrisch verbunden werden.
  • Das Bauelement ist insbesondere ein aktives Bauelement, ein Hochfrequenz-Bauelement und/oder ein Höchstfrequenz-Bauelement.
  • Über das Bauelement hinaus können am Schaltungsträger noch ein oder mehrere passive Bauelemente angeordnet sein. Die passiven Bauelemente sind vorzugsweise auf der dem Bauelement gegenüberliegenden Seite des Schaltungsträgers angeordnet.
    •
  • Weitere Vorteile und Merkmale der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Zeichnung. Dabei zeigt:
  • 1 einen einseitig bestückten Schaltungsträger mit siebgedruckten Lotbumps auf der Schaltungsträgerrückseite
  • 2 einen doppelseitig bestückten Schaltungsträger mit aufgesetzten Lotkugeln bzw. Lotbumps auf der Schaltungsträgervorderseite und einem oberflächenmontierten passiven Bauelement auf der Schaltungsträgerrückseite.
  • Die Prozessierung von Packages erfolgt im Nutzen und kann beispielsweise wie im Folgenden ausgeführt erfolgen. Entspre chend der Universalität der Erfindung sind zahlreiche Änderungen in der Prozesskette möglich.
  • Bauelemente 1 in Form von Chips werden gebumpt und bei gedruckten Kontakten 2 in Form von Lotbumps werden diese umgeschmolzen. Alternativ kann auch ein Schaltungsträger 3 gebumpt werden.
  • Die Bauelemente 1 werden vereinzelt, umgedreht mit den Kontakten 2 in Flussmittel gedippt und auf Anschlusspads des beispielsweise in Keramik ausgeführten Schaltungsträgers 3 platziert. Dabei entstehen zwischen dem Bauelement 1, den Kontakten 2 und dem Schaltungsträger 3 Hohlräume 4.
  • Anschließend wird eine Folie 5 ganzflächig über die Bauelemente 1 laminiert und an Kontaktierstellen sowie an den Modulrändern (Sägespuren) beispielsweise mittels Laser abgetragen.
  • Die Folie 5 wird durch ganzflächiges Beschichten beispielsweise mittels Cu-Sputterns mit einer Metallisierung 6 versehen, die gegebenenfalls galvanisch verstärkt wird.
  • Vorzugsweise laufen auf dem Schaltungsträger 3 ein oder mehrere Rahmen 12 in Form von Metallisierungen auf der Keramik um, bei denen die Folie 5 abgetragen wurde. Hier ist die über die Bauelemente 1 gespannte Metallabschirmung in Form der Metallisierung 6 direkt mit dem Schaltungsträger 3 verbunden. Dadurch wird ein hermetisches Package gebildet.
  • Da die Kontakte 2 in Form von Bumps in den Hohlräumen 4 mit Luft umgeben sind, also die Dielektrizitätskonstante zwischen den Kontakten 2 in etwa 1 beträgt, ist eine Verwendung bis in die Höchstfrequenztechnik möglich. Bauelemente mit hohen Verlustleistungen, beispielsweise GaAs-Chips, können dünngeschliffen werden, bevor sie aufgesetzt werden. Ein mittels Laser oder ähnlichem frei geschnittenes Fenster 7 in der Fo lie 5 auf der dem Schaltungsträger 3 abgewandten Seite des Bauelementes 1 ermöglicht, dass die Kupfer-Metallisierung 6 direkt auf der Bauelementeoberfläche kontaktiert wird. Die Wärmeabfuhr wird somit nicht durch die Folie 5 behindert. In gleicher Weise kann eine Masseanbindung der Bauelementsubstratrückseite realisiert werden.
  • In der Ausführungsform nach 1 ist auf der dem Bauelement 1 gegenüberliegenden Seite des Schaltungsträgers 3 ein Kontaktelement 8 in Form eines Lotbumps angeordnet.
  • In der Ausführungsform nach 2 ist auf der dem Bauelement 1 gegenüberliegenden Seite des Schaltungsträgers 3 ein passives Bauelement 9 angeordnet und mit Lot 10 verlötet.
  • Weiterhin ist auf der Seite des Schaltungsträgers 3, auf der sich das Bauelement 1 befindet, ein Kontaktelement 11 in Form eines Lotbumps angeordnet, das höher über der Oberfläche des Schaltungsträgers 3 aufragt als das Bauelement 1 mit den Kontakten 2.
  • Die dargestellten Varianten stellen nur bevorzugte Ausführungsformen dar. Als Bauelemente kommen beispielsweise Si- oder GaAs-Chips auch in gemischter Bestückung in Frage. Als Substrate für den Schaltungsträger sind LTCC-Keramiken erprobt, andere Keramiken, wie etwa HTCC oder Al2O3, oder organische Substrate, wie etwa FR5, mit möglichst geringen Ausdehnungskoeffizienten sind ebenso denkbar. Die Ausführungsform nach 1 kann beispielsweise durch eine Vergussmasse pick&place-fähig gemacht werden, was eine kostengünstige Bestückung ermöglicht.
  • Müssen Chips durch Drahtbonden kontaktiert werden, so können diese entweder rückseitig angeordnet oder auch mit einem Schutzdeckel unter die Schirmungsfolie 5 eingebracht werden.
  • Allen Ausführungsformen der Erfindung sind folgende Vorteile zu eigen:
    • – Höchstfrequenztauglichkeit (> 20 GHz), da kein Underfill (ε = 1 zwischen den Bumps), kurze, konstant lange Signallaufzeiten (Flip-Chip statt Wire Bonds),
    • – hermetische Dichtigkeit und ESD-Abschirmung bei sehr geringen Kosten durch Fertigung im Nutzen,
    • – Entwärmung von Bauelementen möglich, beispielsweise durch Applizieren von Kühlkörpern,
    • – Universalität: verschiedene Bauelemente- und Schaltungsträgersubstrate kombinierbar mit HTCC- und LTCC-Technik, SMD-Bauteile können beispielsweise auf der Schaltungsträgerrückseite montiert werden,
    • – leicht an verschiedene Packagetypen anpassbar.

Claims (8)

  1. Verfahren, bei dem – ein Schaltungsträger (3) mit einem Bauelement (1) über Kontakte (2) verbunden wird, die das Bauelement (1) gegenüber dem Schaltungsträger (3) beabstanden, – eine Folie (5) auf das Bauelement (1) und den Schaltungsträger (3) aufgebracht wird, – die Folie (5) metallisiert wird.
  2. Verfahren nach Anspruch 1, bei dem die Metallisierunq (6) der Folie (5) galvanisch verstärkt wird.
  3. Verfahren nach einem der vorhergehenden Ansprüche, bei dem in der Folie (5) auf der dem Schaltungsträger (3) abgewandten Seite des Bauelements (1) ein Fenster (7) geöffnet wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem auf dem Schaltungsträger (3) ein Kontaktelement (8, 11), insbesondere ein Lotbump, aufgebracht wird.
  5. Verfahren nach Anspruch 4, bei dem das Kontaktelement (11) auf der Seite des Schaltungsträgers (3) aufgebracht wird, auf der das Bauelement (1) angeordnet ist, und das Bauelement (1) überragt.
  6. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Bauelement (1) ein Hochfrequenzbauelement ist, insbesondere ein Höchstfrequenzbauelement.
  7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem am Schaltungsträger (3) ein passives Bauelement (9) angeordnet wird. 8, Verfahren nach Anspruch 7, bei dem das passive Bauelement (9) auf der dem Bauelement (1) gegenüberliegenden Seite des Schaltungsträgers (3) angeordnet wird.
  8. Hochfrequenz-Package, das nach einem Verfahren nach einem der Ansprüche 1 bis 8 hergestellt ist.
DE10329329A 2003-06-30 2003-06-30 Hochfrequenz-Gehäuse und Verfahren zu seiner Herstellung Expired - Fee Related DE10329329B4 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE10329329A DE10329329B4 (de) 2003-06-30 2003-06-30 Hochfrequenz-Gehäuse und Verfahren zu seiner Herstellung
EP04741915A EP1639642A2 (de) 2003-06-30 2004-06-29 Hochfrequenz-package
JP2005518163A JP2006510235A (ja) 2003-06-30 2004-06-29 廉価な高周波パッケージ
KR1020057004365A KR100697434B1 (ko) 2003-06-30 2004-06-29 고주파 패키지 및 그 제조방법
CNB2004800008421A CN100382306C (zh) 2003-06-30 2004-06-29 节约成本的高频包装
PCT/EP2004/051282 WO2005001934A2 (de) 2003-06-30 2004-06-29 Hochfrequenz-package
US10/527,961 US20060162157A1 (en) 2003-06-30 2004-06-29 Economical high-frequency package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10329329A DE10329329B4 (de) 2003-06-30 2003-06-30 Hochfrequenz-Gehäuse und Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
DE10329329A1 true DE10329329A1 (de) 2005-02-17
DE10329329B4 DE10329329B4 (de) 2005-08-18

Family

ID=33546724

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10329329A Expired - Fee Related DE10329329B4 (de) 2003-06-30 2003-06-30 Hochfrequenz-Gehäuse und Verfahren zu seiner Herstellung

Country Status (7)

Country Link
US (1) US20060162157A1 (de)
EP (1) EP1639642A2 (de)
JP (1) JP2006510235A (de)
KR (1) KR100697434B1 (de)
CN (1) CN100382306C (de)
DE (1) DE10329329B4 (de)
WO (1) WO2005001934A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010054782A1 (de) * 2010-12-16 2012-06-21 Epcos Ag Gehäustes elektrisches Bauelement

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691160B1 (ko) * 2005-05-06 2007-03-09 삼성전기주식회사 적층형 표면탄성파 패키지 및 그 제조방법
KR100703090B1 (ko) * 2005-08-30 2007-04-06 삼성전기주식회사 후면 접지형 플립칩 반도체 패키지
DE102006025162B3 (de) * 2006-05-30 2008-01-31 Epcos Ag Flip-Chip-Bauelement und Verfahren zur Herstellung
JP5799541B2 (ja) 2011-03-25 2015-10-28 株式会社ソシオネクスト 半導体装置及びその製造方法
FR2984882A1 (fr) 2011-12-23 2013-06-28 Saint Gobain Ct Recherches Procede de fabrication d'un produit mesoporeux.
KR101356791B1 (ko) 2012-01-20 2014-01-27 한국과학기술원 박막형 수퍼커패시터 및 그의 제조 방법
CN105702664A (zh) * 2012-11-16 2016-06-22 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
US9484313B2 (en) * 2013-02-27 2016-11-01 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal-enhanced conformal shielding and related methods
DE112015002947A5 (de) 2014-06-23 2017-03-16 Epcos Ag Gehäuse für ein elektrisches Bauelement und Verfahren zur Herstellung eines Gehäuses für ein elektrisches Bauelement
CN106816420A (zh) * 2015-11-30 2017-06-09 讯芯电子科技（中山）有限公司 一种声波元件封装结构及其制造方法
US10741501B1 (en) * 2018-10-22 2020-08-11 Keysight Technologies, Inc. Systems and methods for sheathing electronic components

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10002852A1 (de) * 2000-01-24 2001-08-02 Infineon Technologies Ag Abschirmeinrichtung und elektrisches Bauteil mit einer Abschirmeinrichtung
US20010035576A1 (en) * 1992-10-26 2001-11-01 Wachtler Kurt P. HID land grid array packaged device having electrical and optical interconnects
US6492194B1 (en) * 1999-10-15 2002-12-10 Thomson-Csf Method for the packaging of electronic components

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4967262A (en) * 1989-11-06 1990-10-30 Micron Technology, Inc. Gull-wing zig-zag inline lead package having end-of-package anchoring pins
US5477082A (en) * 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
FR2728392A1 (fr) * 1994-12-16 1996-06-21 Bull Sa Procede et support de connexion d'un circuit integre a un autre support par l'intermediaire de boules
DE69621983T2 (de) * 1995-04-07 2002-11-21 Shinko Electric Ind Co Struktur und Verfahren zur Montage eines Halbleiterchips
DE19548048C2 (de) * 1995-12-21 1998-01-15 Siemens Matsushita Components Elektronisches Bauelement, insbesondere mit akustischen Oberflächenwellen arbeitendes Bauelement (OFW-Bauelement)
JPH11510666A (ja) * 1996-05-24 1999-09-14 シーメンス マツシタ コンポーネンツ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング ウント コンパニコマンデイート ゲゼルシヤフト 電子デバイス、特に表面音波で作動するデバイス―ｓａｗデバイス
US5899705A (en) * 1997-11-20 1999-05-04 Akram; Salman Stacked leads-over chip multi-chip module
DE19806818C1 (de) * 1998-02-18 1999-11-04 Siemens Matsushita Components Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines mit akustischen Oberflächenwllen arbeitenden OFW-Bauelements
DE19818824B4 (de) * 1998-04-27 2008-07-31 Epcos Ag Elektronisches Bauelement und Verfahren zu dessen Herstellung
DE10016867A1 (de) * 2000-04-05 2001-10-18 Epcos Ag Bauelement mit Beschriftung
TW445612B (en) * 2000-08-03 2001-07-11 Siliconware Precision Industries Co Ltd Solder ball array structure to control the degree of collapsing
DE10136743B4 (de) * 2001-07-27 2013-02-14 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelementes
DE10142542A1 (de) * 2001-08-30 2003-03-27 Infineon Technologies Ag Anordnung eines Halbleiterchips in einem Gehäuse, Chipkarte und Chipmodul
DE10164502B4 (de) * 2001-12-28 2013-07-04 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelements
TW517368B (en) * 2002-01-22 2003-01-11 Via Tech Inc Manufacturing method of the passivation metal on the surface of integrated circuit
DE10256945A1 (de) * 2002-12-05 2004-06-17 Epcos Ag Elektronisches Bauelement mit mehreren Chips und Verfahren zur Herstellung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010035576A1 (en) * 1992-10-26 2001-11-01 Wachtler Kurt P. HID land grid array packaged device having electrical and optical interconnects
US6492194B1 (en) * 1999-10-15 2002-12-10 Thomson-Csf Method for the packaging of electronic components
DE10002852A1 (de) * 2000-01-24 2001-08-02 Infineon Technologies Ag Abschirmeinrichtung und elektrisches Bauteil mit einer Abschirmeinrichtung

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010054782A1 (de) * 2010-12-16 2012-06-21 Epcos Ag Gehäustes elektrisches Bauelement
US9844128B2 (en) 2010-12-16 2017-12-12 Snaptrack, Inc. Cased electrical component
US10154582B2 (en) 2010-12-16 2018-12-11 Snaptrack, Inc. Method for producing a cased electrical component

Also Published As

Publication number Publication date
CN1701440A (zh) 2005-11-23
KR100697434B1 (ko) 2007-03-20
DE10329329B4 (de) 2005-08-18
CN100382306C (zh) 2008-04-16
JP2006510235A (ja) 2006-03-23
WO2005001934A2 (de) 2005-01-06
EP1639642A2 (de) 2006-03-29
KR20050042200A (ko) 2005-05-04
US20060162157A1 (en) 2006-07-27
WO2005001934A3 (de) 2005-05-12

Similar Documents

Publication Publication Date Title
EP1412974B1 (de) Verfahren zur hermetischen verkapselung eines bauelementes
DE10253163B4 (de) Bauelement mit hermetischer Verkapselung und Waferscale Verfahren zur Herstellung
DE102013103119B4 (de) PCB-BASIERTER FENSTERRAHMEN FÜR HF-LEISTUNGSPACKAGE, Halbleiterpackage und Verfahren zum Herstellen eines Halbleiterpackage
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE102012104270B4 (de) Halbleiterkomponente, Halbleiterkomponentenanordnung und Verfahren zum Herstellen einer Halbleiterkomponente
DE69935628T2 (de) Hybridmodul
DE60111753T2 (de) Dickschicht-millimeterwellen-sende-empfängermodul
EP1652232B1 (de) Multichip-Schaltungsmodul und Verfahren zur Herstellung hierzu
DE102007017831B4 (de) Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
DE102008028757B4 (de) Verfahren zur Herstellung einer Halbleiterchipanordnung
EP1920462A2 (de) Verfahren zur herstellung eines halbleiterbauelements mit einer planaren kontaktierung und halbleiterbauelement
DE10329329B4 (de) Hochfrequenz-Gehäuse und Verfahren zu seiner Herstellung
DE102018205670A1 (de) Hermetisch abgedichtete Moduleinheit mit integrierten Antennen
DE102004039229A1 (de) Bauelement-Anordnung mit einem Trägersubstrat
WO2004064152A2 (de) Modular aufgebautes bauelement mit verkapselung
DE10300956B3 (de) Bauelement mit Höchstfrequenzverbindungen in einem Substrat
DE10308928A1 (de) Direkt auf ungehäusten Bauelementen erzeugte freitragende Kontaktierstrukturen
EP1989731B1 (de) Verfahren zum herstellen und planaren kontaktieren einer elektronischen vorrichtung
DE102020007677A1 (de) Leiterrahmenabstandshalter für doppelseitiges leistungsmodul
WO2012016898A2 (de) Verfahren zur herstellung einer mehrzahl von elektronischen bauelementen mit elektromagnetischer schirmung und insbesondere mit wärmeabführung und elektronisches bauelement mit elektromagnetischer schirmung und insbesondere mit wärmeabführung
DE19830158C2 (de) Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
DE102015122294B4 (de) Isolierter Die
DE19702186C2 (de) Verfahren zur Gehäusung von integrierten Schaltkreisen
DE102016207947A1 (de) Optoelektronische Baugruppe, elektronische Baugruppe, Verfahren zum Ausbilden einer optoelektronischen Baugruppe und Verfahren zum Ausbilden einer elektronischen Baugruppe
DE10227544A1 (de) Vorrichtung zur optischen und/oder elektrischen Datenübertragung und/oder -verarbeitung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140101