JP2006510235A - 廉価な高周波パッケージ - Google Patents

廉価な高周波パッケージ Download PDF

Info

Publication number
JP2006510235A
JP2006510235A JP2005518163A JP2005518163A JP2006510235A JP 2006510235 A JP2006510235 A JP 2006510235A JP 2005518163 A JP2005518163 A JP 2005518163A JP 2005518163 A JP2005518163 A JP 2005518163A JP 2006510235 A JP2006510235 A JP 2006510235A
Authority
JP
Japan
Prior art keywords
component
circuit carrier
film
frequency
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005518163A
Other languages
English (en)
Inventor
シメッタ ゲルノット
ヴァイトナー カール
ツァプフ イェルク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2006510235A publication Critical patent/JP2006510235A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Microwave Amplifiers (AREA)
  • Wire Bonding (AREA)

Abstract

高周波パッケージを製作するためには、構成素子を、該構成素子を回路担体に対して隔てているコンタクトを介して回路担体に接続する。フィルムを構成素子及び回路担体に付与し、このフィルムをメタライズする。

Description

従来のモジュール用の気密な高周波パッケージは、主にフライス切削加工された金属ケーシングから成っており、これらの金属ケーシングは金めっきされてから、はんだ付けされた金属カバーによって閉鎖される。例えばＯＦＷ構成部材に使用される気密な個別構成部材用のセラミックケーシングもやはりコストがかかり、高い損失出力を有する構成部材にはあまり適さない。
機密性は必要ないが、良好なシールドが必要な場合にしばしばモジュールに使用される汎用のＨＦ金属ケーシングは非常に高価で非常に大きく且つ気密ではない。
最新のＬＴＣＣ技術に基づくＨＦモジュールケーシングも、やはり高価である。この場合、カバーがはんだ付けされる一方で、セラミックは導体ガイドのためにしか役立たない。
ＨＴＣＣ技術に基づく典型的なＯＦＷフィルタケーシングはロールシーム溶接され、約５ＧＨｚまで構成部材に関して高い損失出力無しで使用可能である。但し、カバー溶接は手間がかかり、ケーシングは制限された周波数範囲にしか使用できない。
最新の気密なＣＳＰケーシングは、高周波数域で使用しようとするはんだ付けされたＡｕ−Ｓｎカバーに基づいて、やはり高価である。
ドイツ連邦共和国特許出願公開第１００４１７７０号明細書に基づいて、第１の絶縁層、高周波分配回路網を含む高周波構造層及び少なくとも１つの低周波構造層を備えた基板が公知である。更に、この基板によって形成されたモジュールはカバーを有している。
国際公開第９７／４５９５５パンフレット、国際公開第９９／４３０８４号パンフレット、ドイツ連邦共和国特許出願公開第１９５４８０４８号明細書及びドイツ連邦共和国特許出願公開第１９８１８８２４号明細書に基づき公知の、回路担体上に位置する電子構成素子は、特にフィルムの形のカバーによって被覆されている。この場合に用いられた金属フィルムは、非常に取り扱いにくく且つしばしば長時間使用に耐えられないということが判った。
このことから出発して本発明の課題は、高周波パッケージの廉価な製作法を提供することである。
この課題は、独立請求項記載の本発明によって解決される。有利な構成は、従属請求項に記載されている。
これに対応して、回路担体は構成素子とコンタクトを介して接続され、これらのコンタクトは構成素子を回路担体に対して隔てているので、構成素子、回路担体及びコンタクト間には複数の中空室が形成される。構成素子と回路担体とにはフィルムが付与され、これにより、このフィルムは構成素子の位置する回路担体表面と、構成素子の回路担体に面していない側とに密着する。構成素子と回路担体とにフィルムを付与した後で、このフィルムにはメタライジングが設けられる。はんだバンプが回路担体の、構成素子の取り付けられた側に付与される。このはんだバンプは、回路担体から見て構成素子よりも高いことに基づいて、構成素子を凌駕している。これにより、回路担体、構成素子、フィルム及びフィルムのメタライジングから成るパッケージを、構成素子が回路担体に配置されている側で、前記はんだバンプを介して例えば別の回路担体に電気的に接続することができる。
有利には、メタライジングはスパッタ又は蒸着によって付与されてから、電気めっきによって補強される。
構成素子の回路担体とは反対の側でフィルムに窓を開けることができ、この窓を介して構成素子が接触接続可能である。フィルムのメタライズ前に窓を開ける場合は、コンタクトを直ぐにメタライジングによって製作することができる。
構成素子は、特に能動的な構成素子、高周波構成素子及び／又は最高周波構成素子である。
前記構成素子だけでなく、回路担体には更に１つ又は複数の受動的な構成素子が配置されていてよい。受動的な構成素子は、有利には回路担体の構成素子とは反対の側に配置されている。
以下に、本発明の実施例を図面につき詳しく説明する。
パッケージ処理はパネル（Ｎｕｔｚｅｎ）で行われ、例えば次のように実施可能である。本発明の万能性に相応して、処理連鎖において多くの変更が可能である。
チップの形の構成素子１にはそれぞれバンプが形成されて、はんだバンプの形の印刷されたコンタクト２の場合、これらのコンタクト２は溶融される。択一的に、回路担体３にバンプが形成されてもよい。
構成素子１は個別化され、裏返されてコンタクト２と一緒にフラックスに浸漬されてから、例えばセラミックで構成された回路担体３の接続パッドに配置される。この場合、構成素子１とコンタクト２と回路担体３との間には中空室４が生ぜしめられる。
次いで、フィルム５が構成素子１を全面的に覆うように積層され、接触接続位置及びモジュール縁部（ソーイング跡）では、例えばレーザによって除去される。
フィルム５には、例えばＣｕスパッタによる全面的なコーティングによってメタライジング６が設けられ、このメタライジング６は、場合によっては電気めっきによって補強される。
有利には、回路担体３を１つ又は複数のフレーム１２が、フィルム５の除去された、セラミックに設けられたメタライジングの形で取り囲んでいる。この場合、構成素子１を覆って張設されたメタライジング６の形の金属シールドが、直接に回路担体３と結合されている。これにより、気密なパッケージが形成される。
バンプの形のコンタクト２は中空室４内で空気によって取り囲まれている、つまり、コンタクト２間の誘電率はほぼ１なので、最高周波数技術にまで使用することが可能である。例えばＧａＡｓチップ等の高い損失出力を有する構成素子は、薄く研磨してから載置可能である。構成素子１の、回路担体３とは反対の側に設けられたフィルム５において、レーザ等を用いて露出するように切断された窓７は、銅メタライジング６が構成素子表面上で直接に接触接続されるということを可能にする。これにより、熱導出がフィルム５によって阻止されない。同様に、構成素子基板裏面のアース接続が実現可能である。
図１に示した実施例では、回路担体３の構成素子１とは反対の側に、はんだバンプの形のコンタクトエレメント８が配置されている。
図２に示した実施例では、回路担体３の構成素子１とは反対の側に受動構成素子９が配置されて、はんだ１０によってはんだ付けされている。
更に、回路担体３の構成素子１の位置する側には、はんだバンプの形のコンタクトエレメント１１が配置されており、このコンタクトエレメント１１は回路担体３の表面を超えて、コンタクト２を備えた構成素子１よりも高く突出している。
図示の実施例は、それぞれ有利な実施例を示しているにすぎない。構成素子としては、例えばＳｉチップ又はＧａＡｓチップが混載実装においても考慮される。回路担体用の基板としては、ＬＴＣＣセラミックが試されており、ＨＴＣＣ又はＡｌ２Ｏ３等の別のセラミック、又はできるだけ小さな膨張係数を有するＦＲ５等の有機的な基板もやはり考えられる。図１に示した実施例は、例えばシール剤によって着脱可能にすることができ、このことは廉価な実装を可能にする。
チップをワイヤボンディングによって接触接続させる必要のある場合は、ワイヤボンディングを裏面に配置するか、又は保護カバーと一緒にシールドフィルム５の下位にもたらしてもよい。
本発明の全ての実施例は、以下の利点を有している。即ち：
‐余盛り不足が無く（バンプ間ε＝１）、短い一定の長さの信号到達時間（ワイヤボンディングの代わりのフリップチップ）に基づく最高周波数適正（＞２０ＧＨｚ）、
‐パネルで製作することによる極めて低いコストでの気密なシール性及びＥＳＤシールド、
‐例えばヒートシンクの使用により可能な構成素子の放熱、
‐万能性、即ち：ＨＴＣＣ技術及びＬＴＣＣ技術と組み合わせることのできる種々様々な構成素子基板及び回路担体基板、ＳＭＤ構成部材が、例えば回路担体裏面に実装可能であり、
‐種々様々なパッケージタイプに容易に適合可能である、という利点を有している。
回路担体裏面にスクリーン印刷されたはんだバンプを備えた、片面実装された回路担体を示した図である。 回路担体表面に載置されたはんだボール若しくははんだバンプと、回路担体裏面に設けられた、表面実装された受動構成素子とを備えた、両面実装された回路担体を示した図である。

Claims (9)

  1. 回路担体（３）を構成素子（１）に、該構成素子（１）を回路担体（３）に対して隔てているコンタクト（２）を介して接続し、フィルム（５）を構成素子（１）と回路担体（３）とに付与し、フィルム（５）をメタライズすることを特徴とする方法。
  2. フィルム（５）のメタライジング（６）を電気めっきで補強する、請求項１記載の方法。
  3. 構成素子（１）の、回路担体（３）とは反対の側のフィルム（５）に窓（７）を開ける、請求項１又は２記載の方法。
  4. 回路担体（３）にコンタクトエレメント（８，１１）、特にはんだバンプを付与する、請求項１から３までのいずれか１項記載の方法。
  5. コンタクトエレメント（１１）を、回路担体（３）の構成素子（１）の配置された側に付与して構成素子（１）を凌駕させる、請求項４記載の方法。
  6. 構成素子（１）が高周波構成素子、特に最高周波構成素子である、請求項１から５までのいずれか１項記載の方法。
  7. 回路担体（３）に受動的な構成素子（９）を配置する、請求項１から６までのいずれか１項記載の方法。
  8. 受動的な構成素子（９）を、回路担体（３）の構成素子（１）とは反対の側に配置する、請求項７記載の方法。
  9. 請求項１から８までのいずれか１項記載の方法で製作された高周波パッケージ。
JP2005518163A 2003-06-30 2004-06-29 廉価な高周波パッケージ Pending JP2006510235A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10329329A DE10329329B4 (de) 2003-06-30 2003-06-30 Hochfrequenz-Gehäuse und Verfahren zu seiner Herstellung
PCT/EP2004/051282 WO2005001934A2 (de) 2003-06-30 2004-06-29 Hochfrequenz-package

Publications (1)

Publication Number Publication Date
JP2006510235A true JP2006510235A (ja) 2006-03-23

Family

ID=33546724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005518163A Pending JP2006510235A (ja) 2003-06-30 2004-06-29 廉価な高周波パッケージ

Country Status (7)

Country Link
US (1) US20060162157A1 (ja)
EP (1) EP1639642A2 (ja)
JP (1) JP2006510235A (ja)
KR (1) KR100697434B1 (ja)
CN (1) CN100382306C (ja)
DE (1) DE10329329B4 (ja)
WO (1) WO2005001934A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013165267A (ja) * 2012-01-20 2013-08-22 Korea Advanced Inst Of Sci Technol 薄膜型スーパーキャパシタおよびその製造方法
US8853851B2 (en) 2011-03-25 2014-10-07 Fujitsu Semiconductor Limited Semiconductor device and method of manufacturing the same
JP2017525145A (ja) * 2014-06-23 2017-08-31 エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ 電気素子用の筐体および電気素子用の筐体の製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691160B1 (ko) * 2005-05-06 2007-03-09 삼성전기주식회사 적층형 표면탄성파 패키지 및 그 제조방법
KR100703090B1 (ko) * 2005-08-30 2007-04-06 삼성전기주식회사 후면 접지형 플립칩 반도체 패키지
DE102006025162B3 (de) * 2006-05-30 2008-01-31 Epcos Ag Flip-Chip-Bauelement und Verfahren zur Herstellung
DE102010054782A1 (de) 2010-12-16 2012-06-21 Epcos Ag Gehäustes elektrisches Bauelement
FR2984882A1 (fr) 2011-12-23 2013-06-28 Saint Gobain Ct Recherches Procede de fabrication d'un produit mesoporeux.
CN105702664A (zh) * 2012-11-16 2016-06-22 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
US9484313B2 (en) * 2013-02-27 2016-11-01 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal-enhanced conformal shielding and related methods
CN106816420A (zh) * 2015-11-30 2017-06-09 讯芯电子科技（中山）有限公司 一种声波元件封装结构及其制造方法
US10741501B1 (en) * 2018-10-22 2020-08-11 Keysight Technologies, Inc. Systems and methods for sheathing electronic components

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4967262A (en) * 1989-11-06 1990-10-30 Micron Technology, Inc. Gull-wing zig-zag inline lead package having end-of-package anchoring pins
US6274391B1 (en) * 1992-10-26 2001-08-14 Texas Instruments Incorporated HDI land grid array packaged device having electrical and optical interconnects
US5477082A (en) * 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
FR2728392A1 (fr) * 1994-12-16 1996-06-21 Bull Sa Procede et support de connexion d'un circuit integre a un autre support par l'intermediaire de boules
DE69621983T2 (de) * 1995-04-07 2002-11-21 Shinko Electric Ind Co Struktur und Verfahren zur Montage eines Halbleiterchips
DE19548048C2 (de) * 1995-12-21 1998-01-15 Siemens Matsushita Components Elektronisches Bauelement, insbesondere mit akustischen Oberflächenwellen arbeitendes Bauelement (OFW-Bauelement)
WO1997045955A1 (de) * 1996-05-24 1997-12-04 Siemens Matsushita Components Gmbh & Co. Kg Elektronisches bauelement, insbesondere mit akustischen oberflächenwellen arbeitendes bauelement - ofw-bauelement
US5899705A (en) * 1997-11-20 1999-05-04 Akram; Salman Stacked leads-over chip multi-chip module
DE19806818C1 (de) * 1998-02-18 1999-11-04 Siemens Matsushita Components Verfahren zur Herstellung eines elektronischen Bauelements, insbesondere eines mit akustischen Oberflächenwllen arbeitenden OFW-Bauelements
DE19818824B4 (de) * 1998-04-27 2008-07-31 Epcos Ag Elektronisches Bauelement und Verfahren zu dessen Herstellung
FR2799883B1 (fr) * 1999-10-15 2003-05-30 Thomson Csf Procede d'encapsulation de composants electroniques
DE10002852A1 (de) * 2000-01-24 2001-08-02 Infineon Technologies Ag Abschirmeinrichtung und elektrisches Bauteil mit einer Abschirmeinrichtung
DE10016867A1 (de) * 2000-04-05 2001-10-18 Epcos Ag Bauelement mit Beschriftung
TW445612B (en) * 2000-08-03 2001-07-11 Siliconware Precision Industries Co Ltd Solder ball array structure to control the degree of collapsing
DE10136743B4 (de) * 2001-07-27 2013-02-14 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelementes
DE10142542A1 (de) * 2001-08-30 2003-03-27 Infineon Technologies Ag Anordnung eines Halbleiterchips in einem Gehäuse, Chipkarte und Chipmodul
DE10164502B4 (de) * 2001-12-28 2013-07-04 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelements
TW517368B (en) * 2002-01-22 2003-01-11 Via Tech Inc Manufacturing method of the passivation metal on the surface of integrated circuit
DE10256945A1 (de) * 2002-12-05 2004-06-17 Epcos Ag Elektronisches Bauelement mit mehreren Chips und Verfahren zur Herstellung

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853851B2 (en) 2011-03-25 2014-10-07 Fujitsu Semiconductor Limited Semiconductor device and method of manufacturing the same
US8962394B2 (en) 2011-03-25 2015-02-24 Fujitsu Semiconductor Limited Semiconductor device and method of manufacturing the same
JP2013165267A (ja) * 2012-01-20 2013-08-22 Korea Advanced Inst Of Sci Technol 薄膜型スーパーキャパシタおよびその製造方法
US8951306B2 (en) 2012-01-20 2015-02-10 Korea Advanced Institute Of Science And Technology Film-type supercapacitor and manufacturing method thereof
JP2017525145A (ja) * 2014-06-23 2017-08-31 エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ 電気素子用の筐体および電気素子用の筐体の製造方法
US10542630B2 (en) 2014-06-23 2020-01-21 Tdk Corporation Housing for an electric component, and method for producing a housing for an electric component

Also Published As

Publication number Publication date
CN100382306C (zh) 2008-04-16
CN1701440A (zh) 2005-11-23
DE10329329A1 (de) 2005-02-17
US20060162157A1 (en) 2006-07-27
KR100697434B1 (ko) 2007-03-20
EP1639642A2 (de) 2006-03-29
WO2005001934A2 (de) 2005-01-06
WO2005001934A3 (de) 2005-05-12
DE10329329B4 (de) 2005-08-18
KR20050042200A (ko) 2005-05-04

Similar Documents

Publication Publication Date Title
US7445968B2 (en) Methods for integrated circuit module packaging and integrated circuit module packages
US7211934B2 (en) Electronic device and method of manufacturing the same
JP4049239B2 (ja) 表面弾性波素子を含む高周波モジュール部品の製造方法
JP4971158B2 (ja) 支持体基板を備えた構成素子装置
US7236373B2 (en) Electronic device capable of preventing electromagnetic wave from being radiated
US11895769B2 (en) Module, terminal assembly, and method for producing module
US20070267725A1 (en) Semiconductor chip, method of manufacturing the semiconductor chip and semiconductor chip package
JP2006510235A (ja) 廉価な高周波パッケージ
KR20060095092A (ko) 고주파 모듈 부품 및 그 제조 방법
EP4091194A1 (en) Device carrier configured for interconnects, a package implementing a device carrier having interconnects, and processes of making the same
US5966803A (en) Ball grid array having no through holes or via interconnections
JP2001189417A (ja) 半導体モジュールパッケージ
US20230197698A1 (en) Multi-typed integrated passive device (ipd) components and devices and processes implementing the same
JP3808357B2 (ja) 配線基板
JP2004048617A (ja) 高周波用伝送線路基板
US20220208690A1 (en) Electronic component module
WO2001015225A1 (en) A combined heat sink/electromagnetic shield
EP4352787A1 (en) Integrated passive device (ipd) components and a package and processes implementing the same
JP3780505B2 (ja) 配線基板
WO2024137486A1 (en) Integrated passive devices (ipd) having a baseband damping resistor for radiofrequency power devices and devices and processes implementing the same
JP2002343926A (ja) Ｉｃモジュール
JPH05226518A (ja) 混成集積回路装置
JP2000353770A (ja) 集積回路パッケージ、ミリ波集積回路パッケージ、及び集積回路パッケージを基板に組立及び実装する方法
JP2004319728A (ja) シールドキャップ型電子装置
JP2003174199A (ja) 半導体発光装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080522

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090520