DE10041770A1 - Substrat und Modul - Google Patents

Substrat und Modul

Info

Publication number
DE10041770A1
DE10041770A1 DE10041770A DE10041770A DE10041770A1 DE 10041770 A1 DE10041770 A1 DE 10041770A1 DE 10041770 A DE10041770 A DE 10041770A DE 10041770 A DE10041770 A DE 10041770A DE 10041770 A1 DE10041770 A1 DE 10041770A1
Authority
DE
Germany
Prior art keywords
substrate
frequency
module
flip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10041770A
Other languages
English (en)
Inventor
Alexander Dabek
Patric Heide
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE10041770A priority Critical patent/DE10041770A1/de
Priority to PCT/DE2001/002373 priority patent/WO2002001639A2/de
Publication of DE10041770A1 publication Critical patent/DE10041770A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6688—Mixed frequency adaptations, i.e. for operation at different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

Das Substrat weist auf mindestens eine erste dielektrische Lage (1), mindestens eine Hochfrequenz-Strukturlage (4), die ein Hochfrequenz-Verteilernetzwerk beinhaltet und mindestens eine Niederfrequenz-Strukturlage (3), in die eingangsseitig ein Spannungssignal einspeisbar ist, wobei die Hochfrequenz-Strukturlage (4) von der Niederfrequenz-Strukturlage (3) durch die dielektrische Lage (1) getrennt ist.

Description

Die Erfindung betrifft ein Substrat, ein Modul unter Verwen­ duhg des Substräts sowie eines Verfahren zur Herstellung des Moduls und eines das Modul beinhaltenden SMD-Bauteils.
An viele Module, d. h. ein modular aufgebaute Bauelemente, werden hohe fertigungstechnologische Anforderungen gestellt, beispielsweise bezüglich einer Bestückung bzw. Fertigung un­ ter Reinraumbedingungen. Beispielsweise für Höchstfrequenz- Module ist so eine wirtschaftliche Produktion nur einge­ schränkt möglich. In diesem Fall existiert keine Möglichkeit zur großserien-tauglichen Fertigung eines Moduls für eine Ap­ plikationsfrequenz ab ca. 10 GHz, bei denen keine Standard- SMD ("Surface Mounted Device")-Fertigung mehr möglich ist.
Ein Höchstfrequenz-Baustein basiert bisher in der Regel auf einem in Dünnfilm-Technik ein- oder zweiseitig strukturiertem Al2O3-Keramiksubstrat. Die heutige Auflösung einer Dünnfilm­ strukturierten Keramik liegt im Bereich weniger µm, bei Dick­ schichtkeramik bei ca. 100 µm und bei einer geätzten Dick­ schicht bei ca. 5-10 µm. Für eine niederfrequente Anwendung (z. B. in der Automobiltechnik zur Fertigung einer Leiter­ platte für eine elektronische Motorsteuerung) wird die soge­ nannte "LTCC"-Technologie (Low Temperature Cofired Ceramic) eingesetzt. Eine Mehrlagentechnik ist auch für den Hochfre­ quenz(HF)-Bereich bis ca. 2 GHz möglich.
In der Verbindungstechnologie sind beispielsweise Flip-Chip- (FC)-, Chip-Size Packaging (CSP)- und Wafer Scale Packaging (WSP)-Technologien zur Realisierung hoher Bestückungsdichten bekannt. Dabei ist ein SMD-Fertigungsautomat in der Lage, FC- /BGA ("Ball Grid Array")-/CSP-Bausteine, beispielsweise für mobile Telefone, zu verarbeiten. Dabei werden typischerweise in der SMD-Bestückungstechnik Pad-/Pitch-Größen von ca. 500 µm fertigungstechnisch beherrscht; die Bestückungsgenauigkeit liegt im Bereich von ± 50 µm. Beim Übergang zur Höchstfre­ quenz, typischerweise < 30 GHz und noch bis 100 GHz, ist zu beachten, dass hier deutliche höhere Anforderungen gelten und die im Höchstfrequenz-Bereich benötigten Padgrößen liegen im Bereich von 100 µm mit einer zugehörigen Plaziergenauigkeit im Bereich von 5 µm. Die Beherrschung dieser Techniken ist allerdings sehr aufwendig und zur Zeit großserientechnisch noch nicht möglich.
Ein Hochfrequenz-Modul bzw. ein Hochfrequenz-Substrat kann auch in bzw. auf einem Gehäuse ein- bzw. aufgebaut werden. Dabei ist nachteilig, dass der Montageprozess relativ kompli­ ziert ist, das in der Regel eingesetzte Standardgehäuse nicht optimal ist und dass viele externe Elemente als Bias-Beschal­ tung notwendig sind.
Es ist die Aufgabe der vorliegenden Erfindung, eine Möglich­ keit zum vereinfachten Aufbau eines Höchstfrequenz-Bauelemen­ tes bereitzustellen.
Diese Aufgabe wird mittels eines Substrats gemäß Patentan­ spruch 1, eines Moduls gemäß Patentanspruch 10 sowie Herstellungsverfahren nach den Patentansprüchen 16 und 20 gelöst.
Das Substrat weist mindestens eine erste dielektrische Lage, eine Hochfrequenz-Strukturlage sowie eine Niederfrequenz- Strukturlage auf.
Die dielektrische Lage soll die beiden Strukturlagen elek­ trisch gegeneinander isolieren. Dabei kann wahlweise eine hochfrequente Wirkverbindung durch die dielektrische Lage, z. B. mittels eines Mikrowellensenders, möglich oder unterbunden sein. Die Hochfrequenz-Strukturlage beinhaltet mindestens ein Hochfrequenz-Verteilernetzwerk. In die Niederfrequenz-Struk­ turlage ist ein Spannungssignal einspeisbar, insbesondere zur Stromversorgung. Sowohl die Hochfrequenz-Strukturlage als auch die Niederfrequenz-Strukturlage können aktive und pas­ sive elektrische und/oder elektronische Bauelemente enthal­ ten, beispielsweise einen Widerstand, einen Kondensator, eine Spule oder auch komplexere Elemente wie Schwingkreise, Wel­ lenleiter oder eine mikroelektronische Schaltung. Es kann eine Struktur aber auch ausschließlich der elektrischen Lei­ tung dienen, z. B. zur Verbindung unterschiedlich angeordne­ ter Durchkontaktierungen.
Dieses Substrat besitzt den Vorteil, dass Hochfrequenz- und Niederfrequenzstrukturen sowie elektronische Bauelemente auf engem Raum integriert werden können. Das Substrat kann gleichzeitig eine Gehäusefunktion erfüllen.
Daraus ergibt sich der Vorteil einer Kostenreduzierung, indem mehrere Teilfunktionen in dem kompakten Substrat integriert werden können und damit kosten- und fehlerträchtige Be­ stückungs- und Testprozesse entfallen können. Dabei ist es durchaus möglich, dass einzelne Komponenten des Substrats, beispielsweise ein eingesetztes Material teurer sein kann als bei einer Herstellung mehrerer Teilkomponenten.
Weiterhin entfallen mögliche Fehlerquellen, die sich aus ei­ ner externen Verdrahtung herkömmlicher Bauelemente ergeben.
Der Aufbau des Substrats entspricht einer gestapelten Anord­ nung von Niederfrequenz- und Hochfrequenz-Funktionslagen, wo­ bei sich die Niederfrequenz- und Hochfrequenz-Funktionsein­ heiten auch über mehrere Strukturlagen bzw. Funktionslagen erstrecken können. Beispielsweise können Komponenten eines Wellenleiters über mehrere Strukturlagen verteilt sein.
Vorteilhafterweise ist auf der ersten dielektrischen Lage eine zweite dielektrische Lage aufgebracht. Dadurch kann ein mechanischer Schutz verbessert werden, und es kann eine wei­ tere Hochfrequenz- oder Niederfrequenz-Strukturlage in das Substrat integriert werden.
Zur Integration weiterer Funktionen ist es vorteilhaft, mehr als zwei dielektrische Lagen aufeinander zu stapeln, wobei zweckmäßigerweise zwischen jeder dielektrischen Lage eine Strukturlage vorhanden ist.
Es ist günstig, wenn mindestens eine Lage mindestens ein LTCC-Grundmaterial aufweist, weil so eine Möglichkeit zur einfachen und schonenden Verbindung zwischen den einzelnen Lagen gegeben ist. Insbesondere vorteilhaft ist es, wenn alle Lagen aus einem LTCC-Grundmaterial bestehen. Als LTCC-Mate­ rial kommt z. B. Dupont "Green Tape", Heraeus KQ.
Es ist auch günstig, wenn die Hochfrequenz-Strukturlage an einer Außenfläche des Substrats angebracht ist, weil sich so eine einfache und störunanfällige Verbindung zu einem mit Hoch- bzw. Höchstfrequenz betriebenen Anwendungsbaustein, beispielsweise einem Frequenzgenerator, einem MMIC oder einer Mikrowellenantenne, herstellbar ist.
Es ist aber auch möglich, eine elektromagnetische Wirkverbin­ dung zwischen Hochfrequenz-Strukturlage und einem und/oder mehreren Anwendungsbausteinen mittels eines die dielektrische Lage durchdringenden Strahlungsfeldes herzustellen, bei­ spielsweise mittels eines Wellenleiters.
Es kann auch günstig sein, wenn eine elektromagnetische Wirk­ verbindung zwischen zwei oder mehreren Strukturlagen vorhan­ den ist, beispielsweise zwischen zwei Niederfrequenz-Struk­ turlagen. Die elektromagnetische Wirkverbindung läßt sich z. B. mittels einfacher Durchkontaktierungen oder mittels Wel­ lenleitung herstellen. Im weitesten Sinne kann unter der elektromagnetische Wirkverbindung auch verstanden werden, daß eine Hochfrequenz-Strukturlage und eine Niederfrequenz-Struk­ turlage über einen Frequenzgenerator verbunden sind, der mit­ tels der Niederfrequenz-Strukturlage gespeist wird und der das erzeugte Hochfrequenzsignal in die Hochfrequenz-Struktur­ lage leitet.
Es wird bevorzugt, wenn eingangsseitig an einer Niederfre­ quenz-Strukturlage mindestens ein Flip-Chip-Kontaktpad vor­ handen ist. Insbesondere ist es zur einfachen und sicheren Montage vorteilhaft, wenn alle eingangsseitigen elektrischen Kontakte in Form von Flip-Chip-Kontaktpads vorliegen. Dabei ist es besonders einfach, wenn die Flip-Chip-Kontaktpads zur Verwendung der BGA-Methode vorgesehen sind. Dadurch kann das Substrat eingangsseitig auf ein herkömmliches SMD-Bauteil aufgesetzt werden.
Zur sicheren und schnellen Aufbringung ist es vorteilhaft, wenn auch die Hochfrequenz-Strukturlage Flip-Chip-Kontaktpads aufweist, insbesondere zur Aufnahme von Anwendungsbausteinen. Zur Verwendung mit Höchstfrequenzen < 10 GHz ist es besonders günstig, wenn die Kontaktpads Finepitch-Kontaktpads sind.
Zur Verwendung von Hoch- und Höchstfrequenz-Anwendungsbau­ steinen ist es vorteilhaft, wenn die Hochfrequenz-Struktur­ lage mindestens einen Wellenleiter aufweist. Besonders gün­ stig ist dabei die Verwendung eines Mikrostreifen-Wellenlei­ ters und/oder eines koplanaren Wellenleiters. Anwendungsbau­ steine können so zum Beispiel mittels Flip-Chip-Technik an der Hochfrequenz-Strukturlage befestigt werden und gleichzei­ tig mittels eines Wellenleiters mit dem Frequenzsignal ver­ sorgt werden.
Erfindungsgemäß ist weiterhin ein Modul, welches das oben be­ schriebene Substrat aufweist, und bei eine Außenseite des Substrats an dessen Außenseite mit mindestens einem Anwen­ dungsbaustein bestückt ist, der in Wirkverbindung mit der Hochfrequenz-Strukturlage in Wirkverbindung steht. Die Wirk­ verbindung kann beispielsweise ein direkter elektrischer Kon­ takt, z. B. eine Flip-Chip-Verbindung sein oder auch eine Wirkverbindung aus der Basis einer Wellenleitung oder eine Kombination daraus. Ein Anwendungselement kann beispielsweise ein MMIC, ein Frequenzgenerator, eine Mikrowellenantenne oder ein Mikrochip sein.
Es ist besonders vorteilhaft, wenn das Anwendungselement mit­ tels Flip-Chip-Bondens, insbesondere mittels Finepitch-Flip- Chip-Bondens mit dem Substrat, insbesondere der Hochfrequenz- Strukturlage, verbunden ist.
Zur einfachen Herstellung und zum präzisen Betrieb, insbeson­ dere von mikrowellen-gespeisten Bauteilen wie einem MMIC ist es vorteilhaft, wenn das mindestens eine Anwendungsbaustein mittels eines Wellenleiters mit der Hochfrequenz-Strukturlage in Wirkverbindung steht. Dabei wird es besonders bevorzugt, wenn der Wellenleiter ein Mikrostreifen-Wellenleiter oder ein Koplanar-Wellenleiter ist. Besonders vorteilhaft ist dabei die Verwendung eines MMIC, eines Filters oder einer Antenne als Anwendungsbaustein. Der Anwendungsbaustein kann insbeson­ dere mittels FC-Technik mit dem Wellenleiter verbunden sein.
Zwar ist es möglich, eine Hochfrequenz-Zuleitung durch das Substrat zu führen, aber es ist günstig, wenn mindestens ein Anwendungselement ein Frequenzgenerator oder ein Signalver­ stärker ist. Dadurch brauchen die dielektrischen Lagen nicht hochfrequenztauglich zu sein, sondern können stabil und ein­ fach aufgebaut sein, z. B. mit hoher Schichtdicke. Durch den Frequenzgenerator kann ein Frequenzsignal erzeugt, in die Hochfrequenz-Strukturlage eingespeist und von anderen Anwen­ dungsmodulen, z. B. einer Sendeantenne, abgegriffen werden. Es kann aber beispielsweise auch eine Konfiguration reali­ siert sein, bei der ein Frequenzsignal von außen zugeführt wird, z. B. über die Luft, und dann nur durch einen Verstär­ ker verstärkt wird. Dies kann dadurch geschehen, dass ein An­ wendungsbaustein eine Empfangsantenne ist, deren Signal ver­ stärkt und dann weitergeleitet wird.
Das Substrat ist besonders vorteilhaft, weil störunanfällig, einsetzbar im Höchstfrequenzbereich der typischerweise im Be­ reich von 10 GHz aufwärts liegt. Insbesondere vorteilhaft ist ein Anwendungsbereich zwischen 10 GHz und 200 GHz, speziell zwischen 20 GHz und 100 GHz.
Zur Erhöhung der Lebensdauer eines Moduls ist es günstig, wenn das mindestens eine Anwendungselement mittels eines Deckels abgedeckt ist, welcher beispielsweise auf dem Sub­ strat aufsetzt.
Zur einfachen und präzisen sowie störunanfälligen Befestigung des Moduls auf einem anderen Bauteil, insbesondere einem SMD- Bauteil, ist es vorteilhaft, wenn das Modul eingangsseitig mittels einer Flip-Chip-Technik, insbesondere als Ball Grid Array ("BGA") aufsetzbar ist.
Insbesondere vorteilhaft ist es, wenn Elemente nur in Flip- Chip-Technik am Substrat befestigt werden, z. B. die Anwen­ dungsbausteine in Fine-Pitch-Flip-Chip-Technik einerseits, und das Substrat an einem SMD-Bauteil in Standard-BGA-FC- Technik andererseits.
Erfindungsgemäß ist es auch, wenn ein Modul dergestalt herge­ stellt wird, daß mindestens ein allgemeiner Anwendungbau­ stein, vorzugsweise alle Anwendungbausteine, mittels Flip- Chip-Technik auf das Substrat gebondet wird. Insbesondere zur Gewährleistung einer störunanfälligen Hoch- und Höchstfre­ quenz-Verbindung ist ein Finepitch-Flip-Chip-Bonden günstig.
Das Bonden kann z. B. Thermokompressions-FC-Bonden sein, typischerweise unter Druck und einer Temperatur von ca. 300°C. Dieser Prozess ist sequentiell, d. h., daß die Anwen­ dungsbausteine Stück für Stück auf das Substrat gebondet wer­ den.
Alternativ kann FC-Löten verwendet werden. Dabei tragen die Anwendungsbausteine und das Substrat Lötbumps, typischerweise aus AuSn oder PbSn). Das Substrat wird dann zunächst mit den Anwendungsbausteinen bestückt, wobei die Elemente mittels ei­ nes Klebepunktes fixiert sind. Dann wird das Modul in einem Ofen, z. B. einem Reflow-Ofen, erhitzt, so dass die Lötver­ bindung hergestellt wird. Der Lötprozess weist den Vorteil auf, dass das Substrat und alle Anwendungsbausteine gleich­ zeitig gelötet werden und damit ein hoher Durchsatz erzielbar ist. Die Zuführung der Anwendungsbausteine geschieht bevor­ zugt in "bare chip"-Form über Wafer (z. B. aus GaAs, Si, Ke­ ramik) auf Blue Tape. Alternativ sind auch Wafflepack-, Gel­ pack-, Surftape- und Tape & Reel-Methoden einsetzbar.
Es ist auch erfinderisch, mindestens ein zusammengesetztes Modul mittels Flip-Chip-Technik auf ein SMD-Bauteil gebondet wird. Dabei ist es besonders vorteilhaft, wenn dieses Bonden mit Standard-Methoden stattfinden kann, z. B. mittels BGA-FC- Bondens auf eine FR4-Leiterplatte. Selbstverständlich können auch mehrere Module auf das SMD-Bauteil aufgebracht werden. Daneben können sich auch andere Bauelemente auf dem SMD-Bau­ teil befinden, z. B. ein Mikroprozessor.
Dieses Herstellungsverfahren weist den Vorteil auf, das seine höchstfrequenztaugliche Verbindung zwischen am SMD-Bauteil hergestellt wird. Auch können so viele Einzelfunktionen auch unterschiedlicher Technologie, z. B. Module aus Si, GaAs, InP, Keramik, LTCC usw., zu einem funktions- und kostengün­ stigen Bauteil zusammengefügt werden.
Zur Gewährleistung eines hohen Durchsatzes ist es günstig, wenn das Modul mittels FC-Lötens auf dem SMD-Bauteil aufge­ bracht wird. Falls schon das Modul mittels FC-Lötens auf das Substrat gebondet wurde, ist zu beachten, daß für das erste Löten Bumps mit höherem Schmelzpunkt, z. B. aus AuSn, verwen­ det werden als beim zweiten Löten, z. B. mittels PbSn-Bumps.
Beispielsweise können die bestückten Module im Standard SMD- Fertigungsprozess als drop-in-SMD-Bausteine weiterverarbeitet werden. Als Darreichungsform für die Module kommen z. B. in Betracht: Tape + Reel, Tray, Surftape und ggf. Auer Boat. Der SMD-Prozess kann zum Beispiel die Vorgänge: Siebdruck der Leiterplatte (meist Standard-Leiterplatte aus FR4), SMD-Be­ stückung der SMD-Platine mit den Modulen und danach Reflow- Löten.
Der angegebene Prozessablauf in Verbindung mit dem flexiblen Modulkonzept weist den Vorteil auf, dass ein automatisierba­ rer, integrierter Fertigungsprozeß entsteht. Nur das Modul selbst wird typischerweise in einem Reinraum gefertigt, der Rest, z. B. die SMD-Bestückung, erfolgt unter einer Standard­ bedingung. Die Bestückungsphilosophie bei der Modulbestückung und der SMD-Bestückung ist weitgehend gleich, Unterschiede liegen vor allem in den Anforderungen an die Positionierung. Es ist somit auch denkbar, daß die Modulbestückung und die SMD-Bestückung in einem Arbeitsgang durchgeführt werden. Da­ durch würden kosten- und fehlerträchtige Bestückungsprozesse weiter vermieden.
Die Module oder diese beinhaltende Bauelemente wie SMD-Bau­ teile sind z. B. bevorzugt anwendbar im Bereich der Sensorik (z. B. Distanzradar) oder in der Kommunikationstechnik (z. B. Broadband Wireless Access, Last Mile)
In den folgenden Ausführungsbeispielen werden das Substrat und das Modul schematisch näher ausgeführt.
Fig. 1 zeigt ein Modul unter Verwendung eines Substrats,
Fig. 2 zeigt ein weiteres Modul,
Fig. 3 zeigt ein Modul,
Fig. 4 zeigt eine mit Modulen bestückte SMD-Leiterplatte,
Fig. 5 zeigt ein Verfahren zur Bestückung eines Moduls,
Fig. 6 zeigt ein Verfahren zur Bestückung eines SMD-Bauteils,
Fig. 7 zeigt einen Hochfrequenz-Baustein nach dem Stand der Technik
Fig. 7 zeigt als Schnittdarstellung in Seitenansicht ein Hochfrequenz-Bauelement nach dem Stand der Technik für eine Anwendung bis ca. 2 GHz.
Auf einem in Dünnfilm-Technik ein- oder zweiseitig struktu­ rierten Al2O3-Keramiksubstrat sind mittels eines Leitklebers verschiedene Hochfrequenzelemente aufgeklebt. Die Hochfre­ quenzverbindung zwischen den Elementen wird mittels einer Verdrahtung geschaffen.
Fig. 1 zeigt als Schnittdarstellung in Seitenansicht ein Mo­ dul M unter Verwendung eines Substrats S.
Auf einer ersten dielektrischen Lage 1 aus LTCC ist eine Hochfrequenz-Strukturlage 4 aufgebracht, die vorwiegend me­ tallisch ist. Die Hochfrequenz-Strukturlage 4 entspricht in ihrer Funktion einem Hochfrequenz-Netzwerk, das also auf ei­ ner Außenfläche des Substrats S aufgebracht ist. Die Hochfre­ quenz-Strukturlage 4 beinhaltet mehrere Wellenleiter MW, z. B. Mikro- oder Millimeterwellenleiter, die jeweils Finepitch- Kontaktpads FPK zur Aufnahme von Anwendungsbausteinen A1, A2, A3 in FC-Technik aufweisen.
Auf der entgegengesetzten Seite der ersten dielektrischen Lage 1 ist eine Niederfrequenz-Strukturlage 3 aufgebracht, die Kontaktpads FCK in Standard Flip-Chip-Technik, z. B. be­ züglich der BGA-Methode, aufweist. Im einfachsten Fall weist die Niederfrequenz-Strukturlage 3 nur Leiterbahnen auf, mit­ tels derer ein über die Kontaktpads FCK eingespeistes Span­ nungssignal, typischerweise ein Niederfrequenz-Spannungs­ signal, an einen Anwendungsbaustein A1, A2, A3 weitergeleitet werden kann, z. B. einen Höchstspannungs-Generator. Dazu sind auch Durchkontaktierungen D durch die erste dielektrische Lage 1 vorhanden.
Fig. 2 zeigt als Schnittdarstellung in Seitenansicht ein Mo­ dul M unter Verwendung eines Substrats S.
Das Substrat S weist außer der ersten dielektrischen Lage 1 zwei weitere übereinanderliegende dielektrische Lagen 2, 5 auf. Die dielektrischen Lagen 1, 2, 5 bestehen aus LTCC-Grund­ materialien (z. B. Dupont "Green Tape", Heraeus KQ) und sind miteinander laminiert. Zwischen den dielektrischen Lagen 1, 2, 5 sind Niederfrequenz-Strukturlagen 6, 7 angebracht.
Eine Niederfrequenz-Strukturlage 6 weist Bauelemente B1,B2 auf, die darüber liegende Niederfrequenz-Strukturlage 6 weist hingegen kein Bauelement auf, sondern dient dazu, eine Ver­ bindung zwischen den Durchkontaktierungen D der anderen Strukturlagen herzustellen herzustellen. Als Bauelemente B1, B2 können z. B. beispielsweise ein Widerstand, ein Konden­ sator, eine Spule oder auch ein komplexeres Elemente wie ein Schwingkreis, Wellenleiter oder eine mikroelektronische Schaltung sein. Dies kann z. B. zur Steuerung und/oder Über­ wachung einer Spannungsversorgung dienen oder auch zur Aufar­ beitung von Meßwerten.
Es ist vorteilhaft, wenn die dielektrischen Lagen 1, 2, 5 als LTCC-Lagen ausgeführt sind, weil diese erst nach einem Erhit­ zen als feste Keramik vorliegen, und vorher vergleichsweise flexibel sind. Zudem könne auf sie Strukturlagen in einfacher Weise aufgebracht werden, z. B. als Dünnschicht in Siebdruck­ technik. Dabei können z. B. auch die Bauelemente B1, B2 einer Strukturlage 3, 6, 7 in Siebdruck aufgebracht werden. Dies lässt sich beispielsweise durch Aufdrucken von Widerstands­ pasten etc. realisieren. Derartige Prinzipien der Aufbringung von Strukturen sind aus der Dick- bzw. Dünnschichttechnik be­ kannt.
Sowohl die Hochfrequenz-Strukturlage 4 als auch die Nieder­ frequenz-Strukturlagen 3, 6, 7 können aktive und passive elek­ trische und/oder elektronische Bauelemente enthalten.
Somit werden durch die verschiedenen Strukturlagen 3, 4, 6, 7 jeweils unterschiedliche Aufgaben erfüllt, welche zu­ dem in unterschiedlichen Frequenzbereichen liegen können. Eine Vereinigung von Niederfrequenz- und Hoch- bzw. Höchst­ frequenzfunktiotien in dem Substrat S hat den Vorteil, dass eine komplette und kompakte Einheit hergestellt wird.
Allgemein wird es bevorzugt, wenn mindestens eine äußere Strukturlage 4 Hoch- bzw. Höchstfrequenzbereich arbeiten kann, während die eher im Inneren des Substrats S befindli­ chen Strukturlagen 6, 7 niederfrequent bzw. mit Gleichstrom arbeiten. Falls auch die inneren Strukturlagen 6, 7 hochfre­ quenz-tauglich sind, bietet sich hier vorteilhafterweise eine koplanare und/oder triplate Struktur an. Über Wellenleiter können Wellen, insbesondere Mikrowellen und Millimeterwellen geführt werden.
Bei einer Aufteilung der Hochfrequenz- und Niederfrequenz- Funktionen auf innere und äußere, Bereiche des Substrats S liegenden Strukturen, ist es von Vorteil, wenn die Struktur­ lagen 3, 4, 6, 7 unterschiedlich prozessiert werden. Aus Kosten­ gründen kommt es vorzugsweise in Betracht, eine Hochfrequenz- Strukturlage 4 präzise zu strukturieren, beispielsweise mit Dünnfilmtechnik oder geätzter Dickschichttechnik, und die Niederfrequenz-Strukturen 3, 6, 7 mit einem gröberen Struktu­ rierungsprozess, beispielsweise Dickschicht, zu bearbeiten.
Das Modul M weist auf der Außenseite des Substrats S, mit der Hochfrequenz-Struktur 4 verbunden, Anwendungsbausteine A1, A2, A3 auf. Ein Anwendungsbaustein dient als Höchstfrequenz- Generator A1. Er ist über Durchkontaktierungen D mit den ein­ gangsseitigen FC-Kontaktpads FCK verbunden und kann anderer­ seits ein erzeugtes Hoch- und Höchstfrequenzsignal durch die als Netzwerk wirkende Hochfrequenz-Strukturlage 4 zu den an­ deren Anwendungsbausteinen A2, A3 leiten.
Der Höchstfrequenz-Generator A1 steht mit einem Wellenleiter MW, an dem er mittels Finepitch-FC-Bumps FCB befestigt ist, mit der Hochfrequenz-Struktur 4 in Verbindung. Selbstver­ ständlich kann ein Anwendungselement A2 auch durch direkten Kontakt mit der Hochfrequenz-Struktur 4 verbunden sein. Typi­ sche Anwendungselemente A1, A2, A3 sind MMICs, diskrete Halb­ leiter, Keramikelemente (Filter etc.), Sende-/ und/oder Emp­ fangsantennen, Hochfrequenz-Generatoren und -Verstärker.
Das Modul M beinhaltet weiterhin einen Deckel 8, welcher aus einem Rahmen und einer Abdeckung besteht. Als Material z. B. dielektrische Materialien oder Metalle in Frage. Metall be­ sitzt den Vorteil, dass keine Abstrahlung stattfindet. Falls das Modul M allerdings Anwendungsbausteine A1, A2, A3 enthält, welche strahlend sind, beispielsweise Antennen, ist eine di­ elektrische Abdeckung, die von Hoch- bzw. Höchstfrequenz- Technik gut durchdringt wird, vorteilhaft sein.
Auf der den Anwendungselementen A2, A3, A1 entgegengesetzten Seite sind die FC-Kontaktpads FCK des Substrats S so angeord­ net, dass sie über ein sogenannte BGA (" Ball Grid Array") anschließbar sind. Das Substrat S bzw. das Modul M kann da­ durch wie ein Standard-SMD-Aufsatzelement (Surface Mounted Device") weiterverarbeitet werden.
Bei Verwendung eines BGA-LTTC-Moduls M kann es auch vorteil­ haft sein, wenn in diesem nur die hochfrequenz-nahen Funk­ tionen untergebracht sind. Auf einem das Modul M haltenden Basisträger (z. B. SMD-FR4-Platine) können alle weiteren kom­ plexen Systemfunktionen untergebracht werden. Eine solche An­ ordnung besitzt den Vorteil, dass ein System, in dem ein sol­ ches BGA/LTTC-Modul M enthalten ist, unter Standardbedingun­ gen gefertigt werden kann.
Insbesondere vorteilhaft ist die Verwendung des Substrats S und des Moduls M in der Hoch- und Höchstfrequenz-Technik, insbesondere im Bereich der Sensorik, z. B. Distanzradar und der Kommunikationstechnik, z. B. Broad-Band-Wireless Access. Besonders vorteilhaft ist der Einsatz bei Höchstfrequenzen < 10 GHz, insbesondere größer als 20-30 GHz.
In Fig. 3 wird in Schrägansicht auf ein Modul M gegeben. Auf dem Substrat S sind mehrere Anwendungsbausteine A1, . . . , A4 in FC-Technik befestigt und untereinander mittels HF-Leitungen als Teil der Hochfrequenz-Struktur 4 verbunden. Ein Anwen­ dungsbaustein A3 ist eine Antenne, so dass dieses Modul M z. B. als Radar, insbesondere als FMCW-Radar, einsetzbar ist. Fig. 4 zeigt als Schnittdarstellung in Seitenansicht zwei Module M, welche beide mittels Standard-Flip-Chip-Technik auf einer Standard-FR4-Leiterplatte angebracht sind, welche selbst wiederum mittels Standard-SMD-Bestückung mit einem elektrischen bzw. elektronischen System verbunden ist. Bei­ spielsweise können die beiden Module M eine Sende- und eine Empfangseinheit für ein Mikrowellenradar darstellen.
Fig. 5 zeigt ein Herstellungsverfahren zur Herstellung eines Moduls M durch Bestückung des Substrats S mit Anwendungsbau­ steinen A1, . . . , A4.
Ein Substrat S wird vorgefertigt und z. B. in einem Magazin gelagert. Zur Bestückung wird das Substrat S in eine Ferti­ gungsanlage eingeführt und mittels batch processing mit den Anwendungsmodulen A1, . . . , A4 bestückt. Vorzugsweise werden alle Anwendungbausteine A1, . . . , A4 mittels Flip-Chip-Technik auf das Substrat S gebondet. Bei einem Frequenzbereich < 10 GHz, speziell ab 30 GHz, wird ein Finepitch-Flip-Chip-Bonden bevorzugt. Dadurch fallen z. B. keine signifikanten parasitären Induktivitäten und kapazitäten mehr an.
Das Bonden kann z. B. Thermokompressions-FC-Bonden sein, be­ vorzugt wird allerdings das FC-Löten. Dabei tragen die Anwen­ dungsbausteine A1, . . . , A4 und das Substrat S Lötbumps, typi­ scherweise aus AuSn oder PbSn. Das Substrat S wird dann zu­ nächst mit den Anwendungsbausteinen A1, . . . , A4 bestückt ("pick and place"), und dann das populierte Modul M in einem Ofen, z. B. einem Reflow-Ofen, erhitzt, so dass die Lötverbindung hergestellt wird. Bei Lötprozess können das Substrat S und alle Anwendungsbausteine A1, . . . , A4 günstigerweise gleich­ zeitig verbunden werden, wodurch ein hoher Durchsatz erzielbar ist. Die Zuführung der Anwendungsbausteine A1, . . . , A4 geschieht bevorzugt in "bare chip"-Form über Wafer (z. B. aus GaAs, Si, Keramik) auf Blue Tape. Alternativ sind auch Wafflepack-, Gelpack-, Surftape- und Tape & Reel-Methoden einsetzbar.
Die Höchstfrequenz-Verbindungen werden typischerweise in ei­ nem Reinraum durchgeführt. Nach der Populierung des Substrats S ist das Höchstfrequenz-Modul M bereit zur Weiterverarbei­ tung. Es kann nun außerhalb des Reinraums gelagert werden, z. B. in einem weiteren Magazin.
Dieses Herstellungsverfahren kann für alle möglichen Hoch- und Höchstfrequenz-Bausteine verwendet werden.
Fig. 6 zeigt ein weiteres Herstellungsverfahren, bei dem mindestens ein populiertes Modul M weiterverarbeitet wird. Dabei wird das Modul M als kompakter SMD-Anwendungsbaustein behandelt und mit einer standardmäßigen SMD-Leiterplatte L zu einem SMD-Bauteil T verbunden. Das Modul M kann aber selbst­ verständlich auch auf einen anderen Teil des SMD-Bauteil T gebondet werden.
In diesem Anwendungsbeispiel wird eine unbestückte FR4-SMD- Leiterplatte L aus einem Magazin geholt, und es wird ihre Verdrahtung mittels Siebdruck aufgebracht. Dann wird die Lei­ terplatte L mit mindestens einem populierten Modul M be­ stückt, vorzugsweise mittels FC-Bondens, insbesondere FC- Lötens. Dabei ist es besonders vorteilhaft, wenn dieses Bon­ den mit Standard-Methoden stattfindet, z. B. mittels BGA-FC- Bondens auf eine FR4-Leiterplatte.
Eine Heranführung der Module M geschieht z. B. mittels tape + reel, tray, Auer Boat, surftape etc. Selbstverständlich können auch andere Bausteine, typischerweise Standard-SMD-Bau­ steine auf das SMD-Bauteil T aufgebracht werden, typischer­ weise mittel "tape + reel".
Die Verbindung zwischen den Modulen M und der SMD-Platine L geschieht vorzugsweise mittels Reflow-Bondens. Dabei sollte die Schmelztemperatur T2 bei Löten der Standard-SMD-Bumps (z. B. aus PbSn) niedriger sein als die Löttemperatur T1 beim Lö­ ten der Anwendungsbausteine A1, . . . , A4 auf das Substrat S (z. B. unter Verwendung von AuSn als Material der Lötbumps).
Diese Methode setzt keinen Reinraum mehr voraus. Selbstver­ ständlich können auch mehrere Module M auf die SMD-Platine L aufgebracht werden. Daneben können sich auch andere Bauele­ mente auf dem Platine L befinden, z. B. ein Mikroprozessor.
Dieses Herstellungsverfahren weist den Vorteil auf, das eine höchstfrequenztaugliche Verbindung zwischen verschiedenen Modulen M herstellbar ist. Auch können viele technologisch unterschiedliche Module M, z. B. aus Si, GaAs, InP, Keramik, LTCC usw., zu einem funktions- und kostengünstigen Bauteil T zusammengefügt werden.
Das Verfahren ist nicht auf eine bestimmte Art der Module M, SMD-Bauteile T oder Platinen L beschränkt. Durch Zusammen­ führen der Modul- und der SMD-Fertigung ist es möglich, Hoch- bzw. Höchstfrequenz- sowie Niederfrequenzanwendungen auf einem Bauteil zu realisieren. Dadurch brauchen nur noch die notwendigen Arbeitsschritte unter verschärften Bedingungen (Reinraum) hergestellt werden.
Allgemein ist dabei die Idee anwendbar, aufwendige Prozess­ schritte (für Höchstfrequenzanwendungen etc.) auf ein Min­ destmaß zu reduzieren und Standard-Prozessschritte möglichst umfassend einzusetzen.

Claims (22)

1. Substrat (S), aufweisend
mindestens eine erste dielektrische Lage (1),
mindestens eine Hochfrequenz-Strukturlage (4), die ein Hochfrequenz-Verteilernetzwerk beinhaltet,
mindestens eine Niederfrequenz-Strukturlage (3), in die
eingangsseitig ein Spannungssignal einspeisbar ist,
wobei
die Hochfrequenz-Strukturlage (4) von der Niederfrequenz- Strukturlage (3) durch die dielektrische Lage (1) getrennt ist.
2. Substrat (S) nach Anspruch 1, bei dem mindestens eine zweite dielektrische Lage (2) auf der ersten dielektrischen Lage (1) aufliegt.
3. Substrat (S) nach Anspruch 2, bei dem mehr als zwei dielektrische Lagen (1, 2, 5) aufeinander ge­ stapelt angebracht sind, wobei zwischen jeder dielektrischen Lage (1, 2, 5) eine Strukturlage (6, 7) vorhanden ist.
4. Substrat (S) nach einem der vorhergehenden Ansprüche, bei dem mindestens eine dielektrische Lage (1, 2, 5) mindestens ein LTCC-Grundmaterial aufweist.
5. Substrat (S) nach einem der vorhergehenden Ansprüche, bei dem die Hochfrequenz-Strukturlage (4) an einer Außenfläche des Substrats (S) angebracht ist.
6. Substrat (S) nach einem der vorhergehenden Ansprüche, bei dem die elektromagnetische Wirkverbindung zwischen mindestens zwei Strukturlagen (3, 4, 6, 7) vorhanden ist, insbesondere mittels mindestens einer Durchkontaktierung (D) oder mittels mindestens einer Wellenleitung.
7. Substrat (S) nach einem der vorhergehenden Ansprüche, wel­ ches eingangsseitig mindestens ein Flip-Chip-Kontaktpad (FCK) aufweist.
8. Substrat (S) nach einem der vorhergehenden Ansprüche, wel­ ches mindestens ein mit der Hochfrequenz-Strukturlage (4) verbundenes Flip-Chip-Kontaktpad, insbesondere ein Finepitch- Flip-Chip-Kontaktpad (FPK), aufweist.
9. Substrat (S) nach einem der vorhergehenden Ansprüche, bei dem die Hochfrequenz-Strukturlage (4) mindestens einen Wel­ lenleiter, insbesondere einen Mikrostreifen-Wellenleiter und/oder einen koplanaren Wellenleiter, aufweist.
10. Modul (M), aufweisend ein Substrat (S) nach einem der vorhergehenden Ansprüche, das mit mindestens einem Anwen­ dungselement (A1, . . . , A4) bestückt ist, welches mit der Hoch­ frequenz-Strukturlage (4) in Wirkverbindung steht.
11. Modul (M) nach Anspruch 10 bis 12, bei dem das mindestens eine Anwendungselement (A1, . . . , A4) mit einem Wellenleiters, insbesondere einem Mikrostreifen-Wellenleiter oder einem Koplanar-Wellenleiter, der Hochfrequenz-Struktur­ lage (4) in Wirkverbindung steht.
12. Modul (M) nach einem der Ansprüche 10 oder 11, bei dem der mindestens eine Anwendungsbaustein (A1, . . . , A4) mittels Flip-Chip-Bondens, insbesondere Finepitch-Flip-Chip-Bondens, mit der Hochfrequenz-Strukturlage (4) verbunden ist.
13. Modul (M) nach einem der Ansprüche 10 bis 12, bei dem mindestens ein Anwendungsbaustein (A1, . . . , A4) ein Frequenz- Generator oder ein Verstärker ist.
14. Modul (M), nach einem der Ansprüche 10 bis 13, bei dem das mindestens eine Anwendungsbaustein (A1, . . . , A4) von einem Deckel (8) abgedeckt ist.
15. Modul (M), nach einem der Ansprüche 10 bis 10, welches eingangsseitig mindestens ein Flip-Chip-Kontaktpad (FCK) auf­ weist.
16. Verfahren zur Herstellung eines Moduls (M) nach einem der Ansprüche 10 bis 15, bei dem mindestens ein Anwendungsbaustein (A1, . . . , A4) mittels Flip- Chip-Technik, insbesondere Finepitch-Flip-Chip-Technik, auf das Substrat (S) gebondet wird.
17. Verfahren nach Anspruch 16, bei dem das mindestens eine Anwendungsbaustein (A1, . . . , A4) mittels Flip-Chip-Lötens auf das Substrat (S) gebondet wird.
18. Verfahren nach einem der Ansprüche 16 oder 17, bei dem ein Finepitch-Lötbump AuSn enthält.
19. Verfahren nach einem der Ansprüche 16 bis 18, bei dem die Anwendungsbausteine (A1, . . . , A4) in "bare chip"-Form zuge­ führt werden.
20. Verfahren zur Herstellung eines SMD-Bauteils (T), bei dem unter Verwendung eines Verfahrens nach einem der Ansprüche 17 oder 18 mindestens ein Modul (M) mittels Flip-Chip-Technik, insbesondere unter Verwendung einer Ball-Grid-Array-Methode, auf das SMD-Bauteil (T) gebondet wird.
21. Verfahren nach Anspruch 20, bei dem das Modul (M) mittels Flip-Chip-Lötens auf das SMD-Bauteil (T) gebondet wird, wobei eine Löttemperatur (T2) niedriger ist als eine Löttemperatur (T1) zum Bonden des mindestens ei­ nen Anwendungselementes (A1, . . . , A4) auf das Substrat (S).
22. Verfahren nach einem der Ansprüche 20 oder 21, bei dem ein Ball-Grid-Array-Lötbump PbSn enthält.
DE10041770A 2000-06-29 2000-08-25 Substrat und Modul Withdrawn DE10041770A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10041770A DE10041770A1 (de) 2000-08-25 2000-08-25 Substrat und Modul
PCT/DE2001/002373 WO2002001639A2 (de) 2000-06-29 2001-06-27 Substrat und modul

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10041770A DE10041770A1 (de) 2000-08-25 2000-08-25 Substrat und Modul

Publications (1)

Publication Number Publication Date
DE10041770A1 true DE10041770A1 (de) 2002-03-07

Family

ID=7653760

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10041770A Withdrawn DE10041770A1 (de) 2000-06-29 2000-08-25 Substrat und Modul

Country Status (1)

Country Link
DE (1) DE10041770A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10300956B3 (de) * 2003-01-13 2004-07-15 Epcos Ag Bauelement mit Höchstfrequenzverbindungen in einem Substrat
DE10300955A1 (de) * 2003-01-13 2004-07-29 Epcos Ag Radar-Transceiver für Mikrowellen- und Millimeterwellenanwendungen
DE10336171B3 (de) * 2003-08-07 2005-02-10 Technische Universität Braunschweig Carolo-Wilhelmina Multichip-Schaltungsmodul und Verfahren zur Herstellung hierzu
EP2105961A2 (de) * 2008-03-28 2009-09-30 Broadcom Corporation Verfahren und System für Inter-Chip-Kommunikation via Paketwellenleiter

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10300956B3 (de) * 2003-01-13 2004-07-15 Epcos Ag Bauelement mit Höchstfrequenzverbindungen in einem Substrat
FR2849957A1 (fr) * 2003-01-13 2004-07-16 Epcos Ag Composant ayant des connexions haute frequence dans un substrat
DE10300955A1 (de) * 2003-01-13 2004-07-29 Epcos Ag Radar-Transceiver für Mikrowellen- und Millimeterwellenanwendungen
DE10300955B4 (de) * 2003-01-13 2005-10-27 Epcos Ag Radar-Transceiver für Mikrowellen- und Millimeterwellenanwendungen
DE10336171B3 (de) * 2003-08-07 2005-02-10 Technische Universität Braunschweig Carolo-Wilhelmina Multichip-Schaltungsmodul und Verfahren zur Herstellung hierzu
US7358604B2 (en) 2003-08-07 2008-04-15 Technische Universitat Braunschweig Carolo-Wilhelmina Multichip circuit module and method for the production thereof
EP2105961A2 (de) * 2008-03-28 2009-09-30 Broadcom Corporation Verfahren und System für Inter-Chip-Kommunikation via Paketwellenleiter
EP2105961A3 (de) * 2008-03-28 2012-10-31 Broadcom Corporation Verfahren und System für Inter-Chip-Kommunikation via Paketwellenleiter

Similar Documents

Publication Publication Date Title
DE69825199T2 (de) Integrierte Antenne mit Hochfrequenzschaltung mit via Schlitzkopplungsloch elektromagnetisch gekoppelter Speiseschaltung, die mit der Hochfrequenzschaltung verbunden ist
DE60026978T2 (de) Mehrchipgehäuse mit integrierten rf-fähigkeiten
DE10152533B4 (de) Hochfrequenz-Schaltungsplatineneinheit, Hochfrequenz-Modul, bei dem die Einheit verwendet ist, elektronische Vorrichtung, bei der das Modul verwendet ist, und Verfahren zur Herstellung der Hochfrequenz-Schaltungsplatineneinheit
DE112013001709B4 (de) Elektronische Halbleiterbaugruppe für Millimeterwellen-Halbleiterplättchen
DE102004016399B4 (de) Hochfrequenzmodul und Funkvorrichtung
DE60111753T2 (de) Dickschicht-millimeterwellen-sende-empfängermodul
DE60218101T2 (de) Hochfrequenzschaltungsmodul
DE602004003191T2 (de) Mehrschichtige Hochfrequenzvorrichtung mit Planarantenne und Herstellungsverfahren
DE69016681T2 (de) Elektronische Schaltungsvorrichtung.
DE69321052T2 (de) Oberflächenmontierte Hybrid-Mikroschaltung
DE112014006008T5 (de) Elektronikkomponentenmodul
DE10040143A1 (de) Bauteilplatte, Halbleiterkomponente und Verfahren zum Herstellen derselben
DE3936322A1 (de) Keramisches substrat mit metallgefuellten durchgangsloechern fuer hybrid-mikroschaltungen und verfahren zu deren herstellung
WO2004063767A1 (de) Radar-transceiver für mikrowellen- und millimeterwellenanwendungen
WO2006061310A1 (de) Single-chip radar für kraftfahrzeug-anwendungen
DE112020003286T5 (de) Hochfrequenzmodul und Kommunikationsgerät
ES2139841T3 (es) Dispositivo de plaquita con inductor.
DE60131643T2 (de) Leiterplatte und entsprechendes Herstellungsverfahren zur Installation von Mikrowellenchips bis zu 80 Ghz
DE112021002506T5 (de) Hochfrequenzmodul und Kommunikationsgerät
US8049578B1 (en) Air loaded stripline
WO2004064152A2 (de) Modular aufgebautes bauelement mit verkapselung
DE10300956B3 (de) Bauelement mit Höchstfrequenzverbindungen in einem Substrat
DE3843787A1 (de) Verfahren und leiterplatte zum montieren eines halbleiter-bauelements
DE10041770A1 (de) Substrat und Modul
WO2005029714A1 (de) Sendemodul mit verbesserter wärmeabführung

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee