KR101278959B1 - 전기 소자 그리고 전기 소자의 제조 방법 - Google Patents

전기 소자 그리고 전기 소자의 제조 방법 Download PDF

Info

Publication number
KR101278959B1
KR101278959B1 KR1020077027722A KR20077027722A KR101278959B1 KR 101278959 B1 KR101278959 B1 KR 101278959B1 KR 1020077027722 A KR1020077027722 A KR 1020077027722A KR 20077027722 A KR20077027722 A KR 20077027722A KR 101278959 B1 KR101278959 B1 KR 101278959B1
Authority
KR
South Korea
Prior art keywords
substrate
substrates
device structures
electrical
electrical elements
Prior art date
Application number
KR1020077027722A
Other languages
English (en)
Other versions
KR20080011676A (ko
Inventor
그레고르 파이어타크
한스 크뤼거
볼프강 팔
알로이스 슈테츨
Original Assignee
에프코스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에프코스 아게 filed Critical 에프코스 아게
Publication of KR20080011676A publication Critical patent/KR20080011676A/ko
Application granted granted Critical
Publication of KR101278959B1 publication Critical patent/KR101278959B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1007—Mounting in enclosures for bulk acoustic wave [BAW] devices
    • H03H9/105—Mounting in enclosures for bulk acoustic wave [BAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1092—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a cover cap mounted on an element forming part of the surface acoustic wave [SAW] device on the side of the IDT's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making

Abstract

본 발명은 민감한 소자 구조물(B51, B52)을 구비하고, 두 개 기판(51, 52)의 전면에 구현된, 표면 장착 가능한 전기 소자에 관한 것이다. 상기 기판들의 전면은, 상기 소자 구조물(B51, B52)을 위한 공동부(AN)가 남도록 서로를 향하면서 상호 연결되어 있다. 모든 소자 구조물(B51, B52)을 위한 전기 외부 단자(AA)는 상기 두 개 기판의 표면에, 특히 상부 기판의 후면에 또는 하부 기판의 전면에 제공되어 있다. 상기 두 개 기판들 사이에는 적합하게 구조화된 중간층(ZS)이 배치되어 있으며, 상기 중간층은 스페이서(spacer)로서 이용될 뿐만 아니라 공동부 하우징을 밀봉하기 위해서도 이용된다.

Description

전기 소자 그리고 전기 소자의 제조 방법 {ELECTRICAL COMPONENT AND PRODUCTION METHOD}
본 발명은 민감한 소자 구조물들을 구비한, 바람직하게는 표면 장착 가능한 전기 소자에 관한 것이다.
상기와 같은 민감한 소자 구조물들은 특히 전기 음향적인 변환기 및 공진기이다. 이와 같은 소자 구조물들은 주변 영향에 대하여 민감하기 때문에 주변 영향에 대하여 보호되어야만 한다. 다른 한편으로, 상기와 같은 구조물들은 예를 들어 캐스팅 재료에 의해서 별다른 문제 없이 캡슐로 될 수 있는데, 그 이유는 상기 캐스팅 재료가 음향파의 확장에 영향을 미치기 때문이다. 그에 상응하게, 오늘날에는 음향 소자들이 공동부(hollow) 안에 배치된다. 이와 같은 공동부의 형성 및 밀봉은 복잡하다.
필요한 공동부는 예를 들어 보호 캡에 의해서 만들어질 수 있다. 자체 활성 표면에 음향적 소자 구조물들을 갖는 칩의 후면이 동시에 하우징의 일부분을 형성하는 모듈 기판상에 접착될 수 있다. 상기 칩은 보호 캡에 의하여 커버되며, 이 경우 상기 보호 캡은 모듈 기판에 의하여 밀폐된다.
자체 활성 표면에 음향적 소자 구조물들을 갖는 칩을 예를 들어 다수의 세라 믹층을 갖는 모듈 기판상에 플립-칩-어레이로 장착하는 방식이 공지되어 있다. 칩과 모듈 기판 사이의 중간 공간은 예를 들어 밀봉 프레임에 의해서 밀봉될 수 있다. 전체적으로는 하나의 커버에 의해서 커버될 수 있다.
다층의 세라믹 모듈 기판 내부에 추가의 패시브 회로 소자들을 구현하는 것도 또한 공지되어 있다. 이 경우 모듈 기판은 소자 캐리어로서 이용되며, 상기 모듈 기판의 하부면에는 상기 기판의 외부 단자들이 제공된다. 모듈 기판상에는 또한 이산적으로 구성된 소자들이 더 장착될 수 있다.
다양한 형태의 다수의 액티브 및/또는 패시브 소자들을 갖는 다기능성 모듈을 제조할 수 있는 추가의 가능성에 의해서는, 다양한 회로들이 하나의 공통적인 기판(바람직하게는 예컨대 실리콘과 같은 반도체 기판) 내부에 모놀리식으로 집적되며, 이 경우에는 구현될 구조물들의 복잡성에 따라 다수의 연속하는 프로세스 시퀀스들이 실행될 수 있다. 하지만 음향파로 동작하는 소자 구조물들은 모듈 내부에 모놀리식으로 저렴한 방식으로 집적되기 어렵다.
두 개의 웨이퍼를 연결함으로써 하나의 소자를 제조하는 방식(다이렉트 웨이퍼 본딩에 의한 웨이퍼-레벨-패키지; Wafer-Level-Package by Direct Wafer Bonding)도 또한 공지되어 있으며, 이 경우 제 1 웨이퍼 상에 형성된 소자 구조물은 제 2 웨이퍼 내부에 형성된 홈 내부에 삽입되어 하우징 처리된다. 이때에는 우선 웨이퍼들이 상호 연결되고, 이 웨이퍼 결합체가 소자들로 개별화된다. 이 경우 다수 웨이퍼들 중에 하나의 웨이퍼는 다른 웨이퍼를 위한 덮개 또는 하우징으로서 이용되고, 경우에 따라서는 스트립 도체들을 수용할 목적으로 이용된다.
음향파로 동작하는 소자들 이외에, 민감한 소자 구조물을 구비하고 유사한 방식으로 보호되어 패키지로 제공되어야만 하는 다른 타입의 일련의 소자들도 공지되어 있다. 이와 같은 소자들은 특히 MEMS(Micro electro-mechanical system), MEOPS(Micro electro-optical system) 또는 MEOMS(Micro electro-optical-mechanical system) 타입의 캡슐화 된 소자로서, 상기 소자들은 모두 주요한 소자 기능들을 갖는, 패널 상에 플립-칩 구조로 장착된 칩을 포함할 수 있거나 또는 캐리어로 이용되는 웨이퍼에 웨이퍼 본딩 방법으로 연결되어 있다.
민감한 소자 구조물을 구비한 소자들에서 발생하는 추가의 문제점은 열적 변형인데, 이와 같은 열적 변형은 상이한 열 팽창 계수들을 갖는 기판들이 상호 연결된 경우에 발생하고, 소자의 기능적 장애들 또는 소자 구조물들의 손상을 야기할 수 있다. 이와 같은 변형들로 인하여, 플립-칩 본딩된 소자들의 경우에는, 납땜 패드의 직경 그리고 그와 더불어 납땜 범프(bump)의 직경이 특이한 시스템 요구 조건들을 충족시킬 수 있는 100 ㎛ 미만으로 축소될 수가 없다. 단지 크기가 큰 범프를 통해서만 소자 구조물들에 대한 손상 없이 열적 변형이 감소 될 수 있다.
본 발명의 과제는, 소자를 위험에 빠뜨리지 않으면서 추가의 축소화를 가능케 하고 유리한 방식으로 제조될 수 있는, 민감한 소자 구조물들을 구비한 전기 소자를 제공하는 것이다.
상기 과제는 본 발명에 따라 청구항 1의 특징들을 갖는 소자에 의해서 해결된다. 본 발명의 바람직한 실시예들 그리고 상기 소자들 제조하기 위한 방법은 추가의 청구항들에서 얻을 수 있다.
본 발명은, 각각 소자 구조물들을 갖는 제 1 기판 및 제 2 기판을 상호 연결하여, 샌드위치 형태의 결합체 내부에 상기 소자 구조물들을 위한 공동부들을 형성하는 방식을 제안한다. 이와 같은 방식에서는, 상기 기판들이 소자 구조물들을 갖는 전면을 통하여, 스페이서 구조물들의 도움에 의해서 상호 연결된다.
상기 소자 구조물들은 SAW-구조물, FBAR-구조물, MEMS-센서(= Micro-Electro-Mechanical System), MEMS-스위치, MEOPS-소자(= Micro-Electro-Optical System ), MEOMS-소자(Micro-Electro-Optical-Mechanical System) 또는 그들의 조합으로부터 상호 무관하게 선택될 수 있다. 새로운 소자는 두 개의 기판상에 혹은 두 개의 소자 구조물에 의해서 구현된 상이한 타입의 소자들을 하나의 부품 내부에서 실현할 수 있다. 하지만 상기 소자는 자신의 소자 기능들을 두 개의 기판에 분배함으로써, 실제로 하나의 기판상에 구성된 공지된 소자들에 비해 훨씬 더 작은 베이스 영역으로 만들어질 수 있다.
본 발명에 의해서는 두 개 기판의 공지된 샌드위치 구조에 의해서 3D-집적이 가능해지는데, 이와 같은 3D-집적은 공지된 소자들 내부에서 오로지 제 1 소자 구조물들의 캡슐화를 목적으로 이용되는 그리고 최선의 경우에는 패시브 회로 구조물들을 위한 캐리어로서 이용되는 제 2 기판도 또한 액티브 소자 구조물들을 위하여 사용됨으로써 실현된다. 이 경우 두 개 기판의 민감한 소자 구조물들은, 상기 기판들을 연결할 때에 스페이서들 사이에서 만들어지는 공동부들을 공동으로(in common) 이용할 수 있다.
통상적으로 사용되는 일련의 결정성 기판들은 열 팽창 계수와 관련하여 이방성을 갖는다. 상기 기판들은 상이한 결정 축을 따라 상이하게 팽창된다. 이와 같은 방식의 팽창은 특히 상이한 기판들의 공지된 결합체들 내부에서 부정적으로 작용하여, 상기 소자들의 장애 발생 가능성 및 손상 가능성을 높인다.
한 실시예에서는, 하나의 기판이 열 팽창 계수(TCE)(temperature coefficient of expansion)와 관련하여 이방성을 갖는다. 그 경우 제 2 기판은, 열 팽창 계수들이 적응되어 기판 평면(xy 평면) 안에서 임의의 방향들로 나타나는 팽창 계수의 편차가 양적으로 3 ppm/K와 같거나 또는 그 미만이 되도록 선택된다. 이와 같은 수치 선택은 통상적으로 상기 제 2 기판도 상응하게 이방성인 경우에만 달성될 수 있다. 열적으로 적응된 기판들은 동일한 재료로 이루어지거나 또는 상응하게 적합한 열 팽창 계수를 갖는 재료로부터 선택되었다. 특정 재료 부류(class) 내부에서의 자유도(degree of freedom)로서 절단각(cutting angle)이 더 제공되며, 상기 절단각의 변동에 의해서는 상기 팽창 계수들도 마찬가지로 변동될 수 있다.
제 1 기판과 제 2 기판 사이의 스페이서로서는 구조화된 중간층이 사용될 수 있다. 상기 중간층의 구조화는, 상기 중간층 내부에 리세스들이 형성되고, 이 리세스들 안에 소자 구조물들이 배치되는 방식으로 실시된다. 그에 상응하게, 상기 중간층은 소자 구조물들을 둘러싸는 프레임 구조물들로 구조화될 수 있다. 샌드위치 형태의 결합체 구조에서는 상기 리세스들이 소자 구조물들을 위한 공동부들을 형성하고, 이와 같은 방식으로 소자 구조물들은 화학적 및 기계적인 주변 영향들에 대하여 안전하게 보호되어 있다. 또한 상기 폐쇄된 공동부에 의해서는, 추후의 패키징 공정에서 반응 수지 또는 용융된 폴리머와 같은 액상 캡슐화 매체들도 소자 구조물들에 대한 위험 요소 없이 제공될 수 있다.
상기 중간층으로서는, 구조화 가능하게 제공될 수 있고, 제조 방법에 상응하며, 소자 내부에 제공하기에 적합한 모든 재료들이 적합하다. 폴리머 재료들, 특히 직접적으로 포토 구조화 가능한 레지스트 및 박막들이 융화성(compatibility)이 우수하다. 금속 중간층들도 적합한데, 상기 금속 중간층들은 높은 구조화 정확성, 우수한 접착성 그리고 대부분의 기판에 대한 우수한 화학적 밀봉성을 특징으로 한다. 처리 과정 중에, 특히 기판들을 연결할 때에 화학적으로 또는 구조적으로 변동되는 재료들도 사용될 수 있다.
제 1 및 제 2 소자 구조물들은 모두 음향파로 동작하는 소자들일 수 있다. 그렇기 때문에, 상기 제안된 소자에 의해서는 FBAR-소자들 및 SAW-소자들로 이루어진 순수한 조합들 또는 혼합된 조합들이 만들어질 수 있다. 이와 같은 방식에 의해서는, 함께 다수의 소자 기능들을 구현하는 두 개의 SAW-소자 구조물들 또는 두 개의 FBAR-소자 구조물들을 하나의 소자에 집적하는 것도 가능하다.
상기 소자는 공통적인 외부 단부들을 가지며, 상기 외부 단자들은 예를 들어 상기 두 개 기판들 중에 한 기판의 후면에 배치되어 있다. 상기 외부 단자들을 "하부" 기판의 전면에 배치하고, 그 위에 있는 상부 제 2 기판 내부에 상기 기판을 위한 개구를 제공하는 것도 가능하며, 상기 개구를 통해 예를 들어 납땜에 의하여 위로부터 외부 콘택에 접근할 수 있다. 상부 제 2 기판의 에지 길이가 하부 제 1 기판의 에지 길이보다 더 작게 선택됨으로써, 상기 제 1 기판의 돌출 부분에 외부 콘택을 위한 공간이 만들어질 수도 있다.
상기 외부 단자들은 도전성의 관통 플레이트 결합들에 의하여 제 1 및/또는 제 2 기판의 소자 구조물들과 연결될 수 있다. 하지만, 소자 구조물들로부터 외부로 그리고 그 다음에는 상부 기판의 외부 에지 위로 가이드 되는 접속 라인들을 통하여 소자 구조물들과 외부 단자들 사이에 전기 접속부를 구현하는 방식도 가능하다. 상기 외부 단자들은 관통 플레이트 결합들을 통해서뿐만 아니라 기판 에지 위로 가이드 되는 접속 라인들을 통해서도 제조될 수 있다.
전기 접속 라인들이 한 기판의 외부 에지 위로 가이드 되는 경우, 상기 에지는 비스듬하게 챔퍼링(chamfering) 처리되는 것이 바람직하다. 비스듬하게 챔퍼링 처리하는 경우에는 전체 기판들의 외부 에지들 그리고 중간층 또는 부분층의 외부 에지들이 일직선상에 놓이는 것이 바람직하다. 이와 같은 일직선 배열에 의해서는, 필요에 따라 비스듬하게 챔퍼링 처리된 외부 에지들 상에 접속 라인들을 더 간단히 제공할 수 있게 된다.
제 1 및 제 2 기판의 전기 소자 구조물들은 전기 접속부들을 통해서 서로 연결될 수 있다. 이와 같은 전기 접속부들은 구조화된 층 내부의 전술한 공동부 안에 있는 공간 바로 위에 형성되거나 또는 일반적으로는 스페이서들 사이에 형성될 수 있다. 하지만, 모든 전기 단자들을 하나 또는 다수 기판의 필요에 따라 비스듬하게 챔퍼링 처리된 외부 에지들 위로 가이드 하는 동시에 상응하는 접속부들을 외부 에지 상에 또는 바람직하게는 상부 기판의 후면에 형성하는 것도 가능하다.
추가의 한 가지 가능성은, 두 개 기판들 상에 분배된 한 소자의 전체 단자들을 단 하나의 기판의 전면에 제공하는 것이다. 이 목적을 위하여, 제 1 기판상에 있는 연결면의 개수에 상응하는 개수의 전기 접속부들이 제 2 기판 쪽으로 만들어진다. 그 다음에, 제 2 기판의 전체 단자들 그리고 상기 접속부들을 통해 제 2 기판상으로 가이드 되는 제 1 기판의 단자들이 접속 라인들을 통해 콘택들 쪽으로 가이드 된다. 대안적으로 또는 추가적으로는, 외부 콘택들 쪽을 향하는 접속 라인들이 관통 플레이트 결합들을 통해 상부 웨이퍼의 후면으로 가이드 될 수 있다.
제 1 소자 구조물들과 제 2 소자 구조물들 사이의 전기 접속은 또한 중간층을 통해 직접 형성될 수도 있고, 상기 소자 구조물들을 위해 제공된 공동부 안에서는 이루어질 수 없다. 이 경우에 상기 전기 접속부들은 중간층을 통해 형성되는 관통 플레이트 결합부들, 다시 말해 중간층을 통해 형성되어 도전성 재료로 채워지는 보어들이다.
상기 소자의 높이는 후면 콘택을 제공하기 전에 두 개 기판들 중에 적어도 하나의 기판을 후면으로부터 얇게 연마함으로써 줄어들 수 있다. 이 경우 얇아진 기판의 안정성은 제 2 기판과의 연결에 의해서 더욱 보장된다. 또한, 제 1 기판과 제 2 기판 사이에 추가의 지지 구조물들을 제공함으로써 안정성을 높이거나 또는 중간층을 상응하게 구조화하는 것도 가능하다. 결합체가 충분히 안정적인 경우에는, 두 개의 기판 모두를 얇게 하는 것도 가능하다.
바람직하게 두 개의 기판들은 결정성을 갖는다. 그 경우 소자 구조물들은 직접 결정성 기판 안에 또는 결정성 기판상에 형성될 수 있다. 하지만, 하나의 결정성 기판상에 하나의 얇은 층을 형성하고, 상기 얇은 층 안에 또는 상기 층상에 소자 구조물들을 배치하는 것도 가능하다. 상기 얇은 층은 예를 들어 압전 층을 포함할 수 있으며, 상기 압전 층 상에서는 SAW-소자를 위한 금속화층들이 소자 구조물들로서 제조될 수 있다. 하지만 상기 압전 층은, 기판상에 FBAR-공진기를 구현하거나 또는 구조화되고 회로 설계된 FBAR-공진기들로 구성된 소자를 구현하는 층 구조물의 부분일 수도 있다.
팽창 계수와 관련하여 이방성을 갖는 결정성 기판들로서는 특히 리튬 탄탈레이트, 리튬 니오베이트 또는 석영과 같은 재료들이 제공된다. 이방성 기판들로서는 액정 폴리머(LCP)로 이루어진 박막 및 라미네이트 또는 방향족 섬유로 보강된 폴리머로 이루어진 라미네이트도 적합하다. 액정 폴리머를 적합하게 선택함으로써, 예컨대 방향족 폴리에스테르에 의해서, 또는 LCP를 제조하는 경우에는 적합한 방법에 의해 다른 무엇보다도 용융물 내부에서 이루어지는 적절한 가공에 의해서, 열 팽창 계수를 이방성으로 형성하여 원하는 값에, 특히 제 2 기판의 값에 적응시키는 것이 가능하다. LCP-기판들은 추가의 소자 재료들을 위한 캐리어로서 이용될 수 있는데, 예를 들면 나중에 재차 SAW-소자들을 위한 소자 구조물들의 캐리어가 되거나 또는 FBAR-소자들의 소자 구조물들의 부분이 되는 얇은 압전 층들을 위한 캐리어 재료로서 이용될 수 있다. 더 나아가 LCP-기판들은 높은 열적, 화학적 및 기계적 안정성, 예를 들어 약 0.02 % 정도의 폴리머에 대한 낮은 물 흡수성, 그리고 가스 또는 수증기의 침투에 대항하는 뛰어난 배리어 작용을 특징으로 한다. 또한 상기 LCP-기판들은 유리한 고주파 특성들, 특히 낮은 손실율을 가지며, 그로 인해 SAW- 및 FBAR-소자용 기판들로서 매우 적합하다. 바람직한 이방성 특성들의 설정은 상이한 이방성 특성들을 갖는 상이한 박막들의 라미네이팅에 의해서도 성공적으로 이루어질 수 있으며, 이 경우 적층물의 상이한 박막들 내부의 특성이 최대로 변동되는 축들은 서로 상이한 각도로 배치될 수도 있다. 정밀한 설정은 여러 가지 박막들의 개수, 층 두께 및/또는 정렬 방식의 변동에 의해서 성공적으로 이루어질 수 있다. 상기 효과들은 충전재에 의해서 약화 되거나 또는 강화될 수도 있으며, 강화되는 경우에는 예를 들어 방향족 섬유에 의해서 강화된다.
상기 제안된 소자의 경우에는, 기판들 중에 하나의 기판을 소자 기능에 최적인 하나의 기판상에 구성하는 것이 가능하다. 그 경우 제 2 기판은 적응된 팽창 계수와 관련하여 선택된다. 이 경우, 제 2 기판의 기판 재료가 원하는 소자 기능을 구현하기에 더 이상 최적이 아니라는 점은 묵인될 수 있다. 하지만 이와 같은 사실은 소자 구조물들을 상응하게 형성함으로써 보상될 수 있다. 그럼에도 불구하고, 제 1 기판과 제 2 기판으로 이루어진 결합체에서는 융화성 및 외부 치수 측면에서 지금까지 도달하지 못했던 소형화 수준에 도달하게 된다.
제 2 기판은 특별한 조치들에 의해서도 제 1 기판의 팽창 계수에 적응될 수 있는데, 예를 들면 결합체의 특성을 함께 결정하는 강제층과의 기계적인 결합에 의해서 적응될 수 있다.
추가적으로 또는 대안적으로는, 상응하는 전기적 회로 설계에 의하여 온도 계수가 제 2 기판상에서의 소자 구조물들의 바람직한 또는 임계적인 특성에 적응될 수 있음으로써, 결과적으로 양 기판상에 있는 소자 내에서는 상기 변수와 관련하여 우수하게 적응된 특징적인 양상이 나타나게 된다.
예를 들면, 임계적인 SAW-소자 구조물들에 대한 온도 의존성을 변동시키기 위하여 상기 소자 구조물들을 이방성 기판상에서 상호 회전시키는 것이 가능하다. 양 기판상에서의 온도 의존성이 반대 방향인 소자 구조물들 사이에서 이루어지는 전기적인 중개를 통하여, 전체적으로 우수하게 적응이 이루어질 수도 있다.
충분히 단단한 기계적 결합 그리고 그에 상응하게 반대 방향으로 진행하는 열적 반응 특성에 의하여 온도 상수들이 보상되는 하나의 결합체를 두 개의 기판을 사용하여 만드는 것도 가능하다.
그와 동시에, 소자 구조물들을 구비한 단 하나의 기판을 위한 공동부 하우징을 제조하기 위하여 이미 공지된 소자에서 필요했던 비용은 거의 두 배의 양에 해당하는 소자 구조물들을 위한 공동부 하우징을 제조하기 위해서 이용된다. 이와 같은 사실은 처리 과정을 현저히 단순화시키고, 제조 비용 그리고 제조를 위해 필요한 시간적 및 작업적 경비를 줄여준다.
적합한 기판 조합들은 제 1 기판을 위하여 예를 들어 리튬 탄탈레이트 또는 리튬 니오베이트와 같은 결정성 압전 재료를 포함한다. 상기 재료는 바람직하게 석영으로 이루어진 제 2 기판과 조합될 수 있으며, 이 경우에는 석영 기판에서의 상응하는 절단 선택에 의하여 팽창 계수의 적응이 보증되었다. 한편, 석영 기판의 추가의 장점은 압전 특성들을 갖는 상기 기판의 유리한 가격이며, 그로 인해 석영상에도 SAW 또는 FBAR과 같은 음향 소자들이 구현될 수 있다.
추가의 실시예에서는, 소자가 하나 또는 두 개 기판의 전면에 패시브 소자들을 추가로 더 가질 수 있으며, 상기 패시브 소자들은 상응하게 구조화된 금속화층들의 형태로 구현되었다. 상기 구조물들은 저항, 커패시터 그리고 인덕터일 수 있다. 상기 구조물들은 하나 또는 두 개 기판의 후면에도 배치될 수 있다. 상기 패시브 소자들은 상응하는 연결 라인들을 통해서 하나 또는 두 개 기판의 소자 구조물들에 연결되어 있다.
제 1 기판의 전면이 제 2 기판상에 제 2 소자 구조물들을 회로 설계하기 위한 제 2 금속화 평면으로서 추가로 사용되면, 더욱 단순해진 구조를 갖는 소자가 얻어진다. 따라서, 예를 들어 상기 제 1 기판의 전면에 스트립 도체 섹션들을 형성하는 것이 가능한데, 상기 스트립 도체 섹션들은 양 단부에서 연결부들을 통해 상기 제 2 기판의 전면에 있는 두 개의 연결 장소들 쪽으로 가이드 되어 그곳에서 상응하는 제 2 소자 구조물들과 연결되어 있다. 상기 연결 장소들 및 스트립 도체 섹션의 방향 설정은, 이와 같은 방식을 통해 기계적 또는 전기적 콘택에 대하여 민감한 구조물들이 제 2 기판상의 제 2 평면에서 혹은 제 1 기판의 전면에서 교차하도록 선택될 수 있으며, 이 경우에는 더 나아가서 상기 구조물들이 상호 절연될 필요가 없다. 상기 구조물들은 하나 또는 다수의 스트립 도체, 음향 트랙, 리플렉터 또는 그와 유사한 부품일 수 있다. 이와 같은 방식에 의해서는, 기판 표면들에서의 회로 설계 구조가 단순해질 수 있고, 기판 표면들에서 이루어지는 복잡한 스트립 도체 가이드도 피해질 수 있다.
추가의 실시예에서는, 두 개의 층으로 구성된 중간층을 이용하여 회로들을 설계하기 위한 제 2 금속화 평면이 구현될 수 있다. 두 개의 기판 각각에 상기 중간층의 하나의 일부층이 제공되어 구조화되면, 하나 또는 두 개 중간층의 표면에는 금속화 평면이 각각 하나씩 형성될 수 있는데, 상기 금속화 평면은 특히 스트립 도체 섹션들 및 전기 접속 라인들, 예를 들어 외부로 가이드 되는 접속 라인들을 포함한다. 두 개 기판의 연결 후에는 상기 추가의 회로 설계 평면이 상기 중간층의 두 개의 부분층들 사이에 매립된다. 하지만, 상기 중간층의 부분층들의 구조화를 양 기판상에서 상이하게 실행하는 것도 가능하며, 이 경우 양 기판상에 있는 구조물 영역들은 커버가 동일하고, 서로 직접 연결될 수 있는 한편, 다른 구조물 영역들은 다른 기판상에 상응하는 대응부를 갖지 않는다. 기판의 연결 후에, 상기 구조물 영역들과 다른 기판의 표면 사이에는 공동부가 남게 된다. 두 개의 층으로 구성된 하나의 중간층의 두 개의 부분층들 사이에 형성된 상기와 같은 추가의 금속화 평면 내부에 소자 구조물들을 위한 전체적인 전기 접속 라인들을 구현하는 것도 가능하다. 이와 같은 구현예의 장점은, 모든 전기 단자들이 하나의 평면에서 얻어질 수 있고, 접속 라인들이 추가의 기판 표면을 차지하지 않는다는 것이다. 이 경우 중간층 혹은 상기 충간층의 부분층들의 구조화는, 소자의 기계적으로 민감한 활성 소자 구조물들이 상기 중간층에 의해서 커버되지 않도록 이루어진다. 그렇기 때문에 제 2 금속화 평면은 바람직하게는 단지 기계적으로 민감하지 않은 전기 공급 라인들 및 접속면들이 배치되어 있는 영역들에만 제공될 수 있다.
소자는 적어도 세 개의 부분층들을 포함하는 중간층(ZS)도 포함할 수 있으며, 이 경우 하나의 중간 부분층은 면적이 넓은 평면으로서 형성되었다. 그 경우 상기 상부 부분층 및 하부 부분층은 기판들 중에 각각 하나의 기판과 상기 중간 부분층 사이에 간격 유지 구조물들로서 형성되었다. 그 경우 상기 중간 부분층을 통해서는 바람직하게 도전 특성이 발생할 수 있다. 이 목적을 위하여 상기 중간 부분층은 완전히 전도성으로 형성될 수 있다. 하지만 상기 중간 부분층은 바람직하게 절연체로부터 형성되었으며, 상기 절연체의 양쪽에서는 스트립 도체들이 외부로 소자의 에지 쪽으로 가이드 되어 그곳에서 상기 소자의 외부 단자들에 접속된다. 이 경우 스트립 도체들은 극도로 낮은 인덕턴스로 형성될 수 있으며, 그렇기 때문에 특히 접지 단자들에 대한 낮은 인덕턴스 연결을 위해서 적합하다. 이 경우에는, 소자 구조물들의 모든 접지 단자들을 중간 부분층을 통해 측면에서 소자의 외부 에지들로 가이드 하는 것이 가능하다.
소자 구조물들에 대한 전기 접속은 상부 부분층 및 하부 부분층을 통해서 이루어질 수 있거나 또는 기판 표면들상에서 구조화된 특수한 연결 소자 및 접속 소자들을 통해서 실행될 수 있다.
상기 연속하는 중간 부분층은 바람직하게 평면 안에서 적어도 한 가지 방향으로 두 개 기판들 중에 한 기판의 TCE에, 예를 들어 +/-3 ppm/K 미만까지 적응된다. 그 경우 모든 스트립 도체들은 바람직하게 상기 부분층 상에서는 TCE 내에서 적응된 방향과 평행하게 가이드 된다.
기판-전면들에 있는, 중간층들에 있는 그리고/또는 기판의 외부 에지들에 있는 금속화층들은 또한, 그곳에서 다수의 코일들이 구조화됨으로써, 높은 전기적 품질을 갖는 대형 인덕터를 형성하기 위해서 사용될 수 있다. 하나 또는 다수의 코일들이 하나 또는 두 개 기판의 외부 에지에서 그곳에 제공된 금속화층으로부터 상응하게 구조화되거나 또는 구조화된 상태로 곧바로 제조되면, 크기가 매우 큰 인덕터가 얻어진다.
중간층의 두 개의 부분층들은 상이한 두께를 가질 수도 있다. 그럼으로써, 상이한 금속화 평면에 있는 두 개의 금속화층들 사이에서 특별한 목적을 위해 최적화된 규정된 간격을 설정하는 것이 가능해진다. 따라서, 두 개의 금속화층들을 소정의 간격을 두고 서로 마주 보도록 배치함으로써 규정된 전기적인 아크(arc) 구간이 만들어질 수 있으며, 상기 아크 구간은 예를 들어 ESD(electro static discharge; 정전기 방전)로 인해 원치 않는 과전압들이 발생하는 경우에 상기 과전압들을 소자 구조물들에 대하여 무해한 상태로 접지 단자 쪽으로 유도할 수 있다.
제 1 기판 및 제 2 기판으로 이루어진 결합체는 하나의 캐리어 상에 배치되어 외부 단자들을 통해 상기 캐리어에 접속될 수 있다. 상기 캐리어는 기계적으로 안정적이고, 특히 다수 개의 층으로 구성되며, 다수의 금속화 평면을 가질 수 있으며, 상기 금속화 평면 안에는 회로 설계 구조물들 그리고 패시브 소자 구조물들이 구현되어 있다. 다수 개의 층으로 구성된 캐리어는 예를 들어 플라스틱 라미네이트 또는 다층 세라믹으로부터 형성될 수 있다. 상기 캐리어 내부 또는 캐리어 상에서는 제 1 및 제 2 소자 구조물들을 위한 추가의 회로 설계부가 구현될 수 있다. 특히 상기 캐리어는 단지 유전성 기판만을 필요로 하는 구조물들 및 스위칭 소자들을 위해서 적합하다.
상기 소자 결합체가 특히 캐리어와 납땜 됨으로써, 상기 캐리어를 통해서는 전체 구조를 위한 추가의 기계적 안정성이 보증된다. 따라서, 예를 들면, 상기 기판 결합체 내부에서는 우선 두 개의 기판들 중에서 나중에 외부 단자들이 그 위에 배치될 기판을 얇게 하는 것이 가능해진다. 캐리어에 연결한 후에는, 전체 결합체의 안정성을 해치지 않으면서 제 2 기판의 후면도 얇게 될 수 있다.
한 실시예에서, 캐리어는 소자를 위해 공지된 패키징을 제조하기 위해서 이용될 수 있다. 이 목적을 위하여 캐리어 상의 칩이 커버에 의해 커버 됨으로써, 상기 커버는 소자의 둘레를 캐리어로 밀폐시킨다. 상기 커버는 예를 들어 박막 캐스팅에 의하여, 라미네이팅 박막으로서, 즉 글롭-톱(Glob-Top)으로서 제조되거나 또는 압출 성형 코팅에 의하여 제조된 플라스틱 층일 수 있다.
캐리어는 회로 설계 구조물을 가질 수 있으며, 상기 회로 설계 구조물은 캐리어 표면에 배치된, 가깝게 이웃하는 접속면들을 상기 캐리어의 하부면에 있는 납땜 가능한 콘택들과 연결함으로써, 상기 납땜 가능한 콘택들의 간격은 상기 접속면들의 간격보다 더 커진다.
납땜 연결부들을 통해 기판 결합체를 캐리어 상에 고정함으로써, 상기 캐리어 쪽을 향하는 상기 하부 기판의 하부면은 플립-칩-어레이에서와 유사한 방식으로 보호된다. 그렇기 때문에, 하부 기판의 상기 표면에도 추가의 민감한 소자 구조물들을 배치하여 캐리어와 전기적으로 접속하는 것이 가능하다.
소자는 바람직하게 전자기적으로 차폐 기능을 하는 층을 외부 층으로서 갖는다. 상기 층은 예를 들면 외부 단자들을 갖지 않는 상부 기판(S1)의 후면에 있는 금속층일 수 있다. 상기 차폐 기능을 하는 층을 예를 들어 이미 앞에서 언급된 글롭-톱과 같은 커버 상에 또는 아래에 제공하는 것도 가능하다.
소자가 자신의 한 외부면 상에 새겨질 수 있는 것도 바람직하다. 이 목적을 위하여 상기 소자는 콘트라스트(contrast)를 형성하는 두 개의 층 또는 층 영역들을 가질 수 있으며, 그들 중에 하나는 레이저에 의해서 제거될 수 있다. 컬러가 변동될 수 있는 층들도 가능하다. 콘트라스트를 형성하는 층들은 바람직하게 금속층들이며, 상기 금속층들 중에 하나는 동시에 차폐부의 기능을 할 수 있다.
본 발명은 실시예들 그리고 해당 도면들을 참조하여 아래에서 상세하게 설명된다. 상기 도면들은 단지 본 발명을 명확하게 할 목적으로만 이용되기 때문에 개략적으로만 그리고 척도에 맞지 않게 실시되었다. 동일한 부분들 또는 동일하게 작용하는 부분들은 동일한 도면 부호로 표기되었다.
도 1은 관통 플레이트 결합부들을 갖는 제 1 소자의 개략도고,
도 2는 외부 에지 위로 가이드 되는 접속 라인들을 갖는 제 2 소자의 개략도며,
도 3은 하부 기판의 전면에 전기 외부 콘택들을 갖는 제 3 소자의 개략도고,
도 4는 기판상에 얇은 층들을 갖는 소자의 개략도며,
도 5는 두 개의 상이한 소자 구조물들을 갖고, 그 두 개의 소자 구조물들 중에 하나가 얇은 층 내부에 구현되어 있는 소자의 개략도고,
도 6은 구조화된 중간층을 갖는 한 실시예며,
도 7은 절연된 상태로 가이드 되는 관통 플레이트 결합부를 갖는 소자의 개 략도고,
도 8은 하나의 소자를 제조하는 경우의 다양한 방법 단계들을 보여주며,
도 9는 상기 중간층의 중간 평면이 접지 단자로서 형성된 소자의 개략도다.
도 1은 본 발명에 따른 소자의 제 1 실시예를 개략적인 횡단면도로 보여주고 있다. 제 1 기판(S1) 상에는 제 1 소자 구조물(BS1)이 배치되어 있으며, 상기 소자 구조물은 상응하는 접속 콘택들(AK1)에 전기 접속되어 있다. 제 2 기판(S2) 상에는 제 2 소자 구조물들(BS2) 그리고 상기 소자 구조물들에 도전 접속된 상응하는 접속 콘택들(AK2)이 배치되어 있다. 상기 두 개의 기판(S1, S2)은 소자 구조물들(BS)을 갖는 전면들에 연결되어 있으며, 이 경우에는 상기 소자 구조물들(BS)의 영역을 개방 상태로 유지시키는 구조화된 중간층(ZS)이 스페이서(spacer)로서의 기능을 한다. FBAR 그리고 SAW 소자 구조물들의 경우에, 상기와 같이 만들어진 공동부 내부에서 이루어지는 기계적으로 민감한 소자 구조물들의 작동을 확실하게 보증하기 위해서는, 대체로 기판 표면들의 간격이 예를 들어 5 ㎛인 것으로 충분하다. 상기 두 개의 접속 콘택(AK1, AK2)은 전기 접속부들(VL)을 통해 서로 연결되어 있으며, 상기 전기 접속부들은 본 경우에 상기 두 개의 전면 사이에 있는 자유 공간을 통해 직통으로 가이드 된다. 상기 두 개의 접속 콘택들은 직접 마주보도록 배치되어 있다. 상기 제 2 기판(S2)의 후면에는 상기 제 1 및 제 2 소자 구조물을 위한 전기 외부 단자들(AA)이 배치되어 있다. 상기 외부 단자들은 도면 상부에 있는 제 2 기판을 통과하는 관통 플레이트 결합부들(DK)을 통해 전면에서 상기 접속 콘택들에 연결되어 있다. 도면에서 상기 관통 플레이트 결합부들은 단지 상부 제 2 기판(S2)의 접속 콘택(AK2) 쪽으로만 가이드 된다. 이와 같은 실시예는 특히 적어도 하나의 플라스틱 층을 포함하는 기판의 경우에 바람직한데, 그 이유는 이 경우에는 상기 관통 플레이트 결합부들이 간단히 제조될 수 있기 때문이다.
제 1 및/또는 제 2 기판은 압전 재료로 이루어질 수 있고, 예를 들어 리튬 탄탈레이트-웨이퍼 또는 리튬 니오베이트-웨이퍼로부터 제조될 수 있다. 상기 두 개 기판의 팽창 계수들은 그 편차가 양적으로 최대 3 ppm/K에 달하도록 기판 평면 안에서 상호 적응되어 있다. 이와 같은 상호 적응 상태는 기판 재료가 서로 상이한 경우에는 이방성 재료를 적합하게 절단함으로써 보증된다. 제 2 기판(S2)은 단결정성 석영 기판일 수도 있다. 그 경우에 소자 구조물들은 인터디지털 변환기 그리고 리플렉터를 위한 금속화층일 수 있다. 중간층(ZS)은 바람직하게 이 중간층이 두 개 기판(S)의 소자 구조물들을 둘러쌈으로써, 상기 두 개 기판(S)의 소자 구조물들이 상기 두 개 기판 사이의 공동부 안에 샌드위치-배열 방식으로 배치되도록 구조화되었다. 상기 중간층은 바람직하게 전기 절연 재료로부터 제조되었다. 예를 들어 갈바니 전기식으로 또는 무전류 방식으로 형성되어 구조화될 수 있는 금속 프레임도 구조 및 제조가 간단하다.
상기 중간층의 부분층들이 상이한 기판상에 제공되어 금속 프레임의 형태로 구조화되면, 상기 부분층들은 예를 들어 확산 납땜 방식으로 두 개의 기판을 기계적으로 연결하기 위해서 이용될 수 있다. 이 경우에는 오로지 부품들의 두 개 금속층들의 기계적인 콘택에 의해서만 상승된 온도에서 그리고 보호 가스 하에서 합금의 형성이 개시되며, 이때에 더욱 높은 용융점을 갖는 금속간(intermetallic) 상이 형성될 수 있다. 이 목적을 위해서는 예를 들어 특정 조건 하에서 순수한 또는 혼합된 Cu-층 및 Sn-층으로부터 형성될 수 있는 Cu3Sn이 적합하다. 처음 출발 층들의 두께가 올바르게 선택되면, 부분층들은 완전히 상기 새로운 상으로 넘어갈 수 있다. Cu3Sn은 또한 바람직하게 결합체를 안정시킬 수 있는 충분한 탄성을 갖는다. 확산 납땜은 요구되는 온도에 안정적인 모든 기판에서 사용될 수 있으며, 그렇기 때문에 통상적인 다수의 LCP 재료들도 사용될 수 있다.
하지만 연결을 위해서는 납땜, 접착과 같은 다른 방법들 또는 다른 공지된 웨이퍼 본딩 방법들도 적합하다.
도 2는 본 발명에 따른 소자의 추가의 한 실시예를 개략적인 횡단면도로 보여주고 있다. 본 실시예에서 기판의 외부 에지들은 거의 수직으로 도시되어 있지만, 적어도 부분적으로는 위로부터 비스듬하게 챔퍼링 처리될 수도 있으며, 이로 인해 금속화층을 외부 에지 상에 제공하고 구조화하는 작업이 용이하게 된다. 비스듬하게 챔퍼링 처리된 외부 에지들은 모든 추가의 실시예들에서도 도면에 도시된 수직 에지들을 대신하여 사용될 수 있다. 소자 구조물들(BS)과 도전 접속된, 두 개 기판의 전면에 있는 접속 콘택들(AK)은 각각 외부 에지까지 가이드 되어 상기 외부 에지를 절단한다. 상부 제 2 기판(S2)의 후면에는 외부 단자들(AA)이 제공되어 있다. 소자의 비스듬하게 챔퍼링 처리된 외부 에지 상에는 접속 라인들(AL)이 배치되어 있으며, 상기 접속 라인들은 상기 소자의 외부 에지를 절단하고, 기판 전면들에 있는 접속 콘택들을 제 2 기판(S2)의 후면에 있는 전술한 외부 단자들(AA)에 도전 접속한다. 상기 접속 라인들이 구조화됨으로써, 상기 두 개 기판들 중에 한 기판의 전면에 있는 하나 또는 다수의 접속 콘택 각각에는 고유한 하나의 접속 라인이 할당되어 있고, 그 후면에는 상응하는 외부 단자(AA)가 할당되어 있다. 본 경우에는 중간층(ZS)이 외부로 안내되는 접속 콘택들 위에 부분적으로 배치되어 있더라도, 상기 중간층은 샌드위치-구조물의 내부에 형성된 리세스(AN)를 밀폐하도록 구조화되고 평탄화되어 있다.
도 3은 두 개 기판의 전면들 사이에 구조화된 중간층(ZS)이 배치됨으로써, 상기 전면들이 상호 연결되어 있는 추가의 한 실시예를 보여준다. 이 경우에는 상부 제 2 기판(S2)의 베이스 영역이 하부 기판의 베이스 영역보다 더 작음으로써, 상기 하부 제 1 기판(S1)은 상응하게 돌출한다. 상기 하부 제 1 기판(S1)의 접속 콘택들(AK1)은 상기 돌출 영역 내부로 가이드 되거나 혹은 그곳에 배치된다. 상기 제 2 기판(S2)의 접속 콘택들(AK2)은 전기 접속부들(VL)을 통해 상기 하부 제 1 기판(S1)의 전면에 있는 접속 콘택들(AK1)에 연결되어 있고, 마찬가지로 제 1 기판에 의해서 덮이지 않은 상기 제 1 기판(S1)의 빈 돌출 영역 내부로 가이드 된다. 상응하는 연결 기술을 통해, 예컨대 충분히 높은 범프(BU)를 통해, 양 기판상에서 소자 구조물들(BS1, BS2)로 이루어진 소자는 외계(outside world)와 전기적으로 콘택팅 될 수 있고, 캐리어 또는 회로 기판상에 장착될 수 있다. 다시 말해, 이와 같은 실시예에서는 양 기판의 모든 전기 단자들이 하부 기판의 전면으로 가이드 되고, 오로지 그곳으로부터만 외부 환경과 연결된다.
도면에 도시되지 않은 추가의 한 가능성은, 도 1 및 도 2에 도시된 연결 가능성들을 관통 플레이트 결합부들(DK)을 통해 혹은 비스듬하게 챔퍼링 처리된 외부 에지들을 통해 가이드 되는 접속 라인(AL)과 상호 조합시킨 두 가지 가능성들을 하나의 소자에서 실시하는 것이다.
도 4는 기판들 자체가 변형된 추가의 한 실시예를 보여준다. 두 개의 기판(S1 및 S2)은 각각 이방성의 결정성 재료를 포함하지만, 상기 재료의 전면은 그 위에 각각 소자 구조물들(BS)이 구현되어 있는 하나의 얇은 층(DS)에 의해서 덮여 있다. 본 실시예에서 상기 두 개의 기판은 동일한 재료로 이루어지는 한편, 상기 얇은 층들(DS)은 상이한 재료로 제조될 수 있다. 얇은 층이 제공된 기판들의 열적 특성 및 열역학적 적응 그리고 특히 SAW와 같은 HF-소자들이 그 위에 구현된 경우에 중심 주파수의 온도 계수는 전반적으로 기판 재료에 의해서 결정되는데, 그 이유는 상기 기판들의 두께가 얇은 층의 두께에 비해 크기 때문이다.
각각 하나의 얇은 층(DS)이 제공된 기판들(S)도 도 1 내지 도 3에 도시된 연결 기술에 의해 상호 연결될 수 있고, 공통의 외부 단자(AA)에 콘택팅 될 수 있다. 도 4에서 외부 단자들(AA)과의 콘택팅은 접속 라인들(AL)을 통해 이루어지는데, 상기 접속 라인들은 소자의 에지 위로 가이드 되고, 각각의 기판 전면들에서 혹은 각각의 얇은 층의 상부면에서 상기 에지 내부와 통하는 접속 콘택들에 전기적으로 접속되어 있다. 본 실시예에서도 구조화된 중간층이 기판들 간에 충분한 간격을 보장해줌으로써, 소자 구조물(BS)은 샌드위치-구조물의 리세스 내부에 안전하게 그리고 기계적인 영향 없이 배치된다.
도면에 도시되어 있지는 않지만, 상이한 금속화 평면들 사이에 또는 기판들 사이에, 예컨대 상이한 기판들 상의 소자 구조물들 사이에 있는 접속 라인들을, 하나의 기판 에지와 일직선상에 있는 상기 중간층의 외부 에지 위로 가이드 하는 것도 가능하다. 이와 같은 연결 혹은 회로 설계는 특히 간단히 제조될 수 있고, 추가의 처리 비용을 전혀 요구하지 않는다.
도 5는, 제 1 기판(S1)과 제 2 기판(S2) 사이에 스페이서, 예컨대 구조화된 중간층(ZS)이 배치된 상태에서 상기 제 1 및 제 2 기판(S1, S2)이 상호 연결된, 소자의 추가의 한 실시예를 보여준다. 본 실시예에서 제 1 기판(S1)의 소자 구조물(BS)은 박층 구조물(DSA)로 구현되었고, 예를 들어 FBAR-공진기로부터 형성된 HF-필터이다. 제 2의 상부 기판(S2)도 제 2 소자 구조물(BS2)을 위한 기판으로서 이용되는 재료의 얇은 층(DS)을 구비하며, 상기 제 2 소자 구조물은 본 경우에도 재차 예컨대 SAW 소자를 위한 금속화층들의 형태로 제 2 기판(S2)의 전면에 (도면에서는 하부면에) 배치되어 있다. 또한 전면들에서는 앞에서 제공된 것과 같은 접속 콘택들(AK)을 볼 수 있는데, 상기 접속 콘택들은 상응하는 소자 구조물들(BS) 혹은 박층 구조물(DSA)에 연결되어 있고, 재차 비스듬하게 챔퍼링 처리된 소자의 외부 에지로 가이드 되며, 이곳에서 상기 접속 콘택들은 접속 라인들(AL)을 통하여 상기 상부 제 2 기판(S2)의 후면에서 외부 단자들(AA)에 연결되어 있다. 상기 기판 혹은 소자들을 위해서도 도 1 내지 도 3에 도시된 것과 다른 접속 방법이 가능하다. 소자 구조물들의 전기 접속을 위하여 앞에서 제시된 가능성들을 조합하는 것도 가능하다.
FBAR 공진기들은 SMR(Solidly mounted resonator) 타입 또는 브리지 타입일 수 있다. SMR 타입의 FBAR 공진기는 상기 박층 구조물(DSA)의 최하부 층 조합으로서 구현될 수 있는 음향 미러 상에 배치되어 있다. 브리지 타입의 경우에는 공진기들이 상기 박층 구조물(DSA) 안에 있는 박막 상에 배치되어 있으며, 상기 박막은 공진기 영역에서 상기 박층 구조물(DSA) 또는 기판 내에 형성된 리세스 위에 걸쳐 있다.
도 6은 추가의 한 실시예를 개략적인 횡단면도로 보여주고 있다. 본 실시예는 두 개의 층으로 구성된 중간층의 한 변형예와 관련이 있으며, 이 경우 각각의 기판(S1 및 S2)에는 상기 중간층의 한 부분층이 할당되어 있다. 상기 중간층들의 부분층들은 각각의 기판상에서 상호 독립적으로 구조화될 수 있다. 공동부를 형성하면서 재차 소자 구조물들을 프레임 형태로 둘러싸는, 스페이서로서 기능을 하는 영역들(ZSR)은 상호 일치하도록 구조화되었다.
적어도 한 기판(S)의 전면에서는, 중간층의 개별 부분층(ZST)이 다른 기판상에 마주 놓인 대응 섹션 없이 구조화될 수 있다. 이 경우 상기 중간층(ZS) 혹은 상기 중간층에 속한 부분층(ZST)은 전기 절연 재료로 실현되었다. 그때 독립적으로 구조화된 상기 부분층(ZST) 상에는 추가의 한 평면이 제공되며, 상기 평면에는 소자 구조물들, 접속 라인들 또는 궁극적으로는 스트립 도체 섹션들이 배치되어 소자 구조물들 혹은 외부 콘택들(AK)에 연결될 수 있다.
금속화층들이 제 1 기판(S1) 위의 구조화된 부분층들(ZST) 상에 제공되면, 상기 부분층에 적어도 하나의 비스듬하게 챔퍼링 처리된 에지를 제공하는 것이 바람직하며, 그 경우에는 금속화층이 상기 에지를 거쳐 기판(S1)상에 있는 금속화층들 쪽으로 가이드 된다. 이와 같은 구조화된 부분층 상에 있는 금속화층을 통해서는, 만일 적합한 연결 기술에 의해 두 개 기판을 연결하는 경우에 상기 금속화층들이 기계적 및 전기적으로 상호 접촉한다면, 두 개 기판의 소자 구조물들 간에 상호 전기 접속도 실행될 수 있다.
상기 제 2 평면은 또한 도시된 바와 같이, 예컨대 도 6에 도시되어 있는 스트립 도체들과 같은 구조물들의 교차를 위해서도 이용될 수 있다. 이 경우 접속 콘택(AK1)에 연결된 스트립 도체 섹션(LA)은 구조화된 부분층(ZST)의 상부면으로 가이드 된다. 마찬가지로 상기 제 1 기판의 소자 구조물들(BS1)에 연결된 추가의 스트립 도체(LB)가 부분층(ZST) 아래에서 상기 부분층에 대하여 가로로 진행하도록 배치되어 있다. 이와 같은 교차들에 의해서는, 기판의 표면에서 이루어지는 전기 접속 콘택(AK) 그리고 이 목적을 위해서 필요한 스트립 도체의 가이드가 훨씬 간단해질 수 있는데, 그 이유는 스트립 도체의 가이드들이 실제로 직선 형태로 그리고 더욱 짧게 실시될 수 있기 때문이다. 스트립 도체들 및 스트립 도체 섹션들은 연장된 접속 콘택들 또는 소자 구조물을 연결하는 전기 도체일 수 있다. 기판 표면 바로 위에 놓이는 스트립 도체들에 비해, 상기와 같은 배열 상태를 만들기 위해서는 단지 추가의 금속화 단계만이 필요하다. 이미 앞에서 설명된 기술들을 이용하여 접속 콘택들(AK)을 통해 이루어지는 소자 구조물들의 콘택팅은 도면에 도시되어 있지 않다. 도 7은 접속 콘택들이 양 기판들 중에 한 기판의 전면에 콘택팅 될 수 있는 한 가지 추가의 가능성을 개략적인 횡단면도로 보여주고 있다. 제 2 기판(S2)의 소자 구조물들(BS2)의 전체 접속 콘택들(AK2)은 접속 라인들(VL)을 통해 직통으로 공간을 가로질러 하부 제 1 기판(S1)의 전면에 있는 접속 콘택들(AK1)에 연결되어 있다. 제 2 기판(S2)의 후면에 배치된 외부 단자들(AA)과 상기 접속 콘택의 연결은, 제 2 기판(S2) 및 중간층(ZSR)을 통과하는 관통 플레이트 결합부들(DK)을 통해서 이루어질 수 있다. 이 경우 중간층(ZS)은 상기 중간층의 폭이 상기 관통 플레이트 결합부(DK)의 영역에서는 확장되도록 구조화되어 있다. 이와 같은 방식의 구조화에 의해서는 관통 플레이트 결합이 완전히 중간층의 층 영역 안에서 실행될 수 있으며, 그럼으로써 상기 관통 플레이트 결합부의 제조가 용이하다. 상기 관통 플레이트 결합부는 예를 들어 보어(bore)에 의해서 그리고/또는 상기 제 2 기판(S2)의 후면을 에칭함으로써 제조될 수 있으며, 에칭의 경우에는 제 1 기판(S1)의 전면에 있는 접속 콘택들(AK1)의 표면이 에칭 스톱으로서 이용될 수 있다. 상기 보어가 소자 구조물들을 갖는 공동부 내부와 통하지 않기 때문에, 상기 보어는 간단한 방식에 의해서 도전 재료로 채워질 수 있다.
하지만, 도 7에 도시된 실시예와 달리, 관통 플레이트 결합부들을 제 1 기판상의 접속 콘택들로 뿐만 아니라 제 2 기판상의 접속 콘택들로 가이드 하는 것도 가능하다. 이와 같은 가이드는, 본 경우에도 관통 플레이트 결합부 영역에 중간층의 한 층 영역이 배치되거나 혹은 상기 중간층이 상응하게 구조화됨으로써 용이하게 될 수 있다. 또한 상기와 같은 가이드에 의해서는, 천공 홀이 과도하게 에칭된 경우 혹은 지나치게 깊이 도달하는 경우에도, 소자 구조물들을 구비한 양 기판들 사이에 형성된 리세스 혹은 공동부가 개방되지 않아 도전 재료가 사면이 폐쇄된 천공 홀 내부에 배치될 수 있는 상황이 피해진다.
도 9는 세 개의 층으로 구성된 중간층을 갖는 소자를 개략적인 횡단면도로 보여주고 있으며, 상기 세 개의 층들 중에 중간의 부분층(ZS2)은 접지 단자를 위한 연속 평면으로 형성되어 있다. 두 개의 소자 구조물에 대한 전기 콘택은 연결 도체(VL)를 통해 직접 공간을 가로질러서 이루어진다. 상기 중간 부분층(ZS2)은 도전성이거나 또는 적어도 스트립 도체 구조물들을 가질 수 있으며, 상기 스트립 도체 구조물들은 외부로 접속 라인들(AL)까지 가이드 되고, 상기 접속 라인들은 재차 외부 단자들(AA)까지 가이드 된다. 나머지 접속들(도면에 도시되지 않음)도 마찬가지로 이미 앞에서 언급된 방식으로 소자 구조물들에 연결될 수 있는 추가의 접속 라인을 통해 이루어질 수 있다.
도 8에서는 선택된 제조 방법이 특징적인 처리 단계들을 참조하여 설명되고 있으며, 상기 처리 단계들은 각각 상기 기판(들)의 개략적인 횡단면으로서 실시되었다.
도 8A는 제 1 기판 및 그 위에 배치된 소자 구조물들 그리고 상기 소자 구조물들의 접속 콘택들(AK)을 보여준다. 그에 상응하게 제 2 기판에는 제 2 소자 구조물(BS2)이 제공된다. 기판으로서는 개별 기판 재료로 이루어진 큰 면적의 웨이퍼가 사용되며, 상기 웨이퍼의 전면들에는 다수의 소자들을 위한 소자 구조물들이 배치되어 있다.
다음 단계에서는, 중간층(ZS)이 두 개 기판들 중에 적어도 하나의 기판상에 제공되어 원하는 방식으로 구조화된다. 도 8B는 단지 간격 유지 구조물들로서 형성된 상기 중간층의 영역들만을 예로 보여주고 있다. 구조화의 경우에는 바람직하게 프레임 형태의 구조물들이 형성되는데, 상기 프레임 형태의 구조물들은 각각 하나의 소자를 위한 소자 구조물들을 완전히 둘러싸고 있다. 예로 도시된 본 실시예에서, 중간층은 전기 절연 재료로부터 제조되고, 예를 들어 구조화 가능한 폴리머로 이루어진다. 이 경우 상기 중간층은 액체 상태에서 떨어뜨리기 (dropping) 방식으로, 원심 분리 방식으로 또는 박막 캐스팅 방식으로 전체 표면에 걸쳐 제공될 수 있다. 하나의 박막을 라미네이팅 처리하는 것도 가능하다. 중간층이 광에 대하여 민감하도록 설정된 경우가 바람직하며, 이와 같은 경우에는 포토 리소그래피를 이용한 간단한 구조화가 가능해진다. 하지만 중간층은 미리 구조화된 상태에서 예를 들어 임프린팅(imprinting) 방식에 의해 제공될 수도 있다.
제 1 및 제 2 기판은, 상호 할당된 소자 구조물들(BS) 그리고 경우에 따라서는 - 존재한다면 - 간격 유지 구조물을 위한 부분층들도 각각 마주 보도록 결합된다.
도 8C는 기판 연결 후의 배열 상태를 보여주고 있다. 상기 기계적인 연결은 접착에 의해서 이루어질 수 있으며, 이 경우에는 중간층 자체가 접착제로서의 기능을 할 수 있거나 또는 접착제가 제공된다. 상기 중간층을 열가소성 플라스틱으로부터 제조하고, 접착을 중간층의 용융에 의해서 실시하는 것도 가능하다. 하나의 소자에 할당된 양 기판들(S1, S2) 상의 두 개의 소자 구조물들(BS)은 각각 상기 두 개의 기판들 사이에 형성된 공통의 공동부 안에서는 상기 구조화된 중간층에 의해 둘러싸여서 배치되어 있다.
도 8D는 웨이퍼 평면에서 이루어지는 소자 구조물들의 전기적 콘택팅이 상기 웨이퍼 상에 구현된 모든 소자들에 대하여 한 단계에서 실행될 수 있는, 한 가지 간단한 가능성을 보여주고 있다. 이 목적을 위하여 제 2 기판(S2)의 후면으로부터 톱질에 의해서 절개부(ES)가 형성되고, 상기 절개부는 바람직하게 점차로 좁아지는 그리고 예를 들어 V자 형태의 횡단면을 갖는다. 각각의 절개부가 구조화된 중간층의 영역에 형성됨으로써, 이때 소자 구조물들을 갖는 공동부는 개방되지 않는다. 이와 동시에 상기 절개부들 내부에서는 개별 기판 표면들 상에 있는 접속 콘택들이 노출된다. 절개부들이 바람직하게는 직선 형태의 단면으로 뻗어나가기 때문에, 결국에는 개별 소자 영역들을 상호 분리하는, 장기판 모양의 절개부 패턴이 형성된다.
다음 단계에서는, 금속화층이 전체 표면에 걸쳐 제 2 기판(S2)의 후면에서 그리고 상기 절개부 내부에서 증착 및 구조화된다. 상기 구조화는, 외부 단자들(AA)뿐만 아니라 각각의 외부 단자를 한 기판의 전면에 있는 상응하는 접속 콘택에 연결하는 접속 라인들(AL)까지도 절개부 안에서 한 단계로 구조화되는 방식으로 이루어진다. 금속화는 바람직하게 두 개의 단계로 이루어지며, 이 경우 바람직하게 기상으로 이루어진 얇은 베이스 층은 예를 들어 진공 증착 또는 스퍼터링(sputtering)에 의해서 제공된 다음에 무전류 상태로 또는 갈바니 전기 방식으로 보강된다. 상기 구조화는 포토 기술에 의해서 이루어질 수 있으며, 상기 포토 기술에 의해서는 갈바니 전기 방식으로 또는 무전류 상태로 보강이 이루어지는 도중에 상기 베이스 금속화층이 보강하지 않을 영역들을 덮게 된다. 층 두께가 충분한 경우에는, 마스크뿐만 아니라 상기 마스크 아래에 남아 있는 상기 베이스 금속화층의 영역들도 제거된다. 도 8D는 접속 라인들 및 접속 단자들을 제조한 후의 배열 상태를 보여주고 있다.
다음 단계에서는 납땜 스톱 래커(LS)가 제공되어 구조화됨으로써, 단지 범프들의 제조를 목적으로 제공된 상기 외부 단자들(AA)의 영역들만이 덮이지 않은 상태로 유지된다. 그 경우 범프들은 상기 장소에서 액상 땜납을 이용한 처리에 의하여 간단한 방식으로 형성될 수 있으며, 상기 액상 땜납은 단지 납땜 스톱 래커가 없는 표면들에만 접착되고, 그곳에서 상기 범프에 상응하는 원하는 땜납 볼을 형성한다. 도 8E는 상기 처리 단계에서의 배열 상태를 보여준다.
다음 단계에서는 지금까지 형성된 결합체가 범프를 구비한 상기 제 2 기판의 후면을 통해 보조 캐리어(본 경우에는 도면에 도시되지 않음)에 연결됨으로써, 결합체는 상기 보조 캐리어 상에 충분히 지지되거나 혹은 고정적으로 지지된다. 그 다음에 도 8F의 상부에 있는 제 1 기판(S1)이 후면부터 얇아진다. 이 목적을 위해서는 CMP, 밀링 또는 그라인딩과 같은 공지된 공정들이 사용될 수 있다. 이 경우에는, 제 1 기판 내에 있는 V자형의 절개부들이 후면부터 노출될 정도의 재료가 제거된다. 이때에는 상기 절개부들에 의해 규정된 개별 소자들의 개별화도 달성된다. 상기 개별 소자들은 자체 범프를 통해 직접, 공지된 방식으로 회로 주변과 납땜 될 수 있다. 하지만 상기 개별 소자들을 다수 개의 층으로 구성된 캐리어 상에 배치하는 것도 가능하며, 이 경우 상기 캐리어 내부에는 회로 구조물들 그리고 경우에 따라서는 패시브 소자들이 구현되어 있다. 상기 캐리어는 추가의 소자들을 수용하기 위해서도 이용되는데, 그 경우에는 모듈 방식의 기판이 된다. 추가의 소자들로서는 이산적이거나 또는 통합적인 액티브 소자들 또는 패시브 소자들이 제공될 수 있다. 상기 제 1 기판(S1)의 후면에 상이한 종류의 추가 소자들을 배치하고, 상기 추가 소자들을 본 발명에 따른 소자의 소자 구조물들에 의해 규정된 소자들에 연결하는 것도 가능하다.
도 1, 도 3, 도 6 및 도 7에 따른 다른 실시예들의 소자들의 제조도 웨이퍼 평면에서 실시될 수 있으며, 이 경우 모든 단계들은 다수의 소자들에 대하여 동시에 실시될 수 있다.
본 발명은 단지 소수의 실시예들만을 참조하여 도시되었으나, 이와 같은 실시예들에 한정되지 않는다. 본 발명은 공동부 하우징 내에 배치될 수 있는 민감한 소자 구조물들을 구비한 모든 타입의 소자들로 구현될 수 있다. 그에 상응하게 기판 재료들의 선택도 자유롭게 이루어질 수 있으며, 그 전제 조건은 적어도 하나의 기판이 열 팽창 계수와 관련하여 이방성이라는 것, 그리고 제 2 기판이 상기 팽창 계수에 적응되기 때문에 일반적으로는 상기 제 2 기판도 이방성이라는 것이다. 특히 바람직하게 양 기판상에는 음향파로 동작하는 두 개의 부분 소자들이 조합되어 있는데, 예를 들면 두 개의 SAW-필터가 조합되어 있거나 또는 하나의 SAW-필터와 FBAR-공진기로부터 구성된 필터가 조합되어 있다. 전체적으로 상기 두 개의 기판상에 구현된 소자는 예를 들어 다이플렉서, 듀플렉서 또는 투-인-원-필터(two-in-one-filter)일 수 있으며, 따라서 다시 말해 상기 부품들 모두 이동 무선 통신 장치들에 사용하기 위한 소자들이다.
상기 소자들을 두 개의 기판상에 분배하는 작업은, 각각의 소자를 위해 고유한 제조 단계들을 적용하고, 개별 소자 구조물들에 가장 적합한 기판 재료도 전반적으로 제 2 기판과 무관하게 선택하는 간단한 방식에 의해서 가능해진다. 따라서, 하나의 기판상에서는 1 GHz-범위에서 동작하는 소자들을 실현하고, 제 2 기판상에서는 2 GHz-범위에서 동작하는 소자들을 실현하는 것이 특별히 가능해진다. 그 경우에는, 개별 소자 구조물들을 구현하는 각각의 소자 타입도 자유롭게 선택될 수 있다. 이 경우 하나의 필터는 예를 들어 리액턴스 필터로서 기능을 하는 공진기들로부터, DMS-트랙들로부터 또는 상기 소자들의 조합들로부터 구현될 수 있다. 각각의 경우마다 컴팩트한 소자를 얻게 되는데, 상기 소자는 파워가 동일한 공지된 소자들보다 훨씬 더 작은 베이스 영역을 갖고, 단 하나의 기판상에 형성된 소자에 대하여 단지 약간만 더 큰 높이를 갖는다. 상기 소자들의 제조는 웨이퍼 평면에서 하나의 WLP-공정(Wafer Level Packaging)에 의하여 저렴하게 이루어질 수 있기 때문에, 최소의 시간적- 및 작업적 경비로 실시될 수 있다.

Claims (38)

  1. 전기 소자로서,
    제 1 기판(S1) 그리고 제 2 기판(S2)을 구비하며,
    상기 제 1 기판의 전면에는 제 1 소자 구조물들(BS1)이 배치되어 있고, 상기 제 2 기판의 전면에는 제 2 소자 구조물들(BS2)이 배치되어 있으며,
    상기 두 개의 기판들이 전기적으로 그리고 기계적으로 상호 연결되어 있고,
    상기 두 개의 전면들이 서로를 향해 있으며,
    상기 두 개의 기판들 상에 있는 소자 구조물들은 상호 독립적인 SAW 구조물들, FBAR 구조물들, MEMS-센서들, MEMS-스위치들, MEOPS 소자들 또는 상기 소자들의 조합인,
    전기 소자.
  2. 제 1 항에 있어서,
    상기 두 개의 기판들(S) 중에 하나의 기판은 상기 기판의 열 팽창 계수와 관련하여 이방성이며,
    상호 연결된 상기 두 개의 기판들이 상기 기판들의 열 팽창 계수와 관련하여 서로 매칭됨으로써, 연결 평면 안에서 각각 임의의 방향으로 나타나는 상기 열 팽창 계수의 편차는 양적으로 3 ppm/K와 같거나 또는 더 작은,
    전기 소자.
  3. 제 2 항에 있어서,
    상기 두 개의 기판들(S)은 상이하고, 두 가지 모두 상기 기판들의 열 팽창 계수와 관련하여 이방성인,
    전기 소자.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 두 개의 기판들(S) 사이에는 하나의 구조화된 중간층(ZS)이 간격 유지 구조물로서 배치되어 있고,
    상기 두 개의 기판들이 상기 중간층 상에 놓여 있으며,
    상기 소자 구조물들(BS)의 영역에서 중간층 안에 리세스들(AN)이 제공되는,
    전기 소자.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    제 1 및 제 2 기판(S1, S2)상에 있는 상기 소자 구조물들(BS1, BS2)이 음향파로 동작하는 소자들인,
    전기 소자.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 두 가지 소자 구조물들(BS)의 전기 외부 단자들(AA)이 상기 두 개 기판들(S) 중에 한 기판의 후면에 배치되는,
    전기 소자.
  7. 제 4 항에 있어서,
    하나의 전기 접속부(VL)가 상기 제 1 소자 구조물들(BS1)과 제 2 소자 구조물들(BS2) 사이에서 상기 리세스들(AN) 안에 배치되는,
    전기 소자.
  8. 제 6 항에 있어서,
    상기 외부 단자들(AA)이 하나의 기판(S)을 통과하는 관통 플레이트 결합부들(DK)을 통해 상기 두 개 기판들 중에 적어도 한 기판의 소자 구조물들(BS)에 연결되는,
    전기 소자.
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 두 개 기판들(S) 중에 적어도 한 기판의 외부 에지는 비스듬하게 챔퍼링(chamfer) 처리되고,
    전기 접속 라인들(AL)은 상기 두 개 기판들 중에 적어도 한 기판의 소자 구조물들(SB)을 상기 외부 단자들(AA)에 연결하며,
    상기 전기 접속 라인들이 상기 외부 에지 위로 가이드되는,
    전기 소자.
  10. 제 6 항에 있어서,
    하나의 관통 플레이트 결합부(DK)는 상기 제 1 기판(S1)의 후면에 있는 외부 단자(AA)로부터 상기 기판 및 중간층(ZS)을 통과하여 상기 제 2 기판(S2)의 전면까지 가이드 되며, 상기 중간층을 통과하는 관통 플레이트 결합부가 이 결합부를 위하여 제공된 개구를 완전히 채우는,
    전기 소자.
  11. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 기판(S1)의 면적은 제 2 기판(S2)의 면적보다 더 크며,
    상기 제 1 기판의 전면 중에서 상기 제 2 기판에 의해 덮이지 않은 영역에서는 접속 콘택들(AK1)이 노출되고, 상기 접속 콘택들은 상기 제 1 기판의 소자 구조물들(BS1)에 도전 접속되는,
    전기 소자.
  12. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    적어도 한 기판(S)의 소자 구조물들(BS)이 상기 기판(S)의 전면에 제공된 얇은 층(DS) 안에 구현되는,
    전기 소자.
  13. 제 12 항에 있어서,
    상기 얇은 층(DS)은 압전층이며, 적어도 상기 두 개 기판들(S) 중에 한 기판의 소자 구조물들(BS)이 SAW 소자를 형성하는,
    전기 소자.
  14. 제 12 항에 있어서,
    상기 두 개 기판 중에 한 기판(S1)의 소자 구조물들(BS)은 SAW 소자를 형성하고, 다른 기판(S2)의 소자 구조물들은 FBAR 소자를 형성하는,
    전기 소자.
  15. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 기판들(S)이 LT, LN, 석영, LCP 또는 이방성 충전재를 갖거나 배향된 섬유로 보강된 플라스틱 라미네이트로부터 선택되는,
    전기 소자.
  16. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 두 개의 기판들(S)이 각각 압전 재료로 이루어지거나 또는 전면에 얇은 압전층(DS)을 갖는,
    전기 소자.
  17. 제 16 항에 있어서,
    상기 두 개 기판들 중에 한 기판(S2)은 석영으로 이루어지고, 다른 기판(S1)은 압전 재료를 포함하는,
    전기 소자.
  18. 제 4 항에 있어서,
    상기 중간층(ZS)은 상기 제 1 및 제 2 소자 구조물들(BS1, BS2)을 둘러싸는 프레임의 형태로 구조화되었으며,
    상기 중간층은 프레임에 의해 둘러싸인 그리고 두 개의 기판들(S1, S2)에 의해 덮인 하나의 공동부 안에 두 개의 소자 구조물들이 배치되기에 충분한 두께를 갖는,
    전기 소자.
  19. 제 18 항에 있어서,
    상기 중간층(ZS) 내부의 프레임 안에서는, 두 개의 전면에 기계적으로 접촉된 지지 구조물들이 추가로 더 구조화되는,
    전기 소자.
  20. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    하나의 기판(S) 상에는 소자 구조물들(BS) 이외에 저항, 커패시터 및 인덕터로부터 선택된 패시브 소자들이 더 배치되는,
    전기 소자.
  21. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 2 기판(S2)상에 스트립 도체 섹션들이 형성되어 있고, 상기 스트립 도체 섹션들의 양 단부에서는 연결부들이 상기 제 1 소자 구조물들 상에 있는 두 개의 연결 장소에 직접 제공되어 있으며, 상기 제 1 기판상에서 상기 연결부들 사이에는 상기 연결부들에 대하여 전기적으로 절연된 그리고 기계적으로 결합 해제된 구조물이 뻗어나가는,
    전기 소자.
  22. 제 4 항에 있어서,
    상기 중간층은 전기 절연 재료의 제 1 층 및 제 2 층을 포함하며, 상기 두 개의 층들 사이에는 스트립 도체들 또는 스트립 도체 섹션들이 뻗어나가는 금속화 평면이 제공되어 있고, 상기 금속화 평면들은 상기 두 개 기판들 중에 적어도 한 기판의 소자 구조물들에 전기적으로 접속되는,
    전기 소자.
  23. 제 22 항에 있어서,
    상기 두 개의 층들은 커버가 동일한 구조물 영역들을 갖고, 상기 구조물 영역들은 프레임 및 지지 구조물로부터 선택되며,
    상기 제 1 층은 상기 제 1 기판상에 배치되어 있고, 절연 구조물 영역들을 포함하며, 상기 절연 구조물 영역들은 상기 제 2 층의 대응 구조물 영역들과 커버가 동일하지 않으며,
    상기 절연 구조물 영역들에는 상기 제 1 소자 구조물들에 연결된 스트립 도체 섹션들이 배치되어 있고, 상기 스트립 도체 섹션들은 직접 제 1 기판상에 배치된 그리고 상기 스트립 도체 섹션들에 대하여 전기적으로 절연된 그리고 기계적으로 결합 해제된 다른 하나의 구조물과 교차하는,
    전기 소자.
  24. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    제 1 및 제 2 기판으로 이루어진 결합체가 캐리어 상에 고정되어 상기 캐리어에 전기적으로 접속되며, 상기 소자의 외부 단자들은 상기 캐리어의 상부면에 있는 상응하는 접속면들에 연결되어 있으며,
    상기 캐리어는 자신의 하부면에 해체 가능한 콘택들을 구비하고, 상기 콘택들은 관통 플레이트 결합부들을 통해 상기 접속면들에 연결되어 있으며,
    상기 해체 가능한 콘택들의 간격은 상기 접속면들의 간격 그리고 그에 상응하는 상기 외부 콘택들의 간격보다 더 큰,
    전기 소자.
  25. 제 4 항에 있어서,
    상기 중간층이 세라믹, 반도체 결정, 압전 결정 및 금속으로부터 선택된 무기 밀봉 재료로 이루어진,
    전기 소자.
  26. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    적어도 한 기판의 후면에 추가의 소자 구조물들이 제공되는,
    전기 소자.
  27. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    제 1 소자 구조물들과 제 2 소자 구조물들 사이의 연결부들 그리고 상기 제 1 기판 및 제 2 기판상에 있는 연결 장소들 사이의 연결부들이 Cu 또는 SnCu로 이루어진 칼럼들(column)의 형태로 형성되는,
    전기 소자.
  28. 제 22 항에 있어서,
    상기 중간층(ZS)의 두 개 부분층들 사이의 한 금속화 평면에는 스트립 도체 섹션들(LA)이 제공되어 있으며, 상기 스트립 도체 섹션들이 소자의 접지 단자에 연결되어 있고, 두 개 기판들 중에 한 기판의 소자 구조물들에 대하여 충분히 짧은 간격을 가짐으로써, 과전압이 발생하는 경우에는 그곳에서 요구에 따라 전기적인 아크(arc)가 이루어질 수 있는,
    전기 소자.
  29. 제 4 항에 있어서,
    상기 중간층(ZS)은 적어도 세 개의 부분층들을 포함하고,
    하나의 중간 부분층은 면적이 넓은 평면으로서 형성되었으며,
    하나의 상부 부분층 및 하부 부분층은 상기 두 개 기판들(S1, S2) 중에 각각 하나의 기판과 상기 중간 부분층 사이에 간격 유지 구조물들로서 형성되었으며,
    상기 중간 부분층 안에서 또는 그 위에서 전기 라인이 형성되는,
    전기 소자.
  30. 제 29 항에 있어서,
    상기 중간 부분층은 접지 평면으로서 형성되었고, 상기 접지 평면을 통해 소자 구조물들의 모든 접지 단자들이 낮은 인덕턴스로 측방에서 소자의 외부 에지들로 가이드 되는,
    전기 소자.
  31. 제 29 항에 있어서,
    상기 중간 부분층은 절연층으로서 형성되었고, 상기 절연층의 한 측면 또는 양 측면에는 금속화 평면들이 배치되어 있으며, 상기 금속화 평면들 안에서는 외부로 가이드 되는 스트립 도체들이 구조화되는,
    전기 소자.
  32. 전기 소자를 제조하기 위한 방법으로서,
    제 1 기판의 전면에서는 다수의 소자들을 위한 제 1 소자 구조물들이 형성되고, 제 2 기판의 전면에서는 다수의 소자들을 위한 제 2 소자 구조물들이 형성되며,
    적어도 한 기판의 전면에서는 각각 하나의 구조화된 중간층이 형성되고, 상기 중간층은 각각 하나의 기능 유닛을 위한 소자 구조물들을 프레임 형태로 둘러싸며,
    상기 제 1 기판 및 제 2 기판의 전면들은 서로를 향하도록 전기적으로 그리고 기계적으로 연결되며, 상기 하나 또는 두 개의 중간층들이 스페이서로서 기능을 하는,
    전기 소자를 제조하기 위한 방법.
  33. 제 32 항에 있어서,
    상기 두 개 기판들 중에 적어도 하나의 기판이 연결 후에는 그라인딩에 의해서 얇아지는,
    전기 소자를 제조하기 위한 방법.
  34. 제 32 항 또는 제 33 항에 있어서,
    전기 외부 콘택들이 상기 제 2 기판의 후면에 형성되며,
    상기 두 개 기판들의 소자 구조물들이 전기 접속 라인들 또는 관통 플레이트 결합부들을 통해 외부 콘택들에 연결되는,
    전기 소자를 제조하기 위한 방법.
  35. 제 32 항 또는 제 33 항에 있어서,
    상기 제 2 기판이 연결 후에는 후면부터 톱으로 절단되어 상호 분리된 소자 영역들로 세분되며,
    톱으로 절단하는 도중에 접속 라인들이 형성되고, 상기 접속 라인들이 제 2 기판의 후면에 있는 외부 콘택들을 상기 제 1 및 제 2 기판의 소자 구조물들에 연결하는,
    전기 소자를 제조하기 위한 방법.
  36. 제 32 항 또는 제 33 항에 있어서,
    두 개의 기판들 상에 중간층들이 형성되며,
    상기 중간층들의 구조화 후에는 하나의 중간층 상에 스트립 도체 섹션들이 형성되어 소자 구조물들에 연결되고, 상기 스트립 도체 섹션들은 스트립 도체 교차부들을 구현하며,
    상기 두 개의 기판들이 상호 연결되는,
    전기 소자를 제조하기 위한 방법.
  37. 제 36 항에 있어서,
    두 개의 기판들 상에 금속으로 이루어진 중간층들이 제공되어, 프레임 형태의 간격 유지 구조물들로 구조화되며,
    상기 두 개의 기판들이 중간층들의 확산 납땜에 의하여 서로 연결되는,
    전기 소자를 제조하기 위한 방법.
  38. 제 31 항에 있어서,
    상기 스트립 도체들은 낮은 인덕턴스를 갖는,
    전기 소자.
KR1020077027722A 2005-06-07 2006-05-24 전기 소자 그리고 전기 소자의 제조 방법 KR101278959B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102005026243.0 2005-06-07
DE102005026243.0A DE102005026243B4 (de) 2005-06-07 2005-06-07 Elektrisches Bauelement und Herstellungsverfahren
PCT/EP2006/004978 WO2006131216A1 (de) 2005-06-07 2006-05-24 Elektrisches bauelement und herstellungsverfahren

Publications (2)

Publication Number Publication Date
KR20080011676A KR20080011676A (ko) 2008-02-05
KR101278959B1 true KR101278959B1 (ko) 2013-07-02

Family

ID=36778125

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077027722A KR101278959B1 (ko) 2005-06-07 2006-05-24 전기 소자 그리고 전기 소자의 제조 방법

Country Status (5)

Country Link
US (1) US8294535B2 (ko)
JP (1) JP5300471B2 (ko)
KR (1) KR101278959B1 (ko)
DE (1) DE102005026243B4 (ko)
WO (1) WO2006131216A1 (ko)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8026583B2 (en) * 2005-09-14 2011-09-27 Htc Beteiligungs Gmbh Flip-chip module and method for the production thereof
EP1977991A3 (de) * 2007-04-05 2013-08-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mikrostrukturierte Bauteile mit einem Substrat und einem an das Substrat direkt ankontaktierten Chip, sowie Verfahren zu deren Herstellung
US8512800B2 (en) * 2007-12-04 2013-08-20 Triquint Semiconductor, Inc. Optimal acoustic impedance materials for polished substrate coating to suppress passband ripple in BAW resonators and filters
JP4638530B2 (ja) * 2008-08-19 2011-02-23 日本電波工業株式会社 圧電部品及びその製造方法
CN101692441B (zh) * 2009-04-16 2012-04-11 旭丽电子(广州)有限公司 一种印刷电路板封装结构
JP2011005556A (ja) * 2009-06-23 2011-01-13 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP5056837B2 (ja) 2009-12-21 2012-10-24 株式会社村田製作所 圧電デバイスの製造方法
JP5568786B2 (ja) * 2009-12-24 2014-08-13 新光電気工業株式会社 半導体パッケージの製造方法及び半導体パッケージ
CN102763327B (zh) * 2010-02-17 2015-07-29 株式会社村田制作所 弹性波设备
DE102010030442A1 (de) * 2010-06-23 2011-12-29 Endress + Hauser Wetzer Gmbh + Co Kg Widerstandstemperatursensor
DE102010032506A1 (de) * 2010-07-28 2012-02-02 Epcos Ag Modul und Herstellungsverfahren
GB2484942A (en) * 2010-10-26 2012-05-02 Vestas Wind Sys As Flexible ground plane and core structure for an RF signal absorbing arrangement
US8610517B2 (en) * 2010-11-02 2013-12-17 Raytheon Company Surface acoustic wave resonator mounting with low acceleration sensitivity
DE112012001150B4 (de) * 2011-03-09 2018-03-01 Murata Manufacturing Co., Ltd. Elektronische Komponente
CN103460599B (zh) * 2011-03-28 2016-08-17 株式会社村田制作所 电子部件及其制造方法
DE102011016554B4 (de) 2011-04-08 2018-11-22 Snaptrack, Inc. Waferlevel-Package und Verfahren zur Herstellung
JP5691808B2 (ja) 2011-04-28 2015-04-01 住友大阪セメント株式会社 光導波路デバイス
WO2013008435A1 (ja) 2011-07-08 2013-01-17 株式会社村田製作所 回路モジュール
WO2013128541A1 (ja) 2012-02-27 2013-09-06 太陽誘電株式会社 弾性波デバイス
WO2014017514A1 (ja) * 2012-07-26 2014-01-30 株式会社村田製作所 複合電子部品及びそれを備える電子装置
CN104321966B (zh) * 2012-08-29 2016-03-02 株式会社村田制作所 弹性波装置
US9634641B2 (en) 2013-11-06 2017-04-25 Taiyo Yuden Co., Ltd. Electronic module having an interconnection substrate with a buried electronic device therein
DE112014006008B4 (de) 2013-12-25 2022-07-28 Murata Manufacturing Co., Ltd. Elektronikkomponentenmodul
WO2015098792A1 (ja) * 2013-12-25 2015-07-02 株式会社村田製作所 弾性波フィルタデバイス
JP6269846B2 (ja) * 2014-09-08 2018-01-31 株式会社村田製作所 複合部品およびフロントエンドモジュール
JP6310371B2 (ja) * 2014-09-11 2018-04-11 太陽誘電株式会社 弾性波デバイス
DE112015004917T5 (de) 2014-10-31 2017-07-13 Murata Manufacturing Co., Ltd. Vorrichtung für elastische Wellen und Modul für elastische Wellen
US9374059B1 (en) * 2015-01-06 2016-06-21 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Film bulk acoustic resonator filter
JP6397352B2 (ja) 2015-02-19 2018-09-26 太陽誘電株式会社 弾性波デバイス
DE102015102869B4 (de) * 2015-02-27 2017-05-11 Snaptrack, Inc. MEMS-Bauelement mit hoher Integrationsdichte und Verfahren zu seiner Herstellung
US10277196B2 (en) 2015-04-23 2019-04-30 Samsung Electro-Mechanics Co., Ltd. Bulk acoustic wave resonator and method for manufacturing the same
WO2016189952A1 (ja) 2015-05-22 2016-12-01 株式会社村田製作所 電子部品
DE112016002825T5 (de) 2015-06-24 2018-03-08 Murata Manufacturing Co., Ltd. Filtervorrichtung für elastische Wellen
US10432168B2 (en) * 2015-08-31 2019-10-01 General Electric Company Systems and methods for quartz wafer bonding
US10164602B2 (en) * 2015-09-14 2018-12-25 Samsung Electro-Mechanics Co., Ltd. Acoustic wave device and method of manufacturing the same
US10329142B2 (en) * 2015-12-18 2019-06-25 Samsung Electro-Mechanics Co., Ltd. Wafer level package and method of manufacturing the same
WO2017110308A1 (ja) 2015-12-21 2017-06-29 株式会社村田製作所 弾性波装置
DE102015122628B4 (de) 2015-12-22 2018-09-20 Snaptrack, Inc. Wafer Level Package und Verfahren zur Herstellung
JP6547617B2 (ja) 2015-12-22 2019-07-24 株式会社村田製作所 電子部品
JP6509147B2 (ja) 2016-02-29 2019-05-08 太陽誘電株式会社 電子デバイス
JP6315716B2 (ja) 2016-03-17 2018-04-25 太陽誘電株式会社 弾性波デバイス
JP6575677B2 (ja) * 2016-03-31 2019-09-18 株式会社村田製作所 フロントエンド回路、および、高周波モジュール
US10903818B2 (en) 2016-04-01 2021-01-26 Intel Corporation Piezoelectric package-integrated film bulk acoustic resonator devices
JP6461036B2 (ja) 2016-04-06 2019-01-30 太陽誘電株式会社 弾性波デバイス
JP6454299B2 (ja) 2016-05-13 2019-01-16 太陽誘電株式会社 弾性波デバイス
JP6556663B2 (ja) * 2016-05-26 2019-08-07 太陽誘電株式会社 弾性波デバイス
DE102016217585B3 (de) * 2016-09-15 2017-08-03 Schaeffler Technologies AG & Co. KG Dehnungsmesstreifen sowie Verfahren zur Herstellung eines Dehnungsmessstreifens
US10547282B2 (en) 2016-10-31 2020-01-28 Samsung Electro-Mechanics Co., Ltd. Filter including bulk acoustic wave resonator
WO2018105201A1 (ja) * 2016-12-08 2018-06-14 株式会社村田製作所 複合部品及びその実装構造
US10944379B2 (en) * 2016-12-14 2021-03-09 Qualcomm Incorporated Hybrid passive-on-glass (POG) acoustic filter
JP6848986B2 (ja) * 2016-12-26 2021-03-24 株式会社村田製作所 弾性波装置、高周波フロントエンドモジュールおよび通信装置
US11082027B2 (en) 2017-02-02 2021-08-03 Taiyo Yuden Co., Ltd. Acoustic wave device
JP6534406B2 (ja) 2017-03-21 2019-06-26 太陽誘電株式会社 マルチプレクサ
US10483248B2 (en) * 2017-03-23 2019-11-19 Skyworks Solutions, Inc. Wafer level chip scale filter packaging using semiconductor wafers with through wafer vias
TWI667743B (zh) * 2017-10-20 2019-08-01 矽品精密工業股份有限公司 電子封裝件及其製法
US10368448B2 (en) * 2017-11-11 2019-07-30 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method of manufacturing a component carrier
JP2019114985A (ja) * 2017-12-25 2019-07-11 株式会社村田製作所 複合電子部品
JP7084739B2 (ja) 2018-02-21 2022-06-15 太陽誘電株式会社 マルチプレクサ
JP7068902B2 (ja) 2018-04-09 2022-05-17 太陽誘電株式会社 マルチプレクサ
US11050406B2 (en) 2018-05-21 2021-06-29 Skyworks Solutions, Inc. Multi-layer piezoelectric substrate with heat dissipation
JP7093694B2 (ja) * 2018-07-17 2022-06-30 太陽誘電株式会社 通信用モジュール
US11502067B2 (en) * 2018-07-26 2022-11-15 Advanced Semiconductor Engineering, Inc. Package structure and method for manufacturing the same
DE102019115131A1 (de) * 2019-06-05 2020-12-10 RF360 Europe GmbH Elektrisches Bauteil, elektrische Vorrichtung und Verfahren zur Herstellung einer Vielzahl von elektrischen Bauteilen
CN110828441A (zh) * 2019-10-18 2020-02-21 天津大学 一种多工器
CN111326503B (zh) * 2019-12-31 2021-03-12 诺思(天津)微系统有限责任公司 具有叠置单元的半导体结构及制造方法、电子设备
CN111130493B (zh) * 2019-12-31 2021-03-12 诺思(天津)微系统有限责任公司 具有叠置单元的半导体结构及制造方法、电子设备
CN111245386B (zh) * 2020-01-16 2021-06-01 诺思(天津)微系统有限责任公司 一种多工器
CN111244083B (zh) * 2020-01-21 2021-04-16 诺思(天津)微系统有限责任公司 一种多工器及其制造方法
CN111327296B (zh) * 2020-02-27 2020-12-22 诺思(天津)微系统有限责任公司 体声波滤波器元件及其形成方法、多工器及通讯设备
CN111786647B (zh) * 2020-08-07 2021-06-15 展讯通信（上海）有限公司 晶圆级声表面波滤波器与封装方法
WO2022216700A1 (en) * 2021-04-09 2022-10-13 Murata Manufacturing Co., Ltd. Integrated isolated dc-dc convertor module
US20230054636A1 (en) * 2021-08-23 2023-02-23 Qualcomm Incorporated Surface acoustic wave (saw) filter packages employing an enhanced thermally conductive cavity frame for heat dissipation, and related fabrication methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043890A (ja) 2000-07-31 2002-02-08 Kyocera Corp 弾性表面波装置
WO2004044980A2 (de) * 2002-11-14 2004-05-27 Epcos Ag Bauelement mit hermetischer verkapselung und waferscale verfahren zur herstellung
US20040157367A1 (en) 2002-08-14 2004-08-12 Wong Daniel M. Hermetically packaging a microelectromechanical switch and a film bulk acoustic resonator

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5249359A (en) * 1987-03-20 1993-10-05 Kernforschungszentrum Karlsruhe Gmbh Process for manufacturing finely structured bodies such as heat exchangers
FR2786959B1 (fr) * 1998-12-08 2001-05-11 Thomson Csf Composant a ondes de surface encapsule et procede de fabrication collective
US6426583B1 (en) * 1999-06-14 2002-07-30 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave element, method for producing the same and surface acoustic wave device using the same
IL133453A0 (en) 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
CN100407574C (zh) * 2000-04-06 2008-07-30 Nxp股份有限公司 可调谐滤波器装置
JP2001345673A (ja) 2000-05-31 2001-12-14 Kyocera Corp 弾性表面波装置
DE10108081B4 (de) 2001-02-20 2006-01-12 Infineon Technologies Ag Anordnung eines Halbleiterchips auf einem Substrat
JP3509764B2 (ja) * 2001-03-23 2004-03-22 株式会社村田製作所 弾性表面波装置、通信装置
FI118400B (fi) * 2001-08-21 2007-10-31 Nokia Corp Pietsosähköisiä resonaattoreita käsittävä suodinrakenne
US6507097B1 (en) * 2001-11-29 2003-01-14 Clarisay, Inc. Hermetic package for pyroelectric-sensitive electronic device and method of manufacturing the same
JP2004129223A (ja) * 2002-07-31 2004-04-22 Murata Mfg Co Ltd 圧電部品およびその製造方法
JP4154949B2 (ja) * 2002-08-06 2008-09-24 松下電器産業株式会社 Ｓａｗフィルタ
JP4180985B2 (ja) * 2003-07-07 2008-11-12 富士通メディアデバイス株式会社 弾性表面波デバイス及びその製造方法
US7196594B2 (en) * 2004-01-29 2007-03-27 Triquint, Inc. Surface acoustic wave duplexer having enhanced isolation performance
JP3875240B2 (ja) * 2004-03-31 2007-01-31 株式会社東芝 電子部品の製造方法
US7183622B2 (en) * 2004-06-30 2007-02-27 Intel Corporation Module integrating MEMS and passive components
WO2006008940A1 (ja) * 2004-07-20 2006-01-26 Murata Manufacturing Co., Ltd. 圧電フィルタ
US7554422B2 (en) * 2004-09-10 2009-06-30 Panasonic Corporation Filter module using piezoelectric resonators, duplexer, communication device, and method for fabricating filter module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043890A (ja) 2000-07-31 2002-02-08 Kyocera Corp 弾性表面波装置
US20040157367A1 (en) 2002-08-14 2004-08-12 Wong Daniel M. Hermetically packaging a microelectromechanical switch and a film bulk acoustic resonator
WO2004044980A2 (de) * 2002-11-14 2004-05-27 Epcos Ag Bauelement mit hermetischer verkapselung und waferscale verfahren zur herstellung

Also Published As

Publication number Publication date
KR20080011676A (ko) 2008-02-05
JP2008546207A (ja) 2008-12-18
WO2006131216A1 (de) 2006-12-14
JP5300471B2 (ja) 2013-09-25
US8294535B2 (en) 2012-10-23
DE102005026243B4 (de) 2018-04-05
DE102005026243A1 (de) 2006-12-14
US20090224851A1 (en) 2009-09-10

Similar Documents

Publication Publication Date Title
KR101278959B1 (ko) 전기 소자 그리고 전기 소자의 제조 방법
CN107786183B (zh) 嵌入式rf滤波器封装结构及其制造方法
US7868448B2 (en) Electrical component and production thereof
US6852561B2 (en) Encapsulated surface acoustic wave component and method of collective fabrication
US7982364B2 (en) Surface acoustic wave device and method for manufacturing the same
US7378922B2 (en) Piezoelectric filter
JP4248180B2 (ja) 導電性ミラーを有するバルク音響波共振器
EP1471635B1 (en) Surface acoustic wave device and method of fabricating the same
EP2267895B1 (en) Electronic component, circuit board, electronic apparatus, and method for manufacturing the electronic component
KR100730854B1 (ko) 전자 부품의 제조 방법, 전자 부품, 및 전자 기기
US20110006381A1 (en) Mems package and method for the production thereof
US20040178473A1 (en) Package with integrated inductor and/or capacitor
KR20060128640A (ko) 반도체 장치, 반도체 장치의 제조 방법, 전자 부품, 회로기판, 및 전자 기기
KR20040036735A (ko) 집적회로의 접촉부 제조 및 하우징 공정
KR20050027330A (ko) 웨이퍼 레벨 패키지의 ｆｂａｒ 소자 및 그 제조 방법
JP4403977B2 (ja) 機能素子体及びその製造方法並びに回路モジュール
EP1894454B1 (en) Transmission line
US7876168B2 (en) Piezoelectric oscillator and method for manufacturing the same
US7304417B2 (en) Package for electronic device, base substrate, electronic device and fabrication method thereof
US20040160750A1 (en) Method of fabricating electronic parts packaged with resin and baseboard used for the method
JPH07283334A (ja) 気密封止電子部品
KR20070012659A (ko) Ｗｌｐ에 적합하게 패키징된 부품 및 그의 제조 방법
JP2006102845A (ja) 機能素子パッケージ及びその製造方法、機能素子パッケージを有する回路モジュール及びその製造方法
CN113195400A (zh) 微声学晶片级封装及制造方法
JP2003046014A (ja) 素子の気密封止方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160610

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190327

Year of fee payment: 7