JP2011005556A - 半導体装置及びその作製方法 - Google Patents

Abstract

【課題】厚さの薄い半導体装置を得ることを課題とする。
【解決手段】フレキシブル基板上に、無線通信の機能を有する半導体素子層と、センサの機能を有する微小構造体と、半導体素子層及び微小構造体を電気的に接続する配線とを有する半導体装置、及び、第１の基板上に、互いに密着性の弱い第１の層及び第２の層を形成し、第２の層上に無線通信の機能を有する半導体素子層及び絶縁層を形成し、絶縁層上に半導体素子層と電気的に接続される第１の配線、犠牲層、第２の配線を形成し、第１の層と第２の層とを分離することにより、基板から半導体素子層、絶縁層、第１の配線、犠牲層、第２の配線を分離した後、第２のフレキシブル基板に貼り合わせ、犠牲層を除去して、第１の配線、第２の配線、第１の配線と第２の配線との間に空間を有し、センサの機能を有する微小構造体を作製する半導体装置の作製方法に関する。
【選択図】図２

Description

本明細書に開示される発明は、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）技術を用いて形成されるマイクロマシン、そのようなマイクロマシンを有する電気機器に関する。

近年、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）技術を利用したＭＥＭＳスイッチ、またはこれらを備えたセンサ、共振器、通信用デバイスなどが注目されている。なお、これらは、マイクロマシンとも呼ばれている。

またＭＥＭＳセンサにより検知した情報を、外部の検出器に送るために、ＭＥＭＳセンサとＲＦ回路を有する検出装置が開発されている（特許文献１及び特許文献２参照）。

特開２００５−３５３３３３号公報 特開２００６−２９９３１号公報

しかし、ＭＥＭＳセンサはシリコン基板を用いて形成することが多いので、薄いＭＥＭＳセンサを作るのは難しい。さらに、ＭＥＭＳセンサとＲＦ回路を別々に形成し、それらを電気的に配線すると、検出装置の厚さが厚くなってしまう恐れがある。

基板上にＭＥＭＳセンサを形成して、基板から剥離し、別にＲＦＩＤ（ＩＤタグ、ＩＣタグ、電子タグともいう）を基板上に形成して剥離し、それらをフレキシブル基板上に貼り合わせることによって、厚さが薄いＭＥＭＳセンサ及びＲＦＩＤを有する半導体装置を作製する。

フレキシブル基板上に、無線通信の機能を有する半導体素子層と、センサの機能を有する微小構造体と、前記半導体素子層及び微小構造体を電気的に接続する配線とを有することを特徴とする半導体装置に関する。

フレキシブル基板上に、無線通信の機能を有する半導体素子層と、前記半導体素子層上に絶縁層と、前記絶縁層上に、前記半導体素子層と電気的に接続される配線と、前記絶縁層及び配線上に、導電性を有する接着材と、前記導電性を有する接着材上に、センサの機能を有する微小構造体とを有し、前記微小構造体は、前記導電性を有する接着材を介して、前記半導体素子層に電気的に接続されていることを特徴とする半導体装置に関する。

第１の基板上に、互いに密着性の弱い第１の層及び第２の層を形成し、前記第２の層上に、無線通信の機能を有する半導体素子層を形成し、前記半導体素子層上に、絶縁層を形成し、前記絶縁層上に、前記半導体素子層と電気的に接続される第１の配線と、犠牲層、第２の配線を形成し、前記第１の層と第２の層とを分離することにより、前記基板から、前記半導体素子層、前記絶縁層、前記第１の配線、前記犠牲層、前記第２の配線を分離する。前記分離した半導体素子層、絶縁層、第１の配線、犠牲層、第２の配線を、第２のフレキシブル基板に貼り合わせ、前記犠牲層を除去することにより、前記第１の配線、前記第２の配線、前記第１の配線と第２の配線との間に空間を有し、センサの機能を有する微小構造体を作製するをことを特徴とする半導体装置の作製方法に関する。

第１の基板上に、互いに密着性の弱い第１の層及び第２の層を形成し、前記第２の層上に、無線通信の機能を有する半導体素子層を形成し、前記半導体素子層上に、第１の絶縁層を形成し、前記第１の絶縁層上に、前記半導体素子層と電気的に接続される第１の配線を形成し、第２の基板上に、互いに密着性の弱い第３の層及び第４の層を形成し、前記第３の層上に、第２の配線、犠牲層、第３の配線を形成し、前記第３の層と第４の層とを分離することにより、前記第２の基板から、前記第２の配線、前記犠牲層、前記第３の配線を分離する。前記分離された第３の層、第２の配線、犠牲層、第３の配線を、導電性を有する接着材により、前記第１の配線及び半導体素子層上に貼り合わせ、前記第１の層と第２の層とを分離することにより、前記第１の基板から、前記半導体素子層、前記第１の配線、前記導電性を有する接着材、前記第２の配線、前記犠牲層、前記第３の配線を分離する。前記分離した半導体素子層、第１の配線、導電性を有する接着材、第２の配線、犠牲層、第３の配線を、第３のフレキシブル基板に貼り合わせ、前記犠牲層を除去することにより、前記第２の配線、前記第３の配線、前記第２の配線と第３の配線との間に空間を有し、センサの機能を有する微小構造体を作製することを特徴とする半導体装置の作製方法に関する。

フレキシブル基板上に、ＭＥＭＳセンサ及びＲＦＩＤを有する半導体装置を作製することができ、かつ、半導体装置全体の厚さを薄くすることができる。

半導体装置の構成を示す図。 半導体装置の断面図。 半導体装置の作製工程を示す断面図。 半導体装置の作製工程を示す断面図。 半導体装置の作製工程を示す断面図。 半導体装置の作製工程を示す断面図。 半導体装置の構成を示す図。 半導体装置を示す断面図。 半導体装置を示す上面図。 半導体装置を示す断面図。

以下、本明細書に開示された発明の実施の態様について、図面を参照して説明する。但し、本明細書に開示された発明は多くの異なる態様で実施することが可能であり、本明細書に開示された発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。

なお本明細書において、半導体装置とは、半導体を利用することで機能する素子及び装置全般を指し、電子回路、液晶表示装置、発光装置等を含む電気装置およびその電気装置を搭載した電子機器をその範疇とする。

［実施の形態１］
本実施の形態の半導体装置について、図１（Ａ）〜図１（Ｃ）及び図２を用いて説明する。

まず、本実施の半導体装置の構成例を図１（Ａ）に示す。本実施の形態の半導体装置１０１は、半導体素子によって形成され無線通信の機能を有するＲＦＩＤ回路１０２（本明細書では「無線通信の機能を有する半導体回路」ともいう）、及び、センサの機能を有するＭＥＭＳ構造体（本明細書では、「微小構造体」ともいう）１０３を有する。ＲＦＩＤ回路１０２及びＭＥＭＳ構造体１０３は、配線１０４によって電気的に接続されている。そして、この半導体装置１０１はフレキシブル基板（「可とう性を有する基板」ともいう）上に形成されており、全体として湾曲させることが可能である。

このように構成された半導体装置１０１は、ＭＥＭＳ構造体１０３によりセンシングした物理量の情報を、ＲＦＩＤ回路１０２からリーダライタに送信する。このような半導体装置１０１を用いた固体管理システムでは、その情報を上位機器であるコンピュータで管理することができる。

次に、上述の半導体装置１０１を用いた構成を図１（Ｂ）及び図１（Ｃ）に示す。本実施の形態の半導体装置１０１は、図１（Ｂ）に示すようにインターフェース回路１０５を有し、ＲＦＩＤ回路１０２とＭＥＭＳ構造体１０３とはそのインターフェース回路１０５を介して接続することができる。

これは、ＭＥＭＳ構造体１０３がアナログ的な動作をする、すなわち出力がアナログ信号である場合が多いことに対し、ＲＦＩＤ回路１０２はデジタル回路で構成されることが多いためである。従って、出力がアナログ信号であるアナログ回路とデジタル回路との間で、Ａ／Ｄ変換等のインターフェースを設ける必要がある。

また、本実施の形態の半導体装置１０１は、図１（Ｃ）に示すように、インターフェース回路１０５を有するＲＦＩＤ回路１０２とＭＥＭＳ構造体１０３とが配線１０４を介して接続する構成を用いることも可能である。このように、ＲＦＩＤ回路１０２の内部にインターフェース回路１０５を組み込むことで、回路設計及びレイアウト等の最適化により全体として回路規模を縮小できることが可能である。

以上のように本実施の形態の半導体装置１０１は、半導体素子によって形成されるＲＦＩＤ回路１０２、及び、ＭＥＭＳ構造体１０３を有し、ＲＦＩＤ回路１０２及びＭＥＭＳ構造体１０３は、配線１０４によって直接、あるいは、間接的に電気的な接続がなされている。なお本明細書では、半導体素子によって形成されるＲＦＩＤ回路を半導体回路ともいう。

次に、本実施の形態の半導体装置の断面構造の例を、図２を用いて説明する。本実施の形態の半導体装置１０１は、フレキシブル基板２０１上に、ＲＦＩＤ回路１０２を形成する半導体素子層２０２、及び、ＭＥＭＳ構造体２０３を有する。なお図１（Ａ）〜図１（Ｃ）におけるＭＥＭＳ構造体１０３と、図２におけるＭＥＭＳ構造体２０３は同じものを示す。

半導体素子層２０２及びＭＥＭＳ構造体１０３は、絶縁層２１３を介し、配線２０４（配線２０４ａ及び配線２０４ｂ）によって電気的に接続されている。またフレキシブル基板２０１と半導体素子層２０２は、接着層２１１を用いて貼り合わせられている。

図２において、半導体素子層２０２として、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ（ＴＦＴ））２１５ａ及びＴＦＴ２１５ｂを形成するが、半導体素子層２０２はこれに限定されない。半導体素子層２０２を用いて形成されるＲＦＩＤ回路１０２は様々な半導体素子（例えば、電界効果トランジスタ、容量素子、抵抗素子、ダイオード等）を用いて形成すればよい。

ＭＥＭＳ構造体には、平行に向かい合い、２つの異なるノードに接続された導電層を有し、２つの導電層間には空間が存在する。ただし本明細書では、空間とは固体の物が何も存在していない状態を指す。

また図２においては、半導体素子層２０２に電気的に接続されている配線２０４ａと、ＭＥＭＳ構造体２０３の上側の導電層２０６が別々に分かれているが、同じ材料と及び同じ工程で作製してもよい。図２においては、半導体素子層２０２に電気的に接続されている配線２０４ｂは、ＭＥＭＳ構造体２０３の一部であると言え、配線２０４ａと導電層２０６が同じ材料と及び同じ工程で形成された導電物である場合、このような導電物は、半導体素子層２０２に電気的に接続されており、かつ、ＭＥＭＳ構造体２０３の一部であると言える。

図２に示すＭＥＭＳ構造体２０３、フレキシブル基板２０１に平行に２つの導電層である配線２０４ｂと導電層２０６が設けられており、上側の導電層２０６は片側が基板に固定されている片持ち梁構造である。これはＭＥＭＳ構造体の一例を示しており、この例に限定されることはない。ＭＥＭＳ構造体２０３は、片持ち梁構造の他、両側が基板に固定されている両持ち梁構造や、その他のＭＥＭＳと呼ばれる構造であればよい。

また、図２では、半導体素子層２０２、配線２０４、及び、ＭＥＭＳ構造体２０３を積層構造としたが、本実施の形態の半導体装置１０１はこの構造に限定されない。すなわち、半導体素子層２０２とＭＥＭＳ構造体２０３とがフレキシブル基板２０１上のにおいて、重ならない領域に設けられ、かつ、半導体素子層２０２及びＭＥＭＳ構造体２０３が配線２０４で電気的に接続されていてもよい。

［実施の形態２］
本実施の形態では、図３（Ａ）〜図３（Ｂ）及び図４（Ａ）〜図４（Ｂ）を用いて、実施の形態１で述べた半導体装置１０１の作製方法の例について説明する。本実施の形態では、ＲＦＩＤ回路１０２を形成する半導体素子層３０２の上にＭＥＭＳ構造体３０５を作製する例を示す。

まず、基板３０１上にＲＦＩＤ回路１０２を形成する半導体素子層３０２を作製する。半導体素子層３０２の作製工程の中で、加熱工程が存在するため、半導体素子層３０２を形成するために用いる基板３０１は、加熱工程時の温度に耐えられる材料を用いた基板である必要がある。

基板３０１には、絶縁表面を有するガラス基板、石英基板、プラスチック基板等を用いることができる。その他、金属等の導電性基板や、シリコン等の半導体性基板上に絶縁膜を形成した基板を用いることもできる。

また基板３０１と半導体素子層３０２との間には、互いに密着性の弱い第１の層３１１及び第２の層３１２が設けられている。

互いに密着性の弱い第１の層３１１及び第２の層３１２の界面が分離できることで、基板３０１及び第１の層３１１、並びに、第２の層３１２より上に設けられている積層構造を分離させることができる。

互いに密着性の弱い第１の層３１１及び第２の層３１２として、例えば金属膜とシリコン酸化膜などが挙げられる。具体的には、第１の層３１１としてタングステン膜を形成し、第１の層３１１上に、スパッタリング法により酸化珪素膜等の第２の層３１２を形成すればよい。

また第１の層３１１及び第２の層３１２として、成膜時にはそれぞれ密着性が低くなくても、成膜後に処理を加えることにより密着性が低下する膜の組み合わせを用いてもよい。例えば、第１の層３１１として非晶質珪素膜、及び、第２の層３１２として酸化珪素膜を積層し、成膜後に加熱または基板裏面からレーザビームを照射すると、非晶質珪素膜が結晶化され、第１の層３１１と第２の層３１２との密着性が低下する。

また、半導体素子層３０２は公知の技術を用いて作製すればよい。本実施の形態では、例えば半導体素子層３０２として薄膜トランジスタを作製する（図３（Ａ）参照）。ただし図３（Ａ）では、半導体素子層３０２として２つの薄膜トランジスタが描かれているが、これに限定されない。ＲＦＩＤ回路１０２は様々な半導体素子（例えば、電界効果トランジスタ、容量素子、抵抗素子、ダイオード等）を用いて形成すればよい。

次に、半導体素子層３０２の上に絶縁層３０３を形成する。次いで絶縁層３０３上に、半導体素子層３０２とＭＥＭＳ構造体３０５とを接続する配線３０４のうち配線３０４ｂを形成する。さらに絶縁層３０３及び配線３０４ｂ上に、後の工程で除去される層である犠牲層３０７を形成する。絶縁層３０３及び犠牲層３０７上に、半導体素子層３０２とＭＥＭＳ構造体３０５とを接続する配線３０４のうち配線３０４ａを形成する。

犠牲層３０７は、後の工程で第１の導電層である配線３０４ｂと第２の導電層である配線３０４ａとの間に、空間４０５を形成するために設けられる。

次に、絶縁層３０３、犠牲層３０７、配線３０４ａ上に、上に平坦化膜３０９を形成する（図３（Ｂ）参照）。

そして、平坦化膜３０９上に、後で除去できる支持基板４０１を貼り合わせる。次いで、半導体素子層３０２、配線３０４、犠牲層３０６、及び、平坦化膜３０９を、基板３０１から分離させる（図４（Ａ）参照）。なおこの分離工程は、互いに密着性の弱い第１の層３１１と第２の層３１２の界面を分離することにより行われる。

また、支持基板４０１としては、熱可塑性樹脂や光可塑性樹脂を粘着剤として塗布した基板を用いることができる。また、この支持基板４０１自体も柔軟性のあるフレキシブルな基板であったほうが、基板から半導体素子等を分離するときに半導体素子等を傷つけることない。

次いで、フレキシブル基板４０２を貼り合わせ、支持基板４０１を除去する（図４（Ｂ）参照）。なお第２の層３１２と支持基板４０１との間に、接着層を設けてもよい。

次いで、平坦化膜３０９及び犠牲層３０７を除去することにより、ＭＥＭＳ構造体３０５が作製される（図４（Ｂ）参照）。

ＭＥＭＳ構造体３０５は、平行に設けられた第１の導電層（下部電極）である配線３０４ｂ及び第２の導電層（上部電極）である配線３０４ａを有し、配線３０４ｂ及び配線３０４ａの間には空間４０５が存在する。

半導体素子層３０２に電気的に接続されている配線３０４ａ及び配線３０４ｂは、ＭＥＭＳ構造体２０３上部電極と下部電極であり、ＭＥＭＳ構造体２０３の一部であると言える。

半導体素子層３０２及びＭＥＭＳ構造体２０３が配線２０４によって電気的に接続され、全体として湾曲させることができるようなフレキシブルな半導体装置を形成することができる。

［実施の形態３］
本実施の形態では、実施の形態２とは異なる半導体装置及びその作製方法を、図５（Ａ）〜図５（Ｃ）及び図６（Ａ）〜図６（Ｂ）を用いて説明する。

まず基板５０１上に、互いに密着性の弱い第１の層５０９及び第２の層５０９を含む積層膜５０８を形成する。次いで積層膜５０８上に、ＲＦＩＤ回路１０２を形成する半導体素子層５０２を作製する（図５（Ａ）参照）。

基板５０１、第１の層５０９、第２の層５１０は、それぞれ実施の形態２で述べた、基板３０１、第１の層３１１、第２の層３１２と同様の材料を用いればよい。

図５（Ａ）において、半導体素子層５０２には、下地層５１１、ＴＦＴ５２２ａ、ＴＦＴ５２２ｂが設けられている。ＴＦＴ５２２ａには、配線５１２ａ及び配線５１２ｂ、並びに、ＴＦＴ５２２ｂには配線５１２ｂ及び配線５１２ｃが含まれる。また本実施の形態では、配線５１２ａ、配線５１２ｂ、配線５１２ｃを総して配線５１２と呼ぶことにする。

後述する工程で、前駆体５０４を基板５０３から分離する際、基板５０３と接していた面には配線５０７が露出していることになる。これを、例えば異方性の導電性を有する接着材６０３で、半導体素子層５０２上に貼り合わせれば、ＭＥＭＳ構造体６０２と半導体素子層５０２とを電気的に接続することができる。そのため、基板５０１上に半導体素子層５０２を作製する際に、最表面にはＭＥＭＳ構造体６０２と接続される配線５１２が露出するように形成しておくとよい。

また、基板５０３上に、互いに密着性の弱い第１の層５１９及び第２の層５２０を含む積層膜５１８を形成する。次いで積層膜５１８上に、ＭＥＭＳ構造体の前駆体５０４を形成する。

前駆体５０４には、絶縁層５２１、配線５０７、配線５１４、犠牲層５２８、導電層５１５が含まれる。

基板５０３、第１の層５１９、第２の層５２０、配線５１４、犠牲層５２８は、それぞれ実施の形態２で述べた、基板３０１、第１の層３１１、第２の層３１２、配線３０４ｂ、犠牲層３０７と同様の材料を用いればよい。また配線５０７と導電層５１５は、配線５１４と同様の材料を用いて形成すればよい。配線５０７と導電層５１５は、実施の形態１の配線２０４ａ及び導電層２０６と同様に別々に分かれていてもよいし、実施の形態２の配線３０４ａと同様に同じ材料及び同じ工程で形成してもよい。

また前駆体５０４を作製する際に、下地層５１１及び第２の層５１０にコンタクトホールを形成し、配線５０７及び配線５１４を形成する。次いで絶縁層５２１、配線５０７、配線５１４上に、犠牲層５２８を形成する。さらに犠牲層５２８上に、配線５０７と電気的に接続する導電層５１５を形成する。

あるいは、下地層５１１及び第２の層５１０にコンタクトホールを形成し、配線５１４を形成する。次いで絶縁層５２１、配線５１４上に、犠牲層５２８を形成する。さらに、犠牲層５２８上に、配線５０７及び導電層５１５として機能する導電層を形成してもよい。すなわち、実施の形態２における配線３０４ａと同様にして、配線５０７及び導電層５１５として機能する導電層を形成してもよい。

次いで、前駆体５０４上に、平坦化膜５０５を形成する（図５（Ｂ）参照）。

次いで平坦化膜５０５上に、後で除去できる支持基板５０６を貼り合わせ、前駆体５０４を基板５０３から分離させる（図５（Ｃ）参照）。

前駆体５０４を基板５０３から分離させる工程は、実施の形態２と同様に第１の層５１９と第２の層５２０との間の界面から行われる。

次いで、基板５０１上に形成された半導体素子層５０２上に、第２の層５２０、前駆体５０４、平坦化膜５０５、支持基板５０６を貼り合わせる。

このとき、半導体素子層５０２及び前駆体５０４とが電気的に接続するように貼り合わせる。また、貼り合わせた後に電気的接続がなされるように加工を加えても良い。異方性の導電性を有する接着材６０３を用いて、半導体素子層５０２及び前駆体５０４を貼り合わせる。

次に、基板５０１上に設けられた半導体素子層５０２及びの前駆体５０４の積層体を、基板５０１から分離する（図６（Ａ）参照）。半導体素子層５０２及びの前駆体５０４の積層体を、基板５０１から分離する工程は、実施の形態２と同様に第１の層５０９と第２の層５１０との間の界面から行われる。

次いで、半導体素子層５０２及びの前駆体５０４の積層体を、フレキシブル基板６０１に貼り合わせ、支持基板５０６を除去する。

次いで、犠牲層５２８を除去することにより、ＭＥＭＳ構造体６０２を形成する。以上により、半導体素子層５０２及びＭＥＭＳ構造体６０２が導電性を有する接着材６０３によって電気的に接続され、全体として湾曲させることができるようなフレキシブルな半導体装置を形成することができる（図６（Ｂ）参照）。

［実施の形態４］
本実施の形態では、図１（Ａ）〜図１（Ｃ）とは異なる半導体装置の構成の例を示し、図２、図３（Ａ）〜図３（Ｂ）、図４（Ａ）〜図４（Ｂ）、図５（Ａ）〜図５（Ｃ）、図６（Ａ）〜図６（Ｂ）に示すＭＥＭＳ構造体を検出素子１１０５として用いる。

本実施の形態の半導体装置の構成について、図７を用いて説明する。半導体装置１１００は、演算処理回路１１０１、検出部１１０２、記憶部１１０３、アンテナ１１０４、電源回路１１０９、復調回路１１１０及び変調回路１１１１を有する。また、半導体装置１１００は、その用途に応じて、バッテリ１１１３を有する。

検出部１１０２は、検出素子１１０５と検出制御回路１１０６を有する。記憶部１１０３は、記憶素子１１０７と記憶制御回路１１０８を有する。半導体装置１１００は、アンテナ１１０４を介して、外部の機器とデータの送受信を行う。外部の機器とは、例えば、リーダ／ライタ１１１２である。

演算処理回路１１０１は、リーダ／ライタ１１１２から入力される信号に基づき、動作する。演算処理回路１１０１の動作とは、例えば、検出部１１０２で検出されたデータの増幅、データの変換、データの記憶部１１０３への書き込み、記憶部１１０３に書き込まれたデータの読み出し、必要な情報をリーダ／ライタ１１１２へ出力する動作等に相当する。

検出部１１０２は、図２、図３（Ａ）〜図３（Ｂ）、図４（Ａ）〜図４（Ｂ）、図５（Ａ）〜図５（Ｃ）、図６（Ａ）〜図６（Ｂ）に示すＭＥＭＳ構造体を用いて形成される検出素子１１０５と、検出素子１１０５の動作を制御する検出制御回路１１０６を有する。

検出素子１１０５が検出する情報は、電気信号として外部に出力される。より具体的には、具体的には、検出素子１１０５により検出された電気信号は検出制御回路１１０６に出力され、検出制御回路１１０６で増幅、ＡＤ変換等の処理がされ、演算処理回路１１０１に入力される。

記憶部１１０３は、データを記憶する機能を有し、記憶素子１１０７と、記憶素子１１０７に対するデータの書き込みや記憶素子１１０７に記憶されたデータの読み出しを制御する記憶制御回路１１０８を有する。記憶部１１０３は、半導体装置自体の識別番号や、検出部１１０２の検出結果等のデータを記憶する。半導体装置の識別番号は、検出部１１０２の検出結果を外部に送信する際に、他の半導体装置と区別するために用いられる番号である。

記憶部１１０３には、有機メモリ、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、マスクＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）及びフラッシュメモリから選択された一つ又は複数が用いられる。

有機メモリは、一対の導電層間に有機化合物を含む層が挟まれた積層体を含む。このような積層体は、構造が単純であるため、作製工程を簡略化することができ、低コスト化を実現することができる。また、構造が単純であるために、積層体の面積を小型化することが容易であり、大容量化を実現することができる。また、不揮発性であり、かつ、追記が可能であるという長所がある。

次に、半導体装置１１００とリーダ／ライタ１１１２のデータの送受信に関する動作について説明する。

まず、リーダ／ライタ１１１２から電磁波として、半導体装置１１００に送信された信号は、アンテナ１１０４において交流の電圧に変換される。電源回路１１０９では、交流の電圧を用いて電源電圧を生成し、各回路へ電源電圧を供給する。復調回路１１１０では、交流の電圧に含まれる電気信号を復調し、演算処理回路１１０１に供給する。演算処理回路１１０１では、入力された信号に従って各種演算処理を行って、検出部１１０２や記憶部１１０３等に信号を出力する。

そして、演算処理回路１１０１から変調回路１１１１に、検出部１１０２で検出されたデータが送られ、変調回路１１１１から、当該データに従ってアンテナ１１０４に負荷変調を加える。リーダ／ライタ１１１２は、アンテナ１１０４に加えられた負荷変調を、電磁波として、受信することにより、データを読み取ることができる。

上記の構成では、各回路への電源電圧の供給を電磁波により行うタイプとしているが、バッテリ１１１３を用いて各回路に電源電圧を供給するタイプとしてもよい。また、バッテリ１１１３を用いて電磁波とバッテリ１１１３により各回路に電源電圧を供給するタイプとしてもよい。半導体装置１１００にバッテリを設けない場合、低コスト化、薄型化、軽量化、小型化を実現することができる。

次に、演算処理回路１１０１、検出部１１０２、記憶部１１０３及びアンテナ１１０４を含むの半導体装置１１００の断面構造について、図８（Ａ）を用いて説明する。

検出部１１０２は検出素子１１０５と検出制御回路１１０６を含み、記憶部１１０３は記憶素子１１０７と記憶制御回路１１０８を含む。

図８（Ａ）に示す半導体装置１１００は、演算処理回路１１０１を構成する素子１２０１、検出素子１１０５、検出制御回路１１０６を構成する素子１２０２、記憶素子１１０７、記憶制御回路１１０８を構成する素子１２０３、アンテナ１１０４として機能する導電層１２０４を有する。

素子１２０１、素子１２０２、素子１２０３は、トランジスタ、容量素子及び抵抗素子等を含み、図示する構造では、素子１２０１、素子１２０２、素子１２０３として、複数のトランジスタを示す。トランジスタは、薄膜トランジスタ（ＴＦＴ）でもよいし、半導体基板にチャネル層を設ける電界効果トランジスタ（ＦＥＴ）でもよい。

記憶素子１１０７は、導電層１２０８、有機化合物を含む層１２０９及び導電層１２１０の積層体に相当する。この構成では、１つのメモリセルに１つの記憶素子１１０７が設けられたパッシブマトリクス型の記憶部１１０３を示す。

記憶素子１１０７が含む導電層１２０８及び導電層１２１０は、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、炭素（Ｃ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）等から選ばれた一種の元素または当該元素を複数含む合金からなる単層または積層構造に相当する。合金としては、ＡｌとＴｉが含まれた合金等が挙げられる。また、他にも、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いることが可能である。

また、記憶素子１１０７が含む有機化合物を含む層１２０９は、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：α−ＮＰＤ）や４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）等の低分子化合物の単層または積層構造、ポリ（ｐ−フェニレンビニレン）（ＰＰＶ）、［メトキシ−５−（２−エチル）ヘキシロキシ］−ｐ−フェニレンビニレン（ＭＥＨ−ＰＰＶ）、ポリ（９，９−ジアルキルフルオレン）（ＰＡＦ）、ポリ（９−ビニルカルバゾール）（ＰＶＫ）、ポリピロール類、ポリチオフェン類、ポリアセチレン類、ポリピレン類、ポリカルバゾール類等の高分子化合物の単層または積層構造に相当する。また、低分子化合物または高分子化合物からなる層に加えて、前記低分子または高分子化合物と無機化合物とを混合してなる層を積層して設けることもできる。

アンテナとして機能する導電層１２０４は、トランジスタのゲート電極と同じ層に設けられている。しかし、トランジスタのソース配線やドレイン配線、記憶素子１１０７を構成する一対の導電層、検出素子１１０５を構成する導電層と同じ層に設けてもよい。このように、アンテナとして機能する導電層を、他の素子が含む導電層と同じ層に設けることにより、アンテナとして機能する導電層を形成する工程を独立して設ける必要がなくなる。そのため、アンテナとして機能する導電層を形成する工程と、他の素子の導電層を形成する工程を同時に行うことができる。従って、作製工程を簡略化し、作成費用の削減や歩留まりの向上を実現することができる。

また、アンテナとして機能する導電層を、他の素子が含む導電層とは別に設ける場合には、スクリーン印刷等の印刷法や液滴吐出法を用いて形成することによって作製工程の簡略化および材料の利用効率の向上を実現することができる。上記の構成では、アンテナとして機能する導電層１２０４は他の素子が含む導電層と同じ層に設ける場合を示すが、アンテナとして機能する導電層を別途作製し、後の工程で貼り合わせて設けた構成を用いることも可能である。

検出素子１１０５と素子１２０１、素子１２０２、素子１２０３の間の絶縁層（例えば絶縁層１２１６）や、素子１２０１、素子１２０２、素子１２０３を覆う絶縁層として、バリア性の高い絶縁層を形成するとよい。バリア性の高い絶縁層とは、例えば、窒化物からなる絶縁層、酸化物からなる絶縁層、酸化窒化物からなる絶縁層、炭化物からなる絶縁層である。具体的には、酸化珪素、窒化珪素、酸化窒化珪素、ダイヤモンドライクカーボン（ＤＬＣ）又は窒化炭素等からなる絶縁層である。

次に、図８（Ａ）に示す構成とは異なる半導体装置の断面構造について、図８（Ｂ）を用いて説明する。図８（Ｂ）に示す半導体装置１１００は、検出素子１１０５、記憶素子１１０７、素子１２０１、素子１２０２、素子１２０３、導電層１２０４を有する。この構成では、１つのメモリセルに、１つのスイッチング用トランジスタと記憶素子１１０７が設けられたアクティブマトリクス型の記憶部１１０３を示す。

図８（Ａ）及び図８（Ｂ）において、基板１２１５上に、演算処理回路１１０１、検出部１１０２、記憶部１１０３及びアンテナ１１０４を設けている。基板１２１５は、ガラス基板、石英基板、金属基板の一表面に絶縁層を形成したもの、ステンレス基板の一表面に絶縁層を形成したもの、有機樹脂からなる基板（例えばプラスチック基板）、フィルム（例えば、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニル等からなる）、繊維質な材料からなる紙、基材フィルム（例えば、ポリエステル、ポリアミド、無機蒸着フィルム、紙類等からなる）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）の積層フィルム等に相当する。

また、図８（Ａ）及び図８（Ｂ）に示す構造では、基板１２１５上に、演算処理回路１１０１、検出部１１０２、記憶部１１０３及びアンテナ１１０４を設けているが、この構造に制約されない。基板１２１５上から、演算処理回路１１０１等を構成する複数の素子を分離してもよい。基板１２１５から複数の素子を分離することにより、小型化、薄型化、軽量化を実現することができる。

また、基板１２１５として、有機樹脂からなる基板などの耐熱性の低い基板を用いる場合がある。そのような場合、耐熱性の高いガラス基板上に素子を形成した後、基板から素子を分離し、続いて、分離した素子を、耐熱性の低い基板に貼るとよい。

ここで分離した素子を、シート状繊維体１２５２及び有機樹脂１２５３を有する構造体（「プリプレグ」ともいう）１２５１に貼り合わせた例を、図１０（Ａ）及び図１０（Ｂ）を用いて説明する。また素子の構造は図８（Ａ）及び図８（Ｂ）に示す構造に基づくものとする。

シート状繊維体１２５２は、有機化合物または無機化合物の織布または不織布である。またシート状繊維体１２５２として、有機化合物または無機化合物の高強度繊維を用いてもよい。

また、シート状繊維体１２５２は、繊維（単糸）の束（以下、糸束という）を経糸及び緯糸に使って製織した織布、または複数種の繊維の糸束をランダムまたは一方向に堆積させた不織布で構成されてもよい。織布の場合、平織り、綾織り、繻子織り等適宜用いることができる。

糸束の断面は、円形でも楕円形でもよい。糸束として、高圧水流、液体を媒体とした高周波の振動、連続超音波の振動、ロールによる押圧等によって、開繊加工をした糸束を用いてもよい。開繊加工をした糸束は、糸束幅が広くなり、厚み方向の単糸数を削減することが可能であり、糸束の断面が楕円形または平板状となる。また、糸束として低撚糸を用いることで、糸束が扁平化しやすく、糸束の断面形状が楕円形状または平板形状となる。このように、断面が楕円形または平板状の糸束を用いることで、シート状繊維体１２５２の厚さを薄くすることが可能である。このため、構造体１２５１の厚さを薄くすることが可能であり、薄型の半導体装置を作製することができる。

シート状繊維体１２５２は、一定間隔をあけた経糸及び一定間隔をあけた緯糸が織られている。また、糸束内部への有機樹脂１２５３の浸透率を高めるため、糸束に表面処理が施されても良い。例えば、糸束表面を活性化させるためのコロナ放電処理、プラズマ放電処理等がある。また、シランカップリング材、チタネートカップリング材を用いた表面処理がある。

また高強度繊維とは、具体的には引張弾性率が高い繊維である。または、ヤング率が高い繊維である。高強度繊維の代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサゾール繊維、ガラス繊維、または炭素繊維である。ガラス繊維としては、Ｅガラス、Ｓガラス、Ｄガラス、Ｑガラス等を用いたガラス繊維を用いることができる。なお、シート状繊維体１１３は、一種類の上記高強度繊維で形成されてもよい。また、複数種類の上記高強度繊維で形成されてもよい。

シート状繊維体１２５２に含浸される有機樹脂１２５３は、エポキシ樹脂、不飽和ポリエステル樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂、またはシアネート樹脂等の熱硬化性樹脂を用いることができる。また、ポリフェニレンオキシド樹脂、ポリエーテルイミド樹脂、またはフッ素樹脂等の熱可塑性樹脂を用いることができる。また、上記熱可塑性樹脂及び上記熱硬化性樹脂の複数を用いてもよい。上記有機樹脂を用いることで、熱処理によりシート状繊維体を半導体素子層に固着することが可能である。なお、有機樹脂１２５３はガラス転移温度が高いほど、局所的押圧に対して破壊しにくいため好ましい。

有機樹脂１２５３またはまたは繊維の糸束内に高熱伝導性フィラーを分散させてもよい。高熱伝導性フィラーとしては、窒化アルミニウム、窒化ホウ素、窒化珪素、アルミナ等がある。また、高熱伝導性フィラーとしては、銀、銅等の金属粒子がある。高熱伝導性フィラーが有機樹脂または糸束内に含まれることにより素子層での発熱を外部に放出しやすくなるため、半導体装置の蓄熱を抑制することが可能であり、半導体装置の破壊を低減することができる。

なお、経糸及び緯糸をそれぞれ１本ずつ編んで形成したシート状繊維体を示しているが、経糸及び緯糸の数はこれに限定されるものではない。経糸及び緯糸の数はそれぞれ必要に応じて決めればよい。

素子と構造体１２５１は、接着層１２５５により接着されていてもよいし、構造体１２５１に含まれる有機樹脂１２５３によって接着されていてもよい。接着層１２５５としては、反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。

次に、本実施の形態の半導体装置の上面構造の一例について、図９を参照して説明する。

半導体装置１１００は、検出部１１０２などの複数の回路を構成する複数の素子が設けられた薄膜集積回路１２４０と、アンテナ１１０４として機能する導電層１２４１を含む。アンテナ１１０４として機能する導電層１２４１は、薄膜集積回路１２４０に電気的に接続されている。また、検出部１１０２は露出された状態にある。

図９に示す構成では、アンテナ１１０４として機能する導電層１２４１をコイル状に設け、電磁誘導方式を適用する例を示すが、本実施の形態の半導体装置はこれに限定されない。マイクロ波方式を適用することも可能である。マイクロ波方式の場合は、用いる電磁波の波長によりアンテナ１１０４として機能する導電層１２４１の形状が適宜決定される。

１０１ 半導体装置
１０２ ＲＦＩＤ回路
１０３ ＭＥＭＳ構造体
１０４ 配線
１０５ インターフェース回路
２０１ フレキシブル基板
２０２ 半導体素子層
２０３ ＭＥＭＳ構造体
２０４ 配線
２０４ａ 配線
２０４ｂ 配線
２０６ 導電層
２１１ 接着層
２１３ 絶縁層
２１５ａ ＴＦＴ
２１５ｂ ＴＦＴ
３０１ 基板
３０２ 半導体素子層
３０３ 絶縁層
３０４ 配線
３０４ａ 配線
３０４ｂ 配線
３０５ ＭＥＭＳ構造体
３０６ 犠牲層
３０７ 犠牲層
３０９ 平坦化膜
３１１ 層
３１２ 層
４０１ 支持基板
４０２ フレキシブル基板
４０５ 空間
５０１ 基板
５０２ 半導体素子層
５０３ 基板
５０４ 前駆体
５０５ 平坦化膜
５０６ 支持基板
５０７ 配線
５０８ 積層膜
５０９ 層
５１０ 層
５１１ 下地層
５１２ 配線
５１２ａ 配線
５１２ｂ 配線
５１２ｃ 配線
５１４ 配線
５１５ 導電層
５１８ 積層膜
５１９ 層
５２０ 層
５２１ 絶縁層
５２２ａ ＴＦＴ
５２２ｂ ＴＦＴ
５２８ 犠牲層
６０１ フレキシブル基板
６０２ ＭＥＭＳ構造体
６０３ 接着材
１１００ 半導体装置
１１０１ 演算処理回路
１１０２ 検出部
１１０３ 記憶部
１１０４ アンテナ
１１０５ 検出素子
１１０６ 検出制御回路
１１０７ 記憶素子
１１０８ 記憶制御回路
１１０９ 電源回路
１１１０ 復調回路
１１１１ 変調回路
１１１２ リーダ／ライタ
１１１３ バッテリ
１２０１ 素子
１２０２ 素子
１２０３ 素子
１２０４ 導電層
１２０８ 導電層
１２０９ 層
１２１０ 導電層
１２１５ 基板
１２１６ 絶縁層
１２４０ 薄膜集積回路
１２４１ 導電層
１２５１ 構造体
１２５２ 繊維体
１２５３ 有機樹脂
１２５５ 接着層

Claims (4)

1. フレキシブル基板上に、
   無線通信の機能を有する半導体素子層と、
   センサの機能を有する微小構造体と、
   前記半導体素子層及び微小構造体を電気的に接続する配線と、
   を有することを特徴とする半導体装置。
2. フレキシブル基板上に、
   無線通信の機能を有する半導体素子層と、
   前記半導体素子層上に絶縁層と、
   前記絶縁層上に、前記半導体素子層と電気的に接続される配線と、
   前記絶縁層及び配線上に、導電性を有する接着材と、
   前記導電性を有する接着材上に、センサの機能を有する微小構造体と、
   を有し、
   前記微小構造体は、前記導電性を有する接着材を介して、前記半導体素子層に電気的に接続されていることを特徴とする半導体装置。
3. 第１の基板上に、互いに密着性の弱い第１の層及び第２の層を形成し、
   前記第２の層上に、無線通信の機能を有する半導体素子層を形成し、
   前記半導体素子層上に、絶縁層を形成し、
   前記絶縁層上に、前記半導体素子層と電気的に接続される第１の配線と、犠牲層、第２の配線を形成し、
   前記第１の層と第２の層とを分離することにより、前記基板から、前記半導体素子層、前記絶縁層、前記第１の配線、前記犠牲層、前記第２の配線を分離し、
   前記分離した半導体素子層、絶縁層、第１の配線、犠牲層、第２の配線を、第２のフレキシブル基板に貼り合わせ、
   前記犠牲層を除去することにより、前記第１の配線、前記第２の配線、前記第１の配線と第２の配線との間に空間を有し、センサの機能を有する微小構造体を作製することを特徴とする半導体装置の作製方法。
4. 第１の基板上に、互いに密着性の弱い第１の層及び第２の層を形成し、
   前記第２の層上に、無線通信の機能を有する半導体素子層を形成し、
   前記半導体素子層上に、第１の絶縁層を形成し、
   前記第１の絶縁層上に、前記半導体素子層と電気的に接続される第１の配線を形成し、
   第２の基板上に、互いに密着性の弱い第３の層及び第４の層を形成し、
   前記第３の層上に、第２の配線、犠牲層、第３の配線を形成し、
   前記第３の層と第４の層とを分離することにより、前記第２の基板から、前記第２の配線、前記犠牲層、前記第３の配線を分離し、
   前記分離された第３の層、第２の配線、犠牲層、第３の配線を、導電性を有する接着材により、前記第１の配線及び半導体素子層上に貼り合わせ、
   前記第１の層と第２の層とを分離することにより、前記第１の基板から、前記半導体素子層、前記第１の配線、前記導電性を有する接着材、前記第２の配線、前記犠牲層、前記第３の配線を分離し、
   前記分離した半導体素子層、第１の配線、導電性を有する接着材、第２の配線、犠牲層、第３の配線を、第３のフレキシブル基板に貼り合わせ、
   前記犠牲層を除去することにより、前記第２の配線、前記第３の配線、前記第２の配線と第３の配線との間に空間を有し、センサの機能を有する微小構造体を作製することを特徴とする半導体装置の作製方法。

Images