JP5300471B2 - 電気的素子 - Google Patents

Description

本発明は、高感度の素子構造体を有する、有利には表面実装可能な電気的素子に関する。

このような高感度の素子構造体は、とりわけ電気音響的な変換器および共振器である。これらは周辺影響に対して高感度であるため、周辺影響から保護しなければならない。また、このような構造体は、たとえば注型材料によって簡単に封止することはできない。というのも、注型材料は音波の伝搬に影響するからである。これに相応して、音響的素子は現在、空洞内に配置される。このような空洞を形成および封止するのは面倒である。

必要な空洞は、たとえば保護キャップによって形成される。活性表面に音響的素子構造体を担持するチップを裏面で、モジュール基板上に接着し、このモジュール基板はケーシングの一部も形成する。このチップは保護キャップによって被覆され、保護キャップはモジュール基板と密に封止される。

活性表面で音響的素子構造体を担持するチップをフリップチップ構成で、複数のたとえばセラミックの層を有するモジュール基板に取り付けることが公知である。チップとモジュール基板との間のスペースは、たとえばシーリングフレームによって封止される。この全体は、カバーによってカバーすることができる。

また、多層セラミックモジュール基板に、付加的な受動回路素子を実装することも公知である。その際には、モジュール基板は素子担体として使用され、該モジュール基板の下面に外部端子を有する。モジュール基板上にはさらに、離散的に形成された部品を取り付けることもできる。

異なる種類の多数の能動的および／または受動的なコンポーネントを有する多機能のモジュールを構成する別の手段によって、種々の回路を共通の基板（有利には、たとえばシリコン等の半導体基板）にモノリシック集積することを可能にする。ここでは、形成すべき構造の複雑性に応じて、多数の連続する処理シーケンスが実施される。しかし、音波で動作する素子構造体は、低コストでモジュールにモノリシック集積することができない。

さらに、２つのウェハの結合によって素子を製造すること（直接ウェハボンディングによるウェハレベルパッケージ）が公知であり、ここでは、第１のウェハ上に形成された素子構造体を、第２のウェハに形成された凹入部に封入してケーシングする。その際には、ウェハをまず相互に結合し、ウェハのこの結合体を素子に分離する。ウェハのうち一方は、他方のウェハのケーシングまたは蓋部として使用され、場合によっては導体路の収容に使用される。

音波によって動作する素子の他に、高感度の素子構造体を有する別の種類の一連の素子も公知であり、これも同様に保護して、パッケージを設けなければならない。これはとりわけ、ＭＥＭＳ（マイクロエレクトロメカニカルシステム）、ＭＥＯＰＳ（マイクロエレクトロオプティカルシステム）またはＭＥＯＭＳ（マイクロエレクトロオプティカルメカニカルシステム）の種類の封止された素子であり、これらはすべて、重要な素子機能を有しフリップチップ構成でパネル上に取り付けられたチップを有することができるか、またはウェハボンディング法で、担体であるウェハに結合される。

高感度の素子構造体を有する素子における別の問題は、熱的な歪みである。これは、異なる熱膨張係数を有する基板が相互に結合されている場合に生じ、素子機能の妨害または素子構造体の損傷を引き起こす。このようなひずみのため、フリップチップでボンディングされた素子の場合、はんだパッドの直径ひいてはバンプの直径を１００μｍより格段に縮小して、指定されたシステム要求を満たすことができない。素子構造体において熱的な歪みを損傷なしで消失できるようにするためには、バンプを大きくするしかない。

本発明の課題は、高感度の素子構造体を有し有利に製造できる次のような電気的素子を提供することである。すなわち、電気的素子に対する危険性を伴わずにさらに小型化することができる電気的素子を提供することである。

本発明では前記課題は、請求項１の特徴を備えた素子によって解決される。他の請求項に、本発明の有利な実施形態および素子の製造方法が記載されている。

本発明では、それぞれ素子構造体を担持する第１の基板と第２の基板とを相互に結合することにより、該素子構造体のための空洞をサンドウィッチ状の結合で形成することを提案する。このことは、スペース構造体を使用して前記基板を、素子構造体を担持する表側で相互に結合することによって実現される。

前記素子構造体は相互に依存せずに、次のものから選択することができる。すなわち、ＳＡＷ構造体、ＦＢＡＲ構造体、ＭＥＭＳセンサ（＝マイクロエレクトロメカニカルシステム）、ＭＥＭＳスイッチ、ＭＥＯＰＳ素子（＝マイクロエレクトロオプティカルシステム）およびＭＥＯＭＳ素子（マイクロエレクトロオプティカルメカニカルシステム）の中から選択するか、またはこれらの組み合わせから選択することができる。この新規の素子は、２つの基板上に実装されるかないしは両素子構造体によって構成される異なる種類の素子を１つの部品で実現することができる。またこの素子は、素子機能を前記２つの基板に分配することができ、基本的に１つの基板上に構成される公知の素子と比較して格段に小さいベース面積で製造することができる。

本発明では、２つの基板のそれ自体に公知のサンドウィッチ構成を利用して３Ｄ集積が実現される。こうするためには、公知の素子ではもっぱら第１の構造体をパッケージングするために使用されせいぜい受動回路構造体を担持するための担体としてしか使用されなかった第２の基板も、ここでは能動素子構造体にも使用する。その際には、両基板の高感度の素子構造体は、基板の結合でスペーサ間に形成された空洞を共用することができる。

通常使用される一連の結晶基板は、熱膨張係数に関して異方性を有する。このような基板は、結晶軸が異なると、これらの結晶軸に沿って異なって膨張する。このことによって、とりわけ異なる基板の公知の結合体では悪影響を及ぼし、これらの素子は故障を引き起こしやすくなり、損傷確率が高くなる。

１つの実施形態では、１つの基板は熱膨張係数ＴＣＥ（temperature coefficient of expansion）に関して異方性を有する。その際には第２の基板は、次のように選択される。すなわち、熱膨張係数が適合され、基板平面（ｘｙ面）内における任意の方向での該熱膨張係数の差の絶対値が３ｐｐｍ／Ｋ以下になるように選択される。このことは通常、第２の基板も相応に異方性である場合にのみ実現される。熱的に適合された基板は同じ材料から形成されるか、または相応に適切な熱膨張係数を有する材料から選択される。さらに、所定の材料クラス内での自由度は次のような切断角度を提供する。すなわち、この切断角度の変化によって熱膨張係数も同様に変化する切断角度を提供する。

第１の基板と第２の基板との間のスペーサとしては、構造化された中間層を使用することができる。中間層の構造化は、該中間層に凹入部が形成され、かつ該凹入部内に素子構造体が配置されるように形成される。これに相応して、中間層を構造化して、素子構造体を包囲するフレーム構造体を形成することができる。このようなサンドウィッチ状の結合体構成では、凹入部は素子構造体に対して空洞を成し、このようにして素子構造体は、化学的および機械的な環境影響から保護される。また、このような閉鎖的な空洞によって、その後のパッケージング工程でたとえば反応樹脂または溶融ポリマー等の液体のパッケージング媒体も、素子構造体に対して危険性を伴わずに被着できることが保証される。中間層には、本製造法と両立し構造化可能に被着できかつ素子に残留するのに適しているすべての材料が適している。良好に両立するのはポリマー材料であり、とりわけ、直接光構造化可能なレジストおよびフィルムである。金属性の中間層も適しており、このような中間層は、高い構造精度と、大抵の基板に対する良好な付着性および気密封止性とを特徴とする。また、次のような材料も使用することができる。すなわち、本方法の実施中に、とりわけ基板の結合時に、化学的に変化するかまたは構造的に変化する材料を使用することもできる。

第１の素子構造体および第２の素子構造体は双方とも、音波で動作する素子とすることができる。したがって、ここで提案された素子により、単独のＦＢＡＲ素子およびＳＡＷ素子を実現するか、またはこれらの組み合わせを実現することができる。このようにして、共働で複数の素子機能を実現する２つのＳＡＷ素子構造体または２つのＦＢＡＲ素子構造体を１つの素子に組み込むことができる。

素子は共通の外部端子を有し、この端子はたとえば、両基板のうち一方の基板の裏面に配置される。また、前記外部端子を「下方」の基板の表側に配置し、その下に設けられた上方の第２の基板に、該外部端子に対して開口を設け、この開口を介して外部コンタクトがたとえばはんだ付けによって、上方から到達可能であるようにすることもできる。さらに、上方の第２の基板の側縁長を下方の第２の基板の側縁長より小さく選択し、該第１の基板の上部分に外部コンタクトのためのスペースを設けることもできる。

このような外部端子は、導電性のスルーコンタクトを介して第１の基板および／または第２の基板の素子構造体に接続することができる。しかし、素子構造体から外側に向かって前記上方の基板の外側側縁を超えて案内された接続線路を介して、該素子構造体と外部端子との電気的接続を実現することもできる。 また、スルーコンタクトを介しても、基板エッジを案内された接続線路を介しても、外部端子を形成することも可能である。

基板の外側エッジを案内された電気的な接続線路の場合、このエッジは有利には傾斜される。その際に有利なのは、すべての基板および中間層または部分層の外側エッジが面一合わせされるのが有利である。このことにより、接続線路をより簡単に、場合によっては傾斜された外側エッジに被着することができる。

第１の基板および第２の基板の電気的素子構造体は、電気的な接続部を介して相互に接続することができる。この接続部は、構造化された層の上記の空洞内の空間を直接介して形成するか、または一般的に、スペーサ間に形成することができる。また、１つまたは複数の基板の場合によっては斜行する外側エッジ上にすべての電気的端子を設け、該外側エッジに相応の接続部を形成するか、または有利には、上方の基板の裏面に形成することもできる。

また、２つの基板上に分布された素子のすべての端子を１つのみの基板の表側に設ける手段も存在する。こうするためには、第１の基板の接続面の数に相応する数の電気的接続部を第２の基板まで形成する。次に、第２の基板のすべての端子、ならびに、前記接続部によって第２の基板まで案内された第１の基板の端子を、接続線路を介してコンタクトまで案内する。択一的または付加的に、スルーコンタクトを介して上方のウェハの裏面まで、外部コンタクトとの上記接続線路を案内することができる。

第１の素子構造体と第２の素子構造体との間の電気的接続は、中間層を通って直接行い、素子構造体のために設けられた空洞で行わなくてもよい。この場合にはこの電気的接続部は、中間層を貫通するスルーコンタクト、すなわち、中間層を貫通し導電性材料が充填された孔とされる。

素子は、基板のうち少なくとも１つの基板を裏面から薄化研磨した後に、この高さで裏面コンタクトを取り付けることにより、縮小することができる。その際には、薄化された基板の安定性は、第２の基板との結合によってさらに保証される。また、この安定性を第１の基板と第２の基板との間の別の支持構造体によって上昇するか、ないしは、中間層を相応に構造化することもできる。結合が十分に安定していれば、両基板を薄化することもできる。

有利には、両基板は結晶質である。その際には、素子構造体をこの結晶質の基板中または基板表面上に直接構成することができる。また、結晶質の基板上に薄層を形成し、この薄層の表面上または内部に素子構造体を配置することもできる。この薄層はたとえば圧電層を含むことができ、この圧電層上に素子構造体として、ＳＡＷ素子のためのメタライジングを形成することができる。また圧電層を、基板上にＦＢＡＲ共振器を構成するかまたは構造化および接続された複数のＦＢＡＲ共振器から構成された素子を構成する層構成の一部とすることもできる。

熱膨張係数に関して異方性を有する結晶質の基板として、とりわけタンタル酸リチウム、ニオブ酸リチウムまたは水晶が挙げられる。異方性の基板としては、液晶ポリマー（ＬＣＰ）から成るフィルムまたは積層体、または配向されたファイバによって補強されたポリマーからなる積層体が適している。液晶ポリマーを適切に選択することにより、たとえば芳香性のポリマーを選択することにより、または、ＬＣＰを製造する際に適切な手法を使用することにより、とりわけ溶解で適切な処理を行うことにより、熱膨張係数を異方性に選択して所望の値に適合することができ、たとえば第２の基板の値に適合することができる。ＬＣＰ基板は別の素子材料のための担体としてしようすることができ、たとえば、ＳＡＷ素子のための素子構造体またはＦＢＡＲ素子の素子構造体の一部でもある薄い圧電層のための担体材料として、ＬＣＰ基板を使用することができる。ＬＣＰ基板はさらに、熱的および科学的および機械的な安定性が高いことを特徴とし、また、ポリマーとしては低い水吸収率を有することも特徴とし、たとえば水吸収率が約０．０２％であることを特徴とし、さらに、気体または水蒸気の透過に対して優れたバリア作用を有することも特徴とする。また、ＬＣＰ基板の高周波特性は有利であり、とりわけ損失率が低いので、ＳＡＷ素子およびＦＢＡＲ素子のための基板としては良質である。所望の異方性特性の調整は、異なる異方性特性を有する異なるフィルムをラミネートすることによっても実現される。その際には、積層体の異なるフィルムにおいて特性変化が最大である軸を、相互間で異なる角度に配置することもできる。微調整は、異なるフィルムの数および／または層厚さおよび／または配向を変化することによって行われる。このような作用は充填材によっても減衰または増幅することができ、後者はたとえば、配向されたファイバによって行われる。

ここで提案されている素子において、基板のうち１つを、この素子の機能に最適な基板上に形成することができる。第２の基板はその際には、適合された熱膨張係数に関して選択される。ここでは、第２の基板の基板材料は所望の素子機能を実現するために最適でなくなることを我慢することになる可能性もある。しかし、素子構造体を適切に形成することによって、このことを補償することができる。しかしながら、第１の基板と第２の基板とから成る結合体では、コンパクト性および外法寸法に関して従来は実現されなかった小型化の程度が得られる。

第２の基板は、特別な手段によって第１の基板の膨張係数に適合することができ、たとえば強制層との機械的な結合によって、該強制層は結合体の特性の決定に関与する。

付加的または択一的に、第２の基板上の素子構造体の所望またはクリティカルな特性の温度係数を適切な電気的接続によって適合することにより、両基板上の素子において、大きさに関して適合された特性が得られる。

たとえば、異方性の基板上のクリティカルなＳＡＷ素子構造体を相互間で回動することにより、該素子構造体の温度依存性を変化することができる。また、両基板上で相互に逆の温度依存性を有する素子構造体間の電気的な平均化によって、全体的に良好な適合を行うこともできる。

さらに、両基板によって結合体を構成し、この結合体において、十分に固定的な機械的結合と相応に逆方向の熱的特性とによって温度定数が補償されるようにすることもできる。

それと同時に、素子構造体を有する基板が１つのみである場合に空洞ケーシングを形成する公知の素子でも必要であった手間が、ほぼ２倍の数の素子構造体のための空洞ケーシングを形成するために使用されるようになる。このことは方法の著しい簡略化に繋がり、製造コストおよび製造に必要な時間上および作業上の手間を削減する。

第１の基板に適切な基板の組み合わせには、たとえばタンタル酸リチウムまたはニオブ酸リチウム等の結晶質の圧電材料が含まれる。このことは有利には、水晶から成る第２の基板と組み合わされ、その際には、水晶基板における相応の切断面選択によって膨張係数の適合が保証される。水晶基板の別の利点は、圧電特性を有するこの水晶基板の価格はそのうちに低コストになり、ＳＡＷまたはＦＢＡＲ等の水晶ベースの音響的素子も実現できることである。

別の構成では、素子は両基板のうち一方または双方の表側において、適切に構造化されたメタライジングの形態で構成された受動素子も担持することができる。このような構造体は、抵抗、容量およびインダクタンスとすることができる。これらは、両基板のうち一方または双方の裏面に配置することもできる。受動素子は相応の接続線路を介して、両基板のうち一方または双方の素子構造体と接続することができる。

第１の基板の表側を付加的に、第２の基板上の第２の素子構造体を接続するための第２のメタライジング面としても使用すると、さらに簡略化された構成を有する素子が得られる。たとえば、第１の基板の表側に導体路セグメントを形成し、この導体路セグメントを両端で、接続部を介して第２の基板の表側にある２つの接続場所まで案内し、ここで適切な第２の素子構造体と接続することができる。接続場所の方向および導体路セグメントの方向は、次のように選択することができる。すなわち、機械的または電気的なコンタクトから影響を受けやすい第２の基板上の構造体が、さらに相互に絶縁する必要なく、第１の基板の第２の平面ないしは表側において交差されるように選択される。このような構造体は、１つまたは複数の導体路、音響的トラックまたは反射器等とすることができる。このことにより、基板表面上での接続構造が簡略化され、基板表面上の面倒な導体路の案内が回避される。

別の実施形態では、２層の中間層によって接続部を形成するために第２のメタライジング面を設けることができる。両基板それぞれにおいて中間層の部分層が設けられて構造化される場合、１つまたは双方の中間層の表面上にそれぞれメタライジング面を形成することができる。このメタライジング面はとりわけ、導体路セグメントおよび電気的な接続線路を有し、たとえば外側に通じる接続線路を有する。両基板の接続後には、この付加的な接続面は中間層の両部分層間に埋め込まれる。また、両基板上の中間層の部分層の構造化を異なって行うこともできる。その際には、両基板上の構造化領域は合同とされ、相互に直接接続することができるのに対し、別の構造化領域は、別の基板上に対応する相手を有さない。このような構造化領域と他方の基板の表面との間には、基板の接続後に空洞が残る。また、素子構造体のための電気的な接続線路すべてを、２層の中間層の２つの部分層間に形成された前記のような付加的なメタライジング面に形成することもできる。このことの利点は、１つの面に電気的端子すべてを設けることができ、接続線路はさらに基板表面を占有することがなくなることである。中間層ないしは中間層の部分層の構造化はその際には、機械的に影響を受けやすい素子の能動的な素子構造体が中間層によってカバーされないように行われる。このようにして、第２のメタライジング面を有利には、機械的に影響を受けにくい給電線および接続面のみが配置されている領域にのみ設けることができる。

素子はまた、少なくとも３つの部分層を含む中間層（ＺＳ）を有することもでき、その際には中間の部分層は、大面積の平面として形成される。上方および下方の部分層は、基板のうち各１つと中間の部分層との間のスペース構造体として形成される。有利には、中間の部分層を介して電気的な導電接続が行われる。こうするためには、中間の部分層を完全に導電性に形成することができる。また有利には、この中間の部分層を絶縁体から形成し、この絶縁体の両面において導体路を外側の方向に素子のエッジまで案内し、ここで素子の外部端子と接続する。この導体路は、非常に低誘導性に形成することができるので、とりわけ接地端子との低誘導性の接続に適している。その際には、素子構造体のすべての接地端子を、中間層を介して素子の外側エッジの側方を案内することができる。

素子構造体との電気的な接続は、上方および下方の部分層を介して行われるか、または、基板表面上に構造化された特別な接続エレメントおよび結合エレメントを介して行われる。

一続きの中間の部分層は有利には、少なくとも１方向にこの平面内で、両基板のＴＣＥに適合され、たとえば±ｐｐｍ／Ｋ未満に調整される。その際に有利なのは、この中間の部分層上のすべての導体路を、ＴＣＥで適合された方向に対して平行に案内することである。

基板表側および／または中間層および／または基板の外側エッジに設けられたメタライジングは、ここで複数巻を構造化することにより、高いインダクタンスかつ高い電気的品質を形成するために使用することもできる。非常に大きなインダクタンスを得るためには、１つまたは双方の基板の外側エッジに設けられたメタライジングから１巻きまたは複数巻きを適切に構造化するか、または直接構造化されて形成する。

中間層の両部分層は異なる厚さを有することもできる。これによって、異なるメタライジング面における２つのメタライジング間に、特別な目的のために最適化されて定義された間隔を遵守することができる。このようにして、２つのメタライジングの相互間の配置を所定の間隔で行うことにより、定義された電気的なフラッシュオーバ区間を形成し、不所望の過電圧がたとえばＥＳＤ（electro static discharge）によって発生した場合に、このフラッシュオーバ区間が素子構造体に対して損傷無しで、この過電圧を接地端子に誘導するように構成することができる。

第１の基板と第２の基板とから成る結合体を担体上に配置し、外部端子を介して該担体と電気的に接続することができる。担体は機械的に安定的であり、とりわけ多層構成であり、接続構造体と受動素子構造体とが実装された複数のメタライジング面を有することができる。多層担体は、たとえばプラスチック積層薄板または多層セラミックから構成することができる。担体内または担体表面において、第１の素子構造体および第２の素子構造体の別の接続を実施することができる。とりわけこのような担体は、誘電体基板のみを必要とする構造体および回路素子に適している。

素子結合体は担体とたとえばはんだ付けされ、これによって、担体を介して全体の構成の付加的な機械的安定性が保証される。たとえば、基板結合体にまず、両基板のうちで、後で接続端子が配置される基板を薄化することができる。担体と結合した後、全体の結合体の安定性を脅かすことなく、第２の基板の裏面も薄化することができる。

１つの実施形態では、素子のそれ自体に公知のパッケージングの形成にこの担体を使用することができる。こうするためには、担体上においてチップをカバーによってカバーすることにより、このカバーが素子周辺を、該担体によって気密封止する。このカバーはプラスチック層とすることができ、このプラスチック層はたとえば、フィルムキャスティングによって形成されるか、積層フィルムとして形成されるか、グローブトップとして形成されるか、または周辺への射出成形によって形成される。

この担体は、次のような接続構造体を有することができる。すなわち、担体の表面上に配置され近隣に位置する接続面と該担体の下面においてはんだ可能なコンタクトと接合し、その際には該はんだ可能なコンタクトの間隔が端子面の間隔より大きくされた接続構造体を有することができる。

はんだ端子を介して基板結合体を担体上に固定することにより、下方の基板の担体の方を向いた下面は、フリップチップ構成のように保護される。それゆえ、下方の基板のこの表面上にも、影響を受けやすい別の素子構造体を配置し、担体と電気的に接続することができる。

有利なのは、素子が最も外側の層として電磁シールド層を有することである。これはたとえば、外部端子を担持しない上方の基板Ｓ１上の金属層である。また、このシールド層をカバーの上側または下側に、たとえば上記のグローブトップのように設けることもできる。

さらに有利なのは、素子の外表面のうち１つの外表面が書き込み可能であることだ。こうするためには素子は、コントラストを成す２つの層または層領域を有することができ、これらのうちで一方をレーザによって除去することができるようにする。また、変色可能な層も可能である。有利には、コントラストを成す上記層は金属層であり、これらの金属層のうち一方は、シールドの一部とすることができる金属層である。

以下で本発明を、実施例および関連する図面に基づき詳細に説明する。この図面は、単に本発明を図解するためだけのものであるから、概略的でしかなく、縮尺拡大比率通りではない。同一部分または同機能の部分は、同一の参照記号によって示されている。

図１ スルーコンタクトを有する第１の素子を示す。
図２ 外側エッジを案内された接続線路を有する第２の素子を示す。
図３ 下方の基板の表側に電気的な外部コンタクトを有する第３の素子を示す。
図４ 基板上に薄層を有する素子を示す。
図５ ２つの異なる素子構造体を有する素子を示しており、これらの構造体のうち一方は薄層で形成されている。
図６ 構造化された中間層を有する一例を示す。
図７ 絶縁配線されたスルーコンタクトを有する素子を示す。
図８ 素子製造時の種々の方法段階を示す。
図９ 接地端子として形成された中間層の中間の平面を有する素子を示す。

図１に、本発明の素子の第１の実施形態の概略的な断面図が示されている。第１の基板Ｓ１上に第１の素子構造体ＢＳ１が配置されており、この第１の素子構造体ＢＳ１は相応の接続コンタクトＡＫ１と電気的に接続されている。第２の基板Ｓ２上に、第２の素子構造体ＢＳ２と、該第２の素子構造体ＢＳ２に導電接続された相応の接続コンタクトＡＫ２とが配置されている。両基板Ｓ１，Ｓ２は、素子構造体ＢＳを担持する表側で接続されており、素子構造体ＢＳの領域を露出する構造化された中間層ＺＳはスペーサとして機能する。ＦＢＡＲ素子構造体およびＳＡＷ素子構造体では、このようにして形成された空洞内において、機械的に影響を受けやすい素子構造体の確実な動作を保証するためには、たとえば５μｍの基板表面の間隔で大抵は十分である。両接続コンタクトＡＫ１，ＡＫ２は電気的な接続線路ＶＬを介して相互に接続されている。この接続線路ＶＬはここでは、直接的な経路上で両表側間の自由空間を介して配線されている。これらの接続コンタクトは、この配置では相互に直接対向する。第２の基板Ｓ２の裏面には、第１の素子構造体および第２の素子構造体のための電気的な外部端子ＡＡが配置されている。これらの外部端子は、図中では上方にある第２の基板を貫通するスルーコンタクトＤＫを介して、表側にある接続コンタクトと接続されている。図中では、スルーコンタクトは上方の第２の基板Ｓ２の接続コンタクトＡＫ２までのみ接続されている。このような構成は特に、少なくとも１つのプラスチック層を有する基板に適している。というのも、この場合にはスルーコンタクトを簡単に製造できるからである。

第１の基板および／または第２の基板を圧電材料から形成し、たとえばタンタル酸リチウムウェハまたはニオブ酸リチウムウェハから製造することができる。両基板は、基板レベルで膨張係数に関して、絶対値による偏差が最大で３ｐｐｍ／Ｋになるように相互に適合される。このことは、基板材料が異なる場合、異方性材料の切断面を適切に選択することによって保証される。第２の基板Ｓ２は、単結晶の水晶基板とすることもできる。その際には素子構造体を、インターデジタル形変換器および反射器のためのメタライジングとすることができる。中間層ＺＳは有利には、両基板Ｓの素子構造体を包囲し、その際にはサンドウィッチ配置で両基板間に、空洞内に配置されるように構造化される。有利には、中間層は電気的に絶縁性の材料から製造される。金属性フレームも、構成および製造が簡単であり、金属性フレームをたとえばガルバニックまたは無通電で形成および構造化することができる。

中間層の部分層が異なる基板上に被着されて金属性フレームの形態に構造化される場合、この中間層を、たとえば拡散はんだによる両基板の機械的な結合に使用することができる。その際には、上昇された温度で保護ガス下で、複数の成分から成る２つの金属層を機械的に接触させるだけでも合金形成が引き起こされ、より高い融点を有する金属間相が形成される。これに適しているのは、たとえばＣｕ_３Ｓｎである。Ｃｕ_３Ｓｎは特定の条件下で、純粋なＣｕ層とＳｎ層とから形成されるか、または混合されたＣｕ‐Ｓｎ層から形成される。初期層の厚さが適正に選択されている場合、部分層を完全に、この新たな相に遷移することができる。さらに、Ｃｕ_３Ｓｎは有利には十分な弾性を有し、これによって結合体は安定化される。拡散はんだは、所要温度で安定的であるすべての基板において使用することができ、この中には、多数の慣用されているＬＣＰ材料も含まれる。

また、結合を行うためには、はんだ付け、接着またはそれ自体に周知のウェハボンディング法等の別の手法も適している。

図２に、本発明の素子の別の実施形態の概略的な断面図が示されている。ここでは、基板の外側エッジはほぼ垂直に示されているが、少なくとも部分的に上から下の方向に傾斜することもできる。このことによって、外側エッジにおけるメタライジングの被着および構造化が簡略化される。傾斜した外側エッジは、すべての別の実施例でも、図中の垂直なエッジの代わりに使用することができる。素子構造体ＢＳに導電接続されている両基板の表側の接続コンタクトＡＫはそれぞれ外側エッジまで繋がっており、該外側エッジと交差する。上方の第２の基板Ｓ２の裏面に外部端子ＡＡが設けられている。素子の傾斜した外側エッジに接続線路ＡＬが配置されており、この接続線路ＡＬは素子の外側エッジと交差して、基板表側の接続コンタクトと第２の基板Ｓ２の裏面の上記の外部端子ＡＡとを導電接続する。この接続線路は、両基板のうち一方の表側にある１つまたは複数の接続コンタクトそれぞれに対し、専用の接続線路とそれに対応する裏面の外部端子ＡＡとが所属するように構造化される。中間層ＺＳはここでは部分的に、外側に案内された接続コンタクト上に配置されているが、この中間層がサンドウィッチ構造内部に切欠部ＡＮを気密封止するように、該中間層は構造化および平坦化されている。

図３に別の実施例が示されており、ここでは、構造化された中間層ＺＳが介挿配置されて、２つの基板が表側で相互に接続されている。上方の第２の基板Ｓ２の基本面積は下方の基板の基本面積より小さいので、下方の第１の基板Ｓ１は相応に突出している。下方の第１の基板Ｓ１の接続コンタクトＡＫはこの突出領域に案内されているか、ないしはここに配置されている。第２の基板Ｓ２の接続コンタクトＡＫ２は電気的接続線路ＶＬを介して、下方の第１の基板Ｓ１の表側の接続コンタクトＡＫ１に接続されており、この接続コンタクトＡＫ２も、第１の基板によってオーバーラップされない第１の基板Ｓ１の自由な突出領域に案内されている。適切な接続技術によって、たとえば十分に高いバンプＢＵを介して、両基板上の素子構造体ＢＳ１，ＢＳ２から成る素子は外界と電気的にコンタクトすることができ、担体またはボード上に取り付けることができる。すなわちこの実施形態では、両基板のすべての電気的端子は下方の基板の表側に案内され、もっぱらここから外界と接続される。

ここに図示されていない別の実施形態では、スルーコンタクトＤＫないしは傾斜した外部エッジによって実施される図１および２に示された接続手段を相互に組み合わせて、両手段を１つの素子で実施する。

図４に、基板自体が変更された別の実施形態が示されている。基板Ｓ１およびＳ２は双方とも、それぞれ異方性の結晶質材料を有するが、この材料の表側は薄層ＤＳによって被覆されており、この薄層ＤＳ上にそれぞれ素子構造体ＢＳが構成されている。両基板はここでは同じ材料から形成されているが、薄層ＤＳは異なる材料から形成することができる。薄層が設けられた基板の熱特性および熱機械的な適合、とりわけ、その上に形成されたＨＦ素子における中間周波数、たとえばＳＡＷの中間周波数の温度係数の熱特性および熱機械的な適合は、ここでは基板材料によって大きく決定される。というのも基板材料の厚さは薄層の厚さより大きいからである。

それぞれ薄層ＤＳが設けられたこの基板Ｓも、図１〜３に示されたような接続技術によって相互に接続し、共通の外部端子ＡＡにコンタクトすることができる。図４では外部端子ＡＡとのコンタクトは、次のような接続線路ＡＬを介して行われる。すなわち、素子のエッジを案内され、各基板表側ないしは各薄層の表面において該エッジに合流する接続コンタクトと電気的に接続された接続線路ＡＬを介して行われる。ここでも、構造化された中間層によって基板間に、サンドウィッチ構成の切欠部内に素子構造体ＢＳが確実に、機械的な妨害なしで配置されるのに十分な間隔が得られることが保証される。

図中にはないが、異なるメタライジング面間または基板間に、たとえば異なる基板上の素子構造体間に、接続線路を、基板エッジと面一の中間層の外側エッジに案内することもできる。この結合ないしは接続を形成するのは特に簡単であり、方法上の付加的な手間は必要とされない。

図５に素子の別の実施形態が示されている。ここでも、スペーサが介挿配置されることにより、たとえば構造化された中間層ＺＳが介挿配置されることにより、第１の基板Ｓ１と第２の基板Ｓ２とは相互に接続されている。第１の基板Ｓ１の素子構造体ＢＳは、ここでは薄層構成体ＤＳＡで構成されており、たとえばＦＢＡＲ共振器から構成されたＨＦフィルタとされる。上方の第２の基板Ｓ２にも、第２の素子構造体ＢＳ２のための基板として使用される材料の薄層ＤＳが設けられており、この第２の素子構造体ＢＳ２は、ここでもたとえば、ＳＡＷ素子のためのメタライジングの形態で、第２の基板Ｓ２の表側（同図では下面）に配置されている。さらに、表側にはこれまでと同様に接続コンタクトＡＫが設けられており、この接続コンタクトＡＫは適切な素子構造体ＢＳないしは薄層構成体ＤＳＡに電気的に接続されており、素子のここでも傾斜している外側エッジまで繋がっており、ここで接続コンタクトは接続線路ＡＬを介して、上方の第２の基板Ｓ２の裏面上の外部端子ＡＡに接続されている。このような基板ないしは素子でも別の接続手法が可能であり、たとえば図１〜３に示されたような接続手法が可能である。また、素子構造体を電気的に接続するために、上記で紹介された手段の組み合わせを実施することもできる。

ＦＢＡＲ共振器はＳＭＲ型（Solidly mounted resonator）またはブリッジ型とすることができる。前者の方は音響的ミラー上に配置され、この音響的ミラーは、薄層構成体ＤＳＡの最下層の層複合体として構成することができる。ブリッジ型の場合、共振器は薄層構成体ＤＳＡ内部においてメンブレン上に配置される。このメンブレンは共振器の領域において、薄層構成体ＤＳＡまたは基板の切欠部の上方に張られている。

図６に、本発明の別の実施形態の概略的な断面図が示されている。この実施形態は中間層の変形形態に関するものであり、この中間層はここでは２層であり、基板Ｓ１およびＳ２にそれぞれ、中間層の部分層が配属されている。中間層の部分層はすべての基板において、相互に依存せずに構造化することができる。一致して構造化されるのは、スペーサとして機能する領域ＺＳ_Ｒであり、この領域もまた、空洞を形成して素子構造体をフレーム形に包囲する。

基板Ｓのうち少なくとも１つの基板の表側では、中間層ＺＳ_Ｔの各部分層を、他方の基板に向かい合う対象を有することなく構造化することができる。この場合、中間層ＺＳないしは該中間層ＺＳに所属する部分層ＴＳＴは、電気的に絶縁性の材料から形成される。このようにして、独立して構造化された部分層ＺＳ_Ｔには別の平面が得られ、この別の平面上において、素子構造体、接続線路、または一般的に導体路セグメントを配置し、素子構造体ないしは外部コンタクトＡＫに接続することができる。

第１の基板Ｓ１上に設けられた構造化された部分層ＺＳ_Ｔ上にメタライジングを被着する場合、この部分層に、少なくとも１つの傾斜したエッジを設け、このエッジに、前記メタライジングを基板Ｓ１上のメタライジングまで案内するのが有利である。このメタライジングが両基板の接続時に、適切な接続技術によって相互に機械的かつ電気的にコンタクトされる場合、構造化された部分層上のこのようなメタライジングを介して、両基板の素子構造体の相互間を電気的に接続することもできる。

第２の平面はここに図示されているように、たとえば導体路等の構造体のクロスオーバを形成するのに使用することができる。このことは図６に示されている。ここでは、接続コンタクトＡＫ１に接続された導体路セグメントＬＡは、構造化された部分層ＺＳ_Ｔの上面に案内される。それに対して横方向に、この部分層ＺＳ_Ｔの下方で延在して、別の導体路ＬＢが配置されており、この導体路は同様に第１の基板の素子構造体ＢＳ１に接続されている。このようなクロスオーバによって、電気的な接続コンタクトＡＫおよび該接続コンタクトＡＫに必要な導体路を基板の表面上に案内するのが格段に簡略化される。というのも、導体路を格段に直線的に、かつ短く形成できるようになるからである。導体路および導体路セグメントは、外部コンタクトの延長部とするか、または素子構造体を接続する電気導体とすることができる。基板表面に直接設けられる導体路とは異なり、このような構成を実施するために必要な別のメタライジングステップは１つのみとなる。図中にはないが、接続コンタクトＡＫを介して行われる素子構造体のコンタクトは、すでに上記で説明された技術によって行われる。図７に、両基板のうち一方の基板の表側で接続コンタクトをコンタクトする別の手段の概略的な断面図が示されている。第２の基板Ｓ２の素子構造体ＢＳ２すべての接続コンタクトＡＫ２は、この空間を経由する直接的な経路上の接続線路ＶＬを介して、下方の第１の基板Ｓ１の表側の接続コンタクトＡＫ１に接続されている。この接続コンタクトと、第２の基板Ｓ２の裏面に配置された外部端子ＡＡとの接続は、第２の基板Ｓ２および中間層ＺＳ_Ｒを貫通した案内されたスルーコンタクトＤＫによって行われる。中間層ＺＳはここでは、スルーコンタクトＤＫの領域において広幅になるように構造化される。これによって、中間層の層領域においてスルーコンタクトを完全に実施することができ、スルーコンタクトの形成が簡略化される。スルーコンタクトはたとえば、第２の基板Ｓ２の裏面からの穿孔および／またはエッチングによって形成され、接続コンタクトＡＫ１の表面は第１の基板Ｓ１の表側においてエッチングストップとして使用することができる。この穿孔は、素子構造体を有する空洞には合流しないので、簡単に導電性材料を充填することができる。

また、図７に示された実施形態と異なって、スルーコンタクトを第１の基板上の接続コンタクトに繋げることができ、また第２の基板上の接続コンタクトにも繋げることもできる。このことは、ここでもスルーコンタクトの領域内に中間層の層領域を配置するか、または中間層を相応に構造化することにより、簡略化される。このことによっても、オーバーエッチング時ないしは過度に深くまで達する穿孔の場合でも、切欠部ないしは空洞は、素子構造体を有する両基板間に空けられず、全面閉鎖された穿孔内に導電性材料が配置されることが阻止される。

図９に、３層の中間層を有する素子の断面図が示されている。この３層の中間層のうち、中間の部分層ＺＳ２は接地接続のための一続きの平面として形成されている。両素子構造体との電気的コンタクトは、空洞を経由して接続導体ＶＬを介して直接行われる。中間の部分層ＺＳ２は導電性とされるか、または少なくとも、外部端子ＡＡまで繋がっている接続線路ＡＬまで外側の方向に繋がっている導体路構造体を有することができる。他の接続（図示されていない）も、すでに説明したように素子構造体と接続することができる別の接続線路を介して行うことができる。

図８において、それぞれ１つまたは複数の基板の概略的な断面図として示された特徴的な方法段階にしたがって、選択された製造方法を説明する。

図８Ａは第１の基板と、該第１の基板上に配置された素子構造体と、該素子構造体の接続コンタクトＡＫとを示す。これに相応して、第２の基板に第２の素子構造体ＢＳ２が設けられている。基板として、それぞれの基板材料から成る大面積のウェハが使用され、このウェハの表側に、多数の素子のための素子構造体が配置される。

次のステップで、中間層ＺＳを両基板のうち少なくとも１つの基板に配置し、所望のように構造化する。図８Ｂは、スペーサ構造体として形成された中間層の領域のみを例として示す。有利には構造化時に、それぞれの素子の素子構造体を完全に包囲するフレーム形の構造体が形成される。一例として示されたこの実施例では、中間層は電気的に絶縁性の材料から製造され、たとえば構造化可能なポリマーから形成される。その際には、中間層を液体の状態で、滴下被着、遠心力被着またはフィルムキャスティングによって面全体に塗布することができる。また、フィルムを積層することもできる。中間層を感光性に形成すると有利である。このことにより、フォトリソグラフィによる簡単な構造化が可能になる。また、中間層をすでに構造化完了した後に被着することもでき、その際には加圧を使用することができる。

第１の基板と第２の基板とを組み合わせて、相互に対応する素子構造体ＢＳと、設けられている場合にはスペース構造体の部分層を、それぞれ相互に対向させる。

図８Ｃに、基板の結合後の構成が示されている。機械的な結合は接着によって行うことができる。その際には、中間層自体が接着剤として機能することができる。または、中間層に接着剤が設けられる。また、サーモプラスタから中間層を製造し、中間層の溶融によって接着を行うこともできる。ここで、両基板Ｓ１，Ｓ２上にあり１つの素子に所属するそれぞれ２つの素子構造体ＢＳは、両基板間の共通の空洞内に、構造化された中間層によって包囲されて配置される。

図８Ｄは、ウェハレベルで素子構造体の電気的コンタクトを、該ウェハ上に形成された素子すべてに対して１つのステップで行う簡単な手段を示す。こうするためには、第２の基板Ｓ２の裏面から鋸切り込みによって切り込み部ＥＳが形成される。この切り込み部ＥＳは有利には先細りする断面を有し、たとえばＶ字形の断面を有する。各切り込みは、構造化された中間層の領域で行われ、その際には、素子構造体を有する空洞が空けられないようにする。それと同時に、この切り込み部の内部において、各基板表面において接続コンタクトが露出される。これらの切り込みは、有利には直線の切り込みとして行われ、個々の素子領域を相互に分離する切り込み部のチェス盤状のパターンが得られるようにされる。

次のステップで、第２の基板Ｓ２の裏面および前記切り込み部内部にメタライジングが全面に堆積されて構造化される。この構造化は、１つのステップで、外部端子ＡＡも、各外部端子と相応の接続コンタクトとを基板表側で接続する接続線路ＡＬも、切り込み部内で構造化されるように行われる。このメタライジングは有利には２つのステップで実施され、その際には、薄層の基本層を有利には気相から、たとえば蒸着またはスパッタリングによって被着し、その後、無通電またはガルバニックで補強する。この構造化は、基本メタライジングのガルバニック補強または無通電補強中に補強すべきでない領域を被覆するフォト技術によって行うことができる。十分な層厚さが生成された場合、マスクも、該マスクの下に残った基本メタライジングの領域も除去される。図８Ｄは、接続線路および外部端子の製造後の構成を示す。

次のステップではんだストップレジストＬＳを被着し、バンプの製造のために設けられた外部端子ＡＡの領域のみが被覆されない状態に維持されるように構造化する。バンプは、はんだストップレジストを有さない表面上にのみ付着してバンプに相応する所望のはんだ玉を形成する液体はんだによる処理によって、この場所に簡単に形成することができる。図８Ｅは、この段階における構成を示す。

次のステップで、バンプが設けられた第２の基板の裏面を介して、その時点までに形成された結合体を補助担体（ここでは図示されていない）と結合し、補助担体上で十分に支持されるかないしは確実に支承されるようにする。次に、図８Ｆにおいて上方に位置する第１の基板Ｓ１を裏面から薄化する。こうするためには、ＣＭＰ，フライス加工またはグラインド加工等のそれ自体に周知の工程を使用することができる。その際には、第１の基板のＶ字形の切り込み部が裏面から露出される程度の量の材料を除去する。ここでは、切り込み部によって画定された個々の素子の分離も行われる。この分離はそれ自体に公知のように、バンプを介して回路周辺と直接はんだ付けすることができる。また個々の素子を、回路構造体と場合によっては受動素子とが実装された多層担体上に配置することもできる。この担体を別の素子の収容に使用することもできる。その際には、この担体はモジュール基板となる。別の素子としては、離散的または集積化された能動素子または受動素子を設けることができる。また、第１の基板Ｓ１の裏面に異なる種類の別の素子を配置し、本構成の素子の素子構造体によって定義された素子と接続することができる。

図１，３，６および７に示された別の実施例の素子の製造もウェハレベルで実施することができ、その際には、多数の素子に対してすべてのステップを並行して実施する。

これまで本発明をごく僅かな実施形態を参照しながら説明してきたが、本発明はそれらの実施形態に制限されるものではない。本発明は、空洞ケーシング内に配置すべき高感度の素子構造体を有するすべての種類の素子によって実施できる。このことに相応して、基板のうち少なくとも１つの基板は熱膨張係数に関して異方性であり、かつ、第２の基板はこの熱膨張係数に適合されるために通常は同様に異方性とされることを前提として、基板材料の選択も自由に行うことができる。特に有利には、両基板上において、音波で動作する２つの部分素子が組み合わされ、たとえば２つのＳＡＷフィルタが組み合わされるか、または１つのＳＡＷフィルタと、ＦＢＡＲ共振器から構成されたフィルタとが組み合わされる。２つの基板上に構成された素子全体は、たとえばダイプレクサ、デュプレクサまたはトゥ・イン・ワンフィルタとすることができる。したがって、移動無線装置で使用するための任意の素子とすることができる。

この素子を２つの基板上に分配することにより、各素子に固有の製造ステップを使用し、各素子構造体に最も適した基板材料を、第２の基板に十分に依存せずに簡単に選択することができる。とりわけ、一方の基板上では１ＧＨｚ領域で動作する素子を構成し、第２の基板上では２ＧＨｚ領域で動作する素子を構成することができる。その時点の素子構造体を構成するその時点の素子種類も、自由に選択することができる。その際には、フィルタをたとえば共振器からリアクタンスフィルタとして構成するか、ＤＭＳトラックから構成するか、またはこれらの要素の組み合わせから構成することができる。いずれの場合にもコンパクトな素子が実現され、この素子のベース面積は、出力が等しい公知の素子と比較して格段に縮小され、この素子の高さは、１つのみの基板上に構成された素子と比較して有意に大きくなることはない。素子の製造はウェハレベルでＷＬＰプロセス（Wafer Level Packeging）で低コストに行われるので、短縮された時間と低減されたコスト上の手間とで実施することができる。

スルーコンタクトを有する第１の素子を示す。 外側エッジを案内された接続線路を有する第２の素子を示す。 下方の基板の表側に電気的な外部コンタクトを有する第３の素子を示す。 基板上に薄層を有する素子を示す。 ２つの異なる素子構造体を有する素子を示しており、これらの構造体のうち一方は薄層で形成されている。 構造化された中間層を有する一例を示す。 絶縁配線されたスルーコンタクトを有する素子を示す。 素子製造時の種々の方法段階を示す。 接地端子として形成された中間層の中間の平面を有する素子を示す。

Claims (24)

1. 第１の基板（Ｓ１）と第２の基板（Ｓ２）とを有する素子において、
   ・該第１の基板（Ｓ１）の表側に第１の素子構造体（ＢＳ１）が配置されており、
   ・該第２の基板（Ｓ２）の表側に第２の素子構造体（ＢＳ２）が配置されており、
   ・両基板は電気的および機械的に相互に接続されており、
   ・両基板の表側は相互に対向しており、
   ・両基板上の素子構造体は、相互に独立して、ＳＡＷ構造体またはＦＢＡＲ構造体またはＭＥＭＳセンサまたはＭＥＭＳスイッチまたはＭＥＯＰＳ素子であるか、またはこれらの組み合わせを成し、
   前記第１の基板（Ｓ１）および前記第２の基板（Ｓ２）のうち少なくとも一方の熱膨張係数は異方性であり、
   前記第１の基板（Ｓ１）と前記第２の基板（Ｓ２）とが接続される接続平面におけるすべての方向において両基板間の熱膨張係数の差の絶対値が３ｐｐｍ／Ｋ以下であるように、両基板（Ｓ１，Ｓ２）の熱膨張係数は相互に適合されており、
   ・前記第１の基板（Ｓ１）と前記第２の基板（Ｓ２）との間に、構造化された中間層（ＺＳ）がスペーサ構造体として配置されており、
   ・前記第１の基板（Ｓ１）および前記第２の基板（Ｓ２）は該中間層上に設けられており、
   ・前記素子構造体（ＢＳ）の領域において、該中間層に切り欠き部（ＡＮ）が設けられており、
   ・前記中間層は、電気的に絶縁性の材料の第１の層と第２の層とを有し、
   ・前記第１の層と前記第２の層との間において、ここを延在する導体路または導体路セグメントを有するメタライジング面が設けられており、
   ・該導体路または導体路セグメントは、両基板のうち少なくとも一方の素子構造体と電気的に接続されており
   ・前記第１の層および前記第２の層は、フレームおよび支持構造体から選択された合同の構造体領域を有し、
   ・前記第１の層は前記第１の基板上に配置されており、前記第２の層の相応の構造体領域と合同でない絶縁性の構造体領域を有し、
   ・該絶縁性の構造体領域上に、前記第１の素子構造体に接続された導体路セグメントが配置されており、
   ・該導体路セグメントは、前記第１の基板上に配置され該導体路セグメントに対して電気的に絶縁され機械的に分離された別の構造体とクロスオーバする
   ことを特徴とする素子。
2. 前記第１の基板（Ｓ１）と前記第２の基板（Ｓ２）とは異なっており、
   前記第１の基板（Ｓ１）および前記第２の基板（Ｓ２）の双方の熱膨張係数が異方性である、請求項１記載の素子。
3. 前記第１の基板（Ｓ１）および第２の基板（Ｓ２）上の素子構造体（ＢＳ１、ＢＳ２）は、音波で動作する素子である、請求項１または２記載の素子。
4. 両素子構造体（ＢＳ）の電気的な外部端子（ＡＡ）は、両基板（Ｓ）のうち一方の裏面に配置されている、請求項１から３までのいずれか１項記載の素子。
5. 前記外部端子（ＡＡ）は、基板（Ｓ）を貫通するスルーコンタクト（ＤＫ）を介して、両基板のうち少なくとも一方の素子構造体（ＢＳ）と接続されている、請求項４記載の素子。
6. 前記第１の素子構造体（ＢＳ１）と第２の素子構造体（ＢＳ２）との間において、前記切り欠き部（ＡＮ）内部に電気的な接続部（ＶＬ）が配置されている、請求項１から５までのいずれか１項記載の素子。
7. 前記基板（Ｓ）のうち少なくとも一方の外側エッジは傾斜されており、
   電気的な接続線路（ＡＬ）によって、両基板のうち少なくとも一方の素子構造体（ＳＢ）と前記外部端子（ＡＡ）が接続されており、
   電気的な接続線路は該外側エッジを案内されている、請求項４記載の素子。
8. 前記第１の基板（Ｓ１）の裏面上の外部端子（ＡＡ）からスルーコンタクト（ＤＫ）が該第１の基板（Ｓ１）および前記中間層（ＺＳ）を貫通して、前記第２の基板（Ｓ２）の表側まで案内されており、
   該中間層を貫通する該スルーコンタクトは、該スルーコンタクトのために設けられた開口を十分に充填する、請求項１から７までのいずれか１項記載の素子。
9. 前記第１の基板（Ｓ１）は前記第２の基板（Ｓ２）より大きい面積を有し、
   該第１の基板の表側に、該第２の基板によって被覆されない領域において、該第１の基板の素子構造体（ＢＳ１）と導電接続されている接続コンタクト（ＡＫ１）が露出されている、請求項１から８までのいずれか１項記載の素子。
10. 少なくとも一方の基板（Ｓ）の素子構造体（ＢＳ）は薄層（ＤＳ）で構成されており、該基板（Ｓ）の表側に被着されている、請求項１から９までのいずれか１項記載の素子。
11. 前記薄層（ＤＳ）は圧電層であり、
    少なくとも、前記基板（Ｓ）のうち一方の素子構造体（ＢＳ）はＳＡＷ素子を構成する、請求項１０記載の素子。
12. 前記基板のうち一方（Ｓ１）の素子構造体（ＢＳ）はＳＡＷ素子であり、
    他方の基板（Ｓ２）の素子構造体（ＢＳ）はＦＢＡＲ素子を構成する、請求項１０または１１記載の素子。
13. 前記基板（Ｓ）は、ＬＴ，ＬＮ，水晶、ＬＰＣ、異方性の充填材料を有するかまたは配向されたファイバによって補強されたＬＣＰ，または、異方性の充填材料を有するかまたは配向されたファイバによって補強されたプラスチック積層薄板から選択される、請求項１から１２までのいずれか１項記載の素子。
14. 両基板（Ｓ）はそれぞれ圧電材料から成るか、または表側に薄い圧電層（ＤＳ）を有する、請求項１から１３までのいずれか１項記載の素子。
15. 前記基板のうち一方（Ｓ２）は水晶から成り、他方の基板（Ｓ１）は圧電材料を含む、請求項１４記載の素子。
16. 前記中間層（ＺＳ）はフレームの形状で構造化されており、
    該フレームは、前記第１の素子構造体（ＢＳ１）と第２の素子構造体（ＢＳ２）とを包囲し、
    該フレームの厚さは、フレームによって包囲され両基板（Ｓ１，Ｓ２）によってカバーされた空洞内に両素子構造体が配置されるのに十分に選択されている、請求項１から１５までのいずれか１項記載の素子。
17. 前記中間層（ＺＳ）には、前記フレーム内部に付加的に支持構造体も構造化されており、
    該支持構造体は両表側に機械的にコンタクトされている、請求項１６記載の素子。
18. 基板（Ｓ）上には前記素子構造体（ＢＳ）の他に受動素子も配置されており、
    該受動素子は、抵抗器、容量およびインダクタンスの中から選択される、請求項１から１７までのいずれか１項記載の素子。
19. 前記第２の基板（Ｓ２）上に導体路セグメントが形成されており、
    該導体路セグメントの両端で、前記第１の素子構造体の２つの接続箇所との接続部が直接設けられており、
    前記第１の基板上において、該接続箇所間に、該接続部に対して電気的に絶縁され機械的に分離されている構造体が延在する、請求項１から１８までのいずれか１項記載の素子。
20. 前記第１の基板と前記第２の基板とから成る結合体は担体上に固定されて該担体と電気的に接続されており、
    前記素子の外部端子は、該担体の上面上の適切な接続面に接続されており、
    該担体は下面に、はんだ可能なコンタクトを有し、
    該はんだ可能なコンタクトは、スルーコンタクトを介して該接続面に接続されており、
    該はんだ可能なコンタクトの間隔は、該接続面の間隔および前記外部コンタクトの相応の間隔より大きい、請求項１から１９までのいずれか１項記載の素子。
21. 前記中間層は、気密な無機材料から成り、
    該気密な無機材料は、セラミックと半導体結晶と圧電結晶と金属とから選択される、請求項１から２０までのいずれか１項記載の素子。
22. 少なくとも１つの基板の裏面に別の素子構造体が設けられている、請求項１から２１までのいずれか１項記載の素子。
23. 前記第１の素子構造体と前記第２の素子構造体との接続部、および前記第１の基板における接続場所と第２の基板における接続場所との間の接続部は、ＣｕまたはＳｎＣｕから成るカラムの形態で形成されている、請求項１から２２までのいずれか１項記載の素子。
24. 前記中間層（ＺＳ）の２つの部分層間のメタライジング面に導体路セグメント（ＬＡ）が設けられており、
    該導体路セグメントは前記素子の接地端子に接続されており、前記基板のうち１つの素子構造体との間に十分に短い間隔を有し、過電圧の発生時にはここで所期のように電気的なフラッシュオーバが発生するように構成されている、請求項１から２３までのいずれか１項記載の素子。

Images