KR20120071819A - 미세가공 소자의 진공 웨이퍼 레벨 패키지 방법 - Google Patents

미세가공 소자의 진공 웨이퍼 레벨 패키지 방법 Download PDF

Info

Publication number
KR20120071819A
KR20120071819A KR1020100133515A KR20100133515A KR20120071819A KR 20120071819 A KR20120071819 A KR 20120071819A KR 1020100133515 A KR1020100133515 A KR 1020100133515A KR 20100133515 A KR20100133515 A KR 20100133515A KR 20120071819 A KR20120071819 A KR 20120071819A
Authority
KR
South Korea
Prior art keywords
wafer
via holes
solder
mems
vacuum
Prior art date
Application number
KR1020100133515A
Other languages
English (en)
Inventor
문종태
엄용성
배현철
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020100133515A priority Critical patent/KR20120071819A/ko
Priority to US13/309,582 priority patent/US8524571B2/en
Publication of KR20120071819A publication Critical patent/KR20120071819A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00293—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS maintaining a controlled atmosphere with processes not provided for in B81C1/00285
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/64—Manufacture or treatment of solid state devices other than semiconductor devices, or of parts thereof, not peculiar to a single device provided for in groups H01L31/00 - H10K99/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0145—Hermetically sealing an opening in the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/035—Soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Micromachines (AREA)

Abstract

본 발명은 미세가공 소자의 진공 웨이퍼 레벨 패키지 방법에 관한 것으로서, MEMS(Micro Electro Mechanical System) 웨이퍼를 보호하기 위한 상부 웨이퍼에 복수의 비아홀을 형성하는 비아홀 형성 단계; 상기 복수의 비아홀 내벽과 상기 복수의 비아홀로부터 연장되는 영역에 적어도 하나 이상의 금속층을 형성하는 금속층 형성 단계; 대기압에서 상기 상부 웨이퍼와 상기 MEMS 웨이퍼를 정렬시켜 접합하는 웨이퍼 접합 단계; 상기 복수의 비아홀로부터 연장되는 영역에 솔더 페이스트를 도포하는 솔더 페이스트 도포 단계; 고진공 챔버에서 온도를 가열하여 상기 솔더 페이스트를 용융시켜 상기 복수의 비아홀 내부에 솔더를 충진시키는 솔더 충진 단계; 및 상기 고진공 챔버의 온도를 내려서 상기 복수의 비아홀 내부의 솔더를 고체 상태로 변화시키는 상변화 단계를 포함한다.

Description

미세가공 소자의 진공 웨이퍼 레벨 패키지 방법{Vacuum Wafer Level Packaging Method for Micro Electro Mechanical System}
본 발명은 미세가공 소자에 관한 것으로, 더욱 상세하게는 미세가공 소자 내부를 진공으로 유지하기 위하여 웨이퍼 레벨에서 접합할 때 접합한 내부 영역의 진공을 간단하게 형성할 수 있는 미세가공 소자의 진공 웨이퍼 레벨 패키지 방법에 관한 것이다.
미세가공(Micro Electro Mechanical System, 이하, 'MEMS') 소자는 반도체 제조 공정을 응용하여 제조된 초소형의 소자를 말한다. 이와 같은 MEMS 소자는 초소형인 관계로 미세한 먼지 등에 의한 오염 또는 미세한 주변의 전기적 신호에 대해서도 민감하게 반응하기 때문에 오염 및 주변의 환경에 영향을 받지 않을 수 있도록 적절한 대처 방안이 요구된다. 이와 같은 요구에 부응하기 위하여 MEMS 소자의 제조 공정에는 MEMS 구조물이 형성된 기판 상면으로 유리와 같은 물질로 형성된 덮개를 접합하는 공정을 포함한다. 그리고 덮개와 기판 사이는 MEMS 소자의 특성에 따라 MEMS 소자의 안정적 작동을 위해 진공 상태를 요구한다.
위와 같이 MEMS 소자의 진공 실장을 위하여 종래에는 양극접합(Anodic Bonding)을 이용한 진공 실장 방법과 게터(Getter) 물질을 이용한 진공 실장 방법이 주로 이용되어 왔다. 양극접합은, 유리판 및 실리콘 기판과 같은 이종의 두 물질을 고온 및 고전압을 이용하여 서로 접합시키는 기술로서, 챔버 내부에 실리콘 기판과 캐버티가 형성된 유리판을 정렬하고, 불활성 가스를 이용하여 챔버 내부의 진공도를 조절한 상태에서 유리판을 고온 가열하고 유리판에 고온 전압을 인가하여 유리 이온이 실리콘으로 이동되도록 함으로써 서로 다른 두 물질이 접합되도록 한다. 이에 따라 두 물질의 접합에 의해 캐버티는 진공 상태를 갖는다.
한편, 게터 물질을 이용한 진공 실장 방법은, 캐버티가 형성된 유리판과 실리콘 기판의 접합시 캐버티 일부에 진공도 또는 봉입 가스의 순도를 높이기 위한 게터 물질을 부착한 상태로 접합시켜 캐버티가 진공 상태를 갖게 한다.
그러나 종래에는 개별 MEMS 소자별로 진공 패키징하기 위하여 MEMS 소자 이외의 영역까지 폭 넓은 영역을 진공으로 유지하기 위해 일일이 수작업으로 진행함에 따라 관련 사용 부품이 많이 소요되고, 전체 제품의 크기도 MEMS 소자에 비해 커지나, MEMS 소자의 크기는 적용 시스템에도 제약을 받고 있는 문제점이 있었다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 기존의 복잡하고 수율이 낮은 진공 웨이퍼 레벨 패키지 공정을 단축할 수 있는 미세가공 소자의 진공 웨이퍼 레벨 패키지 방법을 제공하는 데 그 목적이 있다.
이와 같은 목적을 달성하기 위한, 본 발명의 제1 측면에 따르면, 본 발명에 따른 미세가공 소자의 진공 웨이퍼 레벨 패키지 방법은, MEMS(Micro Electro Mechanical System) 웨이퍼를 보호하기 위한 상부 웨이퍼에 복수의 비아홀을 형성하는 비아홀 형성 단계; 상기 복수의 비아홀 내벽과 상기 복수의 비아홀로부터 연장되는 영역에 적어도 하나 이상의 금속층을 형성하는 금속층 형성 단계; 대기압에서 상기 상부 웨이퍼와 상기 MEMS 웨이퍼를 정렬시켜 접합하는 웨이퍼 접합 단계; 상기 복수의 비아홀로부터 연장되는 영역에 솔더 페이스트를 도포하는 솔더 페이스트 도포 단계; 고진공 챔버에서 온도를 가열하여 상기 솔더 페이스트를 용융시켜 상기 복수의 비아홀 내부에 솔더를 충진시키는 솔더 충진 단계; 및 상기 고진공 챔버의 온도를 내려서 상기 복수의 비아홀 내부의 솔더를 고체 상태로 변화시키는 상변화 단계를 포함한다.
이상에서 설명한 바와 같이 본 발명에 의하면, 상부 웨이퍼 내에 비아홀을 형성한 후, 습윤력(Wetting Force)을 이용하여 비아홀 내부로 액상의 솔더가 자발적으로 이동하도록 함으로써 비아홀 내부를 채우는 미세가공 소자의 진공 웨이퍼 레벨 패키지 방법을 제공함으로써, 기존의 개별 MEMS 소자별로 진공도를 유지하기 위하여 주변 영역까지 진공 패키지하는 공정을 단축할 수 있고, 제품 가격을 획기적으로 낮출 수 있는 효과가 있다.
또한, 이러한 미세가공 소자의 진공 웨이퍼 레벨 패키지 방법은 다양한 MEMS 소자, 전자 소자 및 이미지 센서 등에 적용이 가능하므로 사용 범위가 매우 넓다.
도 1 내지 도 6은 본 발명의 일실시예에 따른 미세가공 소자의 진공 웨이퍼 레벨 패키지 방법을 설명하기 위한 공정 흐름도이다.
이하, 본 발명의 일실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 1 내지 도 6은 본 발명의 일실시예에 따른 미세가공 소자의 진공 웨이퍼 레벨 패키지 방법을 설명하기 위한 공정 흐름도이다.
도 1을 참조하면, 상부 웨이퍼(110)에 심도 반응성 이온 에칭(Deep Reactive Ion Etching; DRIE), 화학적 에칭, 레이저 에칭 및 물리적 에칭 등을 포함하는 방법을 통해 복수의 비아홀(112)을 형성한다.
도 2를 참조하면, 스퍼터링 장치, 이온빔 장치 및 열증착 장치 등을 이용한 이온빔 스퍼터링 공정을 통해 복수의 비아홀(112) 내벽과 복수의 비아홀(112)로부터 연장되는 영역에 금속층(120)을 형성한다. 여기서, 금속층(120)은 후술하는 솔더 페이스트와 안정적으로 반응할 수 있도록 Ti/Ni/Au 또는 Ti/Ni/Cu 등과 같은 2~3 개의 금속층으로 이루어질 수 있다.
도 3을 참조하면, 상부 웨이퍼(110)의 하면과 MEMS 웨이퍼(130)의 상면 각각에 서로 대칭되는 복수의 금속 패턴(114, 132)을 형성한다. 여기서, 상부 웨이퍼(110)에 형성된 복수의 금속 패턴(114)과 MEMS 웨이퍼(130)에 형성된 복수의 금속 패턴(132)은 상부 웨이퍼(110)와 MEMS 웨이퍼(130)를 접합하는 영역으로 사용된다.
도 4를 참조하면, 대기압에서 상부 웨이퍼(110)에 형성된 복수의 금속 패턴(114)과 MEMS 웨이퍼(130)에 형성된 복수의 금속 패턴(132)을 정렬시키고 솔더를 이용하여 상부 웨이퍼(110)와 MEMS 웨이퍼(130)를 접합한다. 이때, 가열하는 온도 및 압력은 사용되는 솔더의 용융 온도와 접합 면적에 따라 결정된다.
도 5를 참조하면, 스크린 프린팅 공정 또는 잉크젯 프린팅 공정을 통해 상부 웨이퍼(110)의 복수의 비아홀(112)로부터 연장되는 영역에 솔더 페이스트(140)를 도포한다.
도 6을 참조하면, 대기압에서 접합된 상부 웨이퍼(110)와 MEMS 웨이퍼(130)를 고진공 챔버로 장입시키면, 상부 웨이퍼(110)가 복수의 비아홀(112)을 통해 관통되어 있기 때문에 일정 시간이 경과한 후, 접합된 상부 웨이퍼(110)와 MEMS 웨이퍼(130) 내부 진공도와 외부 진공도가 동일하게 된다. 이때, 고진공 챔버에서 온도를 가열하여 솔더 페이스트(140)를 용융시켜 복수의 비아홀(112) 내부에 솔더(140a)를 충진시킨다. 이는, 액상의 솔더가 습윤력(Wetting Force)에 의해 복수의 비아홀(112)에서 연장되는 금속층을 따라 복수의 비아홀(112) 내부로 이동하기 때문에 가능하다.
이후, 복수의 비아홀(112) 내부에 솔더(140a)의 충진이 완료되면, 고진공 챔버의 온도를 내려서 솔더(140a)를 고체 상태로 응고시키면, 복수의 비아홀(112) 내부는 자연스럽게 고체 상태의 솔더로 충진될 수 있다. 따라서, 접합한 상부 웨이퍼(110)와 MEMS 웨이퍼(130) 내부를 고진공 상태로 유지할 수 있다.
본 발명의 명세서에 개시된 실시예들은 본 발명을 한정하는 것이 아니다. 본 발명의 범위는 아래의 특허청구범위에 의해 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술도 본 발명의 범위에 포함되는 것으로 해석해야 할 것이다.
110: 상부 웨이퍼 112: 복수의 비아홀
114: 상부 웨이퍼의 복수의 금속 패턴 120: 금속층
130: MEMS 웨이퍼 132: MEMS 웨이퍼의 복수의 금속 패턴
140: 솔더 페이스트 140a: 솔더

Claims (8)

  1. MEMS(Micro Electro Mechanical System) 웨이퍼를 보호하기 위한 상부 웨이퍼에 복수의 비아홀을 형성하는 비아홀 형성 단계;
    상기 복수의 비아홀 내벽과 상기 복수의 비아홀로부터 연장되는 영역에 적어도 하나 이상의 금속층을 형성하는 금속층 형성 단계;
    대기압에서 상기 상부 웨이퍼와 상기 MEMS 웨이퍼를 정렬시켜 접합하는 웨이퍼 접합 단계;
    상기 복수의 비아홀로부터 연장되는 영역에 솔더 페이스트를 도포하는 솔더 페이스트 도포 단계;
    고진공 챔버에서 온도를 가열하여 상기 솔더 페이스트를 용융시켜 상기 복수의 비아홀 내부에 솔더를 충진시키는 솔더 충진 단계; 및
    상기 고진공 챔버의 온도를 내려서 상기 복수의 비아홀 내부의 솔더를 고체 상태로 변화시키는 상변화 단계;
    를 포함하는 미세가공 소자의 진공 웨이퍼 레벨 패키지 방법.
  2. 제1항에 있어서, 상기 비아홀 형성 단계에서,
    심도 반응성 이온 에칭(Deep Reactive Ion Etching; DRIE), 화학적 에칭, 레이저 에칭 및 물리적 에칭 중 적어도 하나의 공정을 통해 상기 복수의 비아홀을 형성하는 것을 특징으로 하는 미세가공 소자의 진공 웨이퍼 레벨 패키지 방법.
  3. 제1항에 있어서, 상기 금속층 형성 단계에서,
    이온빔 스퍼터링 공정을 통해 상기 복수의 금속층을 형성하는 것을 특징으로 하는 미세가공 소자의 진공 웨이퍼 레벨 패키지 방법.
  4. 제1항에 있어서,
    상기 복수의 금속층은 Ti, Ni, Au 및 Cu를 포함하는 적어도 둘 이상의 금속층으로 이루어진 것을 특징으로 하는 미세가공 소자의 진공 웨이퍼 레벨 패키지 방법.
  5. 제1항에 있어서,
    상기 웨이퍼 접합 단계는,
    상기 상부 웨이퍼의 하면과 상기 MEMS 웨이퍼의 상면 각각에 서로 대칭되는 복수의 금속 패턴을 형성하는 단계; 및
    상기 상부 웨이퍼에 형성된 복수의 금속 패턴과 상기 MEMS 웨이퍼에 형성된 복수의 금속 패턴을 정렬시키고 솔더를 이용하여 상기 상부 웨이퍼와 상기 MEMS 웨이퍼를 접합하는 단계;
    를 포함하는 것을 특징으로 하는 미세가공 소자의 진공 웨이퍼 레벨 패키지 방법.
  6. 제5항에 있어서, 상기 상부 웨이퍼와 MEMS 웨이퍼를 접합하는 단계에서,
    가열하는 온도 및 압력은 상기 솔더의 용융 온도와 접합 면적에 따라 결정되는 것을 특징으로 하는 미세가공 소자의 진공 웨이퍼 레벨 패키지 방법.
  7. 제1항에 있어서, 상기 솔더 페이스트 도포 단계에서,
    스크린 프린팅 공정 또는 잉크젯 프린팅 공정을 통해 상기 솔더 페이스트를 도포하는 것을 특징으로 하는 미세가공 소자의 진공 웨이퍼 레벨 패키지 방법.
  8. 제1항에 있어서, 상기 솔더 충진 단계에서,
    액상의 솔더가 습윤력(Wetting Force)에 의해 상기 복수의 비아홀에서 연장되는 금속층을 따라 상기 복수의 비아홀 내부로 이동하는 것을 특징으로 하는 미세가공 소자의 진공 웨이퍼 레벨 패키지 방법.
KR1020100133515A 2010-12-23 2010-12-23 미세가공 소자의 진공 웨이퍼 레벨 패키지 방법 KR20120071819A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100133515A KR20120071819A (ko) 2010-12-23 2010-12-23 미세가공 소자의 진공 웨이퍼 레벨 패키지 방법
US13/309,582 US8524571B2 (en) 2010-12-23 2011-12-02 Vacuum wafer level packaging method for micro electro mechanical system device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100133515A KR20120071819A (ko) 2010-12-23 2010-12-23 미세가공 소자의 진공 웨이퍼 레벨 패키지 방법

Publications (1)

Publication Number Publication Date
KR20120071819A true KR20120071819A (ko) 2012-07-03

Family

ID=46317691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100133515A KR20120071819A (ko) 2010-12-23 2010-12-23 미세가공 소자의 진공 웨이퍼 레벨 패키지 방법

Country Status (2)

Country Link
US (1) US8524571B2 (ko)
KR (1) KR20120071819A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101405561B1 (ko) * 2012-07-19 2014-06-10 현대자동차주식회사 멤스 센서 패키징 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015082951A1 (en) 2013-12-06 2015-06-11 Commissariat à l'énergie atomique et aux énergies alternatives Method of hermetically sealing a hole with a fuse material
US9416003B2 (en) 2014-02-24 2016-08-16 Freescale Semiconductor, Inc. Semiconductor die with high pressure cavity
US10364144B2 (en) * 2017-11-17 2019-07-30 Texas Instruments Incorporated Hermetically sealed package for mm-wave molecular spectroscopy cell
CN111381393B (zh) * 2020-03-27 2022-09-27 武汉华星光电技术有限公司 一种显示面板及其制备方法
CN115036225B (zh) * 2022-08-11 2022-11-15 西北电子装备技术研究所(中国电子科技集团公司第二研究所) 一种蓝宝石晶圆键合的超高温真空键合设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6808954B2 (en) 2001-09-07 2004-10-26 Intel Corporation Vacuum-cavity MEMS resonator
US20050189621A1 (en) 2002-12-02 2005-09-01 Cheung Kin P. Processes for hermetically packaging wafer level microscopic structures
DE10253163B4 (de) * 2002-11-14 2015-07-23 Epcos Ag Bauelement mit hermetischer Verkapselung und Waferscale Verfahren zur Herstellung
KR100512971B1 (ko) * 2003-02-24 2005-09-07 삼성전자주식회사 솔더볼을 이용한 마이크로 전자 기계 시스템의 제조 방법
US8084866B2 (en) * 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7696064B2 (en) * 2007-10-11 2010-04-13 Skyworks Solutions, Inc. Methods for forming a through via
DE102007060632A1 (de) * 2007-12-17 2009-06-18 Robert Bosch Gmbh Verfahren zum Herstellen eines Kappenwafers für einen Sensor
JP2010186956A (ja) 2009-02-13 2010-08-26 Seiko Instruments Inc ガラス封止型パッケージの製造方法、ガラス封止型パッケージの製造装置および発振器
JP2012049401A (ja) * 2010-08-27 2012-03-08 Canon Inc 光センサの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101405561B1 (ko) * 2012-07-19 2014-06-10 현대자동차주식회사 멤스 센서 패키징 방법

Also Published As

Publication number Publication date
US8524571B2 (en) 2013-09-03
US20120164787A1 (en) 2012-06-28

Similar Documents

Publication Publication Date Title
KR20120071819A (ko) 미세가공 소자의 진공 웨이퍼 레벨 패키지 방법
TWI447867B (zh) 微機電元件封裝方法
US7943411B2 (en) Apparatus and method of wafer bonding using compatible alloy
EP3208231B1 (en) Method of fabrication of ai/ge bonding in a wafer packaging environment
US20070114643A1 (en) Mems flip-chip packaging
US20100087024A1 (en) Device cavity organic package structures and methods of manufacturing same
JP2014533438A (ja) Ｍｅｍｓデバイスのウェハレベルはんだ気密シールカプセル化のための方法および装置
CN104303262A (zh) 用于其中一部分暴露在环境下的密封mems设备的工艺
US10829367B2 (en) MEMS gap control structures
US20170081181A1 (en) Method for providing a mems device with a plurality of sealed enclosures having uneven standoff structures and mems device thereof
US9567213B1 (en) Hermetically-sealed MEMS device and its fabrication
US8956904B2 (en) Apparatus and method of wafer bonding using compatible alloy
US20130032385A1 (en) Metal thin shield on electrical device
US8530260B2 (en) Method for attaching a first carrier device to a second carrier device and micromechanical components
EP3038974B1 (en) Thin capping for mems devices
CN112938888B (zh) 具有应力调节的mems传感器芯片封装结构与方法
KR101581542B1 (ko) 캡 기판, 구조물 및 그 제조 방법
US9296607B2 (en) Apparatus and method for reduced strain on MEMS devices
KR101603010B1 (ko) 구조물 제조 방법 및 이를 이용하여 제조한 구조물
KR101708531B1 (ko) 신뢰성있는 웨이퍼레벨 본딩을 위한 캡 웨이퍼 범프 구조물 및 그 제조 방법
US9935077B2 (en) Apparatus for eutectic bonding
CN107244647A (zh) 一种圆片级封装结构以及制造方法
US8367940B2 (en) Encapsulation device and method, microcapsule incorporating this device
KR20020032264A (ko) 표면장력을 이용한 두 물체의 본딩방법과 이를 이용한구조물 제작방법 및 패키징방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application