JP7164007B2 - 半導体装置及びその製造方法 - Google Patents

Description

本発明は、デバイス基板とキャップ基板を中空状態で接合した半導体装置及びその製造方法に関する。

湿度等の環境による劣化を防止し、デバイス特性を確保して高い信頼性を得るためにデバイス部を気密封止した半導体装置が用いられている。その一つとして、デバイス基板のデバイスを囲んで封止枠を形成し、封止枠を介してデバイス基板とキャップ基板を中空状態で接合した半導体装置が提案されている。

封止枠をメタル粒子ペーストで形成した場合、接合プロセス時のメタルのバルク化が不十分だと粒子間の空隙（ポーラス）が残る。この空隙が中空部と外側に渡って繋がったオープンポーラスがリークパスとなる場合がある。この対策として、封止枠の表面にＣＶＤ膜を形成する従来技術がある（例えば、特許文献１参照）。

日本特開２００９－１５８９６２公報

しかし、ＣＶＤ膜は、封止枠の材料である金属又は樹脂との密着性が低く、熱プロセス又はハンドリングにより剥がれる。このため、気密性を確保できないという問題があった。

また、半導体装置の表面に無電解めっき又は電気めっき膜を形成することにより気密性を確保する技術もある。無電解めっきでは、まず触媒金属溶液に被めっき物を浸漬して触媒金属を表面に付与する。次に、被めっき物を無電解めっき液に浸漬して、触媒金属の作用のある表面でめっき膜を形成する。触媒金属は金属だけでなく半導体基板の表面にも付与されやすい。従って、無電解めっき膜が半導体基板にめっき成長してしまい、封止枠のみに成膜することができなかった。デバイス基板又はキャップ基板の表面にはデバイスから取り出した複数の電極がある。このため、無電解めっき膜が装置全面にめっき成長すると、電極間がショートし、デバイスとして機能できなくなるという問題があった。

本発明は、上述のような課題を解決するためになされたもので、その目的は気密性を確保しつつ、電極間のショートを防ぐことができる半導体装置及びその製造方法を得るものである。

本発明に係る半導体装置は、デバイス基板と、前記デバイス基板の上面に形成されたデバイスと、キャップ基板と、前記デバイス基板の前記上面において前記デバイスを囲んで形成され、無電解めっき反応の触媒金属からなり、前記デバイス基板と前記キャップ基板を中空状態で接合する封止枠と、前記デバイスに接続され前記デバイス基板及び前記キャップ基板の外側に引き出された複数の電極と、前記封止枠の外側面に形成され、前記デバイス基板及び前記キャップ基板には形成されていない金属膜と、前記デバイス基板の前記上面において前記デバイスを囲んで形成された第１の受けパッドと、前記キャップ基板の下面に形成された第２の受けパッドとを備え、前記封止枠は前記第１の受けパッドと前記第２の受けパッドに接合され、前記第１及び第２の受けパッドの最表面は無電解めっき反応の触媒金属からなり、前記金属膜は前記第１及び第２の受けパッドと前記封止枠の接合部も覆うことを特徴とする。
本発明に係る半導体装置の製造方法は、デバイス基板の上面にデバイスを形成する工程と、前記デバイス基板の前記上面において前記デバイスを囲んで封止枠を無電解めっき反応の触媒金属のメタル粒子ペーストで形成する工程と、前記デバイス基板とキャップ基板をアライメントし、前記封止枠を介して前記デバイス基板と前記キャップ基板を中空状態で接合する工程と、前記デバイスに接続され前記デバイス基板及び前記キャップ基板の外側に引き出された複数の電極を形成する工程と、前記デバイス基板と前記キャップ基板を接合した後に、無電解めっきにより金属膜を前記デバイス基板及び前記キャップ基板に形成することなく前記封止枠の外側面に形成する工程と、前記デバイス基板の前記上面において前記デバイスを囲んで第１の受けパッドを形成する工程と、前記キャップ基板の下面に第２の受けパッドを形成する工程とを備え、前記封止枠は前記第１の受けパッドと前記第２の受けパッドに接合され、前記第１及び第２の受けパッドの最表面は無電解めっき反応の触媒金属からなり、前記金属膜は前記第１及び第２の受けパッドと前記封止枠の接合部も覆うことを特徴とする。

本発明では、封止枠は無電解めっき反応の触媒金属からなる。このため、無電解めっきにより金属膜をデバイス基板及びキャップ基板に形成することなく封止枠に形成することができる。金属膜が封止枠の外側面を覆うことで気密性を確保することができる。また、金属膜がデバイス基板及びキャップ基板に形成されないため、デバイス基板及びキャップ基板の外側に引き出された複数の電極間のショートを防ぐことができる。

実施の形態１に係る半導体装置を示す断面図である。 実施の形態１に係る半導体装置を示す断面図である。 実施の形態１に係るデバイス基板を示す上面図である。 実施の形態１に係るキャップ基板を示す上面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１に係る半導体装置の製造方法を示す断面図である。 比較例１に係る半導体装置の接合部を示す断面図である。 比較例２に係る半導体装置の接合部を示す断面図である。 Ａｕのサブミクロン粒子ペーストを用いて形成した封止枠部を示す拡大断面図である。 実施の形態１に係る半導体装置の下面に実装基板を実装した状態を示す断面図である。 実施の形態１に係る半導体装置の上面に実装基板を実装した状態を示す断面図である。 実施の形態２に係る半導体装置の製造方法を示す平面図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。

実施の形態に係る半導体装置及びその製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１．
図１及び図２は、実施の形態１に係る半導体装置を示す断面図である。図３は実施の形態１に係るデバイス基板を示す上面図である。図４は実施の形態１に係るキャップ基板を示す上面図である。図１は図３及び図４のＩ－ＩＩに沿った断面図に対応する。図２は図３及び図４のＩＩＩ－ＩＶに沿った断面図に対応する。

デバイス基板１の上面にデバイス２が形成されている。デバイス２は、ソース電極３と、ドレイン電極４と、両者の間に配置されたゲート電極５とを有する高電子移動度トランジスタ（High Electron Mobility Transistor : HEMT）である。ただし、デバイスはＨＥＭＴには限られない。デバイス２は、ゲート電極５に入力された電圧信号に対応した出力をドレイン電極４より電流信号として出力する。ソース電極３はグランドとなり電子の供給を行う。ゲートパッド６がゲート電極５に接続されている。ドレインパッド７がドレイン電極４に接続されている。デバイス基板１の下面に裏面電極８が形成されている。デバイス基板１を貫通するビア９を介してソース電極３が裏面電極８に接続されている。

キャップ基板１０の上面に引き出し電極１１，１２が形成されている。引き出し電極１１，１２は、それぞれキャップ基板１０を貫通するビア１３，１４に接続されている。

受けパッド１５がデバイス基板１の上面においてデバイス２を囲んで形成されている。封止枠１６が受けパッド１５の上に形成され、デバイス基板１の上面においてデバイス２を囲んでいる。受けパッド１７がキャップ基板１０の下面においてビア１３，１４を囲んで形成されている。

封止枠１６を介してデバイス基板１の上面とキャップ基板１０の下面が中空状態で接合されている。封止枠１６は受けパッド１５と受けパッド１７に接合されている。ドレインパッド７及びゲートパッド６がそれぞれ接続バンプ１８，１９を介してビア１３，１４に接続されている。

金属膜２０が封止枠１６の外側面に形成され、デバイス基板１及びキャップ基板１０には形成されていない。封止枠１６は無電解めっき反応の触媒金属からなる。このため、無電解めっきにより金属膜２０をデバイス基板１及びキャップ基板１０に形成することなく封止枠１６の外側面に形成することができる。また、受けパッド１５，１７の最表面と、裏面電極８及び引き出し電極１１，１２の最表面は無電解めっき反応の触媒金属からなる。このため、受けパッド１５，１７と封止枠１６の接合部、及び受けパッド１５，１７も覆うように金属膜２０を形成することができる。

続いて、本実施の形態に係る半導体装置の製造方法を説明する。図５から図８は、実施の形態１に係る半導体装置の製造方法を示す断面図である。

まず、図５に示すように、エピタキシャルレイヤを有するデバイス基板１の上面に成膜、加工プロセス等を施すことによりデバイス２を形成する。デバイス２を囲む受けパッド１５を形成する。デバイス基板１の下面に裏面電極８を形成する。図６に示すように、キャップ基板１０の下面に受けパッド１７を形成する。キャップ基板１０の上面に引き出し電極１１，１２を形成する。

ここで、裏面電極８、引き出し電極１１，１２、受けパッド１５，１７はスパッタ又は蒸着法により触媒金属で形成する。なお、最表面のみが触媒金属の受けパッド１５，１７を蒸着又はスパッタで連続成膜する場合、パターニングする際に側面に触媒金属が形成されにくいため、形成方法に工夫が必要である。

次に、図７に示すように、受けパッド１５の上にアライメントして封止枠１６を形成する。例えば、無電解めっき反応の触媒金属のメタル粒子ペーストを用いてスクリーン印刷法などにより封止枠１６を形成する。メタル粒子ペーストとしては、例えばＡｕ、Ａｇ、Ｃｕ、Ｐｔ、Ｐｄなどがある。封止枠１６の材料が受けパッド１５，１７と同じであれば密着性が高まるため好ましい。

次に、図８に示すように、デバイス基板１とキャップ基板１０をアライメントし、封止枠１６を介してデバイス基板１の上面とキャップ基板１０の下面を中空状態で接合する。これにより中空構造を有するＨＥＭＴデバイスとなる。接合時に加熱・加圧することにより封止枠１６の粒子状のメタルがバルク化する。その後、無電解めっきを行うことで、図１及び図２に示すように、金属膜２０を封止枠１６の外側面、受けパッド１５，１７、引き出し電極１１，１２、裏面電極８にそれぞれ形成する。

無電解めっきを行うと、被めっき面近傍でめっき金属イオンが金属化する反応が起きてめっき膜が形成される。この反応は通常は反応障壁により進行しない。反応が進行するのは、触媒金属により反応障壁が下げられた場合に起こることが知られている。従って、触媒金属の表面、又は前処理によって触媒金属を付与された表面に対してのみ、めっきを行うことができる。触媒金属表面がめっき膜に覆われると、覆われためっき膜を触媒としてめっき反応が進行する自己触媒反応によりさらにめっき膜が厚膜化していく。

通常の無電解めっきにおいては触媒付与の工程を行う必要があるが、本実施の形態では被めっき面が触媒金属からなるため、触媒付与の工程が不要となる。そこで、前処理の触媒金属溶液への浸漬を行わず、ＨＥＭＴデバイスを無電解めっき液に直接浸漬する。これにより、触媒金属が付与されていないデバイス基板１及びキャップ基板１０に金属膜２０を形成することなく、触媒金属からなる封止枠１６等のみに金属膜２０を選択的に形成することができる。

続いて、本実施の形態の効果を比較例と比較して説明する。図９は比較例１に係る半導体装置の接合部を示す断面図である。封止枠１６をメタル粒子ペーストで形成した場合、接合プロセス時のメタルのバルク化が不十分だと粒子間の空隙（ポーラス）が残る。この空隙が中空部と外側に渡って繋がったオープンポーラスがリークパスとなり、中空構造の気密性を劣化させる。これに対して、本実施の形態では、被覆性が高く密着性の高い金属膜２０で封止枠１６の外側面を覆う。これにより、封止枠１６のリークパスを塞いで中空構造の気密性を確保することができる。

また、本実施の形態では、金属膜２０はデバイス基板１及びキャップ基板１０に形成されない。このため、デバイス２に接続されデバイス基板１及びキャップ基板１０の外側に引き出された裏面電極８及び引き出し電極１１，１２間のショートを防ぐことができる。

図１０は比較例２に係る半導体装置の接合部を示す断面図である。受けパッド１５，１７と封止枠１６の接合部に異物が挟まった場合、受けパッド１５，１７の表面酸化、表面の平坦性の欠如などにより中空部とのリークパスとなる。これに対して、本実施の形態では、金属膜２０が受けパッド１５，１７と封止枠１６の接合部も覆うことで気密性を確保することができる。

なお、本実施の形態では、デバイス基板１及びキャップ基板１０の外側に引き出された全ての電極の表面に無電解めっきで金属膜２０を形成したが、必要な電極のみに金属膜２０を形成し、他の電極には形成しなくてもよい。例えば、装置の裏面をＳｎＡｇはんだ実装し、キャップ側にＡｌワイヤを接続する場合、キャップ基板１０側の引き出し電極１１，１２をＡｌで構成し、デバイス基板１側の裏面電極８の最表面をＰｄとする。この場合、金属膜２０は、無電解めっきにより封止枠１６と裏面電極８の表面に形成され、引き出し電極１１，１２には形成されない。裏面電極８は金属膜２０によりはんだバリア性を有し、引き出し電極１１，１２はＡｌワイヤと接合性の良いＡｌ電極とすることができる。

また、触媒金属は例えばＡｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｉｎ、Ｓｎ、Ｒｈの何れかである。表面酸化すると無電解めっき膜との密着性が悪くなるため、触媒金属はＡｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｒｈなどの貴金属であることが好ましい。特にＡｕ、Ｐｔ、Ｐｄは酸化し難く、これらのメタル粒子ペースト材は比較的低温・低加圧でバルク化するため、封止枠１６の材料に適している。また、触媒金属は無電解めっきの触媒性が高いＰｔ又はＰｄであることが更に好ましい。これにより無電解めっき膜形成の反応が安定する。これら触媒金属はデバイス基板１に対して密着性が高くない場合もある。そこで、密着性向上のために密着層を薄く成膜し、その上に触媒金属を成膜してもよい。例えば、Ｓｉ基板又はＧａＡｓ基板の上にＴｉを５０ｎｍ厚程度成膜してからＡｕを１μｍ厚成膜する。

金属膜２０は例えばＮｉ－Ｐ（ニッケル・リン）合金めっきである。これに限らず、金属膜２０は、無電解めっき可能なＡｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｉｎ、Ｓｎ、Ｒｈの何れか又は何れかの合金であればよい。また、金属膜２０は、はんだに対するバリア性のあるＮｉ、Ｃｏ、Ｐｄ、Ｒｈの何れか又は何れかの合金であることが好ましい。ただし、Ｎｉ合金、Ｃｏ合金、Ｒｈ合金系ははんだ濡れ性が悪いため、置換性の無電解Ａｕめっきを連続して行い、最表面にＡｕ層を形成する。これにより、はんだに濡れ性の良い表面を得ることができる。この場合、Ａｕ層は３０～５０ｎｍ程度である。

図１１は、Ａｕのサブミクロン粒子ペーストを用いて形成した封止枠部を示す拡大断面図である。サブミクロンオーダーのポーラスが散在しているのが分かる。一断面のため、それぞれのポーラスが分離しているように見えている。しかし、実際にはオープンポーラスが繋がってリークパスとなっている。

このように封止枠１６に用いるメタル粒子ペーストとしてサブミクロン粒子ペーストを用いた場合、接合不良の原因となるオープンポーラスのサイズ径はサブミクロンオーダーである。そこで、金属膜２０の厚さを１μｍ以上とすることでオープンポーラスを完全に塞ぐことができる。ナノ粒子ペーストを用いた場合はオープンポーラスのサイズ径が更に小さくなるため、金属膜２０の厚さが１μｍ以上あれば十分である。また、無電解めっき膜はめっき成長の初期でピンホールを生じやすいため、金属膜２０をピンホールを生じない１μｍ以上の厚さまで形成することが好ましい。一方、無電解めっき膜は内在する応力が高いため、１０μｍ以上の厚さでは応力による剥離又はクラックが生じやすい。従って、金属膜２０の厚さを１０μｍ未満にする必要がある。

図１２は、実施の形態１に係る半導体装置の下面に実装基板を実装した状態を示す断面図である。デバイス基板１の裏面電極８が実装基板２１の電極（不図示）にはんだ２２により接合されている。図１３は、実施の形態１に係る半導体装置の上面に実装基板を実装した状態を示す断面図である。キャップ基板１０の引き出し電極１１，１２が実装基板２１の電極（不図示）にはんだ２２により接合されている。裏面電極８及び引き出し電極１１，１２を覆う金属膜２０ははんだ２２に対するバリア層として機能するため、はんだ２２がデバイス側に拡散することによる特性劣化などを防止することができる。例えばＮｉ系合金で作製した金属膜２０の場合、はんだバリア性を有するには厚さが３μｍ以上必要である。ただし、金属膜２０の厚さが１０μｍ以上になると剥離又はクラックの懸念があるため、厚さを１０μｍ未満にするのが好ましい。

実施の形態２．
図１４は、実施の形態２に係る半導体装置の製造方法を示す平面図である。図１５－１８は、実施の形態２に係る半導体装置の製造方法を示す断面図である。図１５－１８は図１４のＩ－ＩＩに沿った断面図に対応する。なお、デバイス２の具体的な構成、裏面電極８及び引き出し電極１１，１２等は図示を省略している。

図１４に示すように、円盤状のデバイス基板１の上面に同じパターンの複数のデバイス２を形成する。次に、図１５に示すように、封止枠１６を介してデバイス基板１とキャップ基板１０を中空状態で接合する。次に、図１６に示すように、ハーフカットを行ってキャップ基板１０のみをダイシングして個々のデバイス２ごとに分離する。次に、図１７に示すように、封止枠１６の外側面に金属膜２０を無電解めっきで形成する。次に、図１８に示すように、デバイス基板１をダイシングして個々のデバイス２ごとに分離する。

無電解めっきを行う段階ではまだデバイス基板１がダイシングされておらず複数のデバイス２が繋がっているため、無電解めっきをウエハ単位で実施できる。また、各デバイス２に対するめっき液の液流の当たり方が安定する。さらに、効率的に無電解めっきを行うことができるため、金属膜２０の特性が安定する。なお、デバイス基板１のみをダイシングして金属膜２０を形成した後にデバイス基板１をダイシングしてもよい。

１ デバイス基板、２ デバイス、８ 裏面電極、１０ キャップ基板、１１，１２ 引き出し電極、１５，１７ 受けパッド、１６ 封止枠、２０ 金属膜

Claims (17)

1. デバイス基板と、
   前記デバイス基板の上面に形成されたデバイスと、
   キャップ基板と、
   前記デバイス基板の前記上面において前記デバイスを囲んで形成され、無電解めっき反応の触媒金属からなり、前記デバイス基板と前記キャップ基板を中空状態で接合する封止枠と、
   前記デバイスに接続され前記デバイス基板及び前記キャップ基板の外側に引き出された複数の電極と、
   前記封止枠の外側面に形成され、前記デバイス基板及び前記キャップ基板には形成されていない金属膜と、
   前記デバイス基板の前記上面において前記デバイスを囲んで形成された第１の受けパッドと、
   前記キャップ基板の下面に形成された第２の受けパッドとを備え、
   前記封止枠は前記第１の受けパッドと前記第２の受けパッドに接合され、
   前記第１及び第２の受けパッドの最表面は無電解めっき反応の触媒金属からなり、
   前記金属膜は前記第１及び第２の受けパッドと前記封止枠の接合部も覆うことを特徴とする半導体装置。
2. 前記複数の電極の最表面は無電解めっき反応の触媒金属からなり、
   前記金属膜は、接合された前記デバイス基板及び前記キャップ基板の外側に露出した前記複数の電極の表面も覆うことを特徴とする請求項１に記載の半導体装置。
3. 前記触媒金属はＡｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｉｎ、Ｓｎ、Ｒｈの何れかであることを特徴とする請求項１又は２に記載の半導体装置。
4. 前記触媒金属はＡｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｒｈの何れかであることを特徴とする請求項１又は２に記載の半導体装置。
5. 前記触媒金属はＰｔ又はＰｄであることを特徴とする請求項１又は２に記載の半導体装置。
6. 前記金属膜はＡｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｉｎ、Ｓｎ、Ｒｈの何れか又は何れかの合金であることを特徴とする請求項１～５の何れか１項に記載の半導体装置。
7. 前記金属膜はＮｉ、Ｃｏ、Ｐｄ、Ｒｈの何れか又は何れかの合金であることを特徴とする請求項１～５の何れか１項に記載の半導体装置。
8. 前記金属膜の厚さは１μｍ以上１０μｍ未満であることを特徴とする請求項１～７の何れか１項に記載の半導体装置。
9. デバイス基板の上面にデバイスを形成する工程と、
   前記デバイス基板の前記上面において前記デバイスを囲んで封止枠を無電解めっき反応の触媒金属のメタル粒子ペーストで形成する工程と、
   前記デバイス基板とキャップ基板をアライメントし、前記封止枠を介して前記デバイス基板と前記キャップ基板を中空状態で接合する工程と、
   前記デバイスに接続され前記デバイス基板及び前記キャップ基板の外側に引き出された複数の電極を形成する工程と、
   前記デバイス基板と前記キャップ基板を接合した後に、無電解めっきにより金属膜を前記デバイス基板及び前記キャップ基板に形成することなく前記封止枠の外側面に形成する工程と、
   前記デバイス基板の前記上面において前記デバイスを囲んで第１の受けパッドを形成する工程と、
   前記キャップ基板の下面に第２の受けパッドを形成する工程とを備え、
   前記封止枠は前記第１の受けパッドと前記第２の受けパッドに接合され、
   前記第１及び第２の受けパッドの最表面は無電解めっき反応の触媒金属からなり、
   前記金属膜は前記第１及び第２の受けパッドと前記封止枠の接合部も覆うことを特徴とする半導体装置の製造方法。
10. 前記複数の電極の最表面は無電解めっき反応の触媒金属からなり、
    前記金属膜は、接合された前記デバイス基板及び前記キャップ基板の外側に露出した前記複数の電極の表面も覆うことを特徴とする請求項９に記載の半導体装置の製造方法。
11. 前記デバイス基板の前記上面に複数の前記デバイスを形成し、
    前記デバイス基板と前記キャップ基板の一方のみをダイシングして個々の前記デバイスごとに分離した後に前記金属膜を形成し、
    前記金属膜を形成した後に前記デバイス基板と前記キャップ基板の他方をダイシングして個々の前記デバイスごとに分離することを特徴とする請求項９又は１０に記載の半導体装置の製造方法。
12. 前記触媒金属はＡｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｉｎ、Ｓｎ、Ｒｈの何れかであることを特徴とする請求項９～１１の何れか１項に記載の半導体装置の製造方法。
13. 前記触媒金属はＡｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｒｈの何れかであることを特徴とする請求項９～１１の何れか１項に記載の半導体装置の製造方法。
14. 前記触媒金属はＰｔ又はＰｄであることを特徴とする請求項９～１１の何れか１項に記載の半導体装置の製造方法。
15. 前記金属膜はＡｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｉｎ、Ｓｎ、Ｒｈの何れか又は何れかの合金であることを特徴とする請求項９～１４の何れか１項に記載の半導体装置の製造方法。
16. 前記金属膜はＮｉ、Ｃｏ、Ｐｄ、Ｒｈの何れか又は何れかの合金であることを特徴とする請求項９～１４の何れか１項に記載の半導体装置の製造方法。
17. 前記金属膜の厚さは１μｍ以上１０μｍ未満であることを特徴とする請求項９～１６の何れか１項に記載の半導体装置の製造方法。

Images