JP2013128145A - 半導体装置 - Google Patents

Abstract

【課題】銅配線間の短絡を防止することができる半導体装置を提供する。
【解決手段】第３層間膜１７およびこの第３層間膜１７上に突出するＣｕ配線２４は、被覆層３１によって被覆されている。そして、Ｃｕ配線２４と被覆層３１との間には、Ｃｕの拡散を防止するバリア性を有する金属材料からなる表面バリア膜２９が介在されている。これにより、Ｃｕ配線２４から被覆層３１へのＣｕの拡散を防止することができる。そのため、第３層間膜１７上に形成された複数のＣｕ配線２４間における短絡を防止することができる。
【選択図】図２

Description

本発明は、半導体装置に関する。

ＩＣチップなどの半導体装置では、たとえば、その最表面がＳｉＯ_２（酸化シリコン）またはＳｉＮ（窒化シリコン）からなるパッシベーション膜により覆われており、このパッシベーション膜からボンディングパッドが露出して設けられている。すなわち、パッシベーション膜下には、機能素子などと電気的に接続された配線が配設されており、パッシベーション膜に形成された開口から、最上層の配線の一部がボンディングパッドとして露出している。ボンディングパッドは、半導体装置と配線基板などの外部装置との電気接続のための外部接続端子であり、このボンディングパッドには、金細線などのボンディングワイヤが接続される。

ところで、最近では、半導体装置の高集積化および微細化に伴い、ボンディングパッドの電気抵抗を低減するため、ボンディングパッドの材料として、従来から用いられてきたＡｌ（アルミニウム）に代えて、より導電性の高いＣｕ（銅）を適用することが検討されている（たとえば、特許文献１および２参照）。

特開２００１−３１９９４６号公報 特開平１０−５６０３１号公報

しかし、Ｃｕは、Ａｌに比べて拡散性が高い。このため、ボンディングパッド（最上層の配線）の材料としてＣｕを用いると、パッシベーション膜中にＣｕが拡散し、最上層の配線間の短絡を生じるおそれがある。
そこで、本発明の目的は、銅配線間の短絡を防止することができる、半導体装置を提供することである。

前記の目的を達成するための請求項１記載の発明は、半導体基板と、前記半導体基板上に形成されたＡｌ配線層と、前記Ａｌ配線層上に形成された絶縁膜と、前記絶縁膜上に突出して形成され、ビアホールを介して前記Ａｌ配線層と接続され、前記Ａｌ配線層よりも厚い外部接続用の銅配線と、前記絶縁膜および前記銅配線を被覆し、前記銅配線を部分的に露出させる開口が形成された被覆層と、前記銅配線の上面および側面を覆い、銅の拡散を防止するバリア性を有する金属材料からなるバリア膜とを含む、半導体装置である。

この構成によれば、絶縁膜およびこの絶縁膜上に突出する銅配線は、被覆層によって被覆されている。そして、銅配線と被覆層との間には、銅の拡散を防止するバリア性を有する金属材料からなるバリア膜が介在されている。これにより、銅配線から被覆層への銅の拡散を防止することができる。そのため、絶縁膜上に複数の銅配線が形成される場合に、それらの銅配線間の短絡を防止することができる。

請求項２に記載のように、前記被覆層は、銅（銅イオン）を捕獲する性質を有する材料からなることが好ましい。
この場合、銅配線から拡散しようとする銅を被覆層で捕獲することができ、被覆層中における銅の拡散を防止することができる。
なお、絶縁膜と被覆層との間に線膨張率差がある場合、熱膨張／収縮により絶縁膜と被覆層との間に剥離が生じ、それらの間に銅の拡散経路（リークパス）が形成されるおそれがある。

そのため、絶縁膜と被覆層との間に線膨張率差がある場合には、請求項３に記載のように、前記半導体装置は、前記絶縁膜の表面に被着され、前記被覆層と同一材料からなる被着膜をさらに含むことが好ましい。絶縁膜の表面に被覆層と同一材料からなる被着膜を被着させることにより、絶縁膜と被覆層との密着性を向上させることができる。そのため、絶縁膜と被覆層との間に銅の拡散経路が形成されるのを防止することができ、銅配線からの銅の拡散を一層防止することができる。

また、請求項４に記載のように、前記半導体装置は、前記銅配線の前記被覆層の前記開口に臨む部分上に形成され、銅の拡散を防止するバリア性を有する金属材料からなるパッドバリア膜と、前記パッドバリア膜上に形成され、前記銅配線との電気接続のために用いられるボンディングワイヤと同一材料からなるワイヤ接着膜とをさらに含むことが好ましい。

この場合、被覆層に形成された開口を介して、その開口内に配置されるワイヤ接着膜にボンディングワイヤを接続することにより、ボンディングワイヤと銅配線 との電気的な接続を達成することができる。そして、ワイヤ接着膜がボンディングワイヤと同一材料からなるので、ワイヤ接着膜とボンディングワイヤとの良好な密着性を発揮することができる。また、銅配線の開口に臨む部分上にパッドバリア膜が形成されているので、その銅配線の開口に臨む部分からの銅の拡散を防止することができる。さらには、銅配線の開口に臨む部分の腐食を防止することもできる。

請求項５記載の発明は、前記バリア膜は、前記ビアホールの内面を被覆している、請求項１〜４のいずれか一項に記載の半導体装置である。
請求項６記載の発明は、前記バリア膜は、前記被覆層の前記開口の直下の位置から離れた位置に形成されている、請求項４に記載の半導体装置である。
請求項７記載の発明は、前記ビアホールは複数形成されている、請求項１〜６のいずれか一項に記載の半導体装置である。

請求項８記載の発明は、前記被着膜は、前記銅配線の下方に形成されている、請求項３に記載の半導体装置である。
請求項９記載の発明は、前記被着膜は、前記銅配線の前記被覆層の前記開口に臨む部分の直下の位置から離れた位置に形成されている、請求項８に記載の半導体装置である。
請求項１０記載の発明は、前記バリア膜は、前記銅配線と前記絶縁膜との間に形成された底面バリア膜と、前記銅配線と前記被覆層との間に形成された表面バリア膜とを含み、前記底面バリア膜および前記表面バリア膜は互いに異なる材料からなる、請求項１〜９のいずれか一項に記載の半導体装置である。

請求項１１記載の発明は、前記底面バリア膜がＴｉＮからなり、前記表面バリア膜がＮｉからなる、請求項１０に記載の半導体装置である。

本発明の一実施形態に係る半導体装置の構成を模式的に示す平面図である。 図１に示す半導体装置を切断面線Ａ−Ａで切断したときの断面図である。 図２に示す構造の半導体装置の製造方法を説明するための断面図である。 本発明の他の実施形態に係る半導体装置の構造を模式的に示す断面図である。 図４に示す構造の半導体装置の製造方法を説明するための断面図である。

以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置の構成を模式的に示す平面図である。また、図２は、図１に示す半導体装置を切断面線Ａ−Ａで切断したときの断面図である。なお、図２以降の各図では、図面の煩雑化を回避するために、導電性を有する材料からなる部分以外の各部についてはハッチングを省略している。

図２に示すように、半導体装置１は、多層配線構造を有している。すなわち、半導体装置１の基体をなす半導体基板１１上には、第１配線層１２、第１層間膜１３、第２配線層１４、第２層間膜１５、第３配線層１６、第３層間膜１７および第４配線層１８が、半導体基板１１側からこの順に積層されている。
半導体基板１１は、たとえば、Ｓｉ（シリコン）基板であり、その表層部にトランジスタなどの機能素子が形成されている。

第１配線層１２、第２配線層１４および第３配線層１６には、それぞれＡｌからなるＡｌ配線２１，２２，２３がパターン形成されている。
第４配線層１８には、ＣｕからなるＣｕ配線２４がパターン形成されている
第１層間膜１３および第２層間膜１５は、たとえば、ＳｉＯ_２からなる。第３層間膜１７は、たとえば、ＳｉＮからなる。

第１層間膜１３には、第１配線層１２のＡｌ配線２１と第２配線層１４のＡｌ配線２２との間において、複数のビアホール２５が貫通して形成されている。各ビアホール２５は、金属材料（たとえば、Ａｌ）で埋め尽くされている。これにより、第１配線層１２のＡｌ配線２１と第２配線層１４のＡｌ配線２２とは、ビアホール２５を介して電気的に接続されている。

第２層間膜１５には、第２配線層１４のＡｌ配線２２と第３配線層１６のＡｌ配線２３との間において、複数のビアホール２６が貫通して形成されている。各ビアホール２６は、金属材料（たとえば、Ａｌ）で埋め尽くされている。これにより、第２配線層１４のＡｌ配線２２と第３配線層１６のＡｌ配線２３とは、ビアホール２６を介して電気的に接続されている。

第３層間膜１７には、第３配線層１６のＡｌ配線２３と第４配線層１８のＣｕ配線２４との間において、複数のビアホール２７が貫通して形成されている。また、第３層間膜１７とＣｕ配線２４との間には、たとえば、Ｃｕ配線２４から第３層間膜１７へのＣｕの拡散を防止するための底面バリア膜２８が介在されている。この底面バリア膜２８は、たとえば、ＴｉＮ（窒化チタン）からなり、Ａｌ配線２３の各ビアホール２７に臨む領域、各ビアホール２７の側面、および第３層間膜１７の表面（上面）におけるＣｕ配線２４と対向する領域を被覆している。そして、各ビアホール２７は、底面バリア膜２８を介して、Ｃｕで埋め尽くされている。これにより、第３配線層１６のＡｌ配線２３と第４配線層１８のＣｕ配線２４とは、ビアホール２７および底面バリア膜２８を介して電気的に接続されている。

各Ｃｕ配線２４の表面（上面および側面）および底面バリア膜２８の側面には、Ｃｕの拡散を防止するための表面バリア膜２９が被着されている。すなわち、表面バリア膜２９は、たとえば、Ｃｕの拡散を防止するバリア性を有する金属材料（たとえば、Ｎｉ（ニッケル）など）からなり、各Ｃｕ配線２４の上面から側面へと回り込み、その側面および底面バリア膜２８の側面を被覆して、第３層間膜１７の表面に達している。

この半導体装置１の最表面は、Ｃｕ（Ｃｕイオン）を捕獲する性質を有するＰＢＯ（ポリ−ｐ−フェニレンベンゾビスオキサゾール）からなる被覆層３１によって覆われている。この被覆層３１には、Ｃｕ配線２４上の表面バリア膜２９を部分的に露出させる複数の開口３２が層厚方向に貫通して形成されている。また、表面バリア膜２９の開口３２に臨む部分上には、この半導体装置１（Ｃｕ配線２４）と外部の配線基板などとの電気接続のためのボンディングワイヤ３４と同一材料（たとえば、Ａｕ（金））からなるワイヤ接着膜３３が形成されている。そして、図２に示すように、Ｃｕ配線２４および表面バリア膜２９の開口３２に臨む部分ならびに表面バリア膜２９上のワイヤ接着膜３３は、そのボンディングワイヤ３４が接続されるボンディングパッドをなしている。

以上のように、この半導体装置１では、第３層間膜１７およびこの第３層間膜１７上に突出するＣｕ配線２４は、被覆層３１によって被覆されている。そして、Ｃｕ配線２４と被覆層３１との間には、Ｃｕの拡散を防止するバリア性を有する金属材料からなる表面バリア膜２９が介在されている。これにより、Ｃｕ配線２４から被覆層３１へのＣｕの拡散を防止することができる。そのため、第３層間膜１７上に形成された複数のＣｕ配線２４間における短絡を防止することができる。

また、被覆層３１は、Ｃｕ（Ｃｕイオン）を捕獲する性質を有するＰＢＯからなる。そのため、Ｃｕ配線２４から拡散しようとするＣｕを被覆層３１で捕獲することができ、被覆層３１中におけるＣｕの拡散を防止することができる。
さらに、被覆層３１には、Ｃｕ配線２４上において、開口３２が層厚方向に貫通して形成されている。そして、Ｃｕ配線２４を覆う表面バリア膜２９は、開口３２から部分的に露出しており、この半導体装置１では、その表面バリア膜２９の開口３２から露出する部分がパッドバリア膜をなしている。これにより、Ｃｕ配線２４の開口３２に臨む部分からのＣｕの拡散を防止することができる。

また、表面バリア膜２９の開口３２に臨む部分上には、ボンディングワイヤ３４と同一材料からなるワイヤ接着膜３３が形成されている。そのため、ワイヤ接着膜３３とボンディングワイヤ３４との良好な密着性を発揮することができる。さらには、そのワイヤ接着膜３３およびその下方の表面バリア膜２９により、Ｃｕ配線２４の開口３２に臨む部分の腐食を防止することもできる。

図３は、半導体装置１の製造工程を工程順に示す断面図である。
半導体装置１の製造工程では、まず、公知の多層配線技術により、図３（ａ）に示すように、半導体基板１１上に、第１配線層１２、第１層間膜１３、第２配線層１４、第２層間膜１５、第３配線層１６および第３層間膜１７が形成される。
次に、第３層間膜１７上の全域に、底面バリア膜２８の材料からなる薄膜が形成される。さらに、その薄膜上に、Ｃｕからなるシード膜が形成される。その後、公知のフォトリソグラフィ技術およびエッチング技術により、その薄膜およびシード膜の積層体が底面バリア膜２８に対応する形状にパターニングされる。そして、無電解めっき法により、そのパターニングされたシード膜上にＣｕが堆積される。これにより、図３（ｂ）に示すように、Ｃｕ配線２４が形成される。

次いで、無電解めっき法により、図３（ｃ）に示すように、Ｃｕ配線２４の表面および底面バリア膜２８の側面をシードとして、それらの各面を被覆する表面バリア膜２９が形成される。
その後、図３（ｄ）に示すように、第３層間膜１７上に、ＰＢＯが第３層間膜１７およびＣｕ配線２４を覆い尽くすように塗布されることにより、被覆層３１が形成される。

つづいて、公知のフォトリソグラフィ技術およびエッチング技術により、図３（ｅ）に示すように、被覆層３１に、開口３２が形成される。そして、無電解めっき法により、表面バリア膜２９の開口３２から露出する部分をシードとして、その露出する部分を被覆するワイヤ接着膜３３が形成されることにより、図２に示す構造の半導体装置１が得られる。

図４は、本発明の他の実施形態に係る半導体装置の構造を模式的に示す断面図である。この図４において、図２に示す各部に相当する部分には、図２の場合と同一の参照符号を付して示している。また、以下では、図２に示す構造との相違点のみを取り上げて説明し、同一の参照符号を付した各部についての詳細な説明を省略する。
この図４に示す半導体装置２では、第３層間膜１７の表面に、被覆層３１と同一材料であるＰＢＯからなる被着膜４１が被着されている。

第３層間膜１７と被覆層３１との間に線膨張率差があると、熱膨張／収縮により第３層間膜１７と被覆層３１との間に剥離が生じ、それらの間にＣｕの拡散経路（リークパス）が形成されるおそれがある。この半導体装置２では、第３層間膜１７の表面に被覆層３１と同一材料からなる被着膜４１が被着されているので、第３層間膜１７と被覆層３１との密着性が向上する。そのため、第３層間膜１７と被覆層３１との間にＣｕの拡散経路が形成されるのを防止することができ、Ｃｕ配線２４からのＣｕの拡散を一層防止することができる。

図５は、半導体装置２の製造工程を工程順に示す断面図である。
半導体装置２の製造工程では、まず、公知の多層配線技術により、図５（ａ）に示すように、半導体基板１１上に、第１配線層１２、第１層間膜１３、第２配線層１４、第２層間膜１５および第３配線層１６が形成される。次に、第３配線層１６上に、第３層間膜１７の材料が堆積されることにより、層間膜材料堆積層５１が形成される。さらに、その層間膜材料堆積層５１の表面にＰＢＯが塗布されることにより、層間膜材料堆積層５１上にＰＢＯ塗布層５２が形成される。

その後、公知のフォトリソグラフィ技術により、ＰＢＯ塗布層５２上に、ビアホール２７に対応する開口を有するレジストパターンが形成される。そして、このレジストパターンをマスクとして、ＰＢＯ塗布層５２および層間膜材料堆積層５１が順にエッチングされることにより、図５（ｂ）に示すように、ビアホール２７を有する第３層間膜１７およびこの表面に被着された被着膜４１が形成される。このように、ＰＢＯ塗布層５２および層間膜材料堆積層５１のエッチングに同一のレジストパターンを使用することにより、工程の簡素化を達成することができる。

次いで、図３（ｂ）および図３（ｃ）を参照して説明した手法と同様の手法により、図５（ｃ）に示すように、Ｃｕ配線２４および表面バリア膜２９が形成される。
その後、図５（ｄ）に示すように、第３層間膜１７上に、ＰＢＯが第３層間膜１７およびＣｕ配線２４を覆い尽くすように塗布されることにより、被覆層３１が形成される。
つづいて、公知のフォトリソグラフィ技術およびエッチング技術により、図５（ｅ）に示すように、被覆層３１に、開口３２が形成される。そして、無電解めっき法により、表面バリア膜２９の開口３２から露出する部分をシードとして、その露出する部分を被覆するワイヤ接着膜３３が形成されることにより、図４に示す構造の半導体装置２が得られる。

以上、本発明の２つの実施形態を説明したが、本発明は、さらに他の形態で実施することもできる。たとえば、被覆層３１の材料としてＰＢＯを例示したが、ＢＣＢ（ベンゾシクロブテン）など、ＰＢＯ以外の材料を用いて被覆層３１が形成されてもよい。ただし、被覆層３１中におけるＣｕの拡散を防止するため、被覆層３１の材料は、銅を捕獲する性質を有する材料であることが好ましい。

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

１ 半導体装置
２ 半導体装置
１７ 第３層間膜（絶縁膜）
２４ Ｃｕ配線（銅配線）
２９ 表面バリア膜（バリア膜、パッドバリア膜）
３１ 被覆層
３２ 開口
３３ ワイヤ接着膜
３４ ボンディングワイヤ
４１ 被着膜

Claims (11)

1. 半導体基板と、
   前記半導体基板上に形成されたＡｌ配線層と、
   前記Ａｌ配線層上に形成された絶縁膜と、
   前記絶縁膜上に突出して形成され、ビアホールを介して前記Ａｌ配線層と接続され、前記Ａｌ配線層よりも厚い外部接続用の銅配線と、
   前記絶縁膜および前記銅配線を被覆し、前記銅配線を部分的に露出させる開口が形成された被覆層と、
   前記銅配線の上面および側面を覆い、銅の拡散を防止するバリア性を有する金属材料からなるバリア膜とを含む、半導体装置。
2. 前記被覆層は、銅を捕獲する性質を有する材料からなる、請求項１に記載の半導体装置。
3. 前記絶縁膜の表面に被着され、前記被覆層と同一材料からなる被着膜をさらに含む、請求項１または２に記載の半導体装置。
4. 前記銅配線の前記被覆層の前記開口に臨む部分上に形成され、銅の拡散を防止するバリア性を有する金属材料からなるパッドバリア膜と、
   前記パッドバリア膜上に形成され、前記銅配線との電気接続のために用いられるボンディングワイヤと同一材料からなるワイヤ接着膜とをさらに含む、請求項１ないし３のいずれかに記載の半導体装置。
5. 前記バリア膜は、前記ビアホールの内面を被覆している、請求項１〜４のいずれか一項に記載の半導体装置。
6. 前記バリア膜は、前記被覆層の前記開口の直下の位置から離れた位置に形成されている、請求項４に記載の半導体装置。
7. 前記ビアホールは複数形成されている、請求項１〜６のいずれか一項に記載の半導体装置。
8. 前記被着膜は、前記銅配線の下方に形成されている、請求項３に記載の半導体装置。
9. 前記被着膜は、前記銅配線の前記被覆層の前記開口に臨む部分の直下の位置から離れた位置に形成されている、請求項８に記載の半導体装置。
10. 前記バリア膜は、前記銅配線と前記絶縁膜との間に形成された底面バリア膜と、前記銅配線と前記被覆層との間に形成された表面バリア膜とを含み、
    前記底面バリア膜および前記表面バリア膜は互いに異なる材料からなる、請求項１〜９のいずれか一項に記載の半導体装置。
11. 前記底面バリア膜がＴｉＮからなり、前記表面バリア膜がＮｉからなる、請求項１０に記載の半導体装置。

Images