JP2013239756A

JP2013239756A - 半導体装置

Info

Publication number: JP2013239756A
Application number: JP2013183162A
Authority: JP
Inventors: Katsumi Samejima; 克己鮫島
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2013-09-04
Filing date: 2013-09-04
Publication date: 2013-11-28
Anticipated expiration: 2027-11-16
Also published as: JP5891211B2

Abstract

【課題】製造工程数の増加や厚さの増大などの問題を生じることなく、パッシベーション膜にクラックが生じるのを防止することができる半導体装置を提供する。
【解決手段】半導体チップ２上には、配線６が形成されている。配線６は、パッシベーション膜７によって被覆されている。パッシベーション膜７には、配線６をパッシベーション膜７から部分的に露出させるための開口８が形成されている。配線６における開口８に臨む部分上には、バリア膜９が形成されている。バリア膜９上には、隆起状に形成され、その周縁部がバリア膜９の周縁部よりも側方にはみ出したポストバンプ３が形成されている。
【選択図】図２

Description

この発明は、いわゆるＷＬ−ＣＳＰ（ウエハレベルチップサイズパッケージ：Wafer Level-Chip Size Package）技術が適用された半導体装置に関する。

最近、半導体装置の高機能化・多機能化に伴って、ＷＬ−ＣＳＰ技術の実用化が進んでいる。ＷＬ−ＣＳＰ技術では、ウエハ状態でパッケージング工程が完了され、ダイシングによって切り出された個々のチップサイズがパッケージサイズとなる。
図４は、ＷＬ−ＣＳＰ技術が適用された半導体装置の構造を示す図解的な断面図である。

この半導体装置１０１は、その基体をなす半導体チップ（図示せず）を備えている。半導体チップ上には、ＳｉＯ_２（酸化シリコン）からなる層間絶縁膜１０２が形成されている。層間絶縁膜１０２上には、Ａｌ（アルミニウム）からなる配線１０３が所定の配線パターンで形成されている。層間絶縁膜１０２および配線１０３上には、ＳｉＮ（窒化シリコン）からなり、配線１０３を被覆するパッシベーション膜１０４が形成されている。パッシベーション膜１０４には、配線１０３の一部をパッシベーション膜１０４から露出させるための開口１０５が形成されている。

配線１０３における開口１０５に臨む部分上には、Ｔｉ（チタン）からなるバリア膜１０６が形成されている。バリア膜１０６の周縁部は、パッシベーション膜１０４に乗り上げている。バリア膜１０６上には、Ｃｕ（銅）からなるポストバンプ１０７が形成されている。ポストバンプ１０７の側面は、バリア膜１０６の側面と面一をなしている。ポストバンプ１０７上には、半田ボール１０８が形成されている。半田ボール１０８は、配線基板上の外部配線に接続される外部端子である。半田ボール１０８が配線基板上の外部配線に接続されることにより、配線１０３と外部配線との電気的な接続が達成されるとともに、半導体装置１０１が配線基板上に支持される。

特開２００５−３５３８９７号公報

このような構造では、半田ボール１０８に外力が加わると、バリア膜１０６およびポストバンプ１０７の周縁部に応力が集中し、この応力の集中により、バリア膜１０６の周縁部の直下に位置するパッシベーション膜１０４にクラックが生じるおそれがある。
また、パッシベーション膜１０４におけるクラックの発生を防止するために、パッシベーション膜１０４上に開口１０５と連通する貫通孔を有するポリイミド層を形成し、バリア膜１０６の周縁部をポリイミド層上に配置することが考えられる。バリア膜１０６の周縁部とパッシベーション膜１０４との間にポリイミド層が介在されるため、バリア膜１０６およびポストバンプ１０７の周縁部に応力が集中しても、その応力は、ポリイミド層によって吸収され、パッシベーション膜１０４に伝達されない。よって、パッシベーション膜１０４にクラックが生じるのを防止することができる。

しかし、ポリイミド層を形成する工程を追加しなければならないので、半導体装置１０１の製造工程数の増加を招き、製造コストが増大してしまう。また、ポリイミド層は、応力を吸収することができる十分な厚さに形成する必要がある。そのため、半導体装置１０１の厚さが増すという問題もある。
そこで、本発明の目的は、製造工程数の増加や厚さの増大などの問題を生じることなく、パッシベーション膜にクラックが生じるのを防止することができる半導体装置を提供することにある。

前記の目的を達成するための請求項１記載の発明は、半導体チップと、前記半導体チップ上に形成されたＡｌまたはＡｌＣｕからなる配線と、前記配線を被覆するパッシベーション膜と、前記パッシベーション膜を貫通して形成され、前記配線を前記パッシベーション膜から部分的に露出させるための開口と、ＴｉＷ，Ｔｉ，ＴａおよびＴａＮからなる群から選択される１種からなり、前記配線における前記開口に臨む部分上に形成され、かつその周縁部が前記パッシベーション膜における前記開口の周囲に乗り上げて形成されたバリア膜と、前記バリア膜上に形成されたＣｕからなるポストバンプとを備え、前記ポストバンプは、その下面が前記バリア膜に下側から支持された基端部と、前記基端部の前記下面と同一平面からなる下面を有し、当該下面と前記パッシベーション膜との間に空間が形成されるように前記基端部から前記バリア膜の周縁よりも側方にはみ出した周縁部とを含み、前記バリア膜の周縁に対する前記ポストバンプの周縁部のはみ出し量は、前記バリア膜の膜厚よりも大きい、半導体装置である。

また、請求項２記載の発明は、半導体チップと、前記半導体チップ上に形成されたＡｌまたはＡｌＣｕからなる配線と、前記配線を被覆するパッシベーション膜と、前記パッシベーション膜を貫通して形成され、前記配線を前記パッシベーション膜から部分的に露出させるための開口と、ＴｉＷ，Ｔｉ，ＴａおよびＴａＮからなる群から選択される１種からなり、前記開口内において前記配線の表面および前記パッシベーション膜の側面を覆い、かつ前記パッシベーション膜における前記開口の周囲を覆うバリア膜と、前記バリア膜上に形成されたＣｕからなるポストバンプとを備え、前記ポストバンプは、その下面が前記バリア膜に下側から支持された基端部と、前記基端部の前記下面と同一平面からなる下面を有し、当該下面と前記パッシベーション膜との間に空間が形成されるように前記基端部から前記バリア膜の周縁よりも側方にはみ出した周縁部とを含み、前記バリア膜の周縁に対する前記ポストバンプの周縁部のはみ出し量は、前記バリア膜の膜厚よりも大きい、半導体装置である。

請求項３記載の発明は、半導体チップと、前記半導体チップ上に形成されたＡｌまたはＡｌＣｕからなる配線と、前記配線を被覆するパッシベーション膜と、前記パッシベーション膜を貫通して形成され、前記配線を前記パッシベーション膜から部分的に露出させるための開口と、ＴｉＷ，Ｔｉ，ＴａおよびＴａＮからなる群から選択される１種からなり、前記配線における前記開口に臨む部分上に形成され、かつその周縁部が前記パッシベーション膜における前記開口の周囲に乗り上げて形成されたバリア膜と、前記バリア膜上に形成されたＣｕからなるポストバンプとを備え、前記ポストバンプは、その下面が前記バリア膜に下側から支持された基端部と、前記基端部の前記下面と同一平面からなる下面を有し、当該下面と前記パッシベーション膜との間に空間が形成されるように前記基端部から前記バリア膜の周縁よりも断面視で側方にはみ出した周縁部とを含み、前記バリア膜の周縁に対する前記ポストバンプの周縁部のはみ出し量は、前記バリア膜の膜厚よりも大きい、半導体装置である。

また、請求項４記載の発明は、半導体チップと、前記半導体チップ上に形成されたＡｌまたはＡｌＣｕからなる配線と、前記配線を被覆するパッシベーション膜と、前記パッシベーション膜を貫通して形成され、前記配線を前記パッシベーション膜から部分的に露出させるための開口と、ＴｉＷ，Ｔｉ，ＴａおよびＴａＮからなる群から選択される１種からなり、前記配線における前記開口に臨む部分上に形成され、かつその周縁部が前記パッシベーション膜における前記開口の周囲に乗り上げて形成されたバリア膜と、前記バリア膜上に形成されたＣｕからなるポストバンプと、前記ポストバンプに接合された半田ボールとを備え、前記ポストバンプは、その下面が前記バリア膜に下側から支持された基端部と、前記基端部の前記下面と同一平面からなる下面を有し、当該下面と前記パッシベーション膜との間に空間が形成されるように前記基端部から前記バリア膜の周縁よりも側方にはみ出した周縁部とを含み、前記バリア膜の周縁に対する前記ポストバンプの周縁部のはみ出し量は、前記バリア膜の膜厚よりも大きい、半導体装置である。

この構成によれば、半導体チップ上には、配線が形成されている。配線は、パッシベーション膜によって被覆されている。パッシベーション膜には、配線をパッシベーション膜から部分的に露出させるための開口が形成されている。配線における開口に臨む部分上には、バリア膜が形成されている。バリア膜上には、その周縁部がバリア膜の周縁部よりも側方にはみ出した隆起状のポストバンプが形成されている。

ポストバンプの周縁部がバリア膜の周縁よりも側方にはみ出していることにより、ポストバンプの周縁部とパッシベーション膜との間に空間が生じている。この空間が存在することにより、ポストバンプの周縁部は、パッシベーション膜との対向方向に変形可能である。よって、ポストバンプに応力が生じても、その応力をポストバンプの周縁部の変形により吸収することができる。その結果、パッシベーション膜にクラックが生じるのを防止することができる。

また、この構成では、パッシベーション膜とポストバンプとの間に、応力緩和のためのポリイミド層が介在されないので、ポリイミド層を設けることによる製造工程数の増加や半導体装置の厚さの増大などの問題を生じない。
また、前記バリア膜の周縁に対する前記ポストバンプの周縁部のはみ出し量は、前記バリア膜の膜厚よりも大きい。

このように、ポストバンプの周縁部のはみ出し量がバリア膜の膜厚よりも大きいことにより、ポストバンプにおける変形可能な周縁部の幅をバリア膜の膜厚よりも大きく確保することができる。なお、ポストバンプの周縁部のはみ出し量をバリア膜の膜厚よりも大きくするためには、たとえば、パッシベーション膜上および配線上にバリア膜の材料からなる層を形成し、その層上にポストバンプを形成した後、ウェットエッチングにより、バリア膜の材料からなる層をパターニングする工程において、ポストバンプの下方にまでエッチングが進行するようにエッチング時間を設定すればよい。

また、請求項５記載の発明は、前記半導体チップの表層部に形成された層間絶縁膜をさらに含み、前記配線は、前記層間絶縁膜上に形成されている、請求項１〜４のいずれか一項に記載の半導体装置である。

本発明の一実施形態に係る半導体装置の外観を示す側面図である。本発明の一実施形態に係る半導体装置の構造を示す図解的な断面図である。図２に示す半導体装置の製造方法を説明するための図解的な断面図である。図３Ａの次の工程を示す図解的な断面図である。図３Ｂの次の工程を示す図解的な断面図である。図３Ｃの次の工程を示す図解的な断面図である。図３Ｄの次の工程を示す図解的な断面図である。従来の半導体装置の構造を示す図解的な断面図である。

以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る半導体装置の外観を示す側面図である。
この半導体装置１は、ＷＬ−ＣＳＰ技術が適用された半導体装置であり、半導体チップ２と、半導体チップ２上に設けられた複数のポストバンプ３と、各ポストバンプ３に接合された半田ボール４とを備えている。

図２は、図１における破線Ａで囲まれた部分の構造を示す図解的な断面図である。
半導体チップ２の表層部には、ＳｉＯ_２からなる層間絶縁膜５が形成されている。層間絶縁膜５上には、Ａｌからなる配線６が所定の配線パターンで形成されている。
層間絶縁膜５および配線６上には、配線６を被覆するパッシベーション膜７が形成され、パッシベーション膜７には、配線６の一部をパッシベーション膜７から露出させるための開口８が形成されている。

配線６における開口８に臨む部分上には、ＴｉＷ（チタンタングステン）からなるバリア膜９が被着されている。バリア膜９は、所定の膜厚Ｔ（たとえば、１８０ｎｍ）を有しており、開口８内において、配線６の表面およびパッシベーション膜７の側面を覆い、その周縁部がパッシベーション膜７の表面に乗り上がっている。
バリア膜９上には、Ｃｕからなるシード膜１０が形成されている。シード膜１０の周縁部は、バリア膜９の周縁に対して側方に、バリア膜９の膜厚Ｔよりも大きいはみ出し量Ｄではみ出して形成されている。

シード膜１０上には、ポストバンプ３が隆起状に形成されている。ポストバンプ３は、たとえば、Ｃｕからなる。ポストバンプ３の側面は、シード膜１０の側面とほぼ面一をなしている。
ポストバンプ３は、その下面がバリア膜９に下側から支持された基端部と、当該基端部の下面と同一平面からなる下面を有し、当該下面とパッシベーション膜７との間に空間が形成されるように基端部からバリア膜９の周縁よりも側方にはみ出した周縁部とを含む。すなわち、ポストバンプ３の周縁部がバリア膜９の周縁よりも側方にはみ出していることにより、ポストバンプ３の周縁部とパッシベーション膜７との間に空間が生じている。この空間が存在することにより、ポストバンプ３の周縁部は、パッシベーション膜７との対向方向に変形可能である。よって、ポストバンプ３に応力が生じても、その応力をポストバンプ３の周縁部の変形により吸収することができる。その結果、パッシベーション膜７にクラックが生じるのを防止することができる。

また、半導体装置１では、パッシベーション膜７とポストバンプ３との間に、応力緩和のためのポリイミド層が介在されないので、ポリイミド層を設けることによる製造工程数の増加や、半導体装置１の厚さの増大などの問題を生じない。
また、ポストバンプ３の周縁部のはみ出し量Ｄは、バリア膜９の膜厚Ｔよりも大きい。これにより、ポストバンプ３における変形可能な周縁部の幅をバリア膜９の膜厚よりも大きく確保することができる。

図３Ａ〜３Ｅは、図２に示す半導体装置の一部の製造方法を工程順に示す図解的な断面図である。
まず、図３Ａに示すように、ＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法により、層間絶縁膜５が形成される。その後、スパッタ法により、層間絶縁膜５上の全面に、Ａｌからなる金属膜（図示せず）が形成される。そして、公知のフォトリソグラフィ技術およびエッチング技術により、層間絶縁膜５上の金属膜が選択的に除去される。これにより、層間絶縁膜５上に、所定の配線パターンを有する配線６が形成される。

次いで、ＣＶＤ法により、層間絶縁膜５および配線６上に、パッシベーション膜７が形成される。その後、パッシベーション膜７上に、レジストパターン（図示せず）が形成される。このレジストパターンをマスクとして、パッシベーション膜７がエッチングされることにより、図３Ｂに示すように、パッシベーション膜７に、配線６の一部をパッシベーション膜７から露出させる開口８が形成される。開口８の形成後、レジストパターンは除去される。

その後、スパッタ法により、配線６における開口８に臨む部分およびパッシベーション膜７上に、ＴｉＷからなるバリア膜９が形成される。次いで、スパッタ法により、バリア膜９上にＣｕからなるシード膜１０が形成される。そして、シード膜１０上に、ポストバンプ３が形成されるべき部分に開口１１を有するレジスト膜１２が形成される。その後、レジスト膜１２の開口１１内に、Ｃｕをめっき成長させることにより、図３Ｃに示すように、ポストバンプ３が形成される。ポストバンプ３の形成後、レジスト膜１２は除去される。

次いで、ウェットエッチングにより、シード膜１０におけるポストバンプ３から露出した部分が除去される。すなわち、シード膜１０をエッチング可能な液がシード膜１０に供給されて、シード膜１０がポストバンプ３と接する部分を残して除去される。これにより、図３Ｄに示すように、ポストバンプ３とバリア膜９との間にポストバンプ３の側面とほぼ面一な側面を有するシード膜１０が残る。

その後、バリア膜９をエッチング可能な液がバリア膜９に供給される。このとき、シード膜１０の下方のバリア膜９にまでエッチングが進行するように、エッチング液の供給時間が設定される。これにより、図３Ｅに示すように、バリア膜９におけるシード膜１０から露出した部分およびシード膜１０の周縁部とパッシベーション膜７とに挟まれた部分が除去される。その結果、バリア膜９の側面は、シード膜１０の側面よりも内側（開口８側）に位置し、ポストバンプ３およびシード膜１０は、それらの周縁部がバリア膜９の周縁に対して側方にはみ出した形状となる。

このように、ウェットエッチングにより、バリア膜９の材料からなる層をパターニングする工程において、ポストバンプ３の下方にまでエッチングが進行するようにエッチング時間を設定することにより、ポストバンプ３の周縁部のはみ出し量Ｄをバリア膜９の膜厚Ｔよりも大きくすることができる。これにより、製造工程数の増加を招くことなく、シード膜１０の周縁部とパッシベーション膜７との間に空間を形成することができる。

以上、本発明の一実施形態について説明したが、本発明は、他の形態で実施することもできる。
たとえば、上記の実施例では、バリア膜９の材料としてＴｉＷを用いたが、バリア膜９の材料としては、Ｃｕの拡散に対するバリア性を有する材料であればよく、例えば、Ｔｉ（チタン）、Ｔａ（タンタル）およびＴａＮ（窒化タンタル）などを例示することができる。

また、ポストバンプ３の材料としてＣｕを用いたが、ポストバンプ３の材料としては、Ａｕ（金）を用いてもよい。ポストバンプ３の材料としてＡｕが採用された場合、バリア膜９の材料としては、ＴｉＷを用いることができる。
また、配線６は、Ｃｕを含む金属材料を用いて形成されていてもよい。Ｃｕを含む金属材料としては、例えば、ＡｌＣｕ（アルミニウム／銅合金）およびＣｕを例示することができる。その場合、層間絶縁膜５に、その上面から掘り下がった配線溝が形成され、この配線溝に配線６が埋設されてもよい。

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

１半導体装置
２半導体チップ
３ポストバンプ
６配線
７パッシベーション膜
８開口
９バリア膜
Ｄはみ出し量
Ｔ膜厚（バリア膜の膜厚）

Claims

半導体チップと、
前記半導体チップ上に形成されたＡｌまたはＡｌＣｕからなる配線と、
前記配線を被覆するパッシベーション膜と、
前記パッシベーション膜を貫通して形成され、前記配線を前記パッシベーション膜から部分的に露出させるための開口と、
ＴｉＷ，Ｔｉ，ＴａおよびＴａＮからなる群から選択される１種からなり、前記配線における前記開口に臨む部分上に形成され、かつその周縁部が前記パッシベーション膜における前記開口の周囲に乗り上げて形成されたバリア膜と、
前記バリア膜上に形成されたＣｕからなるポストバンプとを備え、
前記ポストバンプは、その下面が前記バリア膜に下側から支持された基端部と、前記基端部の前記下面と同一平面からなる下面を有し、当該下面と前記パッシベーション膜との間に空間が形成されるように前記基端部から前記バリア膜の周縁よりも側方にはみ出した周縁部とを含み、
前記バリア膜の周縁に対する前記ポストバンプの周縁部のはみ出し量は、前記バリア膜の膜厚よりも大きい、半導体装置。
半導体チップと、
前記半導体チップ上に形成されたＡｌまたはＡｌＣｕからなる配線と、
前記配線を被覆するパッシベーション膜と、
前記パッシベーション膜を貫通して形成され、前記配線を前記パッシベーション膜から部分的に露出させるための開口と、
ＴｉＷ，Ｔｉ，ＴａおよびＴａＮからなる群から選択される１種からなり、前記開口内において前記配線の表面および前記パッシベーション膜の側面を覆い、かつ前記パッシベーション膜における前記開口の周囲を覆うバリア膜と、
前記バリア膜上に形成されたＣｕからなるポストバンプとを備え、
前記ポストバンプは、その下面が前記バリア膜に下側から支持された基端部と、前記基端部の前記下面と同一平面からなる下面を有し、当該下面と前記パッシベーション膜との間に空間が形成されるように前記基端部から前記バリア膜の周縁よりも側方にはみ出した周縁部とを含み、
前記バリア膜の周縁に対する前記ポストバンプの周縁部のはみ出し量は、前記バリア膜の膜厚よりも大きい、半導体装置。
半導体チップと、
前記半導体チップ上に形成されたＡｌまたはＡｌＣｕからなる配線と、
前記配線を被覆するパッシベーション膜と、
前記パッシベーション膜を貫通して形成され、前記配線を前記パッシベーション膜から部分的に露出させるための開口と、
ＴｉＷ，Ｔｉ，ＴａおよびＴａＮからなる群から選択される１種からなり、前記配線における前記開口に臨む部分上に形成され、かつその周縁部が前記パッシベーション膜における前記開口の周囲に乗り上げて形成されたバリア膜と、
前記バリア膜上に形成されたＣｕからなるポストバンプとを備え、
前記ポストバンプは、その下面が前記バリア膜に下側から支持された基端部と、前記基端部の前記下面と同一平面からなる下面を有し、当該下面と前記パッシベーション膜との間に空間が形成されるように前記基端部から前記バリア膜の周縁よりも断面視で側方にはみ出した周縁部とを含み、
前記バリア膜の周縁に対する前記ポストバンプの周縁部のはみ出し量は、前記バリア膜の膜厚よりも大きい、半導体装置。
半導体チップと、
前記半導体チップ上に形成されたＡｌまたはＡｌＣｕからなる配線と、
前記配線を被覆するパッシベーション膜と、
前記パッシベーション膜を貫通して形成され、前記配線を前記パッシベーション膜から部分的に露出させるための開口と、
ＴｉＷ，Ｔｉ，ＴａおよびＴａＮからなる群から選択される１種からなり、前記配線における前記開口に臨む部分上に形成され、かつその周縁部が前記パッシベーション膜における前記開口の周囲に乗り上げて形成されたバリア膜と、
前記バリア膜上に形成されたＣｕからなるポストバンプと、
前記ポストバンプに接合された半田ボールとを備え、
前記ポストバンプは、その下面が前記バリア膜に下側から支持された基端部と、前記基端部の前記下面と同一平面からなる下面を有し、当該下面と前記パッシベーション膜との間に空間が形成されるように前記基端部から前記バリア膜の周縁よりも側方にはみ出した周縁部とを含み、
前記バリア膜の周縁に対する前記ポストバンプの周縁部のはみ出し量は、前記バリア膜の膜厚よりも大きい、半導体装置。
前記半導体チップの表層部に形成された層間絶縁膜をさらに含み、
前記配線は、前記層間絶縁膜上に形成されている、請求項１〜４のいずれか一項に記載の半導体装置。