DE112019006965B4 - Halbleitervorrichtung und Verfahren zu deren Herstellung - Google Patents

Halbleitervorrichtung und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE112019006965B4
DE112019006965B4 DE112019006965.9T DE112019006965T DE112019006965B4 DE 112019006965 B4 DE112019006965 B4 DE 112019006965B4 DE 112019006965 T DE112019006965 T DE 112019006965T DE 112019006965 B4 DE112019006965 B4 DE 112019006965B4
Authority
DE
Germany
Prior art keywords
substrate
metal layer
sealing frame
device substrate
lid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112019006965.9T
Other languages
English (en)
Other versions
DE112019006965T5 (de
Inventor
Koichiro Nishizawa
Takayuki Hisaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112019006965T5 publication Critical patent/DE112019006965T5/de
Application granted granted Critical
Publication of DE112019006965B4 publication Critical patent/DE112019006965B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/06Containers; Seals characterised by the material of the container or its electrical properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346Plating
    • H01L2224/03464Electroless plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)

Abstract

Halbleitervorrichtung, aufweisend:- ein Vorrichtungssubstrat (1);- eine Vorrichtung (2), welche auf einer oberen Fläche des Vorrichtungssubstrats (1) ausgebildet ist;- ein Deckelsubstrat (10);- einen die Vorrichtung (2) umgebenden Versiegelungsrahmen (16), der auf der oberen Fläche des Vorrichtungssubstrats (1) ausgebildet ist, der aus einem reaktiven Katalysatormetall für ein nicht-elektrolytisches Plattieren ausgebildet ist, und das Vorrichtungssubstrat (1) und das Deckelsubstrat (10) in einem hohlen Zustand verbindet;- eine Vielzahl von Elektroden (8, 11, 12), welche mit der Vorrichtung (2) verbunden ist und sich aus dem Vorrichtungssubstrat (1) und dem Deckelsubstrat (10) heraus erstreckt;- eine Metallschicht (20), welche auf einer äußeren Fläche des Versiegelungsrahmens (16) ausgebildet ist und auf dem Vorrichtungssubstrat (1) und dem Deckelsubstrat (10) nicht ausgebildet ist;- ein erstes Empfangs-Pad (15), welches auf der oberen Fläche des Vorrichtungssubstrats (1) ausgebildet ist und die Vorrichtung (2) umgibt; und- ein zweites Empfangs-Pad (17), welches auf einer unteren Fläche des Deckelsubstrats (10) ausgebildet ist, wobei:- der Versiegelungsrahmen (16) mit dem ersten Empfangs-Pad (15) und dem zweiten Empfangs-Pad (17) verbunden ist,- äußerste Flächen des ersten und zweiten Empfangs-Pads (15, 17) aus einem reaktiven Katalysatormetall für ein nicht-elektrolytisches Plattieren ausgebildet sind, und- die Metallschicht (20) Verbindungsteile des ersten und zweiten Empfangs-Pads (15, 17) mit dem Versiegelungsrahmen (16) überdeckt.

Description

  • Gebiet
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung, in welcher ein Vorrichtungssubstrat und ein Deckelsubstrat in einem hohlen Zustand verbunden sind und ein Verfahren zu deren Herstellung.
  • Hintergrund
  • Es wurde eine Halbleitervorrichtung verwendet, in welcher eine Vorrichtungseinheit in einem luftdichten Zustand versiegelt ist, um eine Verschlechterung aufgrund einer Umwelt wie Feuchtigkeit zu verhindern und um Vorrichtungseigenschaften aufrechtzuerhalten, so dass eine hohe Zuverlässigkeit erreicht wird. Als eine solcher Halbleitervorrichtungen wurde eine Halbleitervorrichtung offenbart, in welcher ein Versiegelungsrahmen um eine Vorrichtung eines Vorrichtungssubstrats ausgebildet ist und in welcher das Vorrichtungssubstrat und ein Deckelsubstrat in einem hohlen Zustand durch den Versiegelungsrahmen miteinander verbunden sind.
  • In einem Fall, in dem der Versiegelungsrahmen aus einer Metallpartikelpaste ausgebildet ist, verbleibt ein leerer Raum (Pore) zwischen Partikeln, wenn eine Metallmassenausbildung in einem Verbindungsprozess unzureichend ist. Dieser Hohlraum ist in einigen Fällen mit einem hohlen Teil und der Außenseite in einer offenen Pore als ein Leckpfad verbunden. Um dies zu vermeiden, wird in einer herkömmlichen Technologie eine CVD-Schicht auf der Fläche des Versiegelungsrahmens ausgebildet (siehe zum Beispiel Patentliteratur 1).
  • Zitierliste
  • Patentliteratur
  • [Patentliteratur 1] JP 2009-158962 A
  • Zusammenfassung
  • Technisches Problem
  • Die CVD-Schicht weist jedoch eine geringe Haftfähigkeit mit Metall oder Harz als Material des Versiegelungsrahmens auf und löst sich durch einen Wärmeprozess oder eine - handhabung ab. Dementsprechend kann eine Luftdichtheit nicht auf aufrechterhalten werden, was ein Problem darstellte.
  • In einer anderen Technologie wird eine Luftdichtheit durch ein nicht-elektrolytisches Plattieren oder eine Schichtausbildung durch Elektroplattieren auf der Fläche der Halbleitervorrichtung aufrechterhalten. Beim stromloses Plattieren wird ein Plattierungsobjekt in eine Katalysatormetalllösung eingetaucht, um das Katalysatormetall auf der Fläche des Objektes aufzubringen. Nachfolgend wird das Plattierungsobjekt in eine nicht-elektrolytische Plattierungslösung eingetaucht, um eine Plattierungsschicht auf der Oberfläche auszubilden, auf welcher das Katalysatormetall wirkt. Es ist wahrscheinlich, dass das Katalysatormetall nicht nur auf das Metall aufgebracht wird, sondern auch auf die Fläche eines Halbleitersubstrats. Folglich findet das Plattierungswachstum einer nicht elektrolytischen Plattierungsschicht auf dem Halbleitersubstrat statt, und ein ausschließliches Beschichten auf dem Versiegelungsrahmen kann nicht ausgeführt werden. Eine Vielzahl von Elektroden, die sich aus der Vorrichtung heraus erstreckt, liegt auf der Fläche des Vorrichtungssubstrats oder des Deckelsubstrats vor. Wenn mit dieser Konfiguration ein Plattierungswachstum der nicht-elektrolytischen Plattierungsschicht auf der gesamten Vorrichtungsfläche erfolgt, werden die Elektroden kurzgeschlossen und die Vorrichtung kann nicht funktionieren, was ein Problem darstellte.
  • Die WO 2017 / 029 822 A1 betrifft eine Halbleitervorrichtung, bei der die Luftdichtigkeit eines hohlen Abschnitts aufrechterhalten wird und bei der die Ausbeute und Haltbarkeit verbessert werden. Die Halbleitervorrichtung umfasst ein Vorrichtungssubstrat, eine Halbleiterschaltung, einen Versiegelungsrahmen, ein Kappensubstrat, Durchgangsabschnitte, Elektroden und einen Höckerabschnitt oder dergleichen. Zwischen dem Vorrichtungssubstrat und dem Abdecksubstrat ist ein hohler Abschnitt vorgesehen, in dem die Halbleiterschaltung in einem luftdichten Zustand untergebracht ist. Der Höckerabschnitt verbindet alle Durchkontaktierungsabschnitte und das Kappensubstrat.
  • Die JP 2016 - 025 094 A beschreibt eine Gehäusebasis, die einen Gehäusebasiskörper und eine Verbindungsmetallschicht umfasst, die in einer Rahmenform oder Ringform auf dem Gehäusebasiskörper ausgebildet sind, wobei die Verbindungsmetallschicht eine Ti-Ag-Cuhaltige enthält Legierung und ein Metall der Gruppe 6 des Periodensystems aufweist.
  • Die vorliegende Erfindung ist dazu gedacht, die oben beschriebenen Probleme zu lösen und eine Halbleitervorrichtung, die kurzgeschlossene Elektroden vermeiden kann, während eine Luftdichtheit aufrechterhalten wird und ein Verfahren zur deren Herstellung bereitzustellen.
  • Lösung des Problems
  • Die der Erfindung zu Grunde liegende Aufgabe wird bei einer Halbleitervorrichtung erfindungsgemäß mit den Merkmalen des Anspruchs 1 und alternativ mit den Merkmalen des Anspruchs 2 sowie bei einem Herstellungsverfahren erfindungsgemäß mit den Merkmalen des Anspruchs 9 gelöst. Vorteilhafte Weiterbildungen sind Gegenstand der jeweiligen abhängigen Ansprüche.
  • Eine Halbleitervorrichtung gemäß der vorliegenden Offenbarung weist auf: ein Vorrichtungssubstrat; eine Vorrichtung, die auf einer oberen Fläche des Vorrichtungssubstrats bereitgestellt ist; ein Deckelsubstrat; einen aus einem reaktiven Katalysatormetall für ein nicht-elektrolytisches Plattieren ausgebildeten Versiegelungsrahmen, welcher auf der oberen Fläche des Vorrichtungssubstrats bereitgestellt ist, welcher die Vorrichtung umgibt, und das Vorrichtungssubstrat und das Deckelsubstrat in einem hohlen Zustand verbindet; eine Vielzahl von Elektroden, die mit der Vorrichtung verbunden ist und sich aus dem Vorrichtungssubstrat und dem Deckelsubstrat heraus erstreckt; und eine Metallschicht, die auf einer äußeren Fläche des Versiegelungsrahmens bereitgestellt ist und auf dem Vorrichtungssubstrat und dem Deckelsubstrat nicht bereitgestellt ist.
  • Vorteilhafte Auswirkungen der Erfindung
  • In der vorliegenden Offenbarung ist der Versiegelungsrahmen aus einem reaktiven Katalysatormetall für ein nicht-elektrolytisches Plattieren ausgebildet. Folglich kann die Metallschicht auf dem Versiegelungsrahmen mittels nicht elektrolytischer Plattierung ausgebildet werden, ohne die Metallschicht auf dem Vorrichtungssubstrat und dem Deckelsubstrat auszubilden. Die äußere Fläche des Versiegelungsrahmens ist durch die Metallschicht überdeckt, wodurch eine Luftdichtheit aufrechterhalten wird. Darüber hinaus ist die Metallschicht nicht auf dem Vorrichtungssubstrat und dem Deckelsubstrat ausgebildet, und folglich ist es möglich, einen Kurzschluss zwischen der Vielzahl von Elektroden zu verhindern, die sich aus dem Vorrichtungssubstrat und dem Deckelsubstrat heraus erstreckt.
  • Figurenliste
    • 1 ist eine Querschnittsansicht, welche eine Halbleitervorrichtung gemäß Ausführungsform 1 veranschaulicht.
    • 2 ist eine Querschnittsansicht, welche eine Halbleitervorrichtung gemäß Ausführungsform 1 veranschaulicht.
    • 3 ist eine Draufsicht, welche ein Vorrichtungssubstrat gemäß Ausführungsform 1 veranschaulicht.
    • 4 ist eine Draufsicht, welche ein Deckelsubstrat gemäß Ausführungsform 1 veranschaulicht.
    • 5 ist eine Querschnittsansicht, welche eine Verfahren zur Herstellung der Halbleitervorrichtung gemäß Ausführungsform 1 veranschaulicht.
    • 6 ist eine Querschnittsansicht, welche eine Verfahren zur Herstellung der Halbleitervorrichtung gemäß Ausführungsform 1 veranschaulicht.
    • 7 ist eine Querschnittsansicht, welche eine Verfahren zur Herstellung der Halbleitervorrichtung gemäß Ausführungsform 1 veranschaulicht.
    • 8 ist eine Querschnittsansicht, welche eine Verfahren zur Herstellung der Halbleitervorrichtung gemäß Ausführungsform 1 veranschaulicht.
    • 9 ist eine Querschnittsansicht, welche die Verbindungsteile einer Halbleitervorrichtung gemäß einem Vergleichsbeispiel 1 veranschaulicht.
    • 10 ist eine Querschnittsansicht, welche die Verbindungsteile einer Halbleitervorrichtung gemäß einem Vergleichsbeispiel 2 veranschaulicht.
    • 11 ist eine vergrößerte Querschnittsansicht, welche einen Versiegelungsrahmenteil veranschaulicht, der unter Verwendung einer Au-Submikro-Partikelpaste ausgebildet ist.
    • 12 ist eine Querschnittsansicht, welche einen Zustand veranschaulicht, in dem ein Montagesubstrat auf einer unteren Fläche der Halbleitervorrichtung gemäß Ausführungsform 1 montiert ist.
    • 13 ist eine Querschnittsansicht, welche einen Zustand veranschaulicht, in dem ein Montagesubstrat auf einer oberen Fläche der Halbleitervorrichtung gemäß Ausführungsform 1 montiert ist.
    • 14 ist eine Draufsicht, welche ein Halbleitervorrichtungsherstellungsverfahren gemäß Ausführungsform 2 veranschaulicht.
    • 15 ist eine Querschnittsansicht, welche ein Halbleitervorrichtungsherstellungsverfahren gemäß Ausführungsform 2 veranschaulicht.
    • 16 ist eine Querschnittsansicht, welche ein Halbleitervorrichtungsherstellungsverfahren gemäß Ausführungsform 2 veranschaulicht.
    • 17 ist eine Querschnittsansicht, welche ein Halbleitervorrichtungsherstellungsverfahren gemäß Ausführungsform 2 veranschaulicht.
    • 18 ist eine Querschnittsansicht, welche ein Halbleitervorrichtungsherstellungsverfahren gemäß Ausführungsform 2 veranschaulicht.
  • Beschreibung der Ausführungsformen
  • Eine Halbleitervorrichtung und ein Verfahren zur Herstellung derselben gemäß den Ausführungsformen der vorliegenden Offenbarung wird mit Bezug zu den Figuren beschriebenen. Dieselben Komponenten werden mittels derselben Bezugszeichen gekennzeichnet, und deren wiederholte Beschreibung kann ausgelassen sein.
  • Ausführungsform 1
  • Die 1 und 2 sind Querschnittsansichten, die eine Halbleitervorrichtung gemäß Ausführungsform 1 veranschaulichen. 3 ist eine Draufsicht, welche ein Vorrichtungssubstrat gemäß Ausführungsform 1 veranschaulicht. 4 ist eine Draufsicht, welche ein Deckelsubstrat gemäß Ausführungsform 1 veranschaulicht. 1 korrespondiert mit einer Querschnittsansicht, welche entlang der Linie I-II in den 3 und 4 entnommen ist. 2 korrespondiert mit einer Querschnittsansicht, welche entlang der Linie III-IV in den 3 und 4 entnommen ist.
  • Eine Vorrichtung 2 ist auf einer oberen Fläche eines Vorrichtungssubstrats 1 bereitgestellt. Die Vorrichtung 2 ist ein Transistor mit hoher Elektronenbeweglichkeit (HEMT), welche eine Source-Elektrode 3, eine Drain-Elektrode 4, und eine Gate-Elektrode 5, die zwischen beiden Elektroden angeordnet ist, aufweist. Die Vorrichtung ist jedoch nicht auf einen HEMT beschränkt. Die Vorrichtung 2 gibt als ein Stromsignal von der Drain-Elektrode 4 eine Ausgabe aus, welche mit einem Spannungssignal korrespondiert, das in die Gate-Elektrode 5 eingespeist wird. Die Source-Elektrode 3 ist eine Masse (engl. „ground“) und stellt Elektronen bereit. Ein Gate-Pad 6 ist mit der Gate-Elektrode 5 verbunden. Ein Drain-Pad 7 ist mit der Drain-Elektrode 4 verbunden. Ein Rückseitenelektrode 8 ist auf einer unteren Fläche des Vorrichtungssubstrats 1 ausgebildet. Die Source-Elektrode 3 ist mit der Rückseitenelektrode 8 über eine Durchkontaktierung 9 verbunden, welche das Vorrichtungssubstrat 1 durchdringt.
  • Extraktionselektroden 11 und 12 sind auf einer oberen Fläche eines Deckelsubstrats 10 ausgebildet. Die Extraktionselektroden 11 und 12 sind jeweils mittels Durchkontaktierungen 13 und 14 verbunden, welche das Deckelsubstrat 10 durchdringen.
  • Ein Empfangs-Pad 15 ist auf der oberen Fläche des Vorrichtungssubstrats 1 ausgebildet und umgibt die Vorrichtung 2. Ein Versiegelungsrahmen 16 ist auf dem Empfangs-Pad 15 ausgebildet und umgibt die Vorrichtung 2 auf der oberen Fläche des Vorrichtungssubstrats 1. Ein Empfangs-Pad 17 ist auf einer unteren Fläche des Deckelsubstrats 10 ausgebildet und umgibt die Durchkontaktierungen 13 und 14.
  • Die obere Fläche des Vorrichtungssubstrats 1 und die untere Fläche des Deckelsubstrats 10 sind in einem hohlen Zustand durch den Versiegelungsrahmen 16 verbunden. Der Versiegelungsrahmen 16 ist mit dem Empfangs-Pad 15 und dem Empfangs-Pad 17 verbunden. Das Drain-Pad 7 und das Gate-Pad 6 sind jeweils mit den Durchkontaktierungen 13 und 14 über die Verbindungskontaktierhügel 18 und 19 verbunden.
  • Eine Metallschicht 20 ist auf einer äußeren Fläche des Versiegelungsrahmens 16, aber nicht auf dem Vorrichtungssubstrat 1 und dem Deckelsubstrat 10 ausgebildet. Der Versiegelungsrahmen 16 ist aus einem reaktiven Katalysatormetall für ein nicht-elektrolytisches Plattieren ausgebildet. Folglich kann die Metallschicht 20 auf der äußeren Fläche des Versiegelungsrahmens 16 durch nicht elektrolytisches Plattieren ausgebildet werden, ohne die Metallschicht 20 auf dem Vorrichtungssubstrat 1 und dem Deckelsubstrat 10 auszubilden. Darüber hinaus sind äußerste Flächen der Empfangs-Pads 15 und 17 und äußerste Flächen der Rückseitenelektrode 8 und der Extraktionselektroden 11 und 12 aus einem reaktiven Katalysatormetall für ein nicht-elektrolytisches Plattieren ausgebildet. Folglich kann die Metallschicht 20 derart ausgebildet werden, dass sie Verbindungsteile der Empfangs-Pads 15 und 17 mit dem Versiegelungsrahmen 16, und die Empfangs-Pads 15 und 17 überdeckt.
  • Nachfolgend wird ein Verfahren zur Herstellung der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform beschrieben. Die 5 bis 8 sind Querschnittsansichten, welche das Verfahren zur Herstellung der Halbleitervorrichtung gemäß Ausführungsform 1 veranschaulichen.
  • Wie in 5 veranschaulicht, wird zunächst die Vorrichtung 2 durch Beschichten, einen Fertigungsprozess, und dergleichen auf der oberen Fläche des Vorrichtungssubstrats 1 ausgebildet, welches die epitaktische Schicht aufweist. Das Empfangs-Pad 15, welches die Vorrichtung 2 umgibt, wird ausgebildet. Die Rückseitenelektrode 8 wird auf der unteren Fläche des Vorrichtungssubstrats 1 ausgebildet. Wie in 6 veranschaulicht, wird das Empfangs-Pad 17 auf der unteren Fläche des Deckelsubstrats 10 ausgebildet. Die Extraktionselektroden 11 und 12 werden auf der oberen Fläche des Deckelsubstrats 10 ausgebildet.
  • Die Rückseitenelektrode 8, die Extraktionselektroden 11 und 12, und die Empfangs-Pads 15 und 17 werden durch Bespritzen oder Bedampfen aus einem Katalysatormetall ausgebildet. Wenn ein kontinuierliches Beschichten durch Aufdampfbeschichten oder Bespritzen auf den Empfangs-Pads 15 und 17 ausgeführt wird, sind nur die äußersten Flächen davon aus einem Katalysatormetall ausgebildet, das Katalysatormetall wird beim Strukturieren nicht auf einfache Weise auf Seitenflächen ausgebildet, und folglich wird ein anspruchsvolles Ausbildungsverfahren benötigt.
  • Nachfolgend wird, wie in 7 veranschaulicht, der Versiegelungsrahmen 16 ausgerichtet auf dem Empfangs-Pad 15 ausgebildet. Zum Beispiel wird der Versiegelungsrahmen 16 durch ein Siebdruckverfahren oder dergleichen unter Verwendung einer Metallpartikelpaste aus einem reaktiven Katalysatormetall für ein nicht-elektrolytisches Plattieren ausgebildet. Beispiele für die Metallpartikelpaste umfassen Au, Ag, Cu, Pt, und Pd. Das Material des Versiegelungsrahmens 16 ist vorzugsweise dasselbe wie jenes der Empfangs-Pads 15 und 17 für eine erhöhte Haftfähigkeit.
  • Wie in 8 veranschaulicht, werden nachfolgend das Vorrichtungssubstrat 1 und das Deckelsubstrat 10 ausgerichtet, und die obere Fläche des Vorrichtungssubstrats 1 und die untere Fläche des Deckelsubstrats 10 werden in einem hohlen Zustand durch den Versiegelungsrahmen 16 verbunden. Dementsprechend wird ein HEMT mit einer hohlen Struktur erhalten. Metalpartikel des Versiegelungsrahmens 16 werden durch Erwärmen und Druckausüben beim Verbinden zu einer Masse (engl. „bulk“) ausgebildet. Nachfolgend wird ein nicht-elektrolytisches Plattieren ausgeführt, um die Metallschicht 20 jeweils auf der äußeren Fläche des Versiegelungsrahmens 16, den Empfangs-Pads 15 und 17, den Extraktionselektroden 11 und 12, und der Rückseitenelektrode 8 auszubilden, wie in den 1 und 2 veranschaulicht.
  • Wenn ein nicht-elektrolytisches Plattieren ausgeführt wird, erfolgt eine Plattierungsmetall-Ionisierungsmetallisierungsreaktion in der Nähe einer Plattierungsfläche, und eine plattierte Schicht wird ausgebildet. Diese Reaktion schreitet aufgrund der Reaktionsbarriere nicht fort. Es ist bekannt, dass die Reaktion fortschreitet, wenn die Reaktionsbarriere durch ein Katalysatormetall reduziert wird. Folglich ist es möglich, dass das Plattieren nur auf der Fläche des Katalysatormetalls oder einer Fläche ausgeführt wird, auf welcher das Katalysatormetall durch eine Vorverarbeitung aufgebracht ist. Wenn die Katalysatormetallfläche durch eine Plattierungsschicht überdeckt wird, nimmt die Dicke der Plattierungsschicht durch eine autokatalytische Reaktion zu, in welcher die Plattierungsreaktion mit der überdeckenden Plattierungsschicht als Katalysator fortschreitet.
  • Bei einem normalen nicht-elektrolytischen Plattieren muss ein Katalysatoranwendungsprozess ausgeführt werden, aber in der vorliegenden Ausführungsform ist der Katalysatoranwendungsprozess nicht notwendig, da eine Plattierungsfläche aus einem Katalysatormetall ausgebildet ist. Folglich wird die HEMT-Vorrichtung direkt in eine nicht-elektrolytische Plattierungslösung eingetaucht, ohne in eine Katalysatormetalllösung als Vorverarbeitung eingetaucht zu werden. Dementsprechend ist es möglich, die Metallschicht 20 selektiv nur auf dem Versiegelungsrahmen 16 und dergleichen auszubilden, der aus einem Katalysatormetall ausgebildet ist, ohne die Metallschicht 20 auf dem Vorrichtungssubstrat 1 und dem Deckelsubstrat 10 auszubilden, auf welchen das Katalysatormetall nicht aufgebracht ist.
  • Nachfolgend werden Effekte der vorliegenden Ausführungsform im Vergleich zu Vergleichsbeispielen beschrieben. 9 ist eine Querschnittsansicht, welche die Verbindungsteile der Halbleitervorrichtung gemäß einem Vergleichsbeispiel 1 veranschaulicht. In einem Fall, in dem der Versiegelungsrahmen 16 aus einer Metallpartikelpaste ausgebildet ist, verbleibt ein leerer Raum (Pore) zwischen Partikeln, wenn eine Metallmassenausbildung in einem Verbindungsprozess unzureichend ist. Der leere Raum ist mit einem hohlen Teil und der Außenseite in einer offenen Pore als Leckpfad verbunden, wodurch sich eine Luftdichtheit der hohlen Struktur verschlechtert. In der vorliegenden Ausführungsform ist die äußere Fläche des Versiegelungsrahmens 16 jedoch durch die Metallschicht 20 mit hoher Überdeckung und hoher Haftfähigkeit überdeckt. Dementsprechend kann der Leckpfad im Versiegelungsrahmen 16 blockiert werden, um eine Luftdichtheit der hohlen Struktur aufrechtzuerhalten.
  • In der vorliegenden Ausführungsform ist darüber hinaus die Metallschicht 20 nicht auf dem Vorrichtungssubstrat 1 und dem Deckelsubstrat 10 ausgebildet. Folglich ist es möglich, einen Kurzschluss zwischen der Rückseitenelektrode 8 und jeder der Extraktionselektroden 11 und 12 zu vermeiden, die mit der Vorrichtung 2 verbunden sind und sich aus dem Vorrichtungssubstrat 1 und Deckelsubstrat 10 heraus erstrecken.
  • 10 ist eine Querschnittsansicht, welche die Verbindungsteile einer Halbleitervorrichtung gemäß einem Vergleichsbeispiel 2 veranschaulicht. Wenn ein Fremdobjekt zwischen den Verbindungsteil des Versiegelungsrahmens 16 und den Empfangs-Pads 15 und 17 eingebracht wird, wird ein Leckpfad zu einem hohlen Teil erzeugt, aufgrund einer Oberflächenoxidation, eines Oberflächenebenheitsfehlers, und dergleichen der Empfangs-Pads 15 und 17. In der vorliegenden Ausführungsform überdeckt die Metallschicht 20 jedoch den Verbindungsteil des Versiegelungsrahmens 16 und die Empfangs-Pads 15 und 17, wodurch die Luftdichtheit aufrechterhalten wird.
  • In der vorliegenden Ausführungsform ist die Metallschicht 20 mittels nicht elektrolytischer Plattierung auf den Flächen aller Elektroden ausgebildet, die sich aus dem Vorrichtungssubstrat 1 und dem Deckelsubstrat 10 heraus erstrecken, aber es ist möglich, dass die Metallschicht 20 nur auf einer beliebigen notwendigen Elektrode, aber nicht auf den anderen Elektroden ausgebildet wird. Wenn zum Beispiel eine rückwärtige Fläche der Vorrichtung mittels SnAg gelötet wird und ein Al-Draht auf einer Deckelseite verbunden wird, sind die Extraktionselektroden 11 und 12 auf dem Deckelsubstrat 10 aus Al ausgebildet, und die äußerste Fläche der Rückseitenelektrode 8 auf der Seite des Vorrichtungssubstrats 1 ist aus Pd ausgebildet. In diesem Fall ist die Metallschicht 20 durch ein nicht-elektrolytische Plattieren auf den Flächen des Versiegelungsrahmens 16 und der Rückseitenelektrode 8, aber nicht auf den Extraktionselektroden 11 und 12 ausgebildet. Die Rückseitenelektrode 8 kann aufgrund der Metallschicht 20 eine Barriereeigenschaft gegenüber Lot aufweisen, und die Extraktionselektroden 11 und 12 können Al-Elektroden sein, welche mit dem Al-Draht exzellent verbunden sind.
  • Ein Katalysatormetall ist zum Beispiel Au, Ag, Cu, Ni, Co, Pd, Pt, In, Sn, oder Rh. Das Katalysatormetall ist bevorzugt ein Edelmetall wie Au, Ag, Pd, Pt, oder Rh, da sich eine Haftfähigkeit mit einer nicht-elektrolytischen Plattierungsschicht durch eine Oberflächenoxidation verschlechtert. Insbesondere ist es wenig wahrscheinlich, dass Au, Pt, und Pd oxidieren und sich bei relativ geringer Temperatur und geringem Druck zu einer Masse ausbilden, und sind folglich als das Material des Versiegelungsrahmens 16 geeignet. Das Katalysatormetall ist bevorzugt Pt oder Pd, welche eine hohe katalysierende Eigenschaft beim nicht-elektrolytischen Plattieren aufweisen. Dementsprechend wird eine Ausbildungsreaktion einer nicht elektrolytischen Plattierungsschicht stabilisiert. Diese Katalysatormetalle weisen in einigen Fällen keine hohe Haftfähigkeit mit dem Vorrichtungssubstrat 1 auf. Folglich kann zur Verbesserung der Haftfähigkeit eine dünne Haftschicht aufgebracht werden und die Katalysatormetalle auf dieser aufgebracht werden. Zum Beispiel wird Ti mit einer Dicke von ungefähr 50 nm auf ein Si-Substrat oder ein GaAs-Substrat aufgebracht, und anschließend wird Au mit einer Dicke von 1 µm aufgebracht.
  • Die Metallschicht 20 ist zum Beispiel eine Nickel-Phosphor- (Ni-P) Legierungsplatte. Die Metallschicht 20 ist nicht darauf beschränkt, sondern kann aus einem beliebigen Material aus Au, Ag, Cu, Ni, Co, Pd, Pt, In, Sn, und Rh, oder einer Legierung daraus ausgebildet sein, mit welcher ein nicht-elektrolytisches Plattieren möglich ist. Die Metallschicht 20 ist bevorzugt aus einem beliebigen Material aus Ni, Co, Pd, und Rh, oder einer Legierung daraus ausgebildet, welche eine Barriereeigenschaft gegenüber Lot aufweist. Eine Ni-Legierung, eine Co-Legierung, und eine Rh-Legierung weisen jedoch eine schlechte Lotbenetzbarkeit auf, und folglich wird eine Au-Schicht auf einer äußersten Fläche ausgebildet durch kontinuierliches Ausführen eines austauschbaren nicht elektrolytischen Au-Plattierens. Dementsprechend kann eine Oberfläche erhalten werden, die eine exzellente Lotbenetzbarkeit aufweist. In diesem Fall weist die Au-Schicht eine Dicke von ungefähr 30 bis 50 nm auf.
  • 11 ist eine vergrößerte Querschnittsansicht, welche einen Versiegelungsrahmenteil veranschaulicht, der unter Verwendung einer Au-Submikro-Partikelpaste ausgebildet ist. Es kann beobachtet werden, dass Poren in der Submikro-Größenordnung verstreut sind. Da nur ein Abschnitt veranschaulicht ist, scheint es, dass die Poren getrennt sind. In der Realität sind offene Poren jedoch als Leckpfad verbunden.
  • Wenn solch eine Submikro-Partikelpaste als die Metallpartikelpaste verwendet wird, die für den Versiegelungsrahmen 16 eingesetzt wird, liegt der Durchmesser jeder offenen Pore, welche einen Verbindungsdefekt verursacht, in der Submikro-Größenordnung. Folglich ist es möglich, offene Poren durch das Ausbilden der Metallschicht 20 mit einer Dicke von 1 µm oder mehr vollständig zu blockieren. Der Durchmesser jeder offenen Pore nimmt weiter ab, wenn eine Nanopartikelpaste verwendet wird, und folglich ist die Dicke von 1 µm oder mehr ausreichend für die Metallschicht 20. Zusätzlich ist es wahrscheinlich, dass nadelförmige Löcher während einer initialen Phase eines Plattierungswachstums in einer nicht-elektrolytischen Plattierungsschicht erzeugt werden, und folglich wird die Metallschicht 20 bevorzugt mit der Dicke von 1 µm oder mehr ausgebildet, bei welcher nadelförmige Löcher nicht erzeugt werden. Darüber hinaus weist eine nicht-elektrolytische Plattierungsschicht eine hohe innere Spannung auf, und folglich ist es wahrscheinlich, dass ein Abblättern oder Reißen aufgrund der Spannung bei einer Dicke von 10 µm oder mehr auftritt. Aus diesem Grund muss die Dicke der Metallschicht 20 geringer als 10 µm sein.
  • 12 ist eine Querschnittsansicht, welche einen Zustand veranschaulicht, in dem ein Montagesubstrat auf einer unteren Fläche der Halbleitervorrichtung gemäß Ausführungsform 1 montiert ist. Die Rückseitenelektrode 8 des Vorrichtungssubstrats 1 ist mit einer Elektrode (nicht gezeigt) dieses Montagesubstrats 21 durch ein Lot 22 verbunden. 13 ist eine Querschnittsansicht, welche einen Zustand veranschaulicht, in dem das Montagesubstrat auf einer oberen Fläche der Halbleitervorrichtung gemäß Ausführungsform 1 montiert ist. Die Extraktionselektroden 11 und 12 des Deckelsubstrats 10 sind mit Elektroden (nicht gezeigt) des Montagesubstrats 21 durch das Lot 22 verbunden. Die Metallschicht 20, welche die Rückseitenelektrode 8 und die Extraktionselektroden 11 und 12 überdeckt, fungiert als Barriereschicht gegenüber dem Lot 22, und folglich kann zum Beispiel eine charakteristische Verschlechterung aufgrund einer Ausbreitung des Lotes 22 auf der Vorrichtungsseite verhindert werden. Zum Beispiel erfordert die aus einer Ni-Legierung ausgebildete Metallschicht 20, die Dicke von 3 µm oder mehr, um die Barriereeigenschaft gegenüber dem Lot zu erhalten. Die Dicke von 10 µm oder mehr für die Metallschicht 20 kann jedoch ein Abblättern oder Reißen verursachen, und folglich ist die Dicke bevorzugt kleiner als 10 µm.
  • Ausführungsform 2
  • 14 ist eine Draufsicht, welche ein Halbleitervorrichtungsherstellungsverfahren gemäß Ausführungsform 2 veranschaulicht. Die 15 bis 18 sind Querschnittsansichten, welche das Halbleitervorrichtungsherstellungsverfahren gemäß Ausführungsform 2 veranschaulichen. Die 15 bis 18 korrespondieren mit Querschnittsansichten, die entlang der Linie I-II in 14 entnommen sind. Spezifische Konfigurationen der Vorrichtung 2, der Rückseitenelektrode 8, der Extraktionselektroden 11 und 12, und dergleichen sind nicht veranschaulicht.
  • Wie in 14 veranschaulicht, ist eine Vielzahl von Vorrichtungen 2, welche dasselbe Muster aufweisen, auf der oberen Fläche des Vorrichtungssubstrats 1 aus einer Scheibenform ausgebildet. Wie in 15 veranschaulicht, werden nachfolgend das Vorrichtungssubstrat 1 und das Deckelsubstrat 10 in einem hohlen Zustand durch den Versiegelungsrahmen 16 verbunden. Wie in 16 veranschaulicht, wird nur das Deckelsubstrat 10 durch Halbschnitt zerteilt und in die einzelnen Vorrichtungen 2 getrennt. Wie in 17 veranschaulicht, wird die Metallschicht 20 auf der äußeren Fläche des Versiegelungsrahmens 16 durch nicht-elektrolytisches Plattieren ausgebildet. Wie in 18 veranschaulicht, wird nachfolgend das Vorrichtungssubstrat 1 zerteilt und in einzelne Vorrichtungen 2 getrennt.
  • Da das Vorrichtungssubstrat 1 nicht zerteilt wird und die Vielzahl von Vorrichtungen 2 in der Phase des nicht-elektrolytischen Plattierens verbunden ist, kann das nicht-elektrolytische Plattieren für jeden Wafer ausgeführt werden. Darüber hinaus findet der Fluss der Plattierungslösung auf jeder Vorrichtung 2 in stabilisierter Weise statt. Darüber hinaus kann das nicht-elektrolytische Plattieren effizient ausgeführt werden, und dementsprechend sind Eigenschaften der Metallschicht 20 stabilisiert. Die Metallschicht 20 kann ausgebildet werden, nachdem nur das Vorrichtungssubstrat 1 zerteilt wurde, und anschließend kann das Vorrichtungssubstrat 1 weiter zerteilt werden.
  • Bezugszeichenliste
  • 1
    Vorrichtungssubstrat;
    2
    Vorrichtung;
    8
    Rückseitenelektrode;
    10
    Deckelsubstrat;
    11, 12
    Extraktionselektrode;
    15, 17
    Empfangs-Pad;
    16
    Versiegelungsrahmen;
    20
    Metallschicht

Claims (18)

  1. Halbleitervorrichtung, aufweisend: - ein Vorrichtungssubstrat (1); - eine Vorrichtung (2), welche auf einer oberen Fläche des Vorrichtungssubstrats (1) ausgebildet ist; - ein Deckelsubstrat (10); - einen die Vorrichtung (2) umgebenden Versiegelungsrahmen (16), der auf der oberen Fläche des Vorrichtungssubstrats (1) ausgebildet ist, der aus einem reaktiven Katalysatormetall für ein nicht-elektrolytisches Plattieren ausgebildet ist, und das Vorrichtungssubstrat (1) und das Deckelsubstrat (10) in einem hohlen Zustand verbindet; - eine Vielzahl von Elektroden (8, 11, 12), welche mit der Vorrichtung (2) verbunden ist und sich aus dem Vorrichtungssubstrat (1) und dem Deckelsubstrat (10) heraus erstreckt; - eine Metallschicht (20), welche auf einer äußeren Fläche des Versiegelungsrahmens (16) ausgebildet ist und auf dem Vorrichtungssubstrat (1) und dem Deckelsubstrat (10) nicht ausgebildet ist; - ein erstes Empfangs-Pad (15), welches auf der oberen Fläche des Vorrichtungssubstrats (1) ausgebildet ist und die Vorrichtung (2) umgibt; und - ein zweites Empfangs-Pad (17), welches auf einer unteren Fläche des Deckelsubstrats (10) ausgebildet ist, wobei: - der Versiegelungsrahmen (16) mit dem ersten Empfangs-Pad (15) und dem zweiten Empfangs-Pad (17) verbunden ist, - äußerste Flächen des ersten und zweiten Empfangs-Pads (15, 17) aus einem reaktiven Katalysatormetall für ein nicht-elektrolytisches Plattieren ausgebildet sind, und - die Metallschicht (20) Verbindungsteile des ersten und zweiten Empfangs-Pads (15, 17) mit dem Versiegelungsrahmen (16) überdeckt.
  2. Halbleitervorrichtung, aufweisend: - ein Vorrichtungssubstrat (1); - eine Vorrichtung (2), welche auf einer oberen Fläche des Vorrichtungssubstrats (1) ausgebildet ist; - ein Deckelsubstrat (10); - einen die Vorrichtung (2) umgebenden Versiegelungsrahmen (16), der auf der oberen Fläche des Vorrichtungssubstrats (1) ausgebildet ist, der aus einem reaktiven Katalysatormetall für ein nicht-elektrolytisches Plattieren ausgebildet ist, und das Vorrichtungssubstrat (1) und das Deckelsubstrat (10) in einem hohlen Zustand verbindet; - eine Vielzahl von Elektroden (8, 11, 12), welche mit der Vorrichtung (2) verbunden ist und sich aus dem Vorrichtungssubstrat (1) und dem Deckelsubstrat (10) heraus erstreckt; - eine Metallschicht (20), welche auf einer äußeren Fläche des Versiegelungsrahmens (16) ausgebildet ist und auf dem Vorrichtungssubstrat (1) und dem Deckelsubstrat (10) nicht ausgebildet ist; wobei:- die äußersten Flächen der Vielzahl von Elektroden (8, 11, 12) aus einem reaktiven Katalysatormetall für ein nicht-elektrolytisches Plattieren ausgebildet ist, und - die Metallschicht (20) Flächen der Vielzahl von Elektroden (8, 11, 12) überdeckt, welche sich aus dem Vorrichtungssubstrat (1) und dem Deckelsubstrat (10), welche verbunden werden, heraus erstreckt.
  3. Halbleitervorrichtung nach einem der Ansprüche 1 und 2, wobei das Katalysatormetall Au, Ag, Cu, Ni, Co, Pd, Pt, In, Sn, oder Rh ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 und 2, wobei das Katalysatormetall Au, Ag, Pd, Pt, oder Rh ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 und 2, wobei das Katalysatormetall Pt oder Pd ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei die Metallschicht (20) aus einem beliebigen Material aus Au, Ag, Cu, Ni, Co, Pd, Pt, In, Sn, und Rh, oder einer Legierung daraus ausgebildet ist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei die Metallschicht (20) aus einem beliebigen Material aus Ni, Co, Pd, und Rh, oder einer Legierung daraus ausgebildet ist.
  8. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei eine Dicke der Metallschicht (20) 1 µm oder mehr und weniger als 10 µm beträgt.
  9. Verfahren zur Herstellung einer Halbleitervorrichtung, aufweisend: - Ausbilden einer Vorrichtung (2) auf einer oberen Fläche eines Vorrichtungssubstrats (1); - Ausbilden eines Versiegelungsrahmens (16), welcher die Vorrichtung (2) auf der oberen Fläche des Vorrichtungssubstrats (1) umgibt, unter Verwendung einer Metallpartikelpaste aus einem reaktiven Katalysatormetall für ein nicht-elektrolytisches Plattieren; - Ausrichten des Vorrichtungssubstrats (1) und des Deckelsubstrats (10) und Verbinden des Vorrichtungssubstrats (1) und des Deckelsubstrats (10) in einem hohlen Zustand durch den Versiegelungsrahmen (16); - Ausbilden einer Vielzahl von Elektroden (8, 11, 12), die mit der Vorrichtung (2) verbunden ist und sich aus dem Vorrichtungssubstrat (1) und dem Deckelsubstrat (10) heraus erstreckt; und - nach dem Verbinden des Vorrichtungssubstrats (1) und des Deckelsubstrats (10), Ausbilden einer Metallschicht (20) auf einer äußeren Fläche des Versiegelungsrahmens (16) durch ein nicht-elektrolytisches Plattieren, ohne die Metallschicht (20) auf dem Vorrichtungssubstrat (1) und dem Deckelsubstrat (10) auszubilden.
  10. Verfahren nach Anspruch 9, weiter aufweisend: - Ausbilden eines ersten Empfangs-Pads (15), welches die Vorrichtung (2) auf der oberen Fläche des Vorrichtungssubstrats (1) umgibt; und - Ausbilden eines zweiten Empfangs-Pads (17) auf einer unteren Fläche des Deckelsubstrats (10), wobei: - der Versiegelungsrahmen (16) mit dem ersten Empfangs-Pad (15) und dem zweiten Empfangs-Pad (17) verbunden ist, - äußerste Flächen des ersten und zweiten Empfangs-Pads (15, 17) aus einem reaktiven Katalysatormetall für ein nicht-elektrolytisches Plattieren ausgebildet sind, und - die Metallschicht (20) Verbindungsteile des ersten und zweiten Empfangs-Pads (15, 17) mit dem Versiegelungsrahmen (16) überdeckt.
  11. Verfahren nach Anspruch 9 oder 10, wobei: - äußerste Flächen der Vielzahl von Elektroden (8, 11, 12) aus einem reaktiven Katalysatormetall für ein nicht-elektrolytisches Plattieren ausgebildet sind, und - die Metallschicht (20) Flächen der Vielzahl von Elektroden (8, 11, 12) überdeckt, welche sich aus dem Vorrichtungssubstrat (1) und dem Deckelsubstrat (10), welche verbunden werden, heraus erstreckt.
  12. Verfahren nach einem der Ansprüche 9 bis 11, wobei: - die Vorrichtungen (2) auf der oberen Fläche des Vorrichtungssubstrats (1) ausgebildet werden, - die Metallschicht (20) ausgebildet wird, nachdem nur das Vorrichtungssubstrat (1) oder das Deckelsubstrat (10) zerteilt wurde und in einzelne Vorrichtungen (2) getrennt wurde, und - das andere aus dem Vorrichtungssubstrat (1) und dem Deckelsubstrat (10) zerteilt und in einzelne Vorrichtungen (2) getrennt wird, nachdem die Metallschicht (20) ausgebildet wurde.
  13. Verfahren nach einem der Ansprüche 9 bis 12, wobei das Katalysatormetall Au, Ag, Cu, Ni, Co, Pd, Pt, In, Sn, oder Rh ist.
  14. Verfahren nach einem der Ansprüche 9 bis 12, wobei das Katalysatormetall Au, Ag, Pd, Pt, oder Rh ist.
  15. Verfahren nach einem der Ansprüche 9 bis 12, wobei das Katalysatormetall Pt oder Pd ist.
  16. Verfahren nach einem der Ansprüche 9 bis 15, wobei die Metallschicht (20) aus einem Material aus Au, Ag, Cu, Ni, Co, Pd, Pt, In, Sn, und Rh, oder einer Legierung daraus ausgebildet ist.
  17. Verfahren nach einem der Ansprüche 9 bis 15, wobei die Metallschicht (20) aus einem Material aus Ni, Co, Pd, und Rh, oder einer Legierung daraus ausgebildet ist.
  18. Verfahren nach einem der Ansprüche 9 bis 15, wobei eine Dicke der Metallschicht (20) 1 µm oder mehr und weniger als 10 µm beträgt.
DE112019006965.9T 2019-03-06 2019-03-06 Halbleitervorrichtung und Verfahren zu deren Herstellung Active DE112019006965B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/008876 WO2020179020A1 (ja) 2019-03-06 2019-03-06 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE112019006965T5 DE112019006965T5 (de) 2021-11-11
DE112019006965B4 true DE112019006965B4 (de) 2023-04-27

Family

ID=72338450

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019006965.9T Active DE112019006965B4 (de) 2019-03-06 2019-03-06 Halbleitervorrichtung und Verfahren zu deren Herstellung

Country Status (7)

Country Link
US (1) US12033905B2 (de)
JP (1) JP7164007B2 (de)
KR (1) KR102549048B1 (de)
CN (1) CN113474881A (de)
DE (1) DE112019006965B4 (de)
TW (1) TWI719842B (de)
WO (1) WO2020179020A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158962A (ja) 2009-01-26 2009-07-16 Fujikura Ltd 半導体パッケージ及びその製造方法
JP2016025094A (ja) 2014-07-16 2016-02-08 セイコーエプソン株式会社 パッケージベース、パッケージ、電子デバイス、電子機器及び移動体
WO2017029822A1 (ja) 2015-08-18 2017-02-23 三菱電機株式会社 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023624A (en) * 1988-10-26 1991-06-11 Harris Corporation Microwave chip carrier package having cover-mounted antenna element
JPH10190222A (ja) 1996-12-27 1998-07-21 Oki Electric Ind Co Ltd ビルドアップ基板の製造方法
JP2005167969A (ja) 2003-11-14 2005-06-23 Fujitsu Media Device Kk 弾性波素子および弾性波素子の製造方法
JP4415653B2 (ja) * 2003-11-19 2010-02-17 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP2007078744A (ja) 2005-09-09 2007-03-29 Tokyo Ohka Kogyo Co Ltd 保護膜形成用材料およびこれを用いたホトレジストパターン形成方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP4659653B2 (ja) * 2006-03-14 2011-03-30 三菱電機株式会社 電子部品収容パッケージおよび電子部品収容パッケージに用いられるシールリングの製造方法
JP5098621B2 (ja) 2007-12-13 2012-12-12 セイコーエプソン株式会社 圧電デバイス及びその封止方法
KR101284376B1 (ko) * 2009-01-27 2013-07-09 파나소닉 주식회사 반도체 칩의 실장 방법, 그 방법을 이용하여 얻어진 반도체 장치 및 반도체 칩의 접속 방법, 및, 표면에 배선이 설치된 입체 구조물 및 그 제법
WO2010114602A1 (en) * 2009-03-31 2010-10-07 Sand9, Inc. Integration of piezoelectric materials with substrates
JP5704029B2 (ja) 2011-09-20 2015-04-22 株式会社デンソー 力学量センサの製造方法
JP6166525B2 (ja) 2012-06-18 2017-07-19 太陽誘電株式会社 電子部品の製造方法
JP5720839B2 (ja) 2013-08-26 2015-05-20 三菱マテリアル株式会社 接合体及びパワーモジュール用基板
JP6312766B2 (ja) 2016-09-23 2018-04-18 日本エレクトロプレイテイング・エンジニヤース株式会社 金属膜の積層構造
US10854523B2 (en) 2016-10-24 2020-12-01 Mitsubishi Electric Corporation Semiconductor device
KR102471813B1 (ko) 2018-03-16 2022-11-28 미쓰비시덴키 가부시키가이샤 기판 본딩 구조 및 기판 본딩 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158962A (ja) 2009-01-26 2009-07-16 Fujikura Ltd 半導体パッケージ及びその製造方法
JP2016025094A (ja) 2014-07-16 2016-02-08 セイコーエプソン株式会社 パッケージベース、パッケージ、電子デバイス、電子機器及び移動体
WO2017029822A1 (ja) 2015-08-18 2017-02-23 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP7164007B2 (ja) 2022-11-01
WO2020179020A1 (ja) 2020-09-10
US12033905B2 (en) 2024-07-09
TW202034461A (zh) 2020-09-16
KR20210118450A (ko) 2021-09-30
KR102549048B1 (ko) 2023-06-28
CN113474881A (zh) 2021-10-01
US20220044978A1 (en) 2022-02-10
JPWO2020179020A1 (ja) 2021-10-07
TWI719842B (zh) 2021-02-21
DE112019006965T5 (de) 2021-11-11

Similar Documents

Publication Publication Date Title
DE102005028951B4 (de) Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
DE69500388T2 (de) Filmschaltungs-Metallsystem zur Verwendung in IC-Bauteilen mit Kontakthöckern
DE102012213548A1 (de) Bondpad zum Thermokompressionsbonden, Verfahren zum Herstellen eines Bondpads und Bauelement
DE102012111654B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
DE69209970T2 (de) Höckerelektrodenstruktur und Halbleiterchip mit dieser Struktur
DE3882998T2 (de) Halbleitergehäuse.
EP2481083B1 (de) Verfahren zur herstellung eines elektronischen bauteils und nach diesem verfahren hergestelltes bauteil
DE102005009358B4 (de) Lötfähiger Kontakt und ein Verfahren zur Herstellung
DE102004027176B4 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE10158809A1 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
DE102008041873A1 (de) LTCC-Substratstruktur und Verfahren zur Herstellung derselben
DE112019006965B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE4226167A1 (de) Verfahren zur Montage von Halbleiterbauelementen auf einem Substrat
DE69321265T2 (de) Verfahren zur Herstellung einer Höckerkontaktstruktur auf einer Halbleiteranordnung
DE102005033469B4 (de) Verfahren zum Herstellen eines Halbleitermoduls
DE10156054A1 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat
DE69026118T2 (de) Verfahren zur Herstellung einer Thermokompressionsverbindung
DE112016007388B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
WO2008142081A2 (de) Bauelement mit mechanisch belastbarer anschlussfläche
DE10063914A1 (de) Kontakthöckeraufbau zur Herstellung eines Verbindungsaufbaus zwischen Substratanschlussflächen
DE112018007290T5 (de) Substrat-Bondingstruktur und Substrat-Bondingverfahren
DE102005019574B4 (de) Kontaktierungsanordnung für ein Halbleiterbauelement
DE102009013921B3 (de) Verfahren zur Herstellung einer Metallisierung für mindestens ein Kontaktpad und Halbleiterwafer mit Metallisierung für mindestens ein Kontaktpad
DE19616373A1 (de) Herstellung galvanisch abgeformter Kontakthöcker
DE10157205A1 (de) Kontakthöcker mit profilierter Oberflächenstruktur sowie Verfahren zur Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final