DE69321265T2 - Verfahren zur Herstellung einer Höckerkontaktstruktur auf einer Halbleiteranordnung - Google Patents

Verfahren zur Herstellung einer Höckerkontaktstruktur auf einer Halbleiteranordnung

Info

Publication number
DE69321265T2
DE69321265T2 DE69321265T DE69321265T DE69321265T2 DE 69321265 T2 DE69321265 T2 DE 69321265T2 DE 69321265 T DE69321265 T DE 69321265T DE 69321265 T DE69321265 T DE 69321265T DE 69321265 T2 DE69321265 T2 DE 69321265T2
Authority
DE
Germany
Prior art keywords
layer
opening
edges
stem
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69321265T
Other languages
English (en)
Other versions
DE69321265D1 (de
Inventor
George Toronto Ontario M4B 2P6 Erdos
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gennum Corp
Original Assignee
Gennum Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gennum Corp filed Critical Gennum Corp
Publication of DE69321265D1 publication Critical patent/DE69321265D1/de
Application granted granted Critical
Publication of DE69321265T2 publication Critical patent/DE69321265T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Ausbildung einer Anschlußanordnung mittels Thermokompression oder einer anderen Verbindung von Leitungen mit einem Halbleitergerät.
  • Die Verbindung von Leitungen an integrierten Schaltungen ist schon seit vor 1972 bekannt, als das US-Patent 3,689,991 mit dem Titel "Verfahren zur Herstellung eines Halbleitergeräts unter Verwendung eines flexiblen Trägers" erteilt wurde. Dieses Patent befaßt sich mit der automatischen Bandverbindung, bei welcher Gruppen von Leitungen, die von einem Band befördert werden, durch den Einsatz von Wärme und Druck mit kleinen erhöhten "Höckern" auf den Halbleitergeräten verbunden werden. Typischerweise bestehen sowohl die Leitungen als auch die Höcker oder Anschlußanordnungen, die auf den Schaltungen vorgesehen sind, aus Gold, Lot, Kupfer, oder einem anderen Metall oder einer anderen Legierung.
  • Ein bei der typischen Verbindung von Leitungen mit Anschlußanordnungen auftretendes Problem besteht darin, daß infolge der Tatsache, daß gewöhnlich hohe Temperaturen und beträchtliche Drucke zur Ausbildung einer soliden Verbindung verwendet werden, das Verfahren dazu neigt, Spalte in den Schichten unter der Anschlußanordnung zu erzeugen. Durch die Spalte können Luft und Feuchtigkeit die sehr dünne, darunter liegende Aluminium-Metallisierungsschicht erreichen, über welche die Anschlußanordnungen vorgesehen sind. Diese Schichten oxydieren dann und verschwinden praktisch, so daß sich die Anschlußanordnung vom Gerät abheben kann, wodurch die Nutzbarkeit des Gerätes aufhört.
  • Das voranstehende Problem ist schon seit gewisser Zeit bekannt, und zu dessen Lösung wurden bereits verschiedene Versuche unternommen. Beispielsweise in einer Publikatione mit dem Titel "Fehlermechanismen bei der Verbindung innerer Leitungen mit Zungen und die Beziehung zwischen Konstruktion und Verläßlichkeit" von James D. Hayward, veröffentlicht in IEEE/CHMT, IEMT Symposium 1991, Seite 6, wurden die Probleme in Bezug auf die Verläßlichkeit diskutiert, und wurde vorgeschlagen, daß eine Verringerung der Spaltbildung durch verschiedene konstuktive Vorgehensweisen erreicht werden könnte. Es wurde darauf hingewiesen, daß das Ausmaß an Spaltbildung mit dem Ausmaß der Passivierungsschichtüberlappung korreliert war, jedoch wurde das Problem weder durch eine Verringerung der Überlappung der Passivierungsschicht noch durch eine Änderung vollständig gelöst, bei welcher die Passivierungsschicht weniger spröde ausgebildet wurde. Es wurde vorgeschlagen, daß eine Verringerung des Ausmaßes der Überlappung und die Verwendung weniger spröder Passivierungsschichten, ebenso wie die Verwendung geeigneter Beschichtungen mit organischen Farbstoffen für die weitere Abdichtung die mechanische Integrität und Verlässlichkeit verbessern würden. Allerdings stellte sich heraus, daß diese Vorgehensweisen tatsächlich das Problem nicht lösten.
  • Die EP-A-0068091 beschreibt eine Verbindung für einen Lötanschluß. Die Verbindung umfaßt einen Chromfilm, der eine Glas-Metalldichtung zur Verfügung stellt, sowie Dünnfilme aus Kupfer und Gold, welche das Anhaften des Lötanschlusses an dem Chromfilm unterstützen sollen.
  • Eine andere Anschlußanordnung gemäß den Oberbegriffens der Patentansprüche 1 und 6 der beigefügten Patentansprüche ist aus der US-A-4,263,606 bekannt.
  • Gemäß der Erfindung wird ein Verfahren zur Ausbildung einer Anschlußanordnung auf einem integrierten Halbleitergerät zur Verfügung gestellt, welches eine Oberfläche aufweist, eine in Querrichtung verlaufende leitfähige Anschlußfläche auf der Oberfläche und eine schützende Passivierungsschicht, welche die Oberfläche abdeckt und die Kanten der Anschlußfläche überlappt, wobei in der Passivierungsschicht eine mit Kanten versehene Öffnung vorgesehen ist, und die Öffnung Querabmessungen zwischen den Kanten der Öffnung aufweist, die geringer sind als die Querabmessungen der Anschlußflächen, so daß ein Abschnitt der Anschlußfläche durch die Öffnung freigelegt wird, wobei das Verfahren die Ausbildung eines unteren Anschlußabschnitts über der Öffnung auf solche Weise umfaßt, daß die Kanten der Öffnung überlappt werden, der untere Anschlußabschnitt mit einer unteren Schicht aus einem Sperrschichtmaterial versehen wird, die über der Öffnung liegt und Seitenränder aufweist, die in Querrichtung über die Kanten der Öffnung hinaus verlaufen, um zusammenwirkend mit der Passivierungsschicht die Anschlußfläche abzudichten, wobei die untere Schicht Querabmessungen aufweist, die größer sind als die Querabmessungen der Öffnung, und Ausbildung eines oberen Anschlußabschnitts mit einer Oberseite und einem Stiel aus Gold, wobei der Stiel Seitenränder aufweist und Querabmessungen hat, die kleiner sind als jene der Öffnung, der Stiel über dem unteren Anschlußabschnitt und über der Öffnung so angeordnet ist, daß die Seitenränder des Stiels vollständig innerhalb der Kanten der Öffnung liegen, und der Stiel eine wesentlich größere Dicke aufweist als die Dicke des unteren Anschlußabschnittes beträgt, und zeichnet sich dadurch aus, daß der untere Anschlußabschnitt dadurch ausgebildet wird, daß eine erste Schicht aus Gold über der Sperrschicht abgelagert wird, und dann eine zweite Schicht aus Gold über der ersten Schicht über der Anschlußfläche abgelagert wird, wobei die zweite Schicht dicker ist als die erste Schicht, und daraufhin der Stiel über der zweiten Schicht ausgebildet wird, und sämtliche freiliegenden Goldschichten geätzt werden, um die gesamte erste Schicht aus Gold, die nicht von der zweiten Schicht aus Gold abgedeckt ist, zu entfernen, während ein Teil der zweiten Schicht aus Gold, jedoch nicht diese gesamte Schicht, und ein Teil des Stiels, jedoch nicht der gesamte Stiel, entfernt wird, so daß dann, wenn eine Leitung nach unten auf die Oberseite des Stiels heruntergedrückt wird, die über den Stiel übertragenen Kompressionskräfte hauptsächlich direkt über den unteren Anschlußabschnitt auf den Abschnitt der Anschlußfläche unmittelbar unterhalb des Stiels einwirken, und nicht zu einer Spaltbildung der Passivierungsschicht führen, und die Seitenränder des unteren Anschlußabschnitts eine schützende Abdichtungseinfassung bilden, die in Querrichtung über die Kanten der Öffnung hinaus verläuft, um die Anschlußfläche abzudichten.
  • Weitere Ziele und Vorteile der Erfindung werden aus der nachstehenden Beschreibung zusammen mit den beigefügten Zeichnungen deutlich. Es zeigt:
  • Fig. 1 eine Aufsicht auf eine Anordnung nach dem Stand der Technik integrierter Schaltungen, bevor sie in einzelne Schaltungen zersägt werden;
  • Fig. 2 eine Schnittansicht einer typischen Anschlußanordnung nach dem Stand der Technik;
  • Fig. 3 eine Schnittansicht einer Anschlußanordnung im Verlauf eines Verfahrens zur Herstellung gemäß der vorliegenden Erfindung;
  • Fig. 4 eine Schnittansicht der Anschlußanordnung von Fig. 3, jedoch später in dem Herstellungsverfahren;
  • Fig. 5 eine Schnittansicht der fertiggestellten Anschlußanordnung;
  • Fig. 6 eine Schnittansicht einer weiteren, teilweise fertiggestellten Anschlußanordnung;
  • Fig. 7 eine Schnittansicht der Anschlußanordnung von Fig. 6 nach der Fertigstellung.
  • Zunächst wird auf Fig. 1 Bezug genommen, welche bei 10 einen Siliziumhalbleiterwafer 10 zeigt, der eine große Anzahl an integrierten Schaltungen 12 enthält. (Der Wafer 10 kann einen Durchmesser von 75 bis 100 mm aufweisen). Jede der Schaltungen 12 enthält eine Anzahl an Schaltungsanschlußpunkten (nicht in Fig. 1 gezeigt), an welchen Leitungen angebracht werden müssen.
  • Wie aus Fig. 2 (die den Stand der Technik darstellt) hervorgeht, sind Leitungsanbringungspunkte durch dünne Aluminiumanschlußflächen 14 auf der Oberfläche 16 des Siliziumdioxydsubstrats 17 des Wafers 10 gebildet. Nachdem die dünnen Anschlußflächen 14 auf der Oberfläche 16 abgelagert wurden, wird die gesamte Oberfläche der Schaltung (mit Ausnahme der Anschlußflächen 14) mit einer dünnen Passivierungsschicht 18 bedeckt, die typischerweise aus Glas- oder Keramikmaterial besteht, zum Schutz der Schaltung, und um als Isolator zu dienen. Die Passivierungsschicht 18 überlappt die Kanten der Aluminiumanschlußflächen 14, und läßt Öffnungen 19 frei, über welche die Aluminiumanschlußflächen 14 freiliegen. Die Öffnungen 19 weisen jeweils Abmessungen auf, die geringer sind als jene der Anschlußflächen 14, um die Kanten der Anschlußflächen 14 abzudichten. (Der Begriff "Abmessungen" betrifft die Querabmessungen).
  • Als nächstes wird eine Sperrschicht 20 aus Titan-Wolfram (TiW) über den Aluminiumanschlußflächen 14 aufgebracht, und dann wird ein Goldhöcker 22 (Es können auch andere geeignete Metalle und Legierungen verwendet werden) durch Elektroplatierung über der Sperrschicht 20 aufgebracht. Der Stiel des Goldhöckers 22 ist ausreichend breit, um die Kanten der Passivierungsschicht 18 zu überlappen, so daß daher der Stiel des Goldhackers 22 Abmessungen aufweist, die zumindest so groß sind wie jene der Aluminiumanschlußfläche 14. Dies stellt sicher, daß die Anschlußfläche 14 vollständig abgedichtet ist. Typischerweise ist in der Aufsicht der Höcker 22 quadratisch, und weist auf jeder Seite eine Länge von 100 um auf.
  • Wie geschildert besteht die Schwierigkeit der bei der Anordnung gemäß Fig. 2 darin, daß dann Kompressionskräfte, die über den Stiel des Höckers 22 übertragen werden, dazu neigen, bei der Passivierungsschicht 18 eine Spaltbildung hervorzurufen. Hierdurch können Feuchtigkeit und Sauerstoff die Aluminiumschicht 14 erreichen, sodaß das Aluminium oxydiert und verschwindet.
  • Als nächstes wird auf Fig. 3 Bezug genommen, welche die ersten Stufen eines Vorgangs zur Ausbildung eines Höckers darstellen, der eine verringerte Tendenz aufweist, eine Spaltbildung während der Thermokompressionsverbindung hervorzurufen. Bei diesem Vorgang wird der Wafer 10, nachdem die Passivierungsschicht 18 so aufgebracht wurde, daß die Aluminiumanschlußflächen 14 zum Teil freiliegen, in eine Kammer verbracht, in welcher die Oberflächen der freiliegenden Anschlußflächen 14 mit energiereichen Teilchen aus einem Plasma beschossen werden, um eine sehr dünne (im Submikrometerbereich) Oxydschicht von dem Aluminium zu entfernen. Dann wird eine sehr dünne Schicht 30 (typischerweise 15 um (1.500 Angström)) aus einem Sperrschichtmaterial (TiW) auf die gesamte Oberfläche des Wafers aufgesputtert. Dies ist herkömmlich.
  • Daraufhin wird in der selben Kammer eine weitere dünne Schicht 32 aus Gold (typischerweise 0,15 um (1.500 Angström)) auf die Schicht 30 aufgesputtert, um eine Oxydation der Schicht 30 zu verhindern. Die Schicht 32 deckt ebenfalls den gesamten Wafer ab. Dies ist wiederum herkömmlich.
  • Der Wafer wird als nächstes mit einer Fotolackschicht 34 beschichtet, dann maskiert, und mit Licht belichtet. Nur die Flächen über den Anschlußflächen 14 werden belichtet. Der belichtete Fotolack wird dann abgewaschen, wobei Öffnungen 36 übrig bleiben, welche dieselben Abmessungen wie die Anschlußflächen 14 aufweisen, und sich über den Anschlußflächen 14 befinden, und zwar ausgerichtet zu diesen. Dies ist herkömmlich.
  • Als nächstes wird der Wafer in eine Goldlösung verbracht, und wird Gold durch Elektroplatierung in den Öffnungen 36 aufgebracht, sodaß eine Schicht 38 aus Gold entsteht. In der Vergangenheit hätte man die Schicht 38 bis zu einer Dicke von etwa 25 um aufgebaut, wodurch der Höcker 22 entsteht. (1 um = 10&supmin;&sup6; m = 10.000 Angström). Bei dem vorliegenden Verfahren ist jedoch die Schicht 38 sehr dünn, obwohl sie dicker ist als die gesputterte Schicht 32. Typischerweise ist die Schicht 38 etwa dreimal so dick wie die gesputterte Schicht 32, weist also eine typische Dicke von etwa 0,45 um (4.500 Angström) auf. Wie noch deutlich wird, bildet ein Abschnitt der Schicht 38 den unteren Abschnitt des endgültigen Goldhöckers.
  • Dann wird die Fotolackschicht 34 entfernt, wobei die dünne Schicht 32 aus Gold übrigbleibt, die den gesamten Wafer abdeckt, und auch die teilweise ausgebildeten Höcker 38 übrigbleiben. Dann wird, wie in Fig. 4 gezeigt, eine neue Fotolackschicht 40 aufgebracht, maskiert, mit Licht belichtet, und werden die belichteten Abschnitte entfernt, sodaß Öffnungen 42 in der verbleibenden Fotolackschicht 40 übrigbleiben. Jede Öffnung 42 ist zentriert über der Öffnung 19 in der Passivierungsschicht 18 angeordnet, und weist Abmessungen auf, die kleiner oder gleich den Abmessungen der Öffnung 19 sind. Die Ränder der Öffnung 42 befinden sich daher vollständig innerhalb der Ränder der Öffnung 19.
  • Als nächstes wird der Wafer erneut durch Elektroplatieren mit Gold beschichtet, um einen oberen Goldhöckerabschnitt 44 aufzubauen, der typischerweise eine Dicke von 25 um aufweist.
  • Nachdem der obere Goldhöckerabschnitt 44 ausgebildet wurde, wird die Lackschicht 40 entfernt, und dann wird die gesamte Schicht 32 aus Gold weggeätzt, welche den Wafer überlagert. Dies wird durch Wegätzen von etwa 0,15 um (1.500 Angström) Gold erzielt. Das Ätzen verringert darüber hinaus die Dicke der freiliegenden Ränder des unteren Höckerabschnitts 38 von 0,45 um (4.500 Angström) auf 0,3 um (3.000 Angström), und verringert die Höhe des oberen Goldhöckerabschnitts 44 um 0,15 um (1.500 Angström).
  • Als nächstes wird die Sperrschicht 30 aus TiW weggeätzt (das Ätzmittel für TiW greift Gold nicht an), so daß ein endgültiger Höcker 50 wie in Fig. 5 gezeigt übrigbleibt. Wie dargestellt weist der Höcker 50 einen oberen oder Stielabschnitt 44 auf, der die Öffnung 19 in der Passivierungsschicht 18 überlagert, und nicht die Passivierungsschicht überlappt. Anders ausgedrückt befinden sich die Ränder des Stiels 44 vollständig innerhalb der Ränder der Öffnung 19. Der Höcker 50 kann eine obere Kappe 52 aufweisen, die größere Abmessungen hat (was daher rührt, daß bei dem Elektroplatieren etwas über die Fotolackschicht übergelaufen ist), jedoch führt die Kappe 52 nicht zu einem Problem, aus den nachstehend angegebenen Gründen. Da eine Stufe 44 innerhalb der Ränder der Öffnung 19 liegt, und da die Topographie jeder Schicht dazu neigt, der Topographie der darunterliegenden Schicht zu folgen, ist die Oberseite 53 der Kappe 52 im wesentlichen eben.
  • Der Höcker 50 weist weiterhin einen unteren und sehr dünnen Abschnitt 38 auf, der die Passivierungsschicht 18 überlappt, um sicherzustellen, daß die Aluminiumanschlußfläche 14 ordnungsgemäß abgedichtet ist.
  • Wenn eine Leitung mit dem Höcker 50 verbunden wird, wirken die nach unten gerichteten Kompressionskräfte über den Stiel 44 direkt auf die Aluminiumanschlußfläche 14 ein. Da die Ränder des Stiels 44 innerhalb der Ränder der Öffnung 19 liegen, wirkt eine sehr geringe Kompressionskraft auf die überlappenden Kanten der Passivierungsschicht 18 ein. Obwohl gewisse Kräfte auf die überlappenden Kanten der Passivierungsschicht einwirken, infolge des Vorhandenseins des unteren Höckerabschnitts 38 und der Sperrschicht 30, sind diese Schichten sehr dünn und übertragen nur geringe Kräfte. Die durch die Ränder des unteren Höckerabschnitts 38 übertragene Kraft ist ebenfalls gering, da Gold weich ist, und eine geringe Querfestigkeit aufweist. Die Dicke der Ränder des Höckerabschnitts 38 kann im Bereich zwischen 0,1 um (1.000 Angström) und 1 um (10.000 Angström) liegen, ist jedoch vorzugsweise so gering wie möglich, damit möglichst geringe Kräfte übertragen werden.
  • Es wird daher ersichtlich, daß infolge der Tatsache, daß auf die Passivierungsschicht 18 geringe Kräfte übertragen werden, die Wahrscheinlichkeit für die Spaltbildung wesentlich verringert ist. Die Hauptkompressionskräfte wirken direkt auf die Aluminiumanschlußfläche 14 ein, die diesen Kräften besser standhalten kann. Gleichzeitig stellt die Überlappung der Passivierungsschicht 18, die durch den unteren Höckerabschnitt 38 zur Verfügung gestellt wird, sicher, daß die Passivierungsschicht 18 ordnungsgemäß abgedichtet ist.
  • Da die Oberseite 53 nunmehr eben ist, neigt nunmehr die Leitung 24 eher dazu, sich mit der gesamten oberen Oberfläche des Höckers zu verbinden, statt nur mit den erhöhten Kanten der oberen Oberfläche des Höckers, wie dies früher der Fall war.
  • Die Fig. 6 und 7 zeigen ein unterschiedliches Verfahren zur Ausbildung des Höckers in einem Gerät. Das Gerät und das Verfahren, die unter Bezugnahme auf die Fig. 6 und 7 beschrieben werden, bilden jedoch keinen Teil der vorliegenden Erfindung.
  • Gemäß Fig. 6 kann der obere Höckerabschnitt 44 direkt über der Öffnung 19 auf der Goldschicht 32 ausgebildet werden. Die Ränder des Höckerabschnitts 44 liegen wie bisher innerhalb der Ränder der Öffnung 19. Bevor dann die Goldschicht 32 weggeätzt wird, werden ihre Ränder nach aussen zu den Kanten der Aluminiumanschlußfläche 14 hin (und ebenfalls der obere Höckerabschnitt 44) durch einen kleinen Bereich aus Fotolack maskiert, wie dies bei 60 in Fig. 6 gezeigt ist. Dann wird die Goldschicht 32 weggeätzt, wodurch ein Rest oder eine Einfassung 32' (Fig. 7) übrigbleibt, welche den unteren Abschnitt des Höckers 50' bildet, und die Öffnung 19 abdichtet. Eine Schwierigkeit bei diesem zweiten Verfahren besteht darin, daß hierbei sehr geringe Toleranzen erforderlich sind, die schwierig zu erzielen sein können.
  • Wie erwähnt können alle geeigneten Materialien verwendet werden, beispielsweise Lot oder Kupfer, oder andere Metalle oder Legierungen.

Claims (3)

1. Verfahren zur Ausbildung einer Anschlußanordnung (50) auf einem integrierten Halbleitergerät (12), welches eine Oberfläche (16) aufweist, eine in Querrichtung verlaufende leitfähige Anschlußfläche (14) auf der Oberfläche (16) und eine schützende Passivierungsschicht (18), welche die Oberfläche (16) abdeckt und die Kanten der Anschlußfläche (14) überlappt, wobei in der Passivierungsschicht (18) eine mit Kanten versehene Öffnung (19) vorgesehen ist, und die Öffnung (19) Querabmessungen zwischen den Kanten der Öffnung (19) aufweist, die geringer sind als die Querabmessungen der Anschlußflächen (14), so daß ein Abschnitt der Anschlußfläche (14) durch die Öffnung (19) freigelegt wird, wobei das Verfahren die Ausbildung eines unteren Anschlußabschnitts (38, 32, 30) über der Öffnung (19) auf solche Weise umfaßt, daß die Kanten der Öffnung (19) überlappt werden, der untere Anschlußabschnitt (38, 32, 30) mit einer unteren Schicht (30) aus einem Sperrschichtmaterial versehen wird, die über der Öffnung (19) liegt und Seitenränder aufweist, die in Querrichtung über die Kanten der Öffnung (19) hinaus verlaufen, um zusammenwirkend mit der Passivierungsschicht (18) die Anschlußfläche (14) abzudichten, wobei die untere Schicht (30) Querabmessungen aufweist, die größer sind als die Querabmessungen der Öffnung (19), und Ausbildung eines oberen Anschlußabschnitts (44, 52) mit einer Oberseite (53) und einem Stiel (44) aus Gold, wobei der Stiel (44) Seitenränder aufweist und Querabmessungen hat, die kleiner sind als jene der Öffnung (19), der Stiel über dem unteren Anschlußabschnitt (38, 32, 30) und über der Öffnung (19) so angeordnet ist, daß die Seitenränder des Stiels (44) vollständig innerhalb der Kanten der Öffnung (19) liegen, und der Stiel (44) eine wesentlich größere Dicke aufweist als die Dicke des unteren Anschlußabschnitts (38, 32, 30) beträgt, dadurch gekennzeichnet, daß der untere Anschlußabschnitt (38, 32, 30) dadurch ausgebildet wird, daß eine erste Schicht aus Gold (32) über der Sperrschicht (30) abgelagert wird, und sich über die Sperrschicht (30) erstreckt, und dann eine zweite Schicht aus Gold (38) über der ersten Schicht (32) über der Anschlußfläche (14) abgelagert wird, wobei die zweite Schicht (38) dicker ist als die erste Schicht (32), und daraufhin der Stiel (44) über der zweiten Schicht (38) ausgebildet wird, und sämtliche freiliegenden Goldschichten geätzt werden, um die gesamte erste Schicht aus Gold (32), die nicht von der zweiten Schicht aus Gold (38) abgedeckt ist, zu entfernen, während ein Teil der zweiten Schicht aus Gold (38), jedoch nicht diese gesamte Schicht, und ein Teil des Stiels (44), jedoch nicht der gesamte Stiel, entfernt wird, so daß dann, wenn eine Leitung (24) nach unten auf die Oberseite (53) des Stiels (44, 52) heruntergedrückt wird, die über den Stiel (44) übertragenen Kompressionskräfte hauptsächlich direkt über den unteren Anschlußabschnitt (38, 32, 30) auf den Abschnitt der Anschlußfläche (14) unmittelbar unterhalb des Stiels (44) einwirken, und nicht zu einer Spaltbildung der Passivierungsschicht (18) führen, und die Seitenränder des unteren Anschlußabschnitts (38, 32, 30) eine schützende Abdichtungseinfassung bilden, die in Querrichtung über die Kanten der Öffnung (19) hinaus verläuft, um die Anschlußfläche (14) abzudichten.
2. Verfahren nach Anspruch 1, bei welchem die Seitenränder der ersten und der zweiten Goldschicht (32, 38), die über die Seitenränder des Stiels (44) hinaus verlaufen, eine Dicke im Bereich zwischen 0,1 um (1000 Angström) bis 1 um (10000 Angström) aufweisen.
3. Verfahren nach Anspruch 2, bei welchem die Seitenränder der ersten und der zweiten Goldschicht (32, 38), die über die Seitenränder des Stiels (44) hinaus verlaufen, nach dem Ätzschritt eine Gesamtdicke von 0,45 um (4500 Angström) aufweisen.
DE69321265T 1992-01-27 1993-01-22 Verfahren zur Herstellung einer Höckerkontaktstruktur auf einer Halbleiteranordnung Expired - Fee Related DE69321265T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CA002075462A CA2075462C (en) 1992-01-27 1992-01-27 Bump structure and method for bonding to a semi-conductor device
US07/836,580 US5293071A (en) 1992-01-27 1992-02-18 Bump structure for bonding to a semi-conductor device

Publications (2)

Publication Number Publication Date
DE69321265D1 DE69321265D1 (de) 1998-11-05
DE69321265T2 true DE69321265T2 (de) 1999-02-18

Family

ID=25675407

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69321265T Expired - Fee Related DE69321265T2 (de) 1992-01-27 1993-01-22 Verfahren zur Herstellung einer Höckerkontaktstruktur auf einer Halbleiteranordnung

Country Status (7)

Country Link
US (1) US5293071A (de)
EP (1) EP0554019B1 (de)
JP (1) JP2772606B2 (de)
AT (1) ATE171814T1 (de)
CA (1) CA2075462C (de)
DE (1) DE69321265T2 (de)
DK (1) DK0554019T3 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07231015A (ja) * 1994-02-17 1995-08-29 Sanyo Electric Co Ltd 半導体装置及びその製造方法
KR970053198A (ko) * 1995-12-30 1997-07-29 구자홍 반도체소자의 본딩장치 및 그 제조방법
US5760479A (en) * 1996-02-29 1998-06-02 Texas Instruments Incorporated Flip-chip die attachment for a high temperature die to substrate bond
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
JP2003045877A (ja) * 2001-08-01 2003-02-14 Sharp Corp 半導体装置およびその製造方法
EP1472730A4 (de) * 2002-01-16 2010-04-14 Mann Alfred E Found Scient Res Platzsparende kapselung elektronischer schaltungen
US7541275B2 (en) * 2004-04-21 2009-06-02 Texas Instruments Incorporated Method for manufacturing an interconnect
US8022544B2 (en) 2004-07-09 2011-09-20 Megica Corporation Chip structure
CN101038441B (zh) * 2006-03-14 2010-09-08 南茂科技股份有限公司 凸块制程

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3689991A (en) * 1968-03-01 1972-09-12 Gen Electric A method of manufacturing a semiconductor device utilizing a flexible carrier
DE2028819C3 (de) * 1970-06-11 1980-05-29 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen eines Metallkontakts mit einer Kontakthöhe > 10 µ m
JPS5421165A (en) * 1977-07-18 1979-02-17 Nec Corp Semiconductor device
US4258382A (en) * 1978-07-03 1981-03-24 National Semiconductor Corporation Expanded pad structure
DE3278896D1 (en) * 1981-06-30 1988-09-15 Ibm Method for connecting a semiconductor chip to a substrate and such connection
JPS6149819A (ja) * 1984-08-20 1986-03-11 Shokichi Hayashi 金型のガス抜き装置
JPH0194641A (ja) * 1987-10-05 1989-04-13 Nec Corp 半導体装置
JPH0233929A (ja) * 1988-07-23 1990-02-05 Nec Corp 半導体装置
JPH03198342A (ja) * 1989-12-26 1991-08-29 Nec Corp 半導体装置の製造方法
JPH047839A (ja) * 1990-04-25 1992-01-13 Seiko Epson Corp 集積回路の製造方法
EP0540519B1 (de) * 1990-06-22 1996-03-20 International Business Machines Corporation Verfahren zur Herstellung einer Thermokompressionsverbindung
JPH04180231A (ja) * 1990-11-15 1992-06-26 Fuji Electric Co Ltd 微細バンプ電極を有する半導体装置の製造方法

Also Published As

Publication number Publication date
JPH06224200A (ja) 1994-08-12
DK0554019T3 (da) 1999-06-21
JP2772606B2 (ja) 1998-07-02
ATE171814T1 (de) 1998-10-15
DE69321265D1 (de) 1998-11-05
CA2075462C (en) 1999-05-04
US5293071A (en) 1994-03-08
EP0554019A1 (de) 1993-08-04
EP0554019B1 (de) 1998-09-30
CA2075462A1 (en) 1993-07-28

Similar Documents

Publication Publication Date Title
DE3876655T2 (de) Verbindungssystem hoher geschwindigkeit mit feuerfesten kontakten vom "non-dogbone-typ" und ein aktiver elektromigrationsunterdrueckender mechanismus.
DE69221627T2 (de) Verfahren zum herstellen von löthöckern und löthöcker so hergestellt.
DE69033229T2 (de) Anschlussfläche für Halbleiteranordnung
DE69209970T2 (de) Höckerelektrodenstruktur und Halbleiterchip mit dieser Struktur
DE69527344T2 (de) Verfahren zur Herstellung einer Halbleiterverbindungsstruktur
DE69315278T2 (de) Anschlussflächen-Struktur einer integrierten Schaltung und Verfahren zu ihrer Herstellung
DE69233222T2 (de) Verfahren zum Füllen eines Hohlraumes in einem Substrat
DE2729030A1 (de) Verfahren zum erzeugen eines mehrschichtigen leiterzugsmusters bei der herstellung monolithisch integrierter schaltungen
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE3640249A1 (de) Halbleitervorrichtung (halbleiterbaustein)
DE69500388T2 (de) Filmschaltungs-Metallsystem zur Verwendung in IC-Bauteilen mit Kontakthöckern
EP1419534A2 (de) Verfahren zum kontaktieren und gehäusen von integrierten schaltungen
DE2637667A1 (de) Halbleiteranordnung
DE4125221A1 (de) Verfahren zur bildung einer mehrstufenverbindung in einer halbleitereinrichtung
DE69125047T2 (de) Halbleiteranordnung mit einer isolierenden Schicht
DE3644874A1 (de) Hybridstruktur
DE10120408A1 (de) Elektronisches Bauteil mit Halbleiterchips und elektronische Baugruppe aus gestapelten Halbleiterchips
DE3640248A1 (de) Halbleitervorrichtung
DE2245140A1 (de) Einkapselung fuer elektronische bauelemente
DE69415927T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einer Höckerelectrode
DE69321265T2 (de) Verfahren zur Herstellung einer Höckerkontaktstruktur auf einer Halbleiteranordnung
WO2012031845A1 (de) Verfahren zur herstellung eines halbleiterbauelementes mit einer durchkontaktierung und halbleiterbauelement mit durchkontaktierung
DE3414781A1 (de) Vielschicht-verbindungsstruktur einer halbleitereinrichtung
EP0745274B1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
EP0373258B1 (de) Verfahren zur selbstjustierten Herstellung von Kontakten zwischen in übereinander angeordneten Verdrahtungsebenen einer integrierten Schaltung enthaltenen Leiterbahnen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee