JPH0194641A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0194641A
JPH0194641A JP62252065A JP25206587A JPH0194641A JP H0194641 A JPH0194641 A JP H0194641A JP 62252065 A JP62252065 A JP 62252065A JP 25206587 A JP25206587 A JP 25206587A JP H0194641 A JPH0194641 A JP H0194641A
Authority
JP
Japan
Prior art keywords
film
pad electrode
insulating film
bump
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62252065A
Other languages
English (en)
Inventor
Akira Kikkai
吉開　明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62252065A priority Critical patent/JPH0194641A/ja
Publication of JPH0194641A publication Critical patent/JPH0194641A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特にフィルムキャリア実装
方式に用いられる半導体装置の電極構造に関する。
〔従来の技術〕
従来この種の半導体装Ｉｆは第３図に示すようＫ。
半導体素子が形成された半導体基板１上に外部とのコン
タクトを得るためのパッド電極２を形成し、その上部の
絶縁膜３を開口し、次に第１、第２の金属膜４，５とし
て例えばＴｉ−Ｃ，とＣｕ等をスパッタ法等によシ被着
し、次にホトレジストにより第１、第２の金属膜４，５
上に、前記絶縁膜開口部よシ広く絶縁膜の一部及びパッ
ド部を含む範囲に選択的にバンプｇ　Ａ　ｔＡｕ　、Ｃ
ｕ等のめっきによ多形成し、さらに場合によってバンプ
表面にＡｕ膜１０等を゛形成した後、バンプ上部と同程
度の幅を有するリードＩＩＡをボンディングした構造と
なっていた。
〔発明が解決しようとする問題点〕
上述したバンプ構造を有する従来の半導体装置において
は、ボンディング時の熱と圧力によって半導体基板１に
応力が加わるが、特にバンブ９Ａ底部の辺部２ｏに応力
が集中するため半導体基板ｌにり２ツクが生じてバンプ
９人の強度が弱くなる。さらにバンプ底部端が絶縁膜３
上にあるため、絶縁膜３にもクラックが入シ、バンプ強
度を弱くすると共に耐湿性が非常に悪くなる。
またリードＩＩＡがバンブ９人上部と同程度の幅を有し
て°いるため上記と同様の理由によシバンプ辺部２０に
応力が集中しやすく、上記２つの効果を助長するため半
導体装置の信頼性を著しく悪くするという欠点があった
。
本発明の目的は、半導体基板及び絶縁膜にかかる応力を
分散して半導体基板及び絶縁膜に発生するクラックを低
減させ、信頼性の高い半導体装置を提供することにある
。
〔問題点を解決するだめの手段〕
本発明の半導体装置は、半導体基板上に形成されたパッ
ド電極と、該パッド電極上に形成されパッド電極の中心
部上に開口部を有する絶縁膜と、前記開口部を含む絶縁
膜上に順次形成された第１及び第２の金属膜と、前記第
２の金属膜上に形成され少くとも前記パッド電極上部を
覆う第３の金属膜と、前記第３の金属膜上に形成された
バンプとを含んで構成される。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図（ａ）、　（ｂ）は本発明の一実施例の平面図及
びＡ−に線断面図、第２図（ａ）〜（ｅ）は本発明の一
実施例の製造方法を説明するための工程順に示した半導
体チップの断面図である。以下製造工程に従って説明す
る。
まず第２図（ａ）に示すように、半導体素子を形成した
半導体基板１上にアルミニウム層を蒸着法又はスパッタ
法によシ１μｍ程度形成したのちパターニングし半導体
素子に接続するためのパッド電極２を形成する。次でパ
ッド電極２を含む全面にＣ・ＶＤ法による酸化膜又は窒
化膜からなる絶縁膜３を形成する。次にホトリックラフ
ィにより選択的に絶縁膜３をエツチングし、パッド電極
２の中心部上に開口部８を形成する。
次に第２図Φ）に示すように、パッド電極２を含む半導
体基板全面にＴ　１−Ｃｒからなる第１の金ｈ！４ＰＩ
Ｘ４、Ｃｕからなる第２の金属膜５を１０００＾程度の
厚さにスパッタ法によ多形成し、バリアメタル及びめっ
き電極とする。次で第２の金属膜５上にホトレジスト膜
６を形成したのちホトレジスト膜６のパッド２他２上方
に絶に膜の開口部８よシ大きく、さらにパッド電極２よ
シ大きい開口部１３を形成し第２の金ｊ４［５ｅｊＫ出
させる。
次に第２図（Ｃ）に示すよりに、露出した第２の金属膜
５上に電牌めりきによりＣｕからなる第３の金属膜７を
２〜５μｍ程度の厚さに形成したのちホトレジスト膜６
を除去する。
次に８２図（ｄ）に示すように再度ホトレジスト膜６人
を形成したのち、第３の金ＩＩ膜Ｉ上に絶縁膜の開口ｓ
８よシ内側に絶縁膜の開口ｓ８よシ小さな開口ｓ１４を
形成し第３の金属膜７を露出させる。次に’、ｔｓめり
き法によ）Ｃｕからなるバンプ９を形成する。さらにバ
ンプの材質が硬い金属の場合、バンク９０表面にＡｕ膜
１０をめりきによ多形成する。
次に第２ａ（ｅ）に示すようにホトレジスト膜６Ａを除
去後、第２の金属［５及び第１の金属［４を第３の金属
膜７をマスクとしてエツチングし除去する。
その後バンプ上部の平担部１２よシ狭い幅のリード１１
をポンディングすることによって第１丙（ａ）、　（ｂ
）に示したバンプ構造を有する半導体装置を完成させる
。
このように構成された本実施例においては、第３の金Ｉ
Ａ膜がパッド電極２の上部全体を覆っているため、ポン
ディングによる応力は分散される。
従りて半導体基板１や絶縁膜３にクラックが発生するの
が低減される。更にリード１１０幅をバンプ上部の平担
部１２の幅よシ狭くすることによ多、バンプ辺部におけ
るクラックの発生をよシ抑制できる。
伺、上記実施例においては、第３の金属膜及びバンプに
Ｃｕを用い、バンプ表置にＡｕ膜を形成した場合につい
て説明したがこれに限定されるものではなく、金属膜の
材質は全て同一のものでも全て違ったものでもよいこと
に言うまでもない。さらにリードの構造、材質について
も同様に異なったものでもよい。
〔発明の効果〕
以上説明したように本発明は、周辺部を絶縁膜で覆われ
たパッド電極上に第１及び第２の金属膜を介してパッド
電極上部を覆う第３の金属膜を形成し、この第３の金属
膜上にバンプを形成することによシ、ボンディング時の
熱及び圧力による半導体基板及び絶縁膜に加わる応力を
分散することができるため、半導体基板及び絶縁膜に発
生するクラックが低減されるため、信頼性の高い半導体
装置が得られる。
【図面の簡単な説明】
第１図（ａ）、　（ｂ）は本発明の一実施例の平面図及
びｈ−Ａ′線断面図、第２図（ａ）〜（ｅ）は本発明の
一実施例の製造方法を説明するだめの工程順に示した半
導体チップの断面図、第３図は従来の半導体装置の一例
の断面図である。 １・・・・・・半導体基板、２・・四パッド電極、３・
・・・・・絶縁膜、４・・・・・・＠１の金属膜、５・
・曲第２の金属［，６，６Ａ・・・・・・ホトレジスト
膜、７・・・・・・第３の金属膜、８・・・・・・開口
部、９，９Ａ・・・・・・バンプ、１０・・・・・・Ａ
ｕ膜、１１．ＩＩＡ　、、、、、、リード、１２・・・
・・・平担部、１３．１４・・・・・・開口部、２０・
・・・・・バンプ辺部。 代理人　弁理士　　内　原　　　晋 第１図 ５２図

Claims (1)

    【特許請求の範囲】
  1. 　半導体基板上に形成されたパッド電極と、該パッド電
    極上に形成されパッド電極の中心部上に開口部を有する
    絶縁膜と、前記開口部を含む絶縁膜上に順次形成された
    第１及び第２の金属膜と、前記第２の金属膜上に形成さ
    れ少くとも前記パッド電極上部を覆う第３の金属膜と、
    前記第３の金属膜上に形成されたバンプとを含むことを
    特徴とする半導体装置。
JP62252065A 1987-10-05 1987-10-05 半導体装置 Pending JPH0194641A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62252065A JPH0194641A (ja) 1987-10-05 1987-10-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62252065A JPH0194641A (ja) 1987-10-05 1987-10-05 半導体装置

Publications (1)

Publication Number Publication Date
JPH0194641A true JPH0194641A (ja) 1989-04-13

Family

ID=17232064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62252065A Pending JPH0194641A (ja) 1987-10-05 1987-10-05 半導体装置

Country Status (1)

Country Link
JP (1) JPH0194641A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5293071A (en) * 1992-01-27 1994-03-08 Gennum Corporation Bump structure for bonding to a semi-conductor device
EP1003209A1 (en) * 1998-11-17 2000-05-24 Shinko Electric Industries Co. Ltd. Process for manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5293071A (en) * 1992-01-27 1994-03-08 Gennum Corporation Bump structure for bonding to a semi-conductor device
EP1003209A1 (en) * 1998-11-17 2000-05-24 Shinko Electric Industries Co. Ltd. Process for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
KR20030007227A (ko) 외부 전극을 구비하는 반도체 소자
JPH10261507A (ja) サーミスタ素子
JPH0194641A (ja) 半導体装置
TWM629323U (zh) 覆晶封裝結構
JPH0555228A (ja) 半導体装置
JPH03101234A (ja) 半導体装置の製造方法
JP3263859B2 (ja) 半導体装置
JPH03101233A (ja) 電極構造及びその製造方法
JP3802211B2 (ja) 半導体装置の電極構造、および半導体装置における電極構造の製造方法
JPH05235003A (ja) 半田バンプ形成方法およびそのためのマスク
TWI825518B (zh) 覆晶封裝結構及其製造方法
JPS621249A (ja) 半導体装置
JP2720442B2 (ja) 磁気抵抗素子の製造方法
JP3733077B2 (ja) 半導体装置およびその製造方法
JPH027435A (ja) 金属パンプ電極を有する半導体装置
JP3885890B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPS61239647A (ja) 半導体装置
JPH02159033A (ja) 半導体装置
JP2006294862A (ja) 配線基板の製造方法及び配線基板
JPH07221102A (ja) 半導体装置の突起電極構造およびその突起電極形成方法
JPS61251152A (ja) バンプ形成方法
JPH02198141A (ja) 半導体装置のバンプ電極の製造方法
JPS6341050A (ja) 半導体装置の製造方法
KR20230135764A (ko) 전력 반도체의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
JP2009239192A (ja) 半導体装置及びその製造方法