TWI719842B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI719842B
TWI719842B TW109106215A TW109106215A TWI719842B TW I719842 B TWI719842 B TW I719842B TW 109106215 A TW109106215 A TW 109106215A TW 109106215 A TW109106215 A TW 109106215A TW I719842 B TWI719842 B TW I719842B
Authority
TW
Taiwan
Prior art keywords
substrate
semiconductor device
metal film
metal
manufacturing
Prior art date
Application number
TW109106215A
Other languages
English (en)
Other versions
TW202034461A (zh
Inventor
西澤弘一郎
日坂隆行
Original Assignee
日商三菱電機股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商三菱電機股份有限公司 filed Critical 日商三菱電機股份有限公司
Publication of TW202034461A publication Critical patent/TW202034461A/zh
Application granted granted Critical
Publication of TWI719842B publication Critical patent/TWI719842B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)

Abstract

在裝置基板(1)的上表面形成裝置(2)。在裝置基板(1)的上表面形成圍繞裝置(2)的由無電鍍反應的觸媒金屬構成的封裝架構(16)。透過封裝架構(16)，裝置基板(1)的上表面和蓋基板(10)的下表面在中空狀態下接合。複數個電極(8、11、12)連接至裝置(2)，並從裝置基板(1)及蓋基板(10)的外側引出。金屬膜(20)形成於封裝架構(16)的外側面，不形成於裝置基板(1)及蓋基板(10)。

Description

半導體裝置及其製造方法
本發明是有關於裝置基板和蓋基板在中空狀態下接合的半導體裝置及其製造方法。
為了防止溫度等環境所導致的劣化、確保裝置特性以得到高信賴性，使用將裝置部氣密封裝的半導體裝置。作為其中之一，提供了一種半導體裝置，其中形成了圍繞裝置基板的裝置的封裝架構，透過封裝架構使裝置基板和蓋基板在中空狀態下接合。
在用金屬顆粒糊形成封裝架構的情況下，如果接合製程時的金屬塊體化不完全，顆粒間會留下空隙（孔）。此空隙在中空部和外側相連的開放孔處可能會成為洩漏通道。作為對策，存在在封裝架構的表面形成CVD膜的先前技術（例如，參照專利文獻1）。 [先前技術文獻] [專利文獻]
[專利文獻1]日本特開2009-158962公報
[發明所要解決的課題]
但是，CVD膜和封裝架構的材料的金屬或樹脂之間的附著性低，因熱製程或處理(handling)而剝落。因此，具有無法確保氣密性的問題。
此外，存在藉由在半導體裝置的表面形成無電鍍（electroless）或電鍍膜以確保氣密性的技術。在無電鍍中，首先將被鍍物浸漬於觸媒金屬溶液中，使觸媒金屬附著於表面。接著，將被鍍物浸漬於無電鍍液中，在具有觸媒金屬的作用的表面形成鍍膜。不只是金屬的表面，觸媒金屬也可以輕易地附著於半導體基板的表面。因此，無電鍍膜在半導體基板上鍍膜成長，無法只在封裝架構上成膜。裝置基板或蓋基板的表面有複數個從裝置基板引出的電極。因此，如果無電鍍膜在裝置上全面地鍍膜成長，電極之間會短路，具有裝置無法發揮功能的問題。
本發明是為了解決上述課題而完成，其目的為提供一種在維持氣密性的同時也能防止電極間的短路的半導體裝置及其製造方法。 [用以解決課題的手段]
關於本發明的半導體裝置，其特徵在於具有：裝置基板；裝置，形成在上述裝置基板的上表面；蓋基板；封裝架構，在上述裝置基板的上述上表面形成以圍繞上述裝置，由無電鍍反應的觸媒金屬所構成，且將上述裝置基板和上述蓋基板在中空狀態下接合；複數個電極，連接至上述裝置，在上述裝置基板及上述蓋基板的外側引出；以及金屬膜，形成於上述封裝架構的外側面，但不形成於上述裝置基板及上述蓋基板。 [發明的效果]
根據本發明，封裝架構由無電鍍反應的觸媒金屬所構成。因此，藉由無電鍍，金屬膜可以不在裝置基板及蓋基板形成，而在封裝架構形成。藉由將金屬膜覆蓋於封裝架構的外側面可以確保氣密性。此外，因為金屬膜不形成於裝置基板及蓋基板，可以防止在裝置基板及蓋基板的外側引出的複數個電極間短路。
[用以實施發明之形態]
參照根據實施形態的半導體裝置及其製造方法的圖示以做說明。相同或對應的構成要素以相同的符號標示，且重複的說明可能會省略。
實施形態1
第1圖及第2圖所示為根據實施形態1的半導體裝置的剖面圖。第3圖所示為根據實施形態1的裝置基板的俯視圖。第4圖所示為根據實施形態1的蓋基板的俯視圖。第1圖對應於沿第3圖及第4圖的I-II的剖面圖。第2圖對應於沿第3圖及第4圖的III-IV的剖面圖。
在裝置基板1的上表面形成裝置2。裝置2為具有源極3、汲極4、和配置於兩者之間的閘極5的高電子移動率電晶體(High Electron Mobility Transistor，HEMT)。但是，裝置並不限於HEMT。裝置2，將對應於輸入至閘極5的電壓信號的輸出，從汲極4輸出作為電流信號。源極3成為接地並進行供給電子。閘極墊6連接至閘極5。汲極墊7連接至汲極4。在裝置基板1的下表面形成背面電極8。透過貫通裝置基板1的穿孔9，源極3連接至背面電極8。
在蓋基板10的上表面形成引出電極11、12。引出電極11、12各自連接至貫通蓋基板10的穿孔13、14。
在裝置基板1的上表面形成圍繞裝置2的接受墊15。封裝架構16形成於接受墊15上，在裝置基板1的上表面圍繞裝置2。在蓋基板10的下表面形成圍繞穿孔13、14的接受墊17。
透過封裝架構16，裝置基板1的上表面和蓋基板10的下表面在中空狀態下接合。封裝架構16連接至接受墊15和接受墊17。汲極墊7及閘極墊6各自透過連接凸塊18、19連接至穿孔13、14。
金屬膜20形成於封裝架構16的外側面，不形成於裝置基板1及蓋基板10。封裝架構16是由無電鍍反應的觸媒金屬所構成。因此，藉由無電鍍，金屬膜20可以不形成於裝置基板1及蓋基板10而形成於封裝架構16的外側面。此外，接受墊15、17的最表面以及背面電極8及引出電極11、12的最表面是由無電鍍反應的觸媒金屬所構成。因此，也可以形成金屬膜20而覆蓋接受墊15、17和封裝架構16的接合部及接受墊15、17。
接著說明關於本實施形態的半導體裝置的製造方法。第5至8圖所示為根據實施形態1的半導體裝置的製造方法的剖面圖。
首先，如第5圖所示，藉由在具有磊晶層的裝置基板1的上表面進行成膜、加工處理以形成裝置2。形成圍繞裝置2的接受墊15。在裝置基板1的下表面形成背面電極8。如第6圖所示，在蓋基板10的下表面形成接受墊17。在蓋基板10的上表面形成引出電極11、12。
在此，背面電極8、引出電極11、12、接受墊15、17是由觸媒金屬藉由濺鍍或蒸鍍法來形成。此外，在只有最表面藉由蒸鍍或濺鍍連續成膜觸媒金屬的接受墊15、17的情況下，圖案化時側面難以形成觸媒金屬，因此需要設計形成方法。
接著如第7圖所示，在接受墊15上方對準並形成封裝架構16。例如，藉由利用無電鍍反應的觸媒金屬的金屬顆粒糊的網版印刷等形成封裝架構16。金屬顆粒糊包含例如Au、Ag、Cu、Pt、Pd等。封裝架構16的材料優選為和接受墊15、17相同，因為可以提高附著性。
接著如第8圖所示，對準裝置基板1和蓋基板10，透過封裝架構16在中空狀態下接合裝置基板1的上表面和蓋基板10的下表面。藉此成為具有中空構造的HEMT裝置。藉由接合時的加熱、加壓，封裝架構16的顆粒狀金屬會塊體化。在此之後，藉由進行無電鍍，如第1圖及第2圖所示，在封裝架構16的外側面、接受墊15、17、引出電極11、12、及背面電極8上各自形成金屬膜20。
如果進行無電鍍，在被鍍面附近鍍金屬離子發生金屬化反應，形成鍍膜。此反應通常由於反應障壁而無法進行。已知反應的進行得在由觸媒金屬降低反應障壁的情況下才能發生。因此，鍍覆只有在觸媒金屬的表面、或利用前處理使觸媒金屬附著的表面才能進行。一旦觸媒金屬表面被鍍膜覆蓋，鍍膜藉由使用被覆蓋的鍍膜作為觸媒進行鍍覆反應的自催化反應而進一步增厚。
雖然通常在無電鍍時有進行添加觸媒的步驟的必要，在本實施形態中因為被鍍面由觸媒金屬構成，不需要添加觸媒的步驟。因此，不在前處理的觸媒金屬溶液中進行浸漬，直接將HEMT裝置浸漬於無電鍍液中。藉此，金屬膜20可以選擇性地不形成於沒有添加觸媒金屬的裝置基板1及蓋基板10，而金屬膜20只形成於由觸媒金屬構成的封裝架構16等。
接著，比較本實施形態和比較例的效果以做說明。第9圖所示為根據比較例1的半導體裝置的接合部的剖面圖。在用金屬顆粒糊形成封裝架構16的情況下，如果接合製程時金屬的塊體化不完全，顆粒間的空隙（孔）將會殘留。此空隙為延伸並連接到中空部和外側的開放孔而成為洩漏通道，使中空構造的氣密性劣化。對此，在本實施形態中，用被覆性高且附著性高的金屬膜20覆蓋封裝架構16的外側面。藉此，可以塞住封裝架構16的洩漏通道以確保中空構造的氣密性。
此外，在本實施形態中，金屬膜20不形成於裝置基板1及蓋基板10。因此，可以防止連接至裝置2且在裝置基板1以及蓋基板10的外側引出的背面電極8及引出電極11、12之間的短路。
第10圖為根據比較例2的半導體裝置的接合部的剖面圖。當異物卡在接受墊15、17和封裝架構16的接合部時，因為接受墊15、17的表面氧化、表面缺乏平坦性等，和中空部形成洩漏通道。對此，在本實施形態中，藉由金屬膜20也覆蓋接受墊15、17和封裝架構16的接合部，可以確保氣密性。
此外，在本實施形態中，雖然在裝置基板1及蓋基板10的外側引出的所有電極的表面用無電鍍形成金屬膜20，也可以只在必要的電極上形成金屬膜20，而在其他的電極上不形成。例如，在裝置的背面安裝SnAg焊料，蓋側連接Al線的情況下，蓋基板10側的引出電極11、12由Al構成，裝置基板1側的背面電極8的最表面由Pd所構成。在此情況下，金屬膜20藉由無電鍍形成於封裝架構16和背面電極8的表面，不形成於引出電極11、12。背面電極8由於金屬膜20而具有焊料阻隔性，引出電極11、12可以是和Al線接合性良好的Al電極。
此外，觸媒金屬為例如Au、Ag、Cu、Ni、Co、Pd、Pt、In、Sn、Rh的任何觸媒金屬。由於表面氧化會使和無電鍍膜的附著性惡化，觸媒金屬優選為Au、Ag、Pd、Pt、Rh等貴金屬。Au、Pt、Pd特別難氧化，因為這些金屬顆粒糊材料在相對低溫、低加壓下塊體化，適合作為封裝架構16的材料。此外，觸媒金屬以無電鍍的催化性高的Pt或Pd更為優選。藉此無電鍍膜形成的反應為安定的。這些觸媒金屬有時對裝置基板1的附著性不高。因此，也可以為了提高附著性而成膜薄的黏合層，再於其上成膜觸媒金屬膜。例如，在Si基板或GaAs基板上成膜50nm厚左右的Ti再成膜1μm厚的Au膜。
金屬膜20為例如Ni-P合金鍍膜。不限於此，金屬膜20可以是無電鍍的Au、Ag、Cu、Ni、Co、Pd、Pt、In、Sn、Rh中的任何金屬或其合金。此外，金屬膜20優選為對焊料有阻隔性的Ni、Co、Pd、Rh中的任何金屬或其合金。但是，由於Ni合金、Co合金、Rh合金的焊料潤濕性差，所以用置換性的無電鍍Au接續進行，在最表面形成Au層。藉此，可以得到焊料潤濕性良好的表面。在此情況，Au層為30~50nm左右。
第11圖為使用Au的次微米顆粒糊形成的封裝架構部的擴大剖面圖。可以看到次微米級的孔的散佈。因為是單一剖面，各個孔看起來像是分離的。但是，實際上開放孔彼此連接形成洩漏通道。
如上所述，當使用次微米顆粒糊作為用於封裝架構16的金屬顆粒糊時，引起接合不良的開放孔的尺寸和直徑處於次微米級。因此，藉由讓金屬膜20的厚度在1μm以上，可以完全塞住開放孔。使用奈米顆粒糊的情況下因為開放孔的尺寸和直徑變得更小，金屬膜20的厚度在1μm以上即可。此外，由於無電鍍膜在鍍膜成長初期容易產生針孔，金屬膜20優選為形成至不會產生針孔的1μm以上的厚度。另一方面，因為無電鍍膜的本質應力高，10μm以上的厚度容易產生應力造成的剝離或裂紋。因此，金屬膜20的厚度有必要小於10μm。
第12圖為根據實施形態1在半導體裝置的下表面安裝了安裝基板的狀態的剖面圖。裝置基板1的背面電極8藉由焊料22接合至安裝基板21的電極（未顯示）。第13圖所示為根據實施形態1在半導體裝置的上表面安裝了安裝基板的狀態的剖面圖。蓋基板10的引出電極11、12藉由焊料22接合至安裝基板21的電極（未顯示）。因為覆蓋背面電極8及引出電極11、12的金屬膜20對焊料22具有作為阻隔層的功能，可以防止焊料22擴散至裝置側所造成的特性劣化等。例如用Ni基合金製作金屬膜20的情況下，為了具有焊料阻隔性，厚度有必要是3μm以上。但是，由於金屬膜20的厚度若在10μm以上恐怕會有剝離或裂紋，優選厚度為小於10μm。
實施形態2 第14圖為根據實施形態2的半導體裝置的製造方法的平面圖。第15-18圖為根據實施形態2的半導體裝置的製造方法的剖圖。第15-18圖對應至沿第14圖的I-II的剖面圖。此外，省略裝置2的具體構造、背面電極8、及引出電極11、12等圖示。
如第14圖所示，在圓盤狀的裝置基板1的上表面形成複數個相同圖案的裝置2。接著，如第15圖所示，裝置基板1和蓋基板10透過封裝架構16在中空狀態下接合。接著，如第16圖所示，進行半切割，僅將蓋基板10切塊以分離各個裝置2。接著，如第17圖所示，在封裝架構16的外側面藉由無電鍍形成金屬膜20。接著，如第18圖所示，將裝置基板1切塊以分離各個裝置2。
在進行無電鍍的階段中由於裝置基板1尚未切塊且複數個裝置2是連接的，可以以晶圓為單位實施無電鍍。此外，鍍液的液流對於各個裝置2的衝擊是穩定的。此外，由於可以有效地進行無電鍍，金屬膜20的特性是穩定的。又，也可以在僅將裝置基板1切塊且形成金屬膜20後再將裝置基板1切塊。
1:裝置基板 2:裝置 3:源極 4:汲極 5:閘極 6:閘極墊 7:汲極墊 8:背面電極 9,13,14:穿孔 10:蓋基板 11,12:引出電極 15,17:接受墊 16:封裝架構 18,19:連接凸塊 20:金屬膜 I-II,III-IV:剖面
第1圖所示為根據實施形態1的半導體裝置的剖面圖。 第2圖所示為根據實施形態1的半導體裝置的剖面圖。 第3圖所示為根據實施形態1的裝置基板的俯視圖。 第4圖所示為根據實施形態1的蓋基板的俯視圖。 第5圖所示為根據實施形態1的半導體裝置的製造方法的剖面圖。 第6圖所示為根據實施形態1的半導體裝置的製造方法的剖面圖。 第7圖所示為根據實施形態1的半導體裝置的製造方法的剖面圖。 第8圖所示為根據實施形態1的半導體裝置的製造方法的剖面圖。 第9圖所示為根據比較例1的半導體裝置的接合部的剖面圖。 第10圖所示為根據比較例2的半導體裝置的接合部的剖面圖。 第11圖所示為使用Au的次微米顆粒糊形成的封裝架構部的擴大剖面圖。 第12圖所示為已在關於實施形態1的半導體裝置的下表面安裝了安裝基板的狀態的剖面圖。 第13圖所示為已在關於實施形態1的半導體裝置的上表面安裝了安裝基板的狀態的剖面圖。 第14圖所示為根據實施形態2的半導體裝置的製造方法的平面圖。 第15圖所示為根據實施形態2的半導體裝置的製造方法的剖面圖。 第16圖所示為根據實施形態2的半導體裝置的製造方法的剖面圖。 第17圖所示為根據實施形態2的半導體裝置的製造方法的剖面圖。 第18圖所示為根據實施形態2的半導體裝置的製造方法的剖面圖。
1:裝置基板
2:裝置
4:汲極
6:閘極墊
7:汲極墊
8:背面電極
13,14:穿孔
10:蓋基板
11,12:引出電極
15,17:接受墊
16:封裝架構
18,19:連接凸塊
20:金屬膜

Claims (19)

  1. 一種半導體裝置，其特徵為包括： 裝置基板； 裝置，形成於上述裝置基板的上表面； 蓋基板； 封裝架構，在上述裝置基板的上述上表面形成以圍繞上述裝置，上述封裝架構包括無電鍍反應的觸媒金屬，上述封裝架構在中空狀態下接合上述裝置基板及上述蓋基板； 複數個電極，連接至上述裝置，且在上述裝置基板及上述蓋基板的外側引出；以及 金屬膜，形成於上述封裝架構的外側面，不形成於上述裝置基板及上述蓋基板。
  2. 如請求項1之半導體裝置，更包括： 第1接受墊，在上述裝置基板的上述上表面形成以圍繞上述裝置；以及 第2接受墊，形成於上述蓋基板的下表面， 其中上述封裝架構接合至上述第1接受墊和上述第2接受墊，上述第1及第2接受墊的最表面包括無電鍍反應的觸媒金屬，上述金屬膜也覆蓋上述第1及第2接受墊和上述封裝架構的接合部。
  3. 如請求項1或2之半導體裝置，其中上述複數個電極的最表面包括無電鍍反應的觸媒金屬，上述金屬膜也覆蓋在接合的上述裝置基板及上述蓋基板的外側露出的上述複數個電極的表面。
  4. 如請求項1或2之半導體裝置，其中上述觸媒金屬為Au、Ag、Cu、Ni、Co、Pd、Pt、In、Sn、Rh中的任一種。
  5. 如請求項1或2之半導體裝置，其中上述觸媒金屬為Au、Ag、Pd、Pt、Rh中的任一種。
  6. 如請求項1或2之半導體裝置，其中上述觸媒金屬為Pt或Pd。
  7. 如請求項1或2之半導體裝置，其中上述金屬膜為Au、Ag、Cu、Ni、Co、Pd、Pt、In、Sn、Rh中的任一種或其合金。
  8. 如請求項1或2之半導體裝置，其中上述金屬膜為Ni、Co、Pd、Rh中的任一種或其合金。
  9. 如請求項1或2之半導體裝置，其中上述金屬膜的厚度為1μm以上、小於10μm。
  10. 一種半導體裝置的製造方法，其特徵為包括： 在裝置基板的上表面形成裝置的步驟； 在上述裝置基板的上述上表面用無電鍍反應的觸媒金屬的金屬顆粒糊形成圍繞上述裝置的封裝架構的步驟； 對準上述裝置基板和蓋基板，透過上述封裝架構在中空狀態下接合上述裝置基板和上述蓋基板的步驟； 形成連接至上述裝置、在上述裝置基板及上述蓋基板的外側引出的複數個電極的步驟；以及 在接合上述基板和上述蓋基板後，藉由無電鍍在上述封裝架構的外側面形成金屬膜，而不在上述裝置基板及上述蓋基板形成上述金屬膜的步驟。
  11. 如請求項10之半導體裝置的製造方法，更包括： 在上述裝置基板的上述上表面形成圍繞上述裝置的第1接受墊的步驟；以及 在上述蓋基板的下表面形成第2接受墊的步驟， 其中上述封裝架構接合至上述第1接受墊和上述第2接受墊，上述第1及第2接受墊的最表面包括無電鍍反應的觸媒金屬，上述金屬膜也覆蓋上述第1及第2接受墊和上述封裝架構的接合部。
  12. 如請求項10或11之半導體裝置的製造方法，其中上述複數個電極的最表面包括無電鍍反應的觸媒金屬，上述金屬膜也覆蓋在接合的上述裝置基板及上述蓋基板的外側露出的上述複數個電極的表面。
  13. 如請求項10或11之半導體裝置的製造方法，其中形成複數個上述裝置於上述裝置基板的上述上表面，在僅將上述裝置基板和上述蓋基板的其中一個切塊以分離各個上述裝置後形成上述金屬膜，在上述金屬膜形成後將上述裝置基板和上述蓋基板的另外一個切塊以分離各個上述裝置。
  14. 如請求項10或11之半導體裝置的製造方法，其中上述觸媒金屬為Au、Ag、Cu、Ni、Co、Pd、Pt、In、Sn、Rh中的任一種。
  15. 如請求項10或11之半導體裝置的製造方法，其中上述觸媒金屬為Au、Ag、Pd、Pt、Rh中的任一種。
  16. 如請求項10或11之半導體裝置的製造方法，其中上述觸媒金屬為Pt或Pd。
  17. 如請求項10或11之半導體裝置的製造方法，其中上述金屬膜為Au、Ag、Cu、Ni、Co、Pd、Pt、In、Sn、Rh中的任一種或其合金。
  18. 如請求項10或11之半導體裝置的製造方法，其中上述金屬膜為Ni、Co、Pd、Rh中的任一種或其合金。
  19. 如請求項10或11之半導體裝置的製造方法，其中上述金屬膜的厚度為1μm以上、小於10μm。
TW109106215A 2019-03-06 2020-02-26 半導體裝置及其製造方法 TWI719842B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/JP2019/008876 WO2020179020A1 (ja) 2019-03-06 2019-03-06 半導体装置及びその製造方法
WOPCT/JP2019/008876 2019-03-06

Publications (2)

Publication Number Publication Date
TW202034461A TW202034461A (zh) 2020-09-16
TWI719842B true TWI719842B (zh) 2021-02-21

Family

ID=72338450

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109106215A TWI719842B (zh) 2019-03-06 2020-02-26 半導體裝置及其製造方法

Country Status (7)

Country Link
US (1) US12033905B2 (zh)
JP (1) JP7164007B2 (zh)
KR (1) KR102549048B1 (zh)
CN (1) CN113474881A (zh)
DE (1) DE112019006965B4 (zh)
TW (1) TWI719842B (zh)
WO (1) WO2020179020A1 (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100416883C (zh) * 2003-11-19 2008-09-03 精工爱普生株式会社 薄膜晶体管及其制造方法、其电路、电子器件及电子设备
KR100953784B1 (ko) * 2006-02-02 2010-04-21 자이단호진 고치켄산교신코센타 박막 트랜지스터 및 그 제조 방법
US8466606B2 (en) * 2009-03-31 2013-06-18 Sand 9, Inc. Integration of piezoelectric materials with substrates
US8482137B2 (en) * 2009-01-27 2013-07-09 Panasonic Corporation Method of mounting semiconductor chips, semiconductor device obtained using the method, method of connecting semiconductor chips, three-dimensional structure in which wiring is provided on its surface, and method of producing the same
TW201527032A (zh) * 2013-08-26 2015-07-16 Mitsubishi Materials Corp 接合體及功率模組用基板
JP2016025094A (ja) * 2014-07-16 2016-02-08 セイコーエプソン株式会社 パッケージベース、パッケージ、電子デバイス、電子機器及び移動体
TW201719827A (zh) * 2015-08-18 2017-06-01 三菱電機股份有限公司 半導體裝置
TW201819680A (zh) * 2016-09-23 2018-06-01 日本電鍍工程股份有限公司 金屬膜的層積構造

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023624A (en) * 1988-10-26 1991-06-11 Harris Corporation Microwave chip carrier package having cover-mounted antenna element
JPH10190222A (ja) 1996-12-27 1998-07-21 Oki Electric Ind Co Ltd ビルドアップ基板の製造方法
JP2005167969A (ja) 2003-11-14 2005-06-23 Fujitsu Media Device Kk 弾性波素子および弾性波素子の製造方法
JP2007078744A (ja) 2005-09-09 2007-03-29 Tokyo Ohka Kogyo Co Ltd 保護膜形成用材料およびこれを用いたホトレジストパターン形成方法
JP4659653B2 (ja) * 2006-03-14 2011-03-30 三菱電機株式会社 電子部品収容パッケージおよび電子部品収容パッケージに用いられるシールリングの製造方法
JP5098621B2 (ja) 2007-12-13 2012-12-12 セイコーエプソン株式会社 圧電デバイス及びその封止方法
JP4908528B2 (ja) 2009-01-26 2012-04-04 株式会社フジクラ 半導体パッケージ
JP5704029B2 (ja) 2011-09-20 2015-04-22 株式会社デンソー 力学量センサの製造方法
JP6166525B2 (ja) 2012-06-18 2017-07-19 太陽誘電株式会社 電子部品の製造方法
WO2018078680A1 (ja) * 2016-10-24 2018-05-03 三菱電機株式会社 半導体装置
JP6394848B1 (ja) 2018-03-16 2018-09-26 三菱電機株式会社 基板貼り合わせ構造及び基板貼り合わせ方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100416883C (zh) * 2003-11-19 2008-09-03 精工爱普生株式会社 薄膜晶体管及其制造方法、其电路、电子器件及电子设备
KR100953784B1 (ko) * 2006-02-02 2010-04-21 자이단호진 고치켄산교신코센타 박막 트랜지스터 및 그 제조 방법
US8482137B2 (en) * 2009-01-27 2013-07-09 Panasonic Corporation Method of mounting semiconductor chips, semiconductor device obtained using the method, method of connecting semiconductor chips, three-dimensional structure in which wiring is provided on its surface, and method of producing the same
US8466606B2 (en) * 2009-03-31 2013-06-18 Sand 9, Inc. Integration of piezoelectric materials with substrates
TW201527032A (zh) * 2013-08-26 2015-07-16 Mitsubishi Materials Corp 接合體及功率模組用基板
JP2016025094A (ja) * 2014-07-16 2016-02-08 セイコーエプソン株式会社 パッケージベース、パッケージ、電子デバイス、電子機器及び移動体
TW201719827A (zh) * 2015-08-18 2017-06-01 三菱電機股份有限公司 半導體裝置
TW201819680A (zh) * 2016-09-23 2018-06-01 日本電鍍工程股份有限公司 金屬膜的層積構造

Also Published As

Publication number Publication date
WO2020179020A1 (ja) 2020-09-10
US20220044978A1 (en) 2022-02-10
CN113474881A (zh) 2021-10-01
KR20210118450A (ko) 2021-09-30
KR102549048B1 (ko) 2023-06-28
JP7164007B2 (ja) 2022-11-01
DE112019006965T5 (de) 2021-11-11
TW202034461A (zh) 2020-09-16
US12033905B2 (en) 2024-07-09
JPWO2020179020A1 (ja) 2021-10-07
DE112019006965B4 (de) 2023-04-27

Similar Documents

Publication Publication Date Title
CN107924881B (zh) 半导体装置
US7880285B2 (en) Semiconductor device comprising a semiconductor chip stack and method for producing the same
US20060033189A1 (en) Structure and method of forming capped chips
JP6102598B2 (ja) パワーモジュール
JP4049035B2 (ja) 半導体装置の製造方法
US7217656B2 (en) Structure and method for bond pads of copper-metallized integrated circuits
JP2018049938A (ja) 半導体装置
JP3767585B2 (ja) 半導体装置
TWI719842B (zh) 半導體裝置及其製造方法
US10068871B2 (en) Semiconductor device and method for manufacturing the same
JP2014022699A (ja) パッケージおよびその製造方法
CN113140537A (zh) 功率半导体器件和用于制造功率半导体器件的方法
TWI512925B (zh) 焊線結構及形成焊線結構的方法
CN1983573B (zh) 半导体器件及其制造方法
KR102471813B1 (ko) 기판 본딩 구조 및 기판 본딩 방법
US20190206785A1 (en) Electronic devices with bond pads formed on a molybdenum layer
JP6989632B2 (ja) 半導体装置
JPH07221101A (ja) 半導体ウエハ上への突起電極形成方法
JP4775369B2 (ja) 半導体チップ、半導体装置および製造方法
JP2560630B2 (ja) 半導体パッケージ
CN116072548A (zh) 半导体装置的制造方法
CN114256121A (zh) 半导体基板及半导体装置的制造方法
JP2016122799A (ja) 半導体装置
JP2000040715A (ja) フリップチップ実装型半導体装置およびフリップチップ実装型半導体装置の製造方法
JPH09252020A (ja) 半導体装置およびその製造方法