JPH10190222A - ビルドアップ基板の製造方法 - Google Patents

ビルドアップ基板の製造方法

Info

Publication number
JPH10190222A
JPH10190222A JP34938396A JP34938396A JPH10190222A JP H10190222 A JPH10190222 A JP H10190222A JP 34938396 A JP34938396 A JP 34938396A JP 34938396 A JP34938396 A JP 34938396A JP H10190222 A JPH10190222 A JP H10190222A
Authority
JP
Japan
Prior art keywords
resin film
catalyst
substrate
pattern
electroless plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34938396A
Other languages
English (en)
Inventor
Yutaka Karasuno
ゆたか 烏野
Minoru Nakakuki
穂 中久木
Yoshiro Takahashi
良郎 高橋
Satoru Itaya
哲 板谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
OKI PURINTETSUDO CIRCUIT KK
Oki Electric Industry Co Ltd
Original Assignee
OKI PURINTETSUDO CIRCUIT KK
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by OKI PURINTETSUDO CIRCUIT KK, Oki Electric Industry Co Ltd filed Critical OKI PURINTETSUDO CIRCUIT KK
Priority to JP34938396A priority Critical patent/JPH10190222A/ja
Publication of JPH10190222A publication Critical patent/JPH10190222A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 配線等の導体パターンの密着性のよいビルド
アップ基板を得る。 【解決手段】 表面を粗化した樹脂膜上に無電解めっき
により導体パターンを形成する工程を有するビルドアッ
プ基板の製造方法であつて、導体パターンの形成予定部
に対応する基板300上に無電解めっき用の触媒を含有
する樹脂膜パターン3064a,3064bを、それ以
外の部分に触媒を含有しない樹脂膜パターン3044
a,3044bを形成する工程と、これらの樹脂膜表面
を粗化する工程と、導体パターンを形成するための無電
解めっきを行う工程とを有するもの。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は微細な配線パターン
を高密度に収容することが可能な配線パターンとなるビ
ルドアップ基板の製造方法に関するものである。
【0002】
【従来の技術】電子機器の小型化や軽量化に対応するた
めに、微細な配線パターンを高密度に収容することがで
きる配線基板として例えば下記の文献1及び文献2に開
示されているようなビルドアップ基板がある。 文献1:電子材料,1993年10月号,pp.58〜
63,(「フルアディティブ基板」猪飼一仁)。 文献2:ISHM 1995,pp.418 〜423 ,Oki Electric I
ndustry Co. Ltd.( “High Density Build-up Wiring B
oard Using Via Post Interconnection ”:Yutaka Uno
et al) 。
【0003】ビルドアップ基板は、樹脂膜と導体膜を交
互に積層し、層間接続を主に樹脂膜にフォトリソグラフ
ィにより形成したビアホールを介してなすもので、従来
のプリント基板のスルーホール接続に比較して微小な層
間接続部を形成可能なことから、配線密度の飛躍的な向
上が可能なものである。以下、一般的なビアホール層間
接続型ビルドアップ基板を例に取り、その製造方法を工
程図を用いて説明する。
【0004】図5及び図6は従来のビルドアップ基板の
製造方法の一連の工程を示す説明図で、図5の(a)〜
(d)及び図6の(e)〜(h)はその記号順に一連の
要部工程説明図を示している。各図はいずれも基板の一
部を断面方向から示したものである。なお、ここでは一
例として導体2層構造のビルドアップ基板について説明
するが、配線については層毎の配線を区別するため、上
側配線には「上層」、下側配線には「下層」を付して表
すものとする。
【0005】図5の(a):両面銅張りガラスエポキシ
基板の例えば上面に対してサブトラクティブ法(文献1
参照:導体箔の不要部分を化学処理で選択的に除去する
ことにより導体パターンと接続部を形成する方法)によ
り導体パターンを形成した基板の状態を示す工程図であ
る。基板100 上に銅からなる導体パターンからなる下層
配線102a,102bが形成されている。
【0006】図5の(b):下層配線102a,102bが形成
された基板100 上に、感光性エポキシ樹脂ワニスをコー
ティングし、乾燥後フォトリソグラフィによりパターン
ニングし、加熱硬化して樹脂膜パターン1040a ,1040b
を形成する。ここで、樹脂膜開口部1040c は後にビアホ
ール(Via Hole)となる部分である。
【0007】図5の(c):そして、この状態の基板10
0 を通常プリント基板のデスミア処理(汚れ除去処理)
に用いる過マンガン酸溶液を含む処理溶液に浸漬し、樹
脂膜パターン1040a ,1040b の表面全体を粗化する(そ
の結果、粗化表面1042a ,1042b が形成される)。この
樹脂膜表面の粗化は、後に上層に形成される導体膜との
密着性改善のため施されるもので、この際の粗度として
は、平均点中心粗さで0.5〜1.0μm程度である
が、その形状は蛸壺状に複雑に入り組んだものであり、
またそのような粗面の方が密着性の向上に対して効果が
ある。
【0008】図5の(d):次いで、後工程で行う無電
解銅めっきの触媒となるコロイド状態のパラジウムを含
む溶液に浸漬し、基板全体に触媒を付着させる。なお、
触媒は微粒子であるため、同図中では描かれていない
が、触媒の付着を模式的に示すために、同図中の破線内
の様子を図7の(a)に拡大して示す。図7の(a)に
おいて、樹脂膜パターンの粗化表面1042b の多数の点は
触媒のパラジウム粒子207 である。
【0009】図6の(e):さらに、基板100 上に、フ
ォトリソグラフィによりレジストパターン106a,106bを
形成する。 図6の(f):続いて、これを無電解銅めっき液(図示
しない)に浸漬する。めっき液中の銅イオンが基板表面
に付着した触媒を核として、めっき液中の還元剤の作用
により還元されて、レジストパターン106a,106b被覆部
以外の全面に銅が析出する。めっき液への浸漬時間を調
整し所望膜厚の導体膜108a,108bを形成する。 図6の(g):レジストパターン106a,106bを除去す
る。本工程により、下層配線102aは、ビアホール110cを
介して上層配線110aと接続される。導体膜108bも上層配
線110bとして形成される。
【0010】さらに多層化する場合には、図5の(a)
〜図6の(g)の工程を必要回数繰り返せばよい。な
お、ビルドアップ層内の導体パターンの形成方法として
は、本実施の形態で示したアディティブ法(文献1参
照:導体パターン部のみをめっき技術を用いて選択的に
形成する方法)ではなく、前記のようなサブトラクティ
ブ法でもよい。また、無電解めっきのみで導体パターン
を形成せず、無電解めっきと電解めっきの組み合わせに
より形成してもよいが、いずれにしても樹脂膜と接する
部分は量産性の観点から優れている無電解めっき膜であ
るのが一般的である。本明細書でも樹脂膜上に形成され
る導体パターンの少なくとも最下層は無電解めっきによ
り形成されるビルドアップ基板について論ずることを前
提としている。
【0011】図6の(h):この図は、導体パターンが
基板最表層に設けられるパッド(電極端子)等の目的で
形成される場合の工程を示すものである。すなわち、本
工程は図6の(g)の工程以降多層化を実施しない場合
のもので、図6の(g)の次工程となるものである。ま
た、図6の(h)中の破線内の詳細を拡大して図7の
(c)に示す。図7の(c)の112a,112bは導体パター
ンの上層配線110a,110b上に付着させたパラジウム(図
6の(h)中の211 )を還元触媒核として析出させた無
電解ニッケル(Ni)めっき膜であり、114a,114bはそ
の上に形成された無電解金(Au)めっき膜である。
【0012】通常、最表層の金膜は主に基板上に実装さ
れる部品や基板が実装される機器との電気的接続時の良
好な接続性を確保するために形成され、中間層のニッケ
ル膜は主に金膜と銅膜間のマイグレーションを防止する
目的で形成される。また、両者とも電解めっきにより形
成する方法もあるが、基板面内における異種形状・サイ
ズの複数パターンへの均一膜厚形成の観点から無電解め
っき法の方が高密度ビルドアップ基板には望ましい。
【0013】なお、無電解めっき用の触媒は溶液中でイ
オン状態のパラジウムであるため、電解銅めっき用のコ
ロイド状態のパラジウムの場合とは異なって基板全面に
付着することはなく、金属膜上にのみ付着する。また、
無電解金めっき膜は下地となる無電解ニッケル膜との置
換反応により析出するため、ニッケル膜上にのみ析出す
るようになっている。
【0014】
【発明が解決しようとする課題】以上のような従来のビ
ルドアップ基板の製造方法では、以下に述べる技術内容
において、下記の(イ)及び(ロ)に示す問題点があっ
た。これらを図7の(a),(b),(c)を用いて説
明する。なお図7の(a),(b),(c)は、それぞ
れ図5の(d),図6の(g),図6の(h)の各工程
に相当し、説明に必要な要部である破線内を拡大して示
したものである。
【0015】ビルドアップ基板の製造上の重要技術とし
て、樹脂膜上に導体膜を形成した場合の、膜間の密着性
改善技術がある。従来のプリント基板のように、表面を
粗化した銅箔をプリプレグ(半硬化状態の樹脂)に加熱
圧着する方式では、アンカー効果により信頼性上も十分
な密着強度を得ることができたが、基板上に形成された
樹脂膜上に導体膜を形成しなければならないビルドアッ
プ基板では、主に樹脂膜表面を化学的に微細に粗化し、
密着強度を向上させている。
【0016】(イ)しかし、密着強度を向上させるため
に樹脂膜表面を微細に粗化すればするほど、図7の
(a)に示すように無電解めっき用の触媒207 が多量に
付着し、触媒は導電性を有するため、例えば図7の
(b)に示した導体パターンの上層配線110a,110b間の
ような微小スペースにおいては、導体パターン間の絶縁
性が劣化し、基板に機器を組み込んで動作させた場合
に、誤動作が生じる等の問題があった。なお、触媒は薬
液により除去することは可能であるが、微細に粗化され
た樹脂膜表面に触媒を付着させる工程となるビルドアッ
プ基板の製造方法においては、複雑に入り組んだ粗化形
状のために触媒を完全に除去することは非常に困難であ
る。
【0017】(ロ)また、導体パターンが、基板上に実
装される部品や基板が組み込まれる機器との電気的接続
を行うためのパッドであるような場合、電気的接続性向
上のため導体パターンへの表面処理が必要であり、通常
導体パターンが銅からなる場合、その上にニッケル、表
層に金といった層構成になることが多い。また、この
際、より微細化するパターンへの均一なめっきを行うた
め、析出膜の膜厚均一性に優れる無電解ニッケルめっ
き、無電解金めっきが望ましい。また、無電解ニッケル
めっきは、導体パターン上のみに析出するように、触媒
には通常樹脂膜上には付着しないような溶液中ではイオ
ン状態のパラジウムを用いている。
【0018】しかし、これらの一連のプロセスでは、前
述のように導体パターン間に高濃度の触媒が付着してい
るため、図7の(c)に示すように、これを触媒核211
として無電解ニッケルめっき112cが導体パターン間に析
出し、続いてニッケル析出部上に無電解金めっき114cが
析出してしまい、上述の触媒だけの場合よりもさらに導
体パターン間の絶縁性が劣化し、完全なショート(短
絡)となってしまう場合もあるという問題があった。
【0019】
【課題を解決するための手段】本発明の第1の発明に係
るビルドアップ基板の製造方法は、表面を粗化した樹脂
膜上に無電解めっきにより導体パターンを形成する工程
を有するビルドアップ基板の製造方法において、導体パ
ターンの形成予定部に対応する基板上に無電解めっき用
の触媒を含有する樹脂膜パターンを、それ以外の部分に
触媒を含有しない樹脂膜パターンを形成する工程と、樹
脂膜表面を粗化する工程と、導体パターンを形成するた
めの無電解めっきを行う工程とを有するものである。こ
こで、無電解めっきは溶液中でコロイド状態のパラジウ
ムを触媒とする無電解銅めっきであることが好適であ
る。
【0020】また、本発明の第2の発明に係るビルドア
ップ基板の製造方法は、前記の第1の発明による工程に
加えて、導体パターン上にさらに導体膜を形成する無電
解めっきを行う工程とを有するものである。ここで、導
体パターンを形成する無電解めっきは溶液中でコロイド
状態のパラジウムを触媒とする無電解銅めっきであり、
導体パターン上に形成する無電解めっき膜はパラジウム
を触媒とする無電解ニッケルめっき膜とさらにその上層
に形成する無電解金めっき膜との組み合わせであること
が好ましく、得られた導体パターンは電極端子用のパッ
ドとするのが好適である。
【0021】さらに、本発明の第3の発明に係るビルド
アップ基板の製造方法は、表面を粗化した樹脂膜上に無
電解めっきにより導体パターンを形成する工程を有する
ビルドアップ基板の製造方法において、導体パターンの
形成予定部に対応する基板上に無電解めっき用の触媒を
含有する樹脂膜パターンを、それ以外の部分に触媒を含
有しない樹脂膜パターンを、それぞれ触媒を含有しない
樹脂膜パターン上に形成する工程と、基板上の樹脂膜表
面を粗化する工程と、導体パターンを形成する無電解め
っきを行う工程とを有するものである。ここで、無電解
めっきは溶液中でコロイド状態のパラジウムを触媒とす
る無電解銅めっきであることが好適である。
【0022】そして、本発明の第4の発明に係るビルド
アップ基板の製造方法は、前記の第3の発明による工程
に加えて、導体パターン上にさらに導体膜を形成する無
電解めっきを行う工程とを有するものである。なお、導
体パターンを形成する無電解めっきは溶液中でコロイド
状態のパラジウムを触媒とする無電解銅めっきであり、
導体パターン上に形成する無電解めっき膜はパラジウム
を触媒とする無電解ニッケルめっき膜とさらにその上層
に形成する無電解金めっき膜との組み合わせであること
が好ましく、得られた導体パターンは電極端子用のパッ
ドとするのが好適である。
【0023】
【発明の実施の形態】
[第1の実施の形態]図1及び図2は本発明の第1の実
施の形態を示すビルドアップ基板の製造方法の一連の工
程を示す説明図で、図1の(a)〜(d)及び図2の
(e)〜(g)はその記号順に一連の要部工程説明図を
示している。各図はいずれも基板の一部を断面方向から
示したものである。また、図3の(a)〜(c)は工程
中の詳細を説明する要部拡大図である。なお、本実施の
形態は、[発明が解決しようとする課題]の(イ)項で
述べた問題点を解決するための方法を示すものである。
また、本実施の形態は、上記の従来技術で説明したビル
ドアップ基板の製造方法に本発明による方法を付加して
構成されるものである。
【0024】図1の(a):両面銅張りガラスエポキシ
基板の例えば上面に対してサブトラクティブ法(文献1
参照:導体箔の不要部分を化学処理で選択的に除去する
ことにより導体パターンと接続部を形成する方法)によ
り導体パターンを形成した基板の状態を示す工程図であ
る。基板300 上に銅の導体パターンからなる下層配線30
2a,302bが形成されている。 図1の(b):基板300 上に感光性エポキシ樹脂ワニス
をコーティングし、加熱硬化して樹脂膜パターン3040a
,3040b を形成する。
【0025】図1の(c):基板300 上に、無電解銅め
っき時の還元析出核となるパラジウム触媒を含む感光性
エポキシ樹脂ワニスをコーティングした後乾燥し、ワニ
ス膜3060を形成する。 図1の(d):基板300 表面に対してバフ研磨等の手段
により、少なくとも樹脂膜パターン3040a ,3040b の上
面が露出するまで研削し、表面が平坦なパラジウムなし
樹脂膜パターン3042a ,3042b 及び表面が平坦なパラジ
ウム入り樹脂膜3062a ,3062b を形成する。なお、本工
程はバフ研磨以外の研磨方法や真空装置を用いたドライ
エッチング等で代替してもよいが、基板表面の平坦性の
観点からはバフ研磨等の機械研磨が望ましい。
【0026】図2の(e):パラジウム入り樹脂膜3062
a ,3062b に対し、フォトリソグラフィによりパターン
ニングを行い、加熱硬化して、パラジウム入り樹脂パタ
ーン3064a ,3064b ,3064c を形成する。ここで得られ
た樹脂膜開口部3064d は、後にビアホール(Via H
ole)となる部分である。
【0027】図2の(f):前項状態の基板に対して、
通常プリント基板のデスミア処理において用いられる過
マンガン酸溶液を含む処理液に浸漬し、パラジウムなし
樹脂膜パターン3042a ,3042b 及びパラジウム入り樹脂
パターン3064a ,3064b ,3064c の表面全体を微細に粗
化して、粗化樹脂面3044a ,3044b ,3066a ,3066b,3
066c を形成する。本工程により、パラジウム(触媒)
入り樹脂パターン3064a ,3064b ,3064c上に形成され
た粗化樹脂面3066a ,3066b ,3066c の表面上に触媒の
パラジウム粒子311 (図3の(c)参照)が露出され
る。
【0028】ここで、触媒は粒子状であり、微粒子であ
るからこの図中では図示されていないが、触媒の存在を
模式的に表して、図中の破線部分を、図3の(a)に拡
大して示した。図3の(a)において、パラジウム入り
樹脂パターン3064b ,3064cの内部及び粗化樹脂面3066b
,3066c の表面上の多数の点は触媒のパラジウム粒子3
07 である。
【0029】図2の(g):従来例の説明で述べたよう
に、前項状態の基板に対して、フォトリソグラフィによ
りレジストパターン(図示せず)を形成し、続いて無電
解銅めっき液に浸漬することによって、めっき液への浸
漬時間を調整して所望膜厚の導体膜を形成した後、レジ
ストパターンを除去して上層配線310a,310bを形成す
る。図3の(b)は、図2の(g)中の破線内の様子を
拡大して示したものであるが、図3の(b)から明らか
なように、パラジウムなし樹脂膜パターン3042a 上の粗
化樹脂面3044a にはパラジウム粒子307 が存在していな
い。なお、図2の(h)の工程図については、後述の第
2の実施の形態として説明する。以上で、本実施の形態
の製造工程を修了する。
【0030】なお、本実施の形態では、基板上に触媒を
含有しない樹脂パターンを始めに形成し、続いて触媒を
含有する樹脂膜を形成する場合について説明したが、こ
の工程関係は逆でもよい。また、本実施の形態では、触
媒を含有しない樹脂パターンの上面をバフ研磨により露
出させる工程が含まれているが、例えばスクリーン印刷
法により触媒を含有する樹脂膜を、少なくとも触媒を含
有しない樹脂膜パターンの上面が被覆されないように形
成する場合には、研磨等の工程は不要である。
【0031】以上のように第1の実施の形態によれば、
樹脂膜表面を粗化し、樹脂膜上に無電解めっきにより導
体パターンを形成する工程を有するビルドアップ基板の
製造方法において、導体パターン形成予定部に対応する
基板上に無電解めっき用の触媒を含有する樹脂膜パター
ンを、それ以外の部分に触媒を含有しない樹脂膜パター
ンを形成し、次いで基板上の樹脂膜表面を粗化し、さら
に無電解めっきを行うので、導体パターンを形成しない
樹脂膜上には触媒が存在しないから、無電解めっきが一
切析出しないようになる。従って、樹脂膜表面における
導体パターン間の絶縁性を向上させることができる。
【0032】この結果、導体パターン部においては、樹
脂膜表面を粗化することにより密着性が確保され、導体
パターン不在部においては良好な絶縁性が確保されたビ
ルドアップ基板が実現可能となる。なお、本発明は、無
電解めっきの方法に特徴を有するものであるが、その種
類としては、触媒の作用により析出するもの、あるいは
触媒の作用により析出が促進されるものであれば有効で
あるが、特に付着対象範囲の広い、溶液中でコロイド状
態のパラジウム(Pd)を触媒とする無電解銅(Cu)
めっきに対してその効力を最も発揮するものとなってい
る。
【0033】[第2の実施の形態]図1の(a)〜
(d)及び図2の(g)に続き、かつそれらを含む図2
の(h)は、本発明の第2の実施の形態を示すビルドア
ップ基板の製造方法の一連の工程を示す説明図で、図1
の(a)〜(d)及び図2の(e)〜(h)はその記号
順に一連の要部工程説明図を示している。また、図3の
(c)は本実施の形態の工程中の詳細を説明する要部拡
大図である。従って、図1の(a)〜(d)及びこれに
続く図2の(g)までの工程は、前記第1の実施の形態
で説明したものと同様であるので、その説明は省略す
る。なお、本実施の形態は、前述の[発明が解決しよう
とする課題]の(ロ)項で述べた問題点を解決するため
の方法を示すものである。
【0034】図2の(h)は、導体パターンが基板最表
層のパッド(電極端子)等の目的で形成される場合の本
実施の形態の工程を示すものである。この工程は、図2
の(g)の工程以降において多層化を実施しない場合に
は、図2の(g)の次工程となるため、この部分の説明
は省略する。また、図2の(g)中の破線内部分の様子
を図3の(c)に拡大して図示している。
【0035】図2の(g)及び図3の(c)において、
312a,312bはそれぞれ導体パターンを構成する上層配線
310a,310b上に付着させたパラジウム(図3の(c)の
中の311 )粒子を還元触媒核として析出させた無電解ニ
ッケル(Ni)めっき膜、314a,314bは下地ニッケル膜
との置換反応により析出する無電解金(Au)めっき膜
である。なお、無電解ニッケルめっき析出用のパラジウ
ム触媒は、溶液中でイオン状態であるため、導体パター
ン表面のみに付着し、樹脂膜表面には付着しない。この
ため、図3の(c)において、上層配線310a,310b形成
部位外の粗化樹脂面3044a にはパラジウム粒子311 は付
着していない。
【0036】以上のように第2の実施の形態によれば、
樹脂膜表面を粗化し、樹脂膜上に無電解めっきにより導
体パターンを形成し、この導体パターン上にさらに無電
解めっきにより導体膜を形成する工程を有するビルドア
ップ基板の製造方法において、導体パターン形成予定部
に対応する基板上に無電解めっき用の触媒を含有する樹
脂膜パターンを、それ以外の部分に触媒を含有しない樹
脂膜パターンを形成し、次いで、樹脂膜表面を粗化し、
さらに基板表面に無電解めっきを行うことによって、導
体パターンを形成しない樹脂膜上には触媒が存在しない
ので、いずれの無電解めっきも一切析出せず、樹脂膜表
面における絶縁性を十分に発揮することができる。
【0037】この結果、パッド等の複数の無電解めっき
膜からなる導体パターンにおいても、導体パターン部に
おいては樹脂膜表面を粗化することにより密着性が確保
され、導体パターン不在部においては良好な絶縁性が確
保されたビルドアップ基板が実現可能となる。なお本発
明は、無電解めっきの方法に特徴を有するものである
が、その種類の組み合わせとしては、いずれも触媒の作
用により析出するもの、あるいは触媒の作用により析出
が促進されるものであり、かつ樹脂膜上の導体パターン
を形成するために用いた無電解めっき用の触媒によって
析出可能な無電解めっき全てに有効である。
【0038】特に付着対象範囲の広い、溶液中でコロイ
ド状態のパラジウム(Pd)を触媒とする無電解銅めっ
きからなる導体パターンを樹脂膜上に形成し続いてこの
導体パターン上に同じくパラジウムを触媒として析出す
る無電解めっきを行い、続いて無電解金めっきを施すこ
とによって形成されるパッド等において最大の効力を発
揮するものである。
【0039】[第3の実施の形態]図4は本発明の第3
の実施の形態を示すビルドアップ基板の製造方法の一連
の部分工程を示す説明図で、図4の(a)〜(e)はそ
の記号順に一連の要部工程図を示している。
【0040】図4の(a):両面銅張りガラスエポキシ
基板に対してサブトラクティブ法により導体パターンを
形成して、基材上に銅からなる下層配線502a,502bのパ
ターンが形成された基板500 を形成する。 図4の(b):基板500 上に感光性エポキシ樹脂ワニス
をコーティングし、乾燥後、フォトリソグラフィにより
パターンニングし、加熱硬化して樹脂膜パターン5040a
,5040b を形成する。ここで同時に形成された樹脂膜
開口部5040c は、後にビアホールとなる部分である。
【0041】図4の(c):前項状態の基板500 上に無
電解銅めっきの還元析出核となるパラジウムからなる触
媒を含有する感光性エポキシ樹脂ワニスをコーティング
し、乾燥後、フォトリソグラフィによりパターンニング
し、加熱硬化して、導体パターンの形成予定位置にパラ
ジウム入り樹脂膜パターン5050a ,5050b を形成する。
【0042】図4の(d):前項状態の基板に対して、
通常プリント基板のデスミア処理において用いられる過
マンガン酸溶液を含む処理液に浸漬し、樹脂膜パターン
5040a ,5040b 及びパラジウム入り樹脂膜パターン5050
a ,5050b の表面全体を微細に粗化して、粗化樹脂面50
42a ,5042b ,5052a ,5052b を形成する。
【0043】図4の(e):前記の第1の実施の形態と
同様に、フォトリソグラフィによりレジストパターン
(図示せず)を形成し、次いで、無電解銅めっき液に浸
漬し、めっき液への浸漬時間を調整して所望膜厚の導体
膜を形成し、レジストパターンを除去して上層配線510
a,510bを形成して、本実施の形態の工程を終了する。
なお、無電解ニッケルめっき析出用のパラジウム触媒
は、粗化樹脂面5042a ,5042b 表面に存在しない。そし
て、粗化樹脂面5052a ,5052b のみに存在している。従
って、上層配線は粗化樹脂面5042a ,5042b 表面には形
成されず、粗化樹脂面5052a ,5052b 上のみに確実に形
成される。
【0044】以上の説明から明らかなように、本実施の
形態は前述の第1あるいは第2の実施の形態における若
干の問題点を解消できる方法を提供するものとなってい
る。すなわち、第1あるいは第2の実施の形態における
「触媒(パラジウム)を含有する樹脂パターン内の絶縁
性は、触媒濃度を無電解めっきに最小限必要となるよう
に調整した状態で、触媒を含有しない状態の樹脂が本来
有する絶縁性より若干劣る」という点に対して改善を行
ったものとなっている。
【0045】なお、本実施の形態では、触媒を含有する
樹脂膜パターンの形成に際して、コーティング膜に対し
てフォトリソグラフィを施す方法について説明したが、
これをスクリーン印刷によりパターンを形成する方法
や、予めパターン形成された樹脂膜を転写法により半硬
化状態の触媒を有しない樹脂膜に埋め込む方法等任意の
方法により実施してもよい。
【0046】以上のように第3の実施の形態によれば、
樹脂膜表面を粗化し、この樹脂膜上に無電解めっきによ
り導体パターンを形成する工程を有するビルドアップ基
板の製造方法において、導体パターン形成予定部に対応
する基板上に無電解めっき用の触媒を含有する樹脂膜パ
ターンを、それ以外の部分に触媒を含有しない樹脂膜パ
ターンを、それぞれ触媒を含有しない樹脂膜パターン上
に形成し、次いで、樹脂膜表面を粗化した後、無電解め
っきを行うから、導体パターンを形成しない樹脂膜上に
は触媒が存在しないようになるので、無電解めっきが一
切析出しない。従って、樹脂膜表面における絶縁性を向
上することができるばかりでなく、導体パターン形成部
下の樹脂膜は、表層にのみ触媒を含有する樹脂膜が存在
しているから、樹脂膜自体が本来有する絶縁性に近い層
間絶縁性を発揮することができる。
【0047】この結果、導体パターン部においては樹脂
膜表面を粗化することにより密着性が確保され、導体パ
ターン不在部においては良好な絶縁性が確保され、かつ
形状の良好な導体パターンを有するビルドアップ基板が
実現可能となる。
【0048】ここで、本発明の利用形態について述べ
る。すなわち、上記の第1〜第3の実施の形態において
は、ビルドアップ基板の製造方法において、配線パター
ンを無電解銅めっきにより、また、パッドを無電解銅め
っき膜上に無電解ニッケルめっきと続く無電解金めっき
により形成する工程に本発明を適用した場合について説
明したが、これは本発明の有効性が最も発揮できる例と
して挙げたものであり、従って、本発明の利用形態はこ
れに限定されるものではない。
【0049】すなわち、広義において本発明は、樹脂膜
表面を粗化し、この樹脂膜上に無電解めっきにより導体
パターンを有する全ての製品の製造方法において、無電
解めっきの種類としては、触媒の作用により析出するも
の、あるいは触媒の作用により析出が促進されるもので
あれば全ての無電解めっきに対して有効である。
【0050】また、樹脂膜表面を粗化し、この樹脂膜上
に無電解めっきにより導体パターンを形成し、この導体
パターン上にさらに無電解めっきにより導体膜を形成す
る工程を有する全ての製品の製造方法において、無電解
めっきの種類の組み合わせとしては、触媒の作用により
析出するもの、あるいは触媒の作用により析出が促進さ
れるものであり、かつ樹脂膜上に導体パターンを形成す
るために用いた無電解めっき用の触媒によって析出可能
な全ての無電解めっきに対して有効である。
【0051】このような製品の製造方法における応用実
現性の高い製品としては、文献2中に開示されているビ
アポスト層間接続式ビルドアップ基板等のその他のビル
ドアップ基板やプリント基板、フレキシブル基板等の配
線基板、CSPやBGA等のパッケージ、TABテープ
等の接続部材が挙げられる。
【0052】
【発明の効果】以上のように本発明によれば、表面を粗
化した樹脂膜上に無電解めっきにより導体パターンを形
成する工程を有するビルドアップ基板の製造方法におい
て、導体パターンの形成予定部に対応する基板上に無電
解めっき用の触媒を含有する樹脂膜パターンを、それ以
外の部分に触媒を含有しない樹脂膜パターンを形成し、
樹脂膜表面を粗化し、導体パターンを形成するための無
電解めっきを行うから、導体パターンを形成しない樹脂
膜上には触媒が存在しないので、無電解めっきが一切析
出しないようになる。従って、樹脂膜表面における導体
パターン間の絶縁性を向上させることができる。
【0053】この結果、導体パターン部においては、樹
脂膜表面を粗化することにより密着性が確保され、導体
パターン不在部においては良好な絶縁性が確保されたビ
ルドアップ基板が実現可能となる。
【図面の簡単な説明】
【図1】本発明の第1及び第2の実施の形態を示すビル
ドアップ基板の製造方法の一連の工程を示す説明図であ
る。
【図2】図1に続く一連の工程を示す説明図である。
【図3】第1及び第2の実施の形態の工程中の要部詳細
を説明する拡大説明図である。
【図4】本発明の第3の実施の形態を示すビルドアップ
基板の製造方法の一連の部分工程を示す説明図である。
【図5】従来のビルドアップ基板の製造方法の一連の工
程を示す説明図である。
【図6】図5に続く一連の工程を示す説明図である。
【図7】図5及び図6の工程中の要部詳細を説明する拡
大説明図である。
【符号の説明】
100,300,500 基板 102a,102b,302a,302b,502a,
502b 下層配線 1040a,1040b,3040a,3040b,5
040a,5040b樹脂膜パターン 1040c,5040c 樹脂膜開口部 1042a,1042b 粗化表面 107,307,311 パラジウム粒子 106a,106b レジストパターン 108a,108b,308a,308b 導体膜 110a,110b,310a,310b,510a,
510b 上層配線 110c ビアホール 211 触媒核(パラジウム粒子) 112a,112b,112c,312a,312b,
512a,512b無電解ニッケルめっき膜 114a,114b,114c,314a,314b,
514a,514b無電解金めっき膜 3060 ワニス膜 3042a,3042b パラジウムなし樹脂膜パター
ン 3062a,3062b,5050a,5050b パ
ラジウム入り樹脂膜パターン 3064a,3064b,3064c パラジウム入り
樹脂パターン 3064d 樹脂膜開口部 3044a,3044b,3066a,3066b,3
066c,5042a,5042b,5052a,50
52b 粗化樹脂面
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 良郎 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内 (72)発明者 板谷 哲 新潟県上越市福田町1番地 沖プリンテッ ドサーキット株式会社内

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 表面を粗化した樹脂膜上に無電解めっき
    により導体パターンを形成する工程を有するビルドアッ
    プ基板の製造方法において、 前記導体パターンの形成予定部に対応する基板上に無電
    解めっき用の触媒を含有する樹脂膜パターンを、それ以
    外の部分に触媒を含有しない樹脂膜パターンを形成する
    工程と、 前記樹脂膜表面を粗化する工程と、 前記導体パターンを形成するための無電解めっきを行う
    工程とを有することを特徴とするビルドアップ基板の製
    造方法。
  2. 【請求項2】 表面を粗化した樹脂膜上に無電解めっき
    により導体パターンを形成し、この導体パターン上にさ
    らに無電解めっきにより導体膜を形成する工程を有する
    ビルドアップ基板の製造方法において、 前記導体パターンの形成予定部に対応する基板上に無電
    解めっき用の触媒を含有する樹脂膜パターンを、それ以
    外の部分に触媒を含有しない樹脂膜パターンを形成する
    工程と、 前記樹脂膜表面を粗化する工程と、 前記導体パターンを形成するための無電解めっきを行う
    工程と、 前記導体パターン上にさらに導体膜を形成する無電解め
    っきを行う工程とを有することを特徴とするビルドアッ
    プ基板の製造方法。
  3. 【請求項3】 表面を粗化した樹脂膜上に無電解めっき
    により導体パターンを形成する工程を有するビルドアッ
    プ基板の製造方法において、 前記導体パターンの形成予定部に対応する基板上に無電
    解めっき用の触媒を含有する樹脂膜パターンを、それ以
    外の部分に触媒を含有しない樹脂膜パターンを、それぞ
    れ触媒を含有しない樹脂膜パターン上に形成する工程
    と、 前記基板上の前記樹脂膜表面を粗化する工程と、 前記導体パターンを形成する無電解めっきを行う工程と
    を有することを特徴とするビルドアップ基板の製造方
    法。
  4. 【請求項4】 表面を粗化した樹脂膜上に無電解めっき
    により導体パターンを形成する工程を有するビルドアッ
    プ基板の製造方法において、 前記導体パターンの形成予定部に対応する基板上に無電
    解めっき用の触媒を含有する樹脂膜パターンを、それ以
    外の部分に触媒を含有しない樹脂膜パターンを、それぞ
    れ触媒を含有しない樹脂膜パターン上に形成する工程
    と、 前記基板上の前記樹脂膜表面を粗化する工程と、 前記導体パターンを形成するための無電解めっきを行う
    工程と、 前記導体パターン上にさらに導体膜を形成する無電解め
    っきを行う工程とを有することを特徴とするビルドアッ
    プ基板の製造方法。
  5. 【請求項5】 無電解めっきは溶液中でコロイド状態の
    パラジウムを触媒とする無電解銅めっきであることを特
    徴とする請求項1又は請求項3記載のビルドアップ基板
    の製造方法。
  6. 【請求項6】 導体パターンを形成する無電解めっきは
    溶液中でコロイド状態のパラジウムを触媒とする無電解
    銅めっきであり、前記導体パターン上に形成する無電解
    めっき膜はパラジウムを触媒とする無電解ニッケルめっ
    き膜の組み合わせであることを特徴とする請求項2又は
    請求項4記載のビルドアップ基板の製造方法。
  7. 【請求項7】 導体パターンを形成する無電解めっきは
    溶液中でコロイド状態のパラジウムを触媒とする無電解
    銅めっきであり、前記導体パターン上に形成する無電解
    めっき膜はパラジウムを触媒とする無電解ニッケルめっ
    き膜とさらにその上層に形成する無電解金めっき膜との
    組み合わせであり、得られた導体パターンは電極端子用
    のパッドであることを特徴とする請求項2又は請求項4
    記載のビルドアップ基板の製造方法。
JP34938396A 1996-12-27 1996-12-27 ビルドアップ基板の製造方法 Pending JPH10190222A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34938396A JPH10190222A (ja) 1996-12-27 1996-12-27 ビルドアップ基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34938396A JPH10190222A (ja) 1996-12-27 1996-12-27 ビルドアップ基板の製造方法

Publications (1)

Publication Number Publication Date
JPH10190222A true JPH10190222A (ja) 1998-07-21

Family

ID=18403391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34938396A Pending JPH10190222A (ja) 1996-12-27 1996-12-27 ビルドアップ基板の製造方法

Country Status (1)

Country Link
JP (1) JPH10190222A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12033905B2 (en) 2019-03-06 2024-07-09 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12033905B2 (en) 2019-03-06 2024-07-09 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
KR100427794B1 (ko) 다층 배선 기판의 제조 방법
JP2003234573A (ja) 多層配線基板の製造方法およびこれにより製造される多層配線基板
JPH09246719A (ja) 基板の導体層の形成方法
KR20070063396A (ko) 배선 기판의 제조 방법
TWI232711B (en) Method for the manufacture of printed circuit boards with integral plated resistors
JP3204545B2 (ja) 多層プリント配線板およびその製造方法
TWI252721B (en) Method of manufacturing double-sided printed circuit board
JP3217381B2 (ja) 多層配線基板の製造方法
JPH1187865A (ja) プリント配線板およびその製造方法
JPH11163525A (ja) 多層配線基板の製造方法
JP3217477B2 (ja) プリント配線板の製造方法
JPH10190222A (ja) ビルドアップ基板の製造方法
JP3941463B2 (ja) 多層プリント配線板の製造方法
JP2842631B2 (ja) プリント配線板の製造方法
JPH0348494A (ja) 微細導体用の多層印刷回路基板及びそのめっき法
JPH10190223A (ja) ビルドアップ基板の製造方法
JPS62123935A (ja) プリントコイルの製造方法
JP3080508B2 (ja) 多層配線基板及びその製造方法
JP2003101195A (ja) 半導体装置用基板及びその製造方法
JPH11266069A (ja) 転写用部材の製造方法及び転写用部材
JP2002208779A (ja) 柱状金属体の形成方法及び導電構造体
JPH1093225A (ja) プリント配線板の製造方法
JPH10190198A (ja) プリント配線板の製造方法
JPH05335744A (ja) 多層プリント配線板の製造方法
JPH06314724A (ja) 半導体素子搭載用両面配線基板,及びそれを用いた半導 体装置