JPWO2020179020A1 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JPWO2020179020A1 JPWO2020179020A1 JP2021503339A JP2021503339A JPWO2020179020A1 JP WO2020179020 A1 JPWO2020179020 A1 JP WO2020179020A1 JP 2021503339 A JP2021503339 A JP 2021503339A JP 2021503339 A JP2021503339 A JP 2021503339A JP WO2020179020 A1 JPWO2020179020 A1 JP WO2020179020A1
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- metal film
- sealing frame
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
- H01L2224/0346—Plating
- H01L2224/03464—Electroless plating
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Chemically Coating (AREA)
Abstract
Description
図1及び図2は、実施の形態1に係る半導体装置を示す断面図である。図3は実施の形態1に係るデバイス基板を示す上面図である。図4は実施の形態1に係るキャップ基板を示す上面図である。図1は図3及び図4のI−IIに沿った断面図に対応する。図2は図3及び図4のIII−IVに沿った断面図に対応する。
図14は、実施の形態2に係る半導体装置の製造方法を示す平面図である。図15−18は、実施の形態2に係る半導体装置の製造方法を示す断面図である。図15−18は図14のI−IIに沿った断面図に対応する。なお、デバイス2の具体的な構成、裏面電極8及び引き出し電極11,12等は図示を省略している。
Claims (19)
- デバイス基板と、
前記デバイス基板の上面に形成されたデバイスと、
キャップ基板と、
前記デバイス基板の前記上面において前記デバイスを囲んで形成され、無電解めっき反応の触媒金属からなり、前記デバイス基板と前記キャップ基板を中空状態で接合する封止枠と、
前記デバイスに接続され前記デバイス基板及び前記キャップ基板の外側に引き出された複数の電極と、
前記封止枠の外側面に形成され、前記デバイス基板及び前記キャップ基板には形成されていない金属膜とを備えることを特徴とする半導体装置。 - 前記デバイス基板の前記上面において前記デバイスを囲んで形成された第1の受けパッドと、
前記キャップ基板の下面に形成された第2の受けパッドとを更に備え、
前記封止枠は前記第1の受けパッドと前記第2の受けパッドに接合され、
前記第1及び第2の受けパッドの最表面は無電解めっき反応の触媒金属からなり、
前記金属膜は前記前記第1及び第2の受けパッドと前記封止枠の接合部も覆うことを特徴とする請求項1に記載の半導体装置。 - 前記複数の電極の最表面は無電解めっき反応の触媒金属からなり、
前記金属膜は、接合された前記デバイス基板及び前記キャップ基板の外側に露出した前記複数の電極の表面も覆うことを特徴とする請求項1又は2に記載の半導体装置。 - 前記触媒金属はAu、Ag、Cu、Ni、Co、Pd、Pt、In、Sn、Rhの何れかであることを特徴とする請求項1〜3の何れか1項に記載の半導体装置。
- 前記触媒金属はAu、Ag、Pd、Pt、Rhの何れかであることを特徴とする請求項1〜3の何れか1項に記載の半導体装置。
- 前記触媒金属はPt又はPdであることを特徴とする請求項1〜3の何れか1項に記載の半導体装置。
- 前記金属膜はAu、Ag、Cu、Ni、Co、Pd、Pt、In、Sn、Rhの何れか又は何れかの合金であることを特徴とする請求項1〜6の何れか1項に記載の半導体装置。
- 前記金属膜はNi、Co、Pd、Rhの何れか又は何れかの合金であることを特徴とする請求項1〜6の何れか1項に記載の半導体装置。
- 前記金属膜の厚さは1μm以上10μm未満であることを特徴とする請求項1〜8の何れか1項に記載の半導体装置。
- デバイス基板の上面にデバイスを形成する工程と、
前記デバイス基板の前記上面において前記デバイスを囲んで封止枠を無電解めっき反応の触媒金属のメタル粒子ペーストで形成する工程と、
前記デバイス基板とキャップ基板をアライメントし、前記封止枠を介して前記デバイス基板と前記キャップ基板を中空状態で接合する工程と、
前記デバイスに接続され前記デバイス基板及び前記キャップ基板の外側に引き出された複数の電極を形成する工程と、
前記デバイス基板と前記キャップ基板を接合した後に、無電解めっきにより金属膜を前記デバイス基板及び前記キャップ基板に形成することなく前記封止枠の外側面に形成する工程とを備えることを特徴とする半導体装置の製造方法。 - 前記デバイス基板の前記上面において前記デバイスを囲んで第1の受けパッドを形成する工程と、
前記キャップ基板の下面に第2の受けパッドを形成する工程とを更に備え、
前記封止枠は前記第1の受けパッドと前記第2の受けパッドに接合され、
前記第1及び第2の受けパッドの最表面は無電解めっき反応の触媒金属からなり、
前記金属膜は前記前記第1及び第2の受けパッドと前記封止枠の接合部も覆うことを特徴とする請求項10に記載の半導体装置の製造方法。 - 前記複数の電極の最表面は無電解めっき反応の触媒金属からなり、
前記金属膜は、接合された前記デバイス基板及び前記キャップ基板の外側に露出した前記複数の電極の表面も覆うことを特徴とする請求項10又は11に記載の半導体装置の製造方法。 - 前記デバイス基板の前記上面に複数の前記デバイスを形成し、
前記デバイス基板と前記キャップ基板の一方のみをダイシングして個々の前記デバイスごとに分離した後に前記金属膜を形成し、
前記金属膜を形成した後に前記デバイス基板と前記キャップ基板の他方をダイシングして個々の前記デバイスごとに分離することを特徴とする請求項10〜12の何れか1項に記載の半導体装置の製造方法。 - 前記触媒金属はAu、Ag、Cu、Ni、Co、Pd、Pt、In、Sn、Rhの何れかであることを特徴とする請求項10〜13の何れか1項に記載の半導体装置の製造方法。
- 前記触媒金属はAu、Ag、Pd、Pt、Rhの何れかであることを特徴とする請求項10〜13の何れか1項に記載の半導体装置の製造方法。
- 前記触媒金属はPt又はPdであることを特徴とする請求項10〜13の何れか1項に記載の半導体装置の製造方法。
- 前記金属膜はAu、Ag、Cu、Ni、Co、Pd、Pt、In、Sn、Rhの何れか又は何れかの合金であることを特徴とする請求項10〜16の何れか1項に記載の半導体装置の製造方法。
- 前記金属膜はNi、Co、Pd、Rhの何れか又は何れかの合金であることを特徴とする請求項10〜16の何れか1項に記載の半導体装置の製造方法。
- 前記金属膜の厚さは1μm以上10μm未満であることを特徴とする請求項10〜18の何れか1項に記載の半導体装置の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/008876 WO2020179020A1 (ja) | 2019-03-06 | 2019-03-06 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2020179020A1 true JPWO2020179020A1 (ja) | 2021-10-07 |
JP7164007B2 JP7164007B2 (ja) | 2022-11-01 |
Family
ID=72338450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021503339A Active JP7164007B2 (ja) | 2019-03-06 | 2019-03-06 | 半導体装置及びその製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20220044978A1 (ja) |
JP (1) | JP7164007B2 (ja) |
KR (1) | KR102549048B1 (ja) |
CN (1) | CN113474881A (ja) |
DE (1) | DE112019006965B4 (ja) |
TW (1) | TWI719842B (ja) |
WO (1) | WO2020179020A1 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007250680A (ja) * | 2006-03-14 | 2007-09-27 | Mitsubishi Electric Corp | 電子部品収容パッケージおよび電子部品収容パッケージに用いられるシールリングの製造方法 |
JP2016025094A (ja) * | 2014-07-16 | 2016-02-08 | セイコーエプソン株式会社 | パッケージベース、パッケージ、電子デバイス、電子機器及び移動体 |
WO2017029822A1 (ja) * | 2015-08-18 | 2017-02-23 | 三菱電機株式会社 | 半導体装置 |
WO2018078680A1 (ja) * | 2016-10-24 | 2018-05-03 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5023624A (en) * | 1988-10-26 | 1991-06-11 | Harris Corporation | Microwave chip carrier package having cover-mounted antenna element |
JP2005167969A (ja) * | 2003-11-14 | 2005-06-23 | Fujitsu Media Device Kk | 弾性波素子および弾性波素子の製造方法 |
JP4415653B2 (ja) * | 2003-11-19 | 2010-02-17 | セイコーエプソン株式会社 | 薄膜トランジスタの製造方法 |
US7576394B2 (en) * | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
JP4908528B2 (ja) | 2009-01-26 | 2012-04-04 | 株式会社フジクラ | 半導体パッケージ |
JPWO2010087336A1 (ja) * | 2009-01-27 | 2012-08-02 | パナソニック株式会社 | 半導体チップの実装方法、該方法を用いて得られた半導体装置及び半導体チップの接続方法、並びに、表面に配線が設けられた立体構造物及びその製法 |
WO2010114602A1 (en) * | 2009-03-31 | 2010-10-07 | Sand9, Inc. | Integration of piezoelectric materials with substrates |
JP5720839B2 (ja) * | 2013-08-26 | 2015-05-20 | 三菱マテリアル株式会社 | 接合体及びパワーモジュール用基板 |
JP6312766B2 (ja) * | 2016-09-23 | 2018-04-18 | 日本エレクトロプレイテイング・エンジニヤース株式会社 | 金属膜の積層構造 |
-
2019
- 2019-03-06 JP JP2021503339A patent/JP7164007B2/ja active Active
- 2019-03-06 DE DE112019006965.9T patent/DE112019006965B4/de active Active
- 2019-03-06 CN CN201980089376.5A patent/CN113474881A/zh active Pending
- 2019-03-06 WO PCT/JP2019/008876 patent/WO2020179020A1/ja active Application Filing
- 2019-03-06 US US17/276,348 patent/US20220044978A1/en active Pending
- 2019-03-06 KR KR1020217027024A patent/KR102549048B1/ko active IP Right Grant
-
2020
- 2020-02-26 TW TW109106215A patent/TWI719842B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007250680A (ja) * | 2006-03-14 | 2007-09-27 | Mitsubishi Electric Corp | 電子部品収容パッケージおよび電子部品収容パッケージに用いられるシールリングの製造方法 |
JP2016025094A (ja) * | 2014-07-16 | 2016-02-08 | セイコーエプソン株式会社 | パッケージベース、パッケージ、電子デバイス、電子機器及び移動体 |
WO2017029822A1 (ja) * | 2015-08-18 | 2017-02-23 | 三菱電機株式会社 | 半導体装置 |
WO2018078680A1 (ja) * | 2016-10-24 | 2018-05-03 | 三菱電機株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2020179020A1 (ja) | 2020-09-10 |
CN113474881A (zh) | 2021-10-01 |
DE112019006965B4 (de) | 2023-04-27 |
KR102549048B1 (ko) | 2023-06-28 |
TWI719842B (zh) | 2021-02-21 |
JP7164007B2 (ja) | 2022-11-01 |
US20220044978A1 (en) | 2022-02-10 |
KR20210118450A (ko) | 2021-09-30 |
DE112019006965T5 (de) | 2021-11-11 |
TW202034461A (zh) | 2020-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4635209B2 (ja) | 半導体パッケージの製造方法 | |
JPH11340265A (ja) | 半導体装置及びその製造方法 | |
JP2010171386A (ja) | 半導体装置及びその製造方法 | |
TW201705434A (zh) | 半導體裝置及其製造方法 | |
JP2017228583A (ja) | 半導体装置の製造方法 | |
JPWO2014027418A1 (ja) | 電子部品および電子部品の製造方法 | |
JP3767585B2 (ja) | 半導体装置 | |
JP4344560B2 (ja) | 半導体チップおよびこれを用いた半導体装置 | |
JPWO2020179020A1 (ja) | 半導体装置及びその製造方法 | |
JP3675407B2 (ja) | 電子装置 | |
TW201831246A (zh) | 配線構造的製造方法 | |
JP2011193007A (ja) | 半導体チップおよびこれを用いた半導体装置 | |
JP6501044B1 (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP4783833B2 (ja) | 半導体装置 | |
US20190206785A1 (en) | Electronic devices with bond pads formed on a molybdenum layer | |
JPH11186423A (ja) | ハーメチックシールカバーおよびその製造方法 | |
JP6950195B2 (ja) | 金属接合部、接合体、半導体装置及び半導体素子 | |
JPH07221101A (ja) | 半導体ウエハ上への突起電極形成方法 | |
JP6394848B1 (ja) | 基板貼り合わせ構造及び基板貼り合わせ方法 | |
TWI609469B (zh) | 電力電子模組及其製法 | |
JPS6236090A (ja) | 窒化アルミニウムの金属化方法 | |
JP2008085368A (ja) | 半導体チップおよびこれを用いた半導体装置 | |
WO2018078784A1 (ja) | 半導体装置及びその製造方法 | |
JPH01115151A (ja) | 半導体装置用リードフレーム | |
JP2560630B2 (ja) | 半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221003 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7164007 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |