KR101043644B1 - 접합용 구조물 및 이를 이용한 기판 접합 방법 - Google Patents

접합용 구조물 및 이를 이용한 기판 접합 방법 Download PDF

Info

Publication number
KR101043644B1
KR101043644B1 KR1020090013809A KR20090013809A KR101043644B1 KR 101043644 B1 KR101043644 B1 KR 101043644B1 KR 1020090013809 A KR1020090013809 A KR 1020090013809A KR 20090013809 A KR20090013809 A KR 20090013809A KR 101043644 B1 KR101043644 B1 KR 101043644B1
Authority
KR
South Korea
Prior art keywords
bonding
pattern
substrate
alloy
patterns
Prior art date
Application number
KR1020090013809A
Other languages
English (en)
Other versions
KR20090091036A (ko
Inventor
김성욱
Original Assignee
주식회사 바른전자
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 바른전자 filed Critical 주식회사 바른전자
Publication of KR20090091036A publication Critical patent/KR20090091036A/ko
Application granted granted Critical
Publication of KR101043644B1 publication Critical patent/KR101043644B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

접합용 구조물 및 이를 이용한 기판 접합 방법이 개시된다. 접합용 구조물은 기판; 및 상기 기판상에 위치하며 서로 이격된 복수 개의 접합 패턴을 포함할 수 있다. 접합용 구조물을 이용한 기판 접합 방법은, 제1 기판상에 서로 이격된 복수 개의 접합 패턴을 형성하는 단계; 및 상기 복수 개의 접합 패턴상에 제2 기판을 접합하는 단계를 포함할 수 있다. 상기 접합용 구조물을 이용함으로써, 두 기판의 접합 시에 접합 물질의 퍼짐으로 인한 손상을 감소시키거나 또는 방지할 수 있다.
기판 접합, 밀봉 실장, 진공 실장, 접합 물질, 퍼짐

Description

접합용 구조물 및 이를 이용한 기판 접합 방법{Bonding structure and method for bonding substrates using the same}
본 발명의 실시예들은 접합용 구조물 및 이를 이용한 기판 접합 방법에 관한 것이다.
반도체 소자 등의 장치를 밀봉 실장 또는 진공 실장하기 위해서는 두 개의 기판을 접합하여야 하는 경우가 있다. 두 개의 기판의 접합 시, 두 개의 기판 중 어느 하나의 기판 또는 양 기판 모두에 접합 물질이 도포될 수 있다. 접합 시에 접합 물질의 형태가 변화하면서 두 개의 기판 사이의 밀봉 실장 또는 진공 실장을 가능하게 한다.
기판상에서 접합 물질의 안쪽에는 회로 등 보호해야 하는 구조물이 위치할 수 있다. 또한, 접합 물질의 바깥쪽에는 외부의 소자와의 전기적 연결을 위한 패드 등이 위치할 수 있다. 두 기판의 접합 시에 접합 물질이 퍼져 접합 물질 안쪽의 구조물 또는 접합 물질 바깥쪽의 패드에 접촉하게 되면 구조물 또는 패드의 동작을 저해할 수 있다.
본 발명의 실시예들은, 두 기판의 접합 시에 접합 물질의 퍼짐으로 인한 손상을 감소시키거나 또는 방지할 수 있는 접합용 구조물 및 이를 이용한 기판 접합 방법을 제공할 수 있다.
일 실시예에 따른 접합용 구조물은, 기판; 및 상기 기판상에 위치하며 서로 이격된 복수 개의 접합 패턴을 포함할 수 있다.
일 실시예에 따른 기판 접합 방법은, 제1 기판상에 서로 이격된 복수 개의 접합 패턴을 형성하는 단계; 및 상기 복수 개의 접합 패턴상에 제2 기판을 접합하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따른 접합용 구조물을 이용하면, 기판을 다른 기판 등과 접합하는 경우, 접합 물질의 퍼짐으로 인하여 기판상의 소자 또는 기판과 외부 소자의 전기적 연결을 위한 패드 등이 손상되는 현상을 감소시키거나 방지할 수 있다.
이하에서는, 도면을 참조하여 실시예를 구체적으로 설명한다. 그러나, 본 발명이 하기 실시예에 의하여 제한되는 것은 아니다.
도 1은 일 실시예에 따른 접합용 구조물의 평면도이며, 도 2는 도 1의 A-A' 를 잇는 선분을 따른 단면도이다.
도 1 및 도 2를 참조하면, 접합용 구조물은 기판(10) 및 복수 개의 접합 패턴(20)을 포함할 수 있다. 기판(10)은 유리, 실리콘, 또는 다른 적당한 물질로 이루어질 수 있다. 기판(10)상에는 회로 또는 소자, 기계적 구조물 등이 형성되어 있을 수도 있다.
기판(10)상에는 복수 개의 접합 패턴(20)이 위치할 수 있다. 접합 패턴(20)은 기판(10)을 다른 구조물과 접합하기 위한 부분으로서, 접합력이 있는 물질로 이루어질 수 있다. 접합 패턴(20)은 한 개 또는 복수 개의 층으로 구성될 수 있다.
일 실시예에서, 접합 패턴(20)이 한 개의 층으로 구성되는 경우 공융점 솔더(Eutectic solder), 고융점 솔더(High Lead solder), 납이 없는 솔더(Lead free solder), 금 또는 금 합금등이 접합 패턴(20)의 물질이 될 수 있다.
다른 실시예에서, 접합 패턴(20)이 복수 개의 층으로 구성되는 경우에는 위에 언급된 물질들과 구리 또는 구리 함금, 티타늄 또는 티타늄 합금, 크롬 또는 크롬 합금, 니켈 또는 니켈 합금, 알루미늄 또는 알루미늄 합금, 바나듐 또는 바나듐 합금 등 다양한 금속이 둘 이상의 조합으로 구성될 수도 있다.
접합 패턴(20)은 기판(10)상에 접합 물질의 층을 형성하고 이를 패터닝함으로써 형성될 수도 있다.
한편, 도 1 및 도 2에 도시된 접합 패턴(20)의 수는 예시적인 것으로서, 접합 패턴(20)의 수는 접합하고자 하는 기판의 크기 및 구성 물질 등에 따라 상이할 수 있다.
복수 개의 접합 패턴(20) 각각은 기판(10)과 다른 구조물을 접합하기에 적당한 형상으로 이루어질 수 있다. 예를 들어, 접합 패턴(20)은 직선, 꺾인 선 또는 곡선 형상일 수 있다. 나아가, 접합 패턴(20)은 폐곡선 형상일 수도 있다. 예컨대, 접합 패턴(20)은 기판(10)의 외곽선을 따라 폐곡선 형상으로 형성될 수도 있다.
선 형상을 갖는 접합 패턴(20)은, 기판(10)상에서 소정의 높이(h)로 형성될 수 있다. 또한, 선 형상의 접합 패턴(20)은 소정의 두께(t)를 가질 수 있다. 접합 패턴(20)의 두께(t) 및 높이(h)는 접합 물질을 형성하는 공정에 기초하여 결정될 수도 있다. 복수 개의 접합 패턴(20) 각각의 두께(t)는 서로 동일할 수 있으며, 또는 서로 상이할 수도 있다. 마찬가지로, 복수 개의 접합 패턴(20) 각각의 높이(h) 역시 서로 동일하거나 또는 서로 상이할 수 있다.
예를 들어, 접합되는 두 기판 사이의 이격 높이를 크게 하지 않으려는 응용에서는 접합 패턴(20)의 높이(h)는 두께(t)보다 같거나 작을 수 있다. 한편, 접합 패턴(20)의 고종횡비를 요구하는 경우에도 접합 패턴(20)의 높이(h)는 두께(t)의 10배 이하일 수 있다. 일 실시예로서는 복수 개의 접합 패턴(20)을 이용하는 경우에 각 접합 패턴(20)의 두께(t)는 약 40㎛이고, 높이(h)는 약 30㎛ 일 수도 있다.
한편, 접합 패턴(20) 각각은 기판(10)상에서 소정의 거리(d)만큼 서로 이격될 수 있다. 접합 패턴(20)사이의 이격 거리(d)는 접합 패턴(20)의 높이(h), 두께(t) 및 접합 패턴(20)을 형성하는 공정에 기초하여 결정될 수 있다.
일 실시예에서, 접합 패턴(20) 사이의 이격 거리(d)는 인접하는 접합 패턴(20)의 두께(t)의 합의 1/2일 수 있다. 그러나 공정 마진을 고려하여, 상기 이격 거리(d)는 인접하는 접합 패턴(20)의 두께(t)의 합 이하일 수도 있다. 즉, 인접하는 접합 패턴(20)의 두께(t)가 동일하다면 이격 거리(d)는 상기 두께(t)의 두배(2t) 이하일 수 있다.
또한, 다른 실시예에서, 접합 패턴(20)의 일부 물질만이 접합에 사용되는 경우, 접합 패턴(20) 사이의 이격 거리(d)는 인접하는 접합 패턴(20)의 두께(t)의 합의 1/2 보다 작을 수도 있다.
도 3은 접합용 구조물에서 접합 패턴 사이의 이격 거리를 설명하기 위한 개략도이다.
도 3의 개략도는 n개의 접합 패턴(201 ~ 20n)이 기판위에 형성되어 있는 예시이다. 여기서 n은 임의의 자연수이며, 도 3 은 n개의 접합 패턴(201 ~ 20n) 중 일부만을 도시한 것으로서 접합 패턴(201 ~ 20n)의 개수는 이에 제한되지 않는다.
도 3을 참조하면, 예를 들어 인접하는 i번째의 접합 패턴(20i)과 (i+1)번째 접합 패턴(20i+1) 사이의 이격 거리를 di 라고 하고, 각각의 두께를 ti와 ti+1 라고 할 수 있다. 이때 인접하는 i번째의 접합 패턴(20i)과 (i+1)번째 접합 패턴(20i+1)은 동일한 두께(ti = ti+1)일 수 있고, 서로 상이한 두께(ti ≠ ti+1)일 수 있다.
접합 패턴(20) 물질이 모두 반응하여 양쪽으로 동일하게 퍼지는 것을 가정하면 i번째의 접합 패턴(20i)과 (i+1)번째 접합 패턴(20i+1) 사이의 이격 거리(di)는 인접하는 양 접합 패턴(20i, 20i+1)의 두께(ti, ti+1)의 합의 1/2과 동일할 수 있다. 그러나 접합 패턴(20i, 20i+1)의 두께(t)의 공정시 변화를 고려하면 이격 거리(di)는 양 접합 패턴(20i, 20i+1)의 두께(ti, ti+1)의 합 이하일 수도 있다.
예를 들면, 일 실시예에서, i번째의 접합 패턴(20i)과 (i+1)번째 접합 패턴(20i+1)의 높이가 공통적으로 약 30㎛ 이고, 두께(ti, ti+1)가 각각 약 40㎛ 및 약 30㎛ 인 경우, 양 접합 패턴(20i, 20i+1) 물질이 모두 반응하여 양 접합 패턴(20i, 20i+1) 사이의 공간으로 퍼진다면 양 접합 패턴(20i, 20i+1) 사이의 이격 거리(di)는 약 70㎛ 이하일 수 있다.
다른 실시예에서, 만약 접합 패턴(20i, 20i+1)의 물질 중 일부분만이 접합에 참여하고 일부분은 접합 기판간의 이격거리를 유지하는 경우라면, 양 접합 패턴(20i, 20i+1)의 이격 거리(di)는 양 접합 패턴(20i, 20i+1)의 두께(ti, ti+1)의 합의 1/2보다 작을 수도 있다. 예를 들어, 두께(ti, ti+1)가 각각 약 40㎛ 및 약 30㎛인 i번째의 접합 패턴(20i)과 (i+1)번째 접합 패턴(20i+1)의 절반 부분만 반응한다고 가정하면, 양 접합 패턴(20i, 20i+1) 사이의 이격 거리(di)는 약 35㎛ 보다 작을 수도 있다.
도 4는 일 실시예에 따른 접합용 구조물이 외부의 기판과 접합된 형태를 도시한 단면도이다.
도 4를 참조하면, 복수 개의 접합 패턴(20)의 상부에 기판(30)이 접합될 수 있다. 예컨대, 접합 패턴(20) 상에 기판(30)을 위치시키고, 양 기판(10, 30) 사이에 열 및/또는 압력을 인가함으로써 접합 패턴(20)을 부분적으로 용융시킬 수 있다. 용융된 접합 패턴(20) 물질에 의하여 금속 패턴(20)과 기판(30)이 서로 접합될 수 있다. 기판(30)은 유리, 실리콘, 또는 다른 적당한 물질을 포함하여 이루어질 수 있다.
한편, 각 접합 패턴(20)은 용융되면서 기판(10)상에서 수평 방향으로 퍼지게 된다. 복수 개의 접합 패턴(20)이 서로 이격되어 있으므로, 각 접합 패턴(20) 사이의 영역(B)으로 접합 패턴(20)이 퍼질 수 있다. 각 접합 패턴(20)이 수평 방향으로 퍼짐에 따라 접합 패턴(20)끼리 서로 연결될 수도 있다. 각 접합 패턴(20) 사이의 영역(B)으로 접합 패턴(20)이 퍼짐으로써, 접합 패턴(20)이 위치하는 영역을 증가시키지 않더라도 접합 패턴(20)과 기판(30)의 접합력이 상대적으로 향상될 수 있다.
또한, 각 접합 패턴(20)사이의 영역(B)으로 접합 패턴(20)이 퍼지게 되므로, 복수 개의 접합 패턴(20)이 위치하는 영역 외부의 영역(A)으로 접합 패턴(20) 물질이 퍼져나가는 양이 상대적으로 감소될 수 있다. 따라서, 접합 패턴(20) 물질이 퍼짐에 따라 기판(10)상의 소자 또는 패드의 동작이 저해되는 현상을 감소하거나 방지할 수 있다.
도 5는 다른 실시예에 따른 접합용 구조물을 도시한 평면도이다.
도 5를 참조하면, 접합용 구조물은 기판(10) 및 복수 개의 접합 패턴(41, 42, 43)을 포함할 수 있다. 기판(10)의 구성은 도 1 내지 도 4를 참조하여 전술한 실시예에서와 동일하므로 자세한 설명을 생략한다.
기판(10) 상에는 복수 개의 접합 패턴(41, 42, 43)이 위치할 수 있다. 복수 개의 접합 패턴(41, 42, 43)은 서로 이격될 수 있다. 복수 개의 접합 패턴(41, 42, 43)은 형상에 따라 하나의 제1 접합 패턴(41) 및 하나 이상의 제2 접합 패턴(42, 43)으로 구분될 수 있다.
도 5에 도시된 제2 접합 패턴(42, 43)의 개수는 예시적인 것으로서, 제2 접합 패턴(42, 43)의 수는 접합하고자 하는 기판의 크기 및 구성 물질 등에 따라 상이할 수 있다.
제1 접합 패턴(41)은 복수 개의 접합 패턴(41, 42, 43) 중 가장 안쪽에 위치할 수 있다. 또한, 제1 접합 패턴(41)은 폐곡선 형상을 가질 수 있다. 하나 이상의 제2 접합 패턴(42, 43)은 차례로 제1 접합 패턴(41)을 둘러싸도록 위치할 수 있다. 또한, 하나 이상의 제2 접합 패턴(42, 43)은 각각 개구부(200, 300)를 구비할 수 있다.
접합 패턴(42)이 개구부(200)를 구비하고 있으므로, 복수 개의 접합 패턴(41, 42, 43) 위에 다른 구조물이 접합되더라도 접합 패턴(41)과 접합 패턴(42) 사이의 기체가 개구부(200)를 통하여 기판(10)외부로 방출될 수 있다. 마찬가지로, 접합 패턴(42)과 접합 패턴(43) 사이의 기체는, 접합 패턴(43)에 구비된 개구 부(300)를 통하여 기판(10) 외부로 방출될 수 있다. 결과적으로, 복수 개의 접합 패턴(41, 42, 43) 사이의 공간에 기체가 갇혀 접합 수율이 감소하는 것을 방지할 수 있다.
이상에서 살펴본 본 발명은 도면에 도시된 실시예들을 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 그러나, 이와 같은 변형은 본 발명의 기술적 보호범위 내에 있다고 보아야 한다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해서 정해져야 할 것이다.
도 1은 일 실시예에 따른 접합용 구조물을 도시한 평면도이다.
도 2는 도 1의 A-A'를 잇는 선분을 따른 단면도이다.
도 3은 접합 패턴들 사이의 간격을 예시적으로 도시한 개략도이다.
도 4는 일 실시예에 따른 접합용 구조물에 다른 기판이 접합된 형태를 도시한 단면도이다.
도 5는 다른 실시예에 따른 접합용 구조물을 도시한 평면도이다.

Claims (17)

  1. 삭제
  2. 제 1기판;
    상기 제 1기판상에 위치하며 서로 이격된 폐곡선 형상의 제1 접합 패턴과, 상기 제1 접합 패턴을 둘러싸며 개구부를 포함하는 하나 이상의 제2 접합 패턴을 포함하는 복수 개의 접합 패턴; 및
    상기 복수 개의 접합 패턴 상에 접합되어 밀봉 실장 또는 진공 실장되는 제2 기판을 포함하며,
    상기 복수 개의 접합 패턴은 직선 형상, 꺾인 선 형상, 또는 곡선 형상인 것을 특징으로 하는 접합용 구조물.
  3. 제 2항에 있어서,
    상기 접합 패턴은 폐곡선 형상인 것을 특징으로 하는 접합용 구조물.
  4. 제 2항에 있어서,
    상기 제 1기판으로부터 상기 접합 패턴의 높이는 상기 접합 패턴의 두께의 10배 이하인 것을 특징으로 하는 접합용 구조물
  5. 제 2항에 있어서,
    상기 복수 개의 접합 패턴 중 인접하는 접합 패턴들 사이의 간격은 상기 인접하는 접합 패턴들의 두께의 합 이하인 것을 특징으로 하는 접합용 구조물.
  6. 삭제
  7. 제 2항에 있어서,
    상기 접합 패턴은, 공융점 솔더, 고융점 솔더, 납이 없는 솔더, 금 또는 금 합금을 포함하여 이루어진 것을 특징으로 하는 접합용 구조물.
  8. 제 2항에 있어서,
    상기 접합 패턴은, 공융점 솔더, 고융점 솔더, 납이 없는 솔더, 금, 금 합금, 구리, 구리 합금, 티타늄, 티타늄 합금, 크롬, 크롬 합금, 니켈, 니켈 합금, 알루미늄, 알루미늄 합금, 바나듐 및 바나듐 합금으로 이루어진 그룹으로부터 선택되는 복수 개를 포함하는 것을 특징으로 하는 접합용 구조물.
  9. 삭제
  10. 삭제
  11. 제1 기판상에 서로 이격된 폐곡선 형상의 제1 접합 패턴과, 상기 제1 접합 패턴을 둘러싸며 개구부를 포함하는 하나 이상의 제2 접합 패턴을 포함하는 복수 개의 접합 패턴을 형성하는 단계; 및
    상기 복수 개의 접합 패턴을 용융시킨 후, 제2 기판을 접합하여 밀봉 실장 또는 진공 실장하는 단계를 포함하는 것을 특징으로 하는 기판 접합 방법.
  12. 제 11항에 있어서,
    상기 접합 패턴은 직선 형상, 꺾인 선 형상, 곡선 형상, 폐곡선 형상 중 어느 하나인 것을 특징으로 하는 기판 접합 방법.
  13. 제 11항에 있어서,
    상기 제 1기판으로부터 상기 접합 패턴의 높이는 상기 접합 패턴의 두께의 10배 이하인 것을 특징으로 하는 기판 접합 방법.
  14. 제 11항에 있어서,
    상기 복수 개의 접합 패턴 중 인접하는 접합 패턴들 사이의 간격은 상기 인접하는 접합 패턴들의 두께의 합 이하인 것을 특징으로 하는 기판 접합 방법.
  15. 삭제
  16. 제 11항에 있어서,
    상기 접합 패턴은, 공융점 솔더, 고융점 솔더, 납이 없는 솔더, 금 또는 금 합금을 포함하여 이루어진 것을 특징으로 하는 기판 접합 방법.
  17. 제 11항에 있어서,
    상기 접합 패턴은, 공융점 솔더, 고융점 솔더, 납이 없는 솔더, 금, 금 합금, 구리, 구리 합금, 티타늄, 티타늄 합금, 크롬, 크롬 합금, 니켈, 니켈 합금, 알루미늄, 알루미늄 합금, 바나듐 및 바나듐 합금으로 이루어진 그룹으로부터 선택되는 복수 개를 포함하는 것을 특징으로 하는 기판 접합 방법.
KR1020090013809A 2008-02-22 2009-02-19 접합용 구조물 및 이를 이용한 기판 접합 방법 KR101043644B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080016332 2008-02-22
KR20080016332 2008-02-22

Publications (2)

Publication Number Publication Date
KR20090091036A KR20090091036A (ko) 2009-08-26
KR101043644B1 true KR101043644B1 (ko) 2011-06-27

Family

ID=40986052

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090013809A KR101043644B1 (ko) 2008-02-22 2009-02-19 접합용 구조물 및 이를 이용한 기판 접합 방법

Country Status (4)

Country Link
US (1) US20100327443A1 (ko)
EP (1) EP2246881A4 (ko)
KR (1) KR101043644B1 (ko)
WO (1) WO2009104910A2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2608255A1 (en) 2011-12-23 2013-06-26 Micronit Microfluidics B.V. Method of bonding two substrates and device manufactured thereby
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US11735523B2 (en) 2020-05-19 2023-08-22 Adeia Semiconductor Bonding Technologies Inc. Laterally unconfined structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302931A (ja) * 1993-04-12 1994-10-28 Sharp Corp プリント基板
JP2003051667A (ja) 2001-08-07 2003-02-21 Matsushita Electric Ind Co Ltd プリント配線基板
JP2003178624A (ja) * 2001-12-12 2003-06-27 Idemitsu Kosan Co Ltd 樹脂被膜金属粒子、接合材料、電子回路基板及びそれらの製造方法
JP2006120940A (ja) 2004-10-22 2006-05-11 Sharp Corp 電子部品実装基板、加熱装置及びシールドケース装着方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030023613A (ko) * 2000-02-02 2003-03-19 레이던 컴퍼니 집적회로 컴포넌트를 구비하는 마이크로전기기계 시스템의진공 패키징 방법 및 진공 패키지
US6479320B1 (en) * 2000-02-02 2002-11-12 Raytheon Company Vacuum package fabrication of microelectromechanical system devices with integrated circuit components
US6458623B1 (en) * 2001-01-17 2002-10-01 International Business Machines Corporation Conductive adhesive interconnection with insulating polymer carrier
KR100498708B1 (ko) * 2004-11-08 2005-07-01 옵토팩 주식회사 반도체 소자용 전자패키지 및 그 패키징 방법
KR100783102B1 (ko) * 2005-01-14 2007-12-07 삼성전자주식회사 솔더 기둥을 이용한 반도체 패키지의 기판 접합 구조 및방법
JP4331147B2 (ja) * 2005-08-12 2009-09-16 浜松ホトニクス株式会社 光電子増倍管
KR101231243B1 (ko) * 2005-12-21 2013-02-08 매그나칩 반도체 유한회사 Ｍｅｍｓ 패키지 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302931A (ja) * 1993-04-12 1994-10-28 Sharp Corp プリント基板
JP2003051667A (ja) 2001-08-07 2003-02-21 Matsushita Electric Ind Co Ltd プリント配線基板
JP2003178624A (ja) * 2001-12-12 2003-06-27 Idemitsu Kosan Co Ltd 樹脂被膜金属粒子、接合材料、電子回路基板及びそれらの製造方法
JP2006120940A (ja) 2004-10-22 2006-05-11 Sharp Corp 電子部品実装基板、加熱装置及びシールドケース装着方法

Also Published As

Publication number Publication date
WO2009104910A4 (ko) 2010-01-14
EP2246881A2 (en) 2010-11-03
KR20090091036A (ko) 2009-08-26
WO2009104910A2 (ko) 2009-08-27
EP2246881A4 (en) 2014-07-30
US20100327443A1 (en) 2010-12-30
WO2009104910A3 (ko) 2009-10-22

Similar Documents

Publication Publication Date Title
KR101043644B1 (ko) 접합용 구조물 및 이를 이용한 기판 접합 방법
US5227662A (en) Composite lead frame and semiconductor device using the same
US7193328B2 (en) Semiconductor device
US5554885A (en) Semiconductor device including means for dispersing and absorbing tensile forces acting on film tape
TW201330192A (zh) 構件之接合構造體、構件之接合方法、以及封裝
US4626478A (en) Electronic circuit device components having integral spacers providing uniform thickness bonding film
JP4740708B2 (ja) 配線基板、及び半導体装置
KR20030044838A (ko) 반도체장치
JP2006196874A (ja) 半導体装置
TW201220410A (en) Semiconductor package substrate and method for manufacturing the same
JP2003526208A (ja) 射出成形技術を用いて電子部品をパッケージングするデバイス
JP2006269970A (ja) 電子部品のはんだ接合方法
JP2009252894A (ja) 半導体装置
CN112335025A (zh) 半导体装置
JP7306248B2 (ja) 半導体モジュール
KR100908648B1 (ko) 복층 범프 구조물 및 그 제조 방법
JP2008098285A (ja) 半導体装置
JP2009123941A (ja) 電子部品及びその製造方法
KR101043643B1 (ko) 접합용 구조물 및 이를 이용한 기판 접합 방법
KR101026116B1 (ko) 접합용 구조물 및 이를 이용한 기판 접합 방법
JPWO2019208577A1 (ja) 放熱基板および電子装置
JP2019140179A (ja) フリップチップ実装用の基板およびこれを用いた電子装置
JP2015153986A (ja) 半導体装置
WO2023199375A1 (ja) 中空パッケージ
US20230044345A1 (en) Layout structure of flexible circuit board

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150603

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170519

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180525

Year of fee payment: 8