JP4664372B2 - イメージセンサー用電子パッケージおよびそのパッケージング方法 - Google Patents

イメージセンサー用電子パッケージおよびそのパッケージング方法 Download PDF

Info

Publication number
JP4664372B2
JP4664372B2 JP2007540263A JP2007540263A JP4664372B2 JP 4664372 B2 JP4664372 B2 JP 4664372B2 JP 2007540263 A JP2007540263 A JP 2007540263A JP 2007540263 A JP2007540263 A JP 2007540263A JP 4664372 B2 JP4664372 B2 JP 4664372B2
Authority
JP
Japan
Prior art keywords
solder
sealing ring
substrate
semiconductor die
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007540263A
Other languages
English (en)
Other versions
JP2008519463A (ja
Inventor
キム、ドク・ホン
レ、ホヮン・チュル
Original Assignee
オプトパック、インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オプトパック、インコーポレイテッド filed Critical オプトパック、インコーポレイテッド
Publication of JP2008519463A publication Critical patent/JP2008519463A/ja
Application granted granted Critical
Publication of JP4664372B2 publication Critical patent/JP4664372B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Wire Bonding (AREA)

Description

本発明は、広範囲には半導体集積回路の電子パッケージングに関する。具体的に、本発明は、イメージ感知半導体素子の電子パッケージングに関するものである。
イメージセンサー（またはイメージ感知半導体素子）は多様なデジタル写真アプリケーションで広範囲な用途を有する。これらはデジタルカメラおよびビデオカメラに使われて、１９９９年ごろ各製造社がセルラー電話装置に統合した以来、その市場は急激に成長している。
図１に示すように、イメージセンサーダイ２はその中央のイメージ感知領域（４;いわゆる「ピクセル領域」）、および電気的な入力および出力のためのその周辺領域の周囲の電気端子（６;いわゆる「接続パッド」を含む。通常、イメージ感知領域４は光を電気信号に変換する機能を行い、下部に配置された複数の光ダイオードを含む。入射光の色を区別するために光ダイオード上に赤色、緑色および青色の色相フィルターが配置される。また、色相フィルター上には、光ダイオードを通過する光強度を改善するためにマイクロレンズが配置される。図１に概略的に図示されたイメージセンサーダイの構成においては、簡明のためにイメージ感知領域４および端子６のみが図示されている。
一般に、半導体素子は保護のために素子を完全にかばうエポキシモルディン混合物を有する、いわゆる「プラスチックパッケージ」の内部にパッケージングされてきた。しかし、イメージセンサーの場合には、光がイメージ感知領域を通過しなければならない。したがって、そのようなプラスチックパッケージは、一般に、イメージセンサー用電子パッケージとしては適切ではない。
ガラス上部カバー（glass lid top）を有するセラミックパッケージがイメージセンサーパッケージングに利用されてきた。そのようなパッケージに対しては図２に概略断面図として図示されている。図面に示すように、このセラミックパッケージ１０は多層セラミック基板１４およびエポキシなどを利用し、前記基板の中央部に付着されたイメージセンサーチップ１２を含む。金配線（gold wire）がイメージセンサーチップと基板とを接続する。ガラスカバー１６はパッケージの上部に付着され、光がイメージセンサーチップのイメージ感知領域を通過し得るようにする。
このセラミックパッケージは優秀な耐久性を有する。しかし、これは普通、非常に高価である。また、このパッケージは大部分の場合、携帯電話のような携帯（hand-held）アプリケーション用としてはあまり小さくない。これら要因のために、このようなセラミックパッケージの利用は、デジタルカメラまたはビデオカメラアプリケーションのように、小さいサイズおよび低い価格より高い信頼性が重要な関心事であるアプリケーションで主に見られる。このようなパッケージの利用は信頼性より低い価格および小さいサイズがさらに重要な関心事であるカメラ付き携帯電話などのアプリケーションではあまり見ることができない。
別途に図示されてはいないが、通常のレッド（lead）フレームおよびモルディン混合物の特性を有するが、ＰＬＣＣ（Plastic Leadless Chip Carrier）構成を採用し、イメージセンサーパッケージとして機能するガラス上部カバーを含むプラスチックパッケージも本技術分野に知られている。このようなパッケージ構造はイメージセンサーパッケージング技術分野の当業者によく知られている。留意すべき長所は、これがセラミックパッケージより費用が低い傾向があるということである。しかし、これはセラミックパッケージほど耐久性が高くなくて、同等なセラミックパッケージよりもっと小さくない。このような理由で、このようなプラスチックパッケージは信頼性またはサイズのような、他に比べて低い価格が最も重要な要求事項である一部のＰＣカメラアプリケーションに主に使われてきた。
イメージセンサー用として本技術分野で提案された他のパッケージング方式はセラミックの代わりに積層基板を有するが、セラミックパッケージとほとんど同じ構成を有する方式である。この方式は費用面では若干安いが、やはり携帯用アプリケーションで普通要求される小型化を提供することができない。このようなパッケージ構造はイメージセンサーパッケージング分野の当業者によく知られているから、このパッケージを図示する概略図は簡明のために省略する。
前記各パッケージは携帯電話のような携帯用アプリケーションのための十分な小型化を提供することができない。最近の急激な市場成長下で、携帯用アプリケーションに対し、低い価格および小さいサイズを有するイメージセンサー用チップスケール（またはサイズ）パッケージング（ＣＳＰ）技術が大きい関心を受けている。
イメージセンサーに適合したＣＳＰ技術はShellcase Inc．により提案された。この技術に対する具体的な技術は、例えば、特許文献１、特許文献２および特許文献３に開示されている。図３はこの技術により形成されたパッケージの概略断面図を図示する。このパッケージの長所と短所をさらによく理解するためには、この構造を形成する方法を説明することが役に立つ。まず、イメージセンサーウエハーに隣接する各ダイの間に狭い幅を有するそのダイシング領域に延長される接続パッドが提供される。ダイシング幅は半導体分野で通常使われる約１００マイクロメーターより十分に広くなければならない。この特別な要求事項は実際においてパッケージの適用を制限する。
この技術により図３に図示されたパッケージ２０を形成するために、イメージセンサーウエハー２２の前面がエポキシ２１等を利用してガラスウエハー２４に付着される。その後、イメージセンサーウエハーの後面が練磨（grinding）により薄化される。一般に、薄化以前のウエハーの厚さは約７２５マイクロメーターで、薄化後には約１００マイクロメーターである。簡明化のために、このような薄化の必要性に関する説明は省略する。
その後、他のガラスウエハーをエポキシなどを利用し、イメージセンサーウエハーの後面に付着する。ウエハーはダイシングラインに延長される各端子が露出されるように十分な厚さまで部分的にダイシングされる。溝（ditch）の内側表面に各端子が露出される溝形状の構造を形成するようにこの工程のために所定のチップ角度を有する特殊ダイシングブレードが使われる。その後、金属層を蒸着またはパターニングして表面上に配線金属ラインが形成される。簡明のためにこのパッケージを完成するために必要な追加的な工程段階の説明は省略する。
この技術の最も重要な長所は最終パッケージの大きさがイメージセンサーダイの大きさとほとんど同一であるということである。しかし、この技術にはいくつの重要な短所がある。最も重要な短所は構造がとても複雑で工程技術がとても難しいということである。やはり簡明のために詳細な説明は省略するが、このような短所はウエハー水準パッケージング技術分野の当業者によく知られている。これら短所のために、要求される製造費用が非常に高い傾向があって、十分に高い収率は達成しにくい傾向があって、これはまた全体の製造費用を増加させる。
この技術と関連し、他の短所も知られている。短所のうち一つはイメージセンサーウエハーが、端子がダイシング領域まで延長されなければならなくて、結果的に適切な幅が通常の場合より顕著に大きくなければならないということなどの所定の特別な要求事項を満足させなければならないということである。これは、さらに広いダイシングラインを必要とし、与えられたウエハー上で実現可能なダイの総数を減少させる傾向がある。実際にこの技術を採用したイメージセンサー製造社は多数のウエハー類型、すなわちこのパッケージング技術に適合したもの、および他の一般的なパッケージングテクニックのための従来構成のものを製造しなければならない。これは追加的な費用を発生させる。
この技術のまた他の短所は、この技術ではウエハー上のすべてのダイがすべての製造工程を経なければならないということである。このような状況で製造費用はそれぞれのイメージセンサーウエハーの収率に大きく依存する。８０％イメージセンサーウエハー収率を有する一つの素子と４０％収率を有する他の素子の例で、後者の場合の単位パッケージ製造費用（または価格）は前者の場合の二倍となる。現実的に、製造において、成熟したイメージセンサー素子も通常約７０％の収率を有し、イメージセンサー製造社は通常約３０％収率で量産を始める。ウエハーの収率は解像度に反比例するから、高解像度イメージセンサーにおいて、製造時のウエハー収率は３０％よりも低いこともある。このような状況下で、この技術をイメージセンサーウエハーのパッケージングに適用することは容易ではない。優秀な小型パッケージという長所を提供するが、このような理由でこの技術はあまり使われていない。
イメージセンサーパッケージングにおいて、失敗の主原因はイメージ感知領域の表面に付着される各粒子である。これは最終デジタルイメージに反復される点（repeatable spotting）を誘発する。各粒子が実際にイメージ感知領域の表面に付くことなく、パッケージの内部に移動しても、最終デジタルイメージに現れる反復されないで固定された点（persistent spotting）もやはり許されない。他の方式のイメージ感知領域の汚染も同じ種類の不良を誘発することができる。したがって、イメージセンサーパッケージングにおいて、如何なる粒子の浸透または他の汚染を最小化するか、または防止することがとても重要で、特に、イメージ感知領域でそうである。これがイメージセンサーパッケージングにおいて、他の類型のパッケージングに比べて高い清潔度が重要である理由である。
イメージセンサーパッケージは、通常、粒子がイメージ感知領域に浸透するか、または到達し得ないようにするための密閉構造を含む。例えば、イメージセンサー用セラミックパッケージは、ガラスカバーがパッケージ上に配置されて付着されると、粒子の浸透が遮断されるように内側に空洞を形成してパッケージの上部にガラスカバーを含む。
イメージ感知領域内側の湿気吸収も色相フィルターおよびその上に配置されたマイクロレンズを劣化させると知られている。これは、多くのデジタルカメラにおいては重要な問題として見られないが、例えば、高級、専門家水準のデジタルカメラにおいては湿気吸収を防止または最小化するためにヘルメティック（hermetic）またはその他の保護手段が試みられた。
ヘルメティック金属密閉構造を有するパッケージはＩＭＥＣ、ＶＺＷ．により提案された。このような構造と関連した細部事項は特許文献４に開示されている。図４ａおよび図４ｂはこのパッケージ構造を図示する。図面に示すように、このパッケージ３０はイメージセンサーダイ３２とガラス基板３１との間の電気的な相互接続のためにフリップチップソルダ接合３３を含む。また、このパッケージはパッケージの外部端子として機能するソルダボール３４だけではなく、ソルダボールとフリップチップソルダ接合を接続するために基板上に形成された金属ライン３７も含む。このパッケージは閉曲線構造を有するソルダ密閉リング３５をさらに含む。また、パッケージはソルダ密閉リングの周囲に配置されるエポキシ密閉３６を含む。簡明のために他の構成要素は図示しない。
金属密閉構造は粒子または湿気吸収を防止するためのヘルメティック密閉を提供する一方、エポキシ密閉構造はノンヘルメティック（non-hermetic）密閉を提供するため、一部の湿気が拡散によって浸透されることがある。
このＩＭＥＣ、ＶＺＷパッケージはイメージセンサーのための最も理想的な密閉構造を追求するが、実際に構造を形成することにおいては顕著な難点が克服されなければならない。まず、このパッケージは、従来の対流リフロー（convection reflow）工程のような工程の代りに真空ソルダリフロー工程を必要とする。通常、フリップチップダイはソルダリフロー工程の間ソルダバンプが溶融し、基板のパッドに浸湿される時に崩壊される。すなわち、ソルダリフロー工程によって形成されたフリップチップソルダ接合の高さは本来のフリップチップソルダバンプの高さより顕著に低い。例えば、高さ５０マイクロメーターのソルダバンプは通常約３０マイクロメーターの高さに過ぎないソルダ接合を形成する。崩壊の量は主に基板上のパッドの大きさに依存する。例えば、パッドの大きさが無限なら、崩壊は１００％になり、逆にソルダ接合の高さは０になる。一方、パッドの大きさが０に近づくと、崩壊量も０に近づき、ソルダ接合の大きさはソルダバンプの高さと同一に維持されるだろう。追加的な説明は省略するが、これはソルダリング技術分野の当業者によく知られている。
ＩＭＥＣ、ＶＺＷパッケージは閉ループ構成を有するソルダ密閉リング構造を含む。ソルダ物質が溶融されて基板上のパッドに浸湿されることによって、ソルダ密閉リングは必然的に若干崩壊される傾向がある。真空状態で遂行されない場合には、リングが囲む空洞内に捕獲された空気はソルダ密閉リングだけではなくフリップチップバンプのこのような崩壊を妨害する。これはソルダ接合形成において不良率を増加させて、また損失を増加させる。したがって、この構造を適切に形成することにおいて真空ソルダリフローなどが核心的である。
この構造を適切に形成することにおいて、フラックスレス（fluxless）ソルダリング技術も核心的である。普通、ソルダリングによって接合される物体の接合領域にフラックスが印加される。フラックスは接合物体の表面で酸化物を除去してソルダリフロー工程の間に酸化を防止する。これは与えられたフラックス物質特性により約６０〜１００℃で、リフロー工程の初期に増発するソルベントを含む。これを「アウトガシング（out-gassing）」という。ＩＭＥＣ、ＶＺＷパッケージ構造において、閉空洞が維持されるため、ソルベントが排出される経路が存在しない。空洞内の残余ソルベントは長期的な信頼性に悪影響を与えるようになり、イメージ感知領域の汚染を誘発する。したがって、ＩＭＥＣ、ＶＺＷパッケージ構造は、その密閉構造を適切に形成し得るフラックスレスソルダリング技術を必要とする。
いわゆる表面実装技術（ＳＭＴ）等の従来のソルダリフロー技術は非常に安くて信頼性がある。この技術は接合領域上のフラックス印加を含んで、ベルト（コンベヤー）オーブンを通じて接合される物体が移送されるようにする。一方、真空リフロー技術は研究目的で試みられてきたが、産業では普遍的ではない。したがって、現在の市場で商業的に利用可能な量産用真空リフロー装備はない。
真空リフローオーブンが必ずしも作りにくいものではない。装備の可能な構成は真空チャンバーおよびウエハー引入および引出を管理するロボットシステムを含むことができる。また、装備は真空チャンバーのガラスウインドウを通じてウエハーを加熱する赤外線（ＩＲ）ランプを含むことができる。温度の調整は従来のベルトオーブンのように容易ではないだろう。しかし、装備の価格は従来のベルトオーブン用に比べて顕著に高いだろう。従来のベルトオーブンを通した工程においては、ウエハーが連続的に移送される一方、真空チャンバーではウエハーを完全に処理した後、次のウエハーを処理しなければならないということを考慮すれば処理量ははるかに少ないだろう。
このパッケージ構造を形成するために必要なフラックスレスソルダリングは費用および複雑度を増加させるだろう。しかし、簡明のためにこれに対する詳細な説明は省略する。
米国特許第５、７１６、７５９号明細書 米国特許第６、０４０、２３５号明細書 米国特許第６、１１７、７０７号明細書 米国特許第６、５６６、７４５号明細書 米国特許第３、２９２、２４０号明細書
したがって、本発明の目的は、簡単で、かつ容易に採用され、非常に費用効率的なイメージセンサーパッケージング用密閉技術を提供することである。
また、本発明の目的は、ソルダリングインフラを容易に使用することができて、成熟した側面を利用する密閉技術を提供することである。
本発明のまた他の目的は、従来のエポキシ密閉技術に比べて、不浸透性が優秀でヘルメティック密閉技術に近い密閉技術を提供することである。
本発明の多様な実施形態により形成された半導体素子パッケージによって、これらおよびその他の目的が達成される。一実施形態において、半導体素子パッケージは一般に少なくとも一つの半導体ダイおよび半導体ダイに結合された基板を含む。半導体ダイは密閉領域を定義する前面側および該前面側に形成された第１ソルダ密閉リングパッドを含む。基板は半導体ダイの前面側に対向する前面表面およびその前面表面に形成された第２ソルダ密閉リングパッドを含む。また、素子パッケージは基板および半導体ダイの第１および第２ソルダ密閉パッドの間に介在されたソルダ密閉リング構造を含んで、これは、半導体ダイと基板との間の空洞を実質的に捕獲するように密閉領域の実質的な部分の周囲から周辺に延長される。ソルダ密閉リング構造は基板および半導体ダイの空気通路（vent）のうち少なくとも一つに対して定義された少なくとも一つの通路部を含む。
本発明の一態様により形成されたソルダ密閉リング構造によって提供される空気通路は、パッケージの汚染敏感領域への粒子浸透に対して最小限に露出される電子パッケージの製造の間に必要な空気疎通を可能にする。しかし、空気通路を遮断してイメージ感知領域への粒子流入および水分吸収を軽減させるために追加的な密閉手段が要望されることがある。このために、電子パッケージの好ましい実施形態においては、少なくとも空気通路領域を遮断するポリマー密閉手段が採用されることもできる。本発明により形成された電子パッケージの留意すべき長所はソルダ密閉リングがこのような追加的なポリマー密閉を簡単に、かつ容易に収容し得るということである。
本発明により形成された電子パッケージの他の長所は、本発明の密閉構造がセラミックパッケージのように広く使われる他の電子パッケージに比べて顕著に優秀な密閉性能を有するということである。通常のセラミックパッケージ、エポキシ密閉構造はパッケージの全体周辺部に沿ってセラミック基板とガラスカバーとの間に配置される。一方、本発明により形成された電子パッケージは、特定の空気通路領域にのみ配置されれば足りるポリマーシール（seal）を含む。両構造のすべてで湿気吸収は主にポリマー密閉部分を通じて行われるから、構造で許される湿気吸収の程度は採用されたポリマー密閉部分の実際面積に大きく依存する。もちろん、このポリマー密閉部分は本発明の電子パッケージでは顕著に小さい。したがって、その全体的な密閉性能がセラミックパッケージに比べて優秀であると期待される。
湿気吸収と関連し、ＩＭＥＣ、ＶＺＷパッケージで採用された完全ヘルメティック密閉（full hermetic sealing）方法が理想的には最適の結果をもたらすだろうが、そのような結果は、例えば、以前の各段落で論議されたような製造上の核心的な各難点を克服するための適切な手段を通じてのみ得られる。たった今説明された本発明の実施形態により形成された電子パッケージは小さい領域（空気通路）のみでノンヘルメティックポリマー密閉を採用して他の周辺領域ではヘルメティック密閉を採用し、密閉性能においてヘルメティック密閉パッケージに非常に近い。
本発明の前記した、そしてその他の目的および長所は添付された図面を参照し、その好ましい実施形態を詳細に説明することによってより明確になるだろう。
実施形態
本発明の例示的な実施形態により形成された電子パッケージ４０が図５ａおよび５ｂに概略的に図示される。パッケージ４０はイメージセンサーダイ４２を含んで、これは少なくとも一つのイメージ感知領域４４を有するように形成される（図８）。イメージセンサーダイ４２は、好ましくは、その周辺領域の周囲にいわゆる「接合パッド」という形態で形成された電気端子を含む。イメージセンサーダイ４２は接合パッドに電気的に接続されたソルダバンプパッド４８をさらに含む。また、イメージセンサー４２は実質的にイメージ感知領域の周囲に形成された各ソルダ密閉リングパッド５０も含む。
本発明の電子パッケージ４０は、図５ａおよび５ｂに示すように、基板６０をさらに含む。該基板６０はイメージセンサーが感知する光の波長範囲で実質的に透明な物質から形成される。基板には少なくとも一つのパターニングされた金属層（patterned metal layer;６２）および少なくとも一つのパターニングされたパッシベーション層（patterned passivation layer;６４）が提供される。パターニングされた金属およびパッシベーション層はイメージセンサーダイのソルダバンプパッド４８に対応するソルダバンプパッド６６を定義する。パターニングされた金属およびパッシベーション層は電子パッケージに対する外部電気端子６８も定義する。また、パターニングされた金属およびパッシベーション層はイメージセンサーダイの各ソルダ密閉リングパッド５０に対応する各ソルダ密閉リングパッド７０を定義する。
図５ａおよび５ｂに示すように、本発明により形成された電子パッケージ４０はイメージセンサーダイ４２のソルダバンプと基板６０とを接続するフリップチップソルダ接合４６も含む。電子パッケージ４０はイメージセンサーダイ４２のソルダ密閉パッド５０、７０と基板６０とを接続するためにその間に延長されるソルダ密閉リング構造５２をさらに含む。ソルダ密閉リング構造５２は空気通路５４を有するように形成されて、好ましくは、ダイのイメージ感知領域の外部にその周囲に延長されるように配置される。
一部の実施形態における電子パッケージ４０は収容された光の一部の波長成分を増加または減少（フィルタリング）させるために基板の少なくとも一側に各光コーティング層をさらに含むことができる。図６ａおよび６ｂに示すように、一部の実施形態における電子パッケージ４０は空気通路５４に、またはその周囲に形成されたポリマー密閉構造５６も含むことができる。また、一部の実施形態における電子パッケージ４０は、図７および図８に示すように、その外部端子に接続されたソルダボール５８を含むことができる。
図９ａおよび図９ｂは、本発明の他の例示的な実施形態による電子パッケージの構成を図示する。このパッケージはデカプリングキャパシタンス素子のような他の半導体チップ素子を含む。
図１０ａおよび図１０ｂは、図５ａおよび図５ｂの例示的な実施形態に図示されたイメージセンサーダイ４２および基板６０の夫々に対する対応するソルダ密閉リングパッド構造５０、７０を図示する。パッド構造はパッケージ４０が組み立てされる時に互いに対向するようになるから、二つの対応するパッド構造５０、７０のパターンは互いの実質的な鏡像(Mirror image)を形成する。図示されたように、ソルダ密閉リングパッドは開ループ構造から形成されて、組立時に空気通路がループの開口に定義される。好ましくは、ソルダ密閉リングパッドは全体的に均一な幅を有するバンドを形成するようにゆるやかな輪郭を有するから、ソルダバンピングおよびソルダ接合工程の間にソルダが均一に拡散されることができる。
図１０ａおよび図１０ｂに図示された構成は電子パッケージの一エッジ部分に沿って実質的に中心に形成された空気通路を有するソルダ密閉リング構造となる。図１１ａおよび図１１ｂは、類似したソルダ密閉リング構造に対応するそれぞれの密閉リングパッド構造を相異に図示し、空気通路が実質的に電子パッケージのコーナーの部分に形成される。空気通路は意図されたアプリケーションの具体的な要求事項によりソルダ密閉リング構造によって如何なる適当な地点に位置されることができる。
必須ではないが、好ましくは、イメージセンサーおよび基板上のソルダ密閉リングパッドの幅は夫々約６０-２００マイクロメーター範囲内である。空気通路の長さはソルダ密閉リング構造（図１０ａと１０ｂ、または図１１ａと１１ｂに図示された）のソルダ密閉リングパッドに対する前記の幅を考慮して適当に決まることができる。それにより空気通路の断面積は、ソルダ密閉リングパッドの開口部の長さおよびソルダ組立によるソルダ密閉リングの高さによって決まることができる。必須ではないが、好ましくは、ソルダ密閉リングパッドの開口部は長さが約２０-５００マイクロメーター範囲で、ソルダ組立後のソルダ密閉リングは高さが約２０-１００マイクロメーター範囲である。
図１２ａおよび図１２ｂは他の例示的な実施形態を図示し、ここでイメージセンサーおよび基板の各ソルダ密閉リングパッド５０ａ、７０ａは部分的に螺旋形の開ループ構造を定義する。イメージセンサーダイと基板に対向する表面上の各ソルダ密閉リングパッドパターンは前述したように互いの鏡像（mirror image）で形成される。これらソルダ密閉リングパッド５０ａ、７０ａにより定義された空気通路５４は、ソルダ密閉パッドの離隔されて重畳された端部（７２ａ、７２ｂおよび７３ａ、７３ｂ）の間に現れる長いコリドー（elongated corridor;５４ａ）を通じて延長される。このような延長された空気通路の長さは最終ソルダ密閉リング構造によって捕獲された空洞に実際に粒子が浸透する可能性をさらに低める機能をする。空気通路の断面積は重畳されたソルダ密閉リングパッド部の間の間隙（コリドー幅）および組立時のソルダ密閉リング構造の高さによって決まる。
必須ではないが、好ましくは、間隙は約２０−８０マイクロメーター範囲で、高さは約２０−１００マイクロメーター範囲である。図１２ａおよび図１２ｂは、内側端部７２ａ、７３ａが与えられた電子パッケージのコーナー領域に隣接するように配置され、外側端部７２ｂ、７３ｂが電子パッケージの周辺のエッジ領域に沿ってもう少し中央に配置された例示的な構成を図示するが、これら端部（７２ａ、７２ｂ及び７３ａ、７３ｂ）それぞれの位置は意図されたアプリケーションの具体的な要求事項により適当に変更されることができる。
図１３ａおよび図１３ｂは本発明の他の実施形態による、イメージセンサーダイおよび基板のソルダ密閉リングパッド構造の夫々に対する他の構成を図示する。図示されたように、本実施形態のソルダ密閉リングパッド構造は多数のライン要素を含む。ソルダ密閉リングパッド５０、７０の主要素は図１０ａおよび図１０ｂの実施形態のそれぞれのソルダ密閉リングパッドと類似している。しかし、副ライン要素７４ａ、７４ｂが、夫々が主要素のループプロファイル内に配置されて、その主要素の開口領域（空気通路;５４）を遮断するように位置される。したがって、最終ソルダ密閉リング構造によって定義された空気通路は離隔された主および副ライン要素（５０、７０および７４ａ、７４ｂ）の重複部分の間に形成されたコリドー５４ｂを通過する２つの経路を含むようになる。
本実施形態により形成された空気通路５４に対する設計上の考慮事項は前述したような以前の実施形態と類似している。したがって、空気通路５４の断面積は図１２ａおよび１２ｂの実施形態とほとんど同じ方式で、ソルダ密閉リングパッド要素の重複部の間の間隙（コリドー幅）および組立時のソルダ密閉リングの高さを適当に設定して決まることができる。
図示されたように、外部からの空気通路５４への入口は図１０ａおよび図１０ｂに図示されたソルダ密閉リング構造の実施形態が形成されるのと同一に形成されることができる。経路延長５４ｂにより提供された延長された空気通路の長さは以前の実施形態のように最終ソルダ密閉リング構造によって捕獲された孔隙に窮極的に粒子が浸透する確率を低める機能をする。
図１４ａおよび図１４ｂは夫々イメージセンサーおよび基板上に形成されたソルダ密閉リングパッド構造の他の実施形態を図示する。本実施形態の構成は、それぞれの追加的なライン要素７５ａ、７５ｂがその主要素５０、７０の内側ではなく外側に位置することを除いては図１３ａおよび図１３ｂに図示された実施形態と類似している。
図１５ａおよび図１５ｂは本発明のまた他の実施形態によりイメージセンサーと基板上に形成されたソルダ密閉リングパッド構造の構成を図示する。本実施形態においては、ソルダ密閉リングパッドのうち一つ、すなわち、（図１５ｂに図示された例において）基板上に形成されたソルダ密閉リングパッド７０ｂは閉ループ構成である一方、（図１５ａに図示された例において、イメージセンサー上に形成された）他のソルダ密閉リングパッド５０は以前の実施形態のように開ループ構成である。このソルダ密閉リングパッド構成において、イメージセンサーのソルダ密閉リングパッド５０の開口領域には直ちにソルダ浸湿されるパッドサポートなしに溶融されたソルダのみがあり得て、これが通路構造（５４ｂ;図１５ｃ）を形成する。
最終電子パッケージの断面図は図１５ｃに図示される。逆に構成された電子パッケージの実施形態は図１６ａ、１６ｂおよび１６ｃに図示される。この構成において、（図１６ａに図示された例において、イメージセンサー上に形成された）ソルダ密閉リングパッド５０ｂは閉ループ構成である一方、（図１６ｂに図示された例において）基板上に形成されたソルダ密閉リングパッド７０は開ループ構成であるから、ソルダ密閉リングパッドの断絶を通じて空気通路５４ｅが基板に対して定義される。
図１５ａまたは図１６ｃに図示された空気通路構造５４ｄ、５４ｅは以前段落で開示された他の実施形態より小さいこともある。図１７ａおよび図１７ｂは本発明のまた他の例示的な実施形態によりイメージセンサーと基板上に夫々形成されたソルダ密閉構造の他の構成を図示する。この実施形態は図１３ａおよび図１３ｂ、そして図１５ａ、図１５ｂおよび図１５ｃの各実施形態の空気通路構造を形成するために利用された構成的な特徴を結合する。
本発明によれば、意図するアプリケーションに適合した場合には、ここに開示された多様なソルダ密閉構造の構成が適切に結合されることができる。以前の実施形態で説明されたような構成的な特徴を適切に結合した他の例示的な実施形態は図１８ａおよび１８ｂに図示される。ソルダ密閉リングパッド構成（５０および７０ｂ）のうち一つはイメージセンサーダイに形成されることができて、他の一つは対応する基板に形成されることができる。簡明のために詳しい説明は省略する。
本発明の一態様により形成されたソルダ密閉リング構造によって提供される空気通路は、パッケージの各汚染敏感領域への粒子浸透に最小限に露出させながら電子パッケージの製造の間必要な空気排出を可能とする。しかし、空気通路を遮断してイメージ感知領域への粒子浸透および湿気吸収の可能性をさらに低めるために追加的な密閉手段が要望されることがある。このために、電子パッケージの好ましい実施形態において、少なくとも空気通路領域を遮断するポリマー密閉手段がさらに採用されることができる。本発明により形成された電子パッケージの留意すべき長所は、ソルダ密閉リング構造が簡単で、かつ容易にそのような追加的なポリマー密閉を収容するということである。
本発明のソルダ密閉リング構造のような特徴のないポリマー構造を形成することにおいて、実際的な難点を考慮することが理解に役に立つだろう。一般に、エポキシなどはディスペンシング（dispensing）により密閉領域の周囲に塗布される。通常の低粘度アンダーフィル（low viscosity underfill）物質が使われる場合、この物質は表面張力によって簡単に内側に流れる傾向がある。この種類の物質は非常に容易に、そして非常に速く数ミリメートル以上流れるため、適切な動作のためには当然きれいに維持されなければならないイメージ感知領域の一部を覆うはずである。このような理由で、一般に、イメージ感知アプリケーションには高粘度ポリマー物質がもっと適当である。イメージ感知領域は通常イメージセンサーダイのエッジに近く維持されるように形成されるから、高粘度ポリマー物質も相変らず留意すべきイメージ感知領域汚染の可能性を有する。また、そのような高粘度ポリマー物質の適切なディスペンシングは、通常の低粘度アンダーフィル物質に対しては発生しない現実的な問題を発生させて、ある場合には使用不可能なほど工程費用を高める。
ここに開示された空気通路を有するソルダ密封リング構造を含むことは、色々なうちでも通常の低粘度ポリマー物質が追加的な密閉として安全に使われるようにする。塗布されたポリマー物質は通常のように表面張力によって流れる傾向があり得る。しかし、物質がソルダ密閉構造の周囲に流れて構造の空気通路を満たして遮断することによって、ソルダ密閉リング構造によって捕獲された空洞へのそれ以上の実質的な物質の流入はその中に捕獲された空気の圧力によって自然に中断される。
実用的な観点において重要な点は、密閉リング構造空洞へのポリマー物質の移動の流れに対するこのような自然的な抵抗の程度が密封リング構造で採用された構成的な特徴の実際選択により変わることができるということである。例えば、図１０ａおよび図１０ｂに図示されたソルダ密閉リングパッド構成を利用して形成されたソルダ密閉リング構造は空気通路とイメージ感知領域との間に遮断膜を提供しない。巨視的には捕獲された空気の圧力がポリマー物質の流れの流入に抵抗するだろうが、微視的には表面張力によって空洞へ一定量の涙液浸透が発生することができる。このような観点で、図１２ａおよび図１２ｂに図示されたのと同等なソルダ密閉リングパッド構成を利用して形成されたソルダ密閉リング構造が好ましいこともある。このようなソルダ密閉リング構造は流入の流れが実際的に空洞内に配置されたイメージ感知領域に到達するのにさらに長い移動経路を提供するようになる。
また、他の実用的な観点における重要な点は、本発明の密閉構造が図２に図示されたセラミックパッケージのような広く使われる他の電子パッケージに比べて顕著に優秀な密閉性能を有するということである。通常のセラミックパッケージにおいて、エポキシ密閉構造はパッケージの全体周辺部に沿ってセラミック基板とガラスカバーとの間に配置される。一方、本発明により形成された電子パッケージは特定の空気通路領域にのみ配置されれば足りるポリマーシール（seal）を含む。両構造のすべてで湿気吸収は主にポリマー密閉部分を通じて発生することができるから、構造で許される湿気吸収の程度は採用されたポリマー密閉部分の実際面積に大きく依存する。もちろん、このポリマー密閉部分は本発明の電子パッケージで顕著に小さい。したがって、その全体的な密閉性能はセラミックパッケージに比べて優秀であると期待される。
湿気吸収と関連し、ＩＭＥＣ、ＶＺＷパッケージで採用された完全ヘルメティック密閉（full hermetic sealing）方法が理想的には最適の結果をもたらすだろうが、そのような結果は例えば以前の段落で議論されたような製造上の核心的な各難点を克服するための適切な手段を通じてのみ得られる。たった今説明された本発明の実施形態により形成された電子パッケージは小さい領域（空気通路）のみでノンヘルメティックポリマー密閉を採用して他の周辺領域ではヘルメティック密閉を採用し、密閉性能においてヘルメティック密閉パッケージに非常に近い。
図１９ａ-図１９ｃおよび図２０ａ-図２０ｆは本発明の例示的な実施形態による電子パッケージのイメージセンサーおよび基板ウエハーの相異な製造段階における一連の概略断面図を図示する。本発明の電子パッケージ形成のための工程段階は、だいたい図１９ａ-図１９ｃに示すように、一つ以上のイメージセンサーダイ４２を形成するためのイメージセンサーウエハーのソルダバンピング;図２０ａ-図２０ｄに図示されたような基板製造;および図２０ｅ-図２０ｆに図示されたような各イメージセンサーダイ４２と単位基板６０の組立を含む。これら図面は、図５ａおよび図５ｂで言及された素子の切断線Ｃと同一な切断線に沿って取られたものである。
本発明による例示的な電子パッケージを形成することにおいて、イメージ感知半導体ウエハー４１には通常複数のダイが提供されて、それぞれのダイ４２はウエハーの前面表面に形成された集積回路と複数の接合パッドを有する。ウエハーは下部の集積回路を保護するために前面表面にパターニングされたパッシベーション層が形成される。それにより接続パッドではパターニングされたパッシベーション層に開口が提供される。最終イメージ感知ダイの夫々はその前面、または光収容の表面に少なくとも一つのイメージ感知領域を定義する。
ウエハーバンピングは、ＩＢＭに譲渡された特許文献５「超小型機能素子の製造方法（Method of Fabricating Microminiature Functional Components）」の最初の紹介以来多年間使われてきたよく知られた技術である。技術分野で多くのバンプ物質が知られている。これらは金、ニッケル、銅およびソルダ合金を含む。これらのうち一部は本発明の電子パッケージの形成に適用されることができるが、以下で説明する実施形態でソルダバンプが採用されることが好ましい。
通常のウエハーソルダバンピング工程はウエハー上の接合パッドへのフリップチップバンプパッド接続を形成するために少なくとも一つのパターニングされた金属層を形成する段階を含む。フリップチップソルダバンプパッド用として使われる冶金（metallurgy）はいわゆるアンダーバンプ冶金（ＵＢＭ）であり得て、接合パッドに対する優秀な接合、ソルダバンプ物質に対する優秀な拡散防止機能、与えられたソルダ物質に対する優秀な浸湿性（wettability）および優秀な酸化防止などの多くの特性を提供するために多層構造を利用する。
フリップチップソルダバンプパッド４８を形成するためには、技術分野で多年間使われてきたいくつかのＵＭＢシステムがある。これらをＴｉＷ/Ｃｕ、Ａｌ/ＮｉＶ/Ｃｕおよび無電解（Electroless）Ｎｉ/イマージョン（Immersion）Ａｕを含む。通常のＵＢＭシステムの使用可能性、金属層の配置、および該当層の厚さはフリップチップソルダバンピング技術分野の当業者によく知られているから、詳細な説明は簡明のために省略する。
本発明が従来のフリップチップソルダバンピングと異なる点は密閉リングパッド５０、７０を追加的に形成することである。これらは最終電子パッケージで形成されるフリップチップソルダバンプパッドに追加して形成される。
一般に、円形または長方形を有するフリップチップソルダバンプ４８は接合パッド上に直接形成される。長方形で、各コーナーは緩やかに構成される。大きさは各パッドが隣接パッドと十分な距離を維持するように決まる。距離が充分ではない場合、フリップチップソルダバンプパッドは「再分布（re-distribution）」工程を通じて本来の接合パッドから最終ソルダバンプパッドが間に十分な空間を有する位置に再配置される。ソルダバンプパッドの大きさ（円形の場合は直径で、長方形の場合は長端の長さ）は好ましい実施形態で８０-１５０マイクロメーターであり得るが、これに制限されない。フリップチップソルダバンプパッドを形成するのに使われる通常の設計規則はフリップチップバンピング技術分野の当業者によく知られているから、詳しく説明しない。
ソルダ密閉リングパッド５０は前述したから、ここで説明しない。好ましくは、採用されるソルダの物質構成を見れば、ソルダは電子パッケージング技術分野で使われる通常的な相互接続材質である。一般に、ソルダの主成分はスズ（Ｓｎ）または鉛（Ｐｂ）である。７０％以上のＰｂ（そして残りは主にＳｎ）を有するソルダを普通ハイレッドソルダ（high lead solder）という。この類型のソルダは相対的に高い溶融点を示し、高温信頼性（安全性）を要求するアプリケーションで見ることができる。
最も一般的なソルダ物質は約６３％Ｓｎを含んで、残りは主にＰｂである。この混合がＳｎ-Ｐｂの二元合金システムの共融（eutectic）混合と同一であるから、これは通常共融ソルダという。この物質は最も低い溶融点、約１８３℃を示す傾向がある。
環境的な観点で産業が無鉛（lead-free）ソルダに移動するにつれて、選択物質として無鉛ソルダはじきに共融ソルダに代替される可能性が高い。この物質は普通Ｓｎ基盤で、何パーセント以下のＣｕおよび/またはＡｇ化合物を有する。その溶融温度は約２０５℃-２１０℃間の範囲で、共融ソルダより若干高い。本発明によれば、意図されたアプリケーションにおける要求事項および選好により公知された如何なる適正ソルダ物質が使われることができる。
スパッタリング、電気メッキ（electroplating）、無電解メッキ（electro-free plating）等、フリップチップソルダバンプパッドおよびソルダ密閉リングパッドの形成のために使用可能な公知された多様な技術が存在する。ソルダバンプおよびソルダ密閉リングパッド上にソルダバンプを形成するための多様な技術も知られている。これらは電気メッキ、印刷などを含む。
本発明はソルダバンプパッドおよびソルダバンプを形成するための如何なる特定技術に制限されない。しかし、以下、電気メッキの例をあげる。
本発明の一態様によれば、フリップチップバンプパッドおよびパッド上のソルダバンプに追加してソルダ密閉リングパッドおよびパッド上のソルダバンピングが形成される。必須ではないが、好ましくは、ＵＭＢパッドおよびパッド上のソルダバンプは電気メッキ技術を利用して形成することができる。図１９ａ-１９ｃに示すように、この技術でいわゆる「シード（seed）層」４９ａのような一つ以上の金属層がスパッタリングによってイメージセンサーウエハー４１上に蒸着される。必須ではないが、好ましくは、本技術で使われる通常の金属層は厚さ約１、０００-３、０００ÅのＴｉＷ層、およびＴｉＷ層上の厚さ約２、０００-１０、０００Åの銅層を含む。
スピンコーティングなどによってウエハー上に適切なフォトレジスト（ＰＲ）物質がコーティングされる。該ＰＲ物質の厚さは必須ではないが、好ましくは、約２０-８０マイクロメーターであり得る。パターニングされたＰＲ層４９ｂは図１９ｂに示すようにフォトリソグラフィック技術によって形成される。無鉛ソルダバンプが形成されなければならない場合には、露出領域に銅（Ｃｕ）およびＳｎ（またはＳｎ-Ａｇ合金）層が成層されることができる。このようなアプリケーションでＣｕ層の厚さは約２-２０マイクロメーターで、Ｓｎ（またはＳｎ-Ａｇ合金）層の厚さは約２０-８０マイクロメーターであり得る。その後、パターニングされたＰＲ層４９ｂは「ＰＲストライピング（striping）」のような標準半導体工程によって除去されて、シード層４９ａは金属エッチングによって除去される。その後、ウエハーはソルダリフロー工程を経る。フリップチップソルダバンプパッド４８、ソルダ密閉リングパッド５０、フリップチップソルダバンプ４６ａおよびソルダ密閉リング５２を有する最終イメージセンサーウエハーが図１９ｃに図示される。フリップチップバンプおよびソルダ密閉リングのためのソルダバンプの高さは必須ではないが、好ましくは、約４０-１２０マイクロメーターであり得る。
本発明の電子パッケージの例示的な実施形態においては、イメージセンサーおよび基板におけるソルダ接合の両側はソルダ密閉リングパッドだけではなく、フリップチップソルダバンプパッドを有するように形成されることが好ましい。しかし、ソルダバンプは両側のうち片方または両側に形成されることができる。前述した例示的な実施形態はソルダバンプがイメージセンサー側に形成された場合を説明する。
基板６１は別途に製造されることができる。好ましくは、最初に該基板が半導体ウエハーがその上に製造された複数のダイを有するように形成する方式とほとんど同じ方式でバッチ（batch）工程で複数の単位基板６０を形成するように広い面積を有するようにウエハーまたはパネル上に配置される。一般に、基板材質は意図したアプリケーションで要求される十分な程度の透明度、機械的な強度、および化学的な安全性を有することが好ましい。
基板材質は必要な工程段階の間に加えられる温度および処理極端に耐えられるように十分な化学的な抵抗性および機械的な安全性を有さなければならなく、最終素子の期待寿命を維持するように予想される環境要因に対する十分な抵抗性も有さなければならない。
可視波長範囲で動作するイメージセンサー用として好ましい基板材質は光アプリケーションに採用されるもので、技術分野に知られた如何なる適正ガラス材質であり得る。このようなガラス材質は適当な程度の化学および温度安全性を有して多様なソースから適当な価格で容易に入手し得る傾向がある。
意図したアプリケーションの要求事項により、基板はそれを通した光伝達を改善させるために一つ以上の表面に少なくとも一つの薄膜層がコーティングされることができる。このようなコーティングは、関心スペクトラムの全体にかけて光の反射損失を最小化する機能をし、光学技術分野の当業者によく知られたいわゆる無反射コーティング（ＡＲＣ;anti-reflection coating）類型であり得る。類似に、基板は特定波長の光の伝達を改善するか、または減少させるようにする一つ以上の表面に少なくとも一つの薄膜層でコーティングされることができる。このようなコーティングはやはり光学分野で知られた「光学的フィルタリング」類型であり得る。一例は携帯電話カメラモジュールで赤外線（ＩＲ）遮断フィルターガラスが使われるのとほとんど同じ方式で使われるＩＲ遮断フィルターコーティングである。
電気相互接続ラインを作るために少なくとも一つのパターニングされた金属層６２が基板６１の前面表面に形成される。その後、それによって定義された相互接続ラインを保護するためにパターニングされた金属層上に少なくとも一つのパターニングされたパッシベーション層６４が形成される。基板側に接合パッドを作るためにこのパターニングされたパッシベーション層は開口を有するように形成される。この接合パッドは、基板の相互接続ラインとイメージセンサー、外部システム、ソルダ密閉リングおよびその他に存在する素子の間で相互接続が行われるようにする。
このパターニングされた金属層は技術分野で知られた如何なる適当な半導体製造工程によって形成されることができる。例えば、これはスパッタリングによる金属層を蒸着する段階、スピンコーティングによってＰＲをコーティングする段階、露出および現像段階でフォトリソグラフィック工程を利用してＰＲ層をパターニングする段階、結果として得られた金属層の一部を金属エッチングによって除去する段階、およびストライピングによりＰＲを除去する段階のような一連の工程によって形成されることができる。パターニングされたパッシベーション層は類似に公知された如何なる適当な製造工程によって形成されることができる。
製造費用および信頼性向上の側面において、シリコンオキサイドまたはシリコンオキサイド/窒化物（nitride）のような無機パッシベーション物質を使う代わりに、ポリマーパッシベーション物質が本発明の電子パッケージにもっと適当であることもある。日本の住友ベークライト（Sumitomo Bakelite）により供給されるポジティブ感光物質であるＣＲＣ８６００のように、このアプリケーション用として商業的に入手可能な多様な物質が存在する。このような物質を利用するパターニングされたパッシベーション層は、例えば、スピンコーティングによってポリマーパッシベーション物質をコーティングする段階、露出および現像段階でフォトリソグラフィック工程を利用して層をパターニングする段階、および硬化する段階を含む一連の工程によって形成されることができる。最終ポリマーパッシベーション層の通常の厚さは約５マイクロメーター範囲であることが好ましいが、必要な場合、約３-２０マイクロメーター範囲内であり得る。
本発明によれば、必須ではないが、好ましくは、接合パッド自体がソルダ接合を形成するのに十分に適合していない場合には、基板が接合パッド上に形成されたＵＢＭパッドをさらに含むことができる。また、本発明によれば、必須ではないが、好ましくは、基板がＵＢＭパッド上に形成されたフリップチップソルダバンプおよびソルダ密閉リングをさらに含むことができる。
本発明においては、フリップチップソルダバンプパッド６６開口の大きさおよびソルダ密閉リングパッド７０の開口は便宜によって適当に決まることができる。フリップチップソルダバンプパッド開口はイメージセンサーダイ上の開口に対応する円形または長方形で形成されることができる。円形の場合には直径、長方形の場合には長短エッジの長さは約８０-１５０マイクロメーターであり得る。ソルダ密閉リングパッド７０の開口幅はイメージセンサーダイと同一に約６０-２００マイクロメーターであり得る。
本発明によれば、外部パッド６８の開口模様は円形、長方形または必要な場合には他の適当な形状であり得る。図７または図８に図示された電子パッケージの実施形態は円形のパッド開口で図示されるが、図９ａおよび図９ｂに図示されたのは長方形のパッド開口で図示される。ソルダ接合信頼性を高めるためにはより大きい大きさおよび空間が好ましいだろう。必須ではないが、好ましくは、パッドの大きさは３００マイクロメーターより大きいこともあり、各隣接パッドの間の空間は２００マイクロメーターより大きいこともある。
図７に図示された電子パッケージは外部端子６８に付着されたソルダボール５８を含む。この構造はいわゆるウエハー水準のボールマウンティング（ball mounting）工程によって形成されることができる。この工程はスクリーン印刷などを利用した外部端子上のフラックス印加およびその上にフラックスを有する、これら外部端子上のソルダボール配置を含む。その後、基板はソルダリフローオーブンでソルダリフローされてそれによってソルダボールは溶融し、外部端子に浸湿される。これが適切に発生するように、外部端子はフリップチップソルダバンプパッドまたはソルダ密閉リングパッドと同一なＵＢＭを必要とする。必要な場合、フラックス残存物を除去するためにリフローの後に適当な洗浄が後続されることができる。これら工程は半導体パッケージング技術分野の当業者によく知られている。
その後、イメージセンサーダイおよび基板の組立が後続する。まず、イメージセンサーウエハー４１は技術分野で知られた適当な半導体ウエハーソーイング（sawing）工程を利用し、ダイシングライン４３を通じてそれぞれのイメージセンサーダイ４２を分離するようにダイシングされることができる。その後、イメージセンサーダイはフリップチップ組立技術分野の当業者によく知られた標準フリップチップマウンティング工程を利用し、基板上に組み立てされることができる。この工程は通常、連続的なピック（pick）、フリップ（flip）および配置（place）動作を含む。通常、必要なフリップチップ接合領域におけるフラックス印加が含まれる。通常的な技術のうち一つは「ティピング（dipping）」と呼ばれるものである。この技術においては、イメージセンサーダイは基板上に配置される前に薄いフラックス層を維持するフラックステーブル上に配置される。イメージセンサーダイおよび基板組立体は与えられたソルダ物質の溶融温度以上に加熱されてソルダバンプおよびソルダ密閉リングが溶融されてパッドに浸湿されるようにする。このソルダリフロー工程は、通常、ベルトオーブンを利用して行われる。
フリップチップソルダ接合４６はイメージセンサーと基板上のそれぞれのフリップチップソルダバンプ（４８および６６）の間でこの工程の結果として形成される。同時に、ソルダ密閉リング５２がイメージセンサーと基板上のそれぞれのソルダ密閉リングパッド（５０および７０）の間で形成される。本発明によれば、ソルダ密閉リング５２上に空気通路構造５４が残る。前述したように、ソルダ密閉リングが崩壊によって形成される時に空気通路構造５４が空気が排出される通路を提供する。好ましくは、ソルダ密閉リングパッド構造によって空気通路構造が決定される。多様な構成が前述したように図１０-図１８に図示される。
図６ａ-図６ｂに図示された電子パッケージの実施形態は、空気通路５４を遮断するポリマー密封構造５６を含む。該ポリマー密封構造は公知された如何なる適切な方法で形成されることができる。例えば、エポキシ物質などのディスペンシングによって形成されることができる。２種類のディスペンシング技術が一般に採用される。一つはニードル（needle）ディスペンシングで、他の一つはジェット（jet）ディスペンシングである。ジェットディスペンシングが生産性の側面では好ましいこともあるが、各ディスペンシング工程は電子パッケージング技術分野の当業者によく知られている技術であるから、簡明のためにさらに詳細な説明は省略する。
基板は位置正確度および生産性を高めるためにディスペンシング装備がディスペンシング位置を決めるのに利用するためのキーマーク（key mark）を含むことができる。ポリマー構造を強化するためにディスペンシングの後に硬化が後続する。
その後、基板はそれぞれの単位基板にダイシンググされて本発明の電子パッケージの実施形態４０が完成される。
図２１は、デジタルカメラのＰＣＢ８０のような外部システム上に例示的に組み立てされる本発明の例示的な実施形態で実現された電子パッケージを図示する。
発明の実施形態
本発明を具体的な形態および実施形態と関連して説明したが、本発明の思想および範囲を抜け出すことなく、上で議論されたもの以外の多様な変形が行われる可能性があることを認識し得るだろう。例えば、具体的に図示されたか、または説明された構成要素は均等な構成要素に代替されることができて、ある特性は他の特性と独立的に使われることができて、ある場合には製造または組立段階の具体的な組合が逆転されるか、または他の段階が挿入されることができるが、これらのすべては添付された請求範囲で定義された本発明の思想または範囲を抜け出さない。
このようなアプリケーションにおいては、本発明の電子パッケージは例えばＣＣＤまたはＣＭＯＳイメージセンサー用として利用することができる。本発明の電子パッケージはイメージセンサーの他にラインセンサーまたはポイントセンサーのような他の光センサーと共に利用することができる。同じ方式で、本発明の電子パッケージは可視光線以外の波長範囲で感度を有するＸ線センサーまたはＩＲセンサーのような多様な適切な類型のイメージセンサーと共に使うことができる。また、本発明の電子パッケージは実質的な空洞閉鎖（enclosure）を必要とする多様な他の半導体用として利用することができる。代表的な例はＭＥＭＳ素子である。
従来技術のイメージセンサーダイレイアウトの概略図である。 従来技術のイメージセンサー用電子パッケージの概略断面図である。 他の従来技術のイメージセンサー用電子パッケージの概略断面図である。 他の従来技術のイメージセンサー用電子パッケージの概略断面図である。 図４ａに図示された電子パッケージのエッジ部分の部分切開概略平面図である。 本発明が電子パッケージの例示的な実施形態の概略断面図である。 図５ａに図示された電子パッケージ実施形態で採用されたソルダ密閉リング構造の例示的な実施形態の概略平面図である。 本発明の電子パッケージの他の例示的な実施形態の概略断面図である。 図６ａに図示された電子パッケージ実施形態で採用されたソルダ密閉リング構造の例示的な実施形態の概略平面図である。 本発明の電子パッケージのまた他の例示的な実施形態の概略断面図である。 図６ａに図示された電子パッケージ実施形態の長手方向から見た概略断面図である。 図６ａ−図８に図示されたパッケージとは異なる全体的なパッケージ類型に適用される、本発明のパッケージの他の例示的な実施形態の概略断面図である。 図９ａに図示されたパッケージ実施形態の概略平面図である。 本発明のイメージセンサーダイ上に形成されたソルダ密閉リングパッドの例示的な実施形態の概略平面図である。 図１０ａに図示されたイメージセンサーのソルダ密閉リングパッド実施形態に対応するように基板上に形成されたソルダ密閉リングパッドの例示的な実施形態の概略平面図である。 本発明のイメージセンサーダイ上に形成されたソルダ密閉リングパッドの他の例示的な実施形態の概略平面図である。 図１１ａに図示されたイメージセンサーのソルダ密閉リングパッド実施形態に対応するように基板上に形成されたソルダ密閉リングパッドの他の例示的な実施形態の概略平面図である。 本発明のイメージセンサーダイ上に形成されたソルダ密閉リングパッドのまた他の例示的な実施形態の概略平面図である。 図１２ａに図示されたイメージセンサーのソルダ密閉リングパッド実施形態に対応するように基板上に形成されたソルダ密閉リングパッドのまた他の例示的な実施形態の概略平面図である。 複数のライン要素を有する、本発明のイメージセンサーダイ上に形成されたソルダ密閉リングパッドの例示的な実施形態の概略平面図である。 複数のライン要素を有する、図１３ａに図示されたイメージセンサーのソルダ密閉リングパッド実施形態に対応するように基板上に形成されたソルダ密閉リングパッドの他の例示的な実施形態の概略平面図である。 本発明のイメージセンサーダイ上に形成されたソルダ密閉リングパッドの他の例示的なマルチライン要素実施形態の概略平面図である。 図１４ａに図示されたイメージセンサーのソルダ密閉リングパッド実施形態に対応するように基板上に形成されたソルダ密閉リングパッドの他の例示的なマルチライン要素実施形態の概略平面図である。 図１０ａに図示された実施形態と類似した、本発明のイメージセンサーダイ上に形成されたソルダ密閉リングパッドの例示的な実施形態の概略平面図である。 図１５ａに図示されたイメージセンサーのソルダ密閉リングパッド実施形態に対応するように基板上に形成されたソルダ密閉リングパッドの例示的な実施形態の概略平面図である。 図１５ａおよび図１５ｂに図示されたソルダ密閉リングパッドの各実施形態を例示的に統合する本発明の電子パッケージ実施形態の概略断面図である。 本発明のイメージセンサーダイ上に形成されたソルダ密閉リングパッドの他の例示的な実施形態の概略平面図である。 図１６ａに図示されたイメージセンサーのソルダ密閉リングパッド実施形態に対応するように基板上に形成されたソルダ密閉リングパッドの他の例示的な実施形態の概略平面図である。 図１６ａおよび図１６ｂに図示されたソルダ密閉リングパッドの各実施形態を例示的に統合する本発明の他の電子パッケージ実施形態の概略断面図である。 本発明のイメージセンサーダイ上に形成されたソルダ密閉リングパッドのまた他の例示的な実施形態の概略平面図である。 図１７ａに図示されたイメージセンサーのソルダ密閉リングパッド実施形態に対応するように基板上に形成されたソルダ密閉リングパッドのまた他の例示的な実施形態の概略平面図である。 本発明のイメージセンサーダイ上に形成されたソルダ密閉リングパッドのまた他の例示的な実施形態の概略平面図である。 図１８ａに図示されたイメージセンサーのソルダ密閉リングパッド実施形態に対応するように基板上に形成されたソルダ密閉リングパッドのまた他の例示的な実施形態の概略平面図である。 本発明の一実施形態によるイメージセンサーウェハー上におけるフリップチップバンピングを順次的に図示する一連の概略断面図である。 本発明の一実施形態によるイメージセンサーウェハー上におけるフリップチップバンピングを順次的に図示する一連の概略断面図である。 本発明の一実施形態によるイメージセンサーウェハー上におけるフリップチップバンピングを順次的に図示する一連の概略断面図である。 本発明の例示的な実施形態によって、図１９ａ-図１９ｃに図示されたように形成された各イメージセンサーダイの基板およびその上のフリップチップ組立体製造を順次的に図示する概略断面図である。 本発明の例示的な実施形態によって、図１９ａ-図１９ｃに図示されたように形成された各イメージセンサーダイの基板およびその上のフリップチップ組立体製造を順次的に図示する概略断面図である。 本発明の例示的な実施形態によって、図１９ａ-図１９ｃに図示されたように形成された各イメージセンサーダイの基板およびその上のフリップチップ組立体製造を順次的に図示する概略断面図である。 本発明の例示的な実施形態によって、図１９ａ-図１９ｃに図示されたように形成された各イメージセンサーダイの基板およびその上のフリップチップ組立体製造を順次的に図示する概略断面図である。 本発明の例示的な実施形態によって、図１９ａ-図１９ｃに図示されたように形成された各イメージセンサーダイの基板およびその上のフリップチップ組立体製造を順次的に図示する概略断面図である。 本発明の例示的な実施形態によって、図１９ａ-図１９ｃに図示されたように形成された各イメージセンサーダイの基板およびその上のフリップチップ組立体製造を順次的に図示する概略断面図である。 印刷回路基板（ＰＣＢ）上に組み立てされるものとして、図２０ａ-図２０ｆに図示された本発明の実施形態により形成された電子パッケージの例示的な実施形態の概略断面図である。

Claims (10)

  1. （ａ）密閉領域が設けられ、前記密閉領域を囲むように第１ソルダ密閉リングパッドが形成されている少なくとも一つの半導体ダイ；
    （ｂ）該半導体ダイに結合され前記第１ソルダ密閉リングパッドに対応して前記半導体ダイの密閉領域に対向する基板の密閉領域を囲むように第２ソルダ密閉リングパッドが形成されている基板；
    （ｃ）前記基板および前記半導体ダイの前記第１および第２ソルダ密閉パッドの間に介在されて前記密閉領域を囲むように形成され、前記密閉領域と開放疎通される少なくとも一つの空気通路が形成されているソルダ密閉リング構造を含み、
    前記第１および第２ソルダ密閉リングパッドの夫々は少なくとも互いに離隔された主ライン要素および副ライン要素を含んで、前記主ライン要素は前記密閉領域を囲んで前記空気通路が設けられるように開ループ状に設けられ、前記副ライン要素は前記空気通路を遮るように配置されたことを特徴とする半導体素子パッケージ。
  2. 前記空気通路を遮断するように配置されたポリマー密閉構造をさらに含む請求項１に記載の半導体素子パッケージ。
  3. 前記副ライン要素は前記密閉領域の外側に配置されたことを特徴とする請求項１に記載の半導体素子パッケージ。
  4. 前記副ライン要素は前記密閉領域の内側に配置されたことを特徴とする請求項１に記載の半導体素子パッケージ。
  5. 前記半導体ダイはイメージセンサーを含んで、前記密閉領域はイメージ感知領域を形成し、前記基板は所定波長範囲内の光に対して透明な材質から形成されたことを特徴とする請求項１に記載の半導体素子パッケージ。
  6. 前記基板は前記所定波長範囲内の光の透過率を変化させるために少なくとも一表面に形成された薄膜コーティングを含むことを特徴とする請求項５に記載の半導体素子パッケージ。
  7. （ａ）複数の電気端子と、これら電気端子に電気的に接続された複数のフリップチップソルダバンプパッドと、密閉領域と、前記密閉領域を囲むように形成された第１ソルダ密閉リングパッドとを含む半導体ダイ；
    （ｂ）少なくとも一つのパターニングされた金属層と、該パターニングされた金属層上に形成された少なくとも一つのパッシベーション層と、前記半導体ダイの前記フリップチップバンプパッドに結合するために前記パターニングされた金属およびパッシベーション層によって定義された複数のフリップチップソルダバンプパッドと、前記第１ソルダ密閉リングパッドと対応する領域に形成された第２ソルダ密閉リングパッドとを含んで、前記半導体ダイと結合される基板；
    （ｃ）前記半導体ダイおよび基板の前記フリップチップソルダバンプパッドを接続する複数のフリップチップソルダ接合;および
    （ｄ）前記基板および半導体ダイの前記第１および第２ソルダ密閉リングパッドの間に介在されて前記密閉領域を囲むように形成され、前記密閉領域と開放疎通される少なくとも一つの空気通路が形成されたソルダ密閉リング構造を含み、
    前記第１および第２ソルダ密閉リングパッドの夫々は少なくとも互いに離隔された主ライン要素および副ライン要素を含んで、前記主ライン要素は前記密閉領域を囲んで前記空気通路が設けられるように開ループ状に設けられ、前記副ライン要素は前記空気通路を遮るように配置されたことを特徴とする半導体素子パッケージ。
  8. 前記空気通路を遮断するように配置されたポリマー密閉構造をさらに含むことを特徴とする請求項７に記載の半導体素子パッケージ。
  9. （ａ）少なくとも一つの密閉領域と多数の入出力端子を夫々有する多数の半導体ダイを含む半導体ウェーハを用意する段階；
    （ｂ）前記各半導体ダイ上に前記密閉領域を囲んで、少なくとも一つの個所が閉じられていないループ状の構造を有する第１ソルダ密閉リングパッドと、前記多数の入出力端子上にフリップチップソルダジョイントを形成するための多数のフリップチップソルダバンプパッドとを形成する段階；
    （ｃ）前記半導体ウェーハの前記第１ソルダ密閉リングパッドにソルダ密閉リングを形成するとともに多数のフリップチップソルダバンプパッドに多数のフリップチップソルダバンプを形成する段階；
    （ｄ）前記半導体素子と電気的に接続される少なくとも一つの単位基板を設定する段階；
    （ｅ）前記単位基板の上部面に前記第１ソルダ密閉リングパッドに対応して前記半導体素子の密閉領域に対向している基板の密閉領域を囲んで、少なくとも一つの個所が閉じられていないループ状の構造を有する第２ソルダ密閉リングパッドと、前記第２ソルダ密閉リングパッドと離隔されて前記半導体ダイの多数のフリップチップソルダバンプパッドと対応する接触端子を形成する段階；
    （ｆ）前記半導体ウェーハの多数の半導体ダイを分離した後に各ダイのソルダ密閉リングが前記単位基板の第２ソルダ密閉リングパッドに対応して接触し、多数のフリップチップソルダバンプが多数の接触端子に対応して接触されるように前記単位基板上に前記半導体ダイを位置付ける段階；
    （ｇ）前記基板を非真空状態のリフローソルダリングによって加熱してソルダ密閉リングと多数のフリップチップソルダバンプとを融着させる段階；
    を含んで、
    前記第１および第２ソルダ密閉リングパッドの夫々は少なくとも互いに離隔された主ライン要素および副ライン要素を含んで、前記主ライン要素は前記密閉領域を囲んで前記空気通路が設けられるように開ループ状に設けられ、前記副ライン要素は前記空気通路を遮るように配置されたことを特徴とする半導体素子のパッケージ製造方法。
  10. 前記半導体ダイをフリップチップ実装した後、前記空気通路を遮断するポリマー密閉構造を形成する段階をさらに含むことを特徴とする請求項９に記載の半導体素子のパッケージ製造方法。
JP2007540263A 2004-11-08 2005-11-07 イメージセンサー用電子パッケージおよびそのパッケージング方法 Active JP4664372B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040090584A KR100498708B1 (ko) 2004-11-08 2004-11-08 반도체 소자용 전자패키지 및 그 패키징 방법
PCT/KR2005/003748 WO2006049473A1 (en) 2004-11-08 2005-11-07 Electronic package for image sensor, and the packaging method thereof

Publications (2)

Publication Number Publication Date
JP2008519463A JP2008519463A (ja) 2008-06-05
JP4664372B2 true JP4664372B2 (ja) 2011-04-06

Family

ID=36315465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007540263A Active JP4664372B2 (ja) 2004-11-08 2005-11-07 イメージセンサー用電子パッケージおよびそのパッケージング方法

Country Status (6)

Country Link
US (2) US7141869B2 (ja)
JP (1) JP4664372B2 (ja)
KR (1) KR100498708B1 (ja)
CN (1) CN100550402C (ja)
TW (1) TWI299894B (ja)
WO (1) WO2006049473A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10763286B2 (en) 2015-07-23 2020-09-01 Sony Corporation Semiconductor device, manufacturing method thereof, and electronic apparatus
US11410896B2 (en) 2016-02-08 2022-08-09 Sony Corporation Glass interposer module, imaging device, and electronic apparatus

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7470142B2 (en) * 2004-06-21 2008-12-30 Sang-Yun Lee Wafer bonding method
AU2003209564A1 (en) * 2002-03-19 2003-09-29 Koninklijke Philips Electronics N.V. Chip stack with intermediate cavity
JP3742057B2 (ja) 2002-12-25 2006-02-01 株式会社バッファロー 無線情報通信における電波状態の解析技術
US7375431B1 (en) * 2005-03-18 2008-05-20 National Semiconductor Corporation Solder bump formation in electronics packaging
TWI281239B (en) * 2005-05-11 2007-05-11 Advanced Semiconductor Eng CIS package and method thereof
TW200644261A (en) 2005-06-06 2006-12-16 Megica Corp Chip-package structure and manufacturing process thereof
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7521806B2 (en) 2005-06-14 2009-04-21 John Trezza Chip spanning connection
US7534722B2 (en) 2005-06-14 2009-05-19 John Trezza Back-to-front via process
US7781886B2 (en) 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7560813B2 (en) 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US7851348B2 (en) 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7989958B2 (en) 2005-06-14 2011-08-02 Cufer Assett Ltd. L.L.C. Patterned contact
US7767493B2 (en) * 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
TWI281700B (en) * 2005-08-11 2007-05-21 Ind Tech Res Inst Method and device for enhancing solderability
US7303935B2 (en) * 2005-09-08 2007-12-04 Teledyne Licensing, Llc High temperature microelectromechanical (MEM) devices and fabrication method
US7635077B2 (en) * 2005-09-27 2009-12-22 Honeywell International Inc. Method of flip chip mounting pressure sensor dies to substrates and pressure sensors formed thereby
JP4184371B2 (ja) * 2005-10-03 2008-11-19 日本テキサス・インスツルメンツ株式会社 半導体チップ、半導体装置およびそれらの製造方法
JP4834369B2 (ja) * 2005-10-07 2011-12-14 ルネサスエレクトロニクス株式会社 半導体装置
US20070090478A1 (en) * 2005-10-18 2007-04-26 Po-Hung Chen Image sensor package structure
KR100870820B1 (ko) * 2005-12-29 2008-11-27 매그나칩 반도체 유한회사 이미지 센서 및 그의 제조방법
US7547576B2 (en) * 2006-02-01 2009-06-16 International Business Machines Corporation Solder wall structure in flip-chip technologies
KR100748722B1 (ko) * 2006-04-03 2007-08-13 삼성전자주식회사 미소소자 패키지 모듈 및 그 제조방법
US7687397B2 (en) 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
JP4802907B2 (ja) * 2006-07-25 2011-10-26 パナソニック株式会社 半導体実装構造
TWI423665B (zh) * 2006-10-10 2014-01-11 Pentax Ricoh Imaging Co Ltd 角速度偵測設備
KR100788280B1 (ko) 2006-12-29 2007-12-27 옵토팩 주식회사 반도체 소자 패키지 및 그 패키징 방법
TW200834756A (en) * 2007-02-01 2008-08-16 Advanced Semiconductor Eng Package and method of making the same
US7670874B2 (en) 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
US7883937B1 (en) * 2007-04-30 2011-02-08 Altera Corporation Electronic package and method of forming the same
US20090032925A1 (en) * 2007-07-31 2009-02-05 England Luke G Packaging with a connection structure
KR100876107B1 (ko) * 2007-08-17 2008-12-26 삼성전기주식회사 웨이퍼 레벨 패키지 및 그 제조방법
EP2034718A1 (en) * 2007-09-05 2009-03-11 THOMSON Licensing System and method for positioning and fixing an image sensor to a beamsplitter
KR20090052576A (ko) * 2007-11-21 2009-05-26 삼성전기주식회사 반도체 패키지
WO2009104910A2 (ko) * 2008-02-22 2009-08-27 (주)에스엠엘전자 접합용 구조물 및 이를 이용한 기판 접합 방법
US7888758B2 (en) * 2008-03-12 2011-02-15 Aptina Imaging Corporation Method of forming a permanent carrier and spacer wafer for wafer level optics and associated structure
US9147812B2 (en) * 2008-06-24 2015-09-29 Cree, Inc. Methods of assembly for a semiconductor light emitting device package
US20100289104A1 (en) * 2009-05-14 2010-11-18 Optopac Co., Ltd. Photosensor package
CN102439719B (zh) * 2009-05-14 2015-06-24 高通股份有限公司 系统级封装
KR100976812B1 (ko) * 2010-02-08 2010-08-20 옵토팩 주식회사 전자 소자 패키지 및 그 제조 방법
KR100976813B1 (ko) 2010-04-23 2010-08-20 옵토팩 주식회사 전자 소자 패키지 및 그 제조 방법
US8933567B2 (en) 2010-05-21 2015-01-13 Qualcomm Incorporated Electrically broken, but mechanically continuous die seal for integrated circuits
JP5541088B2 (ja) * 2010-10-28 2014-07-09 ソニー株式会社 撮像素子パッケージ、撮像素子パッケージの製造方法、及び、電子機器
TW201338139A (zh) * 2012-03-09 2013-09-16 Azurewave Technologies Inc 用於降低整體厚度的影像感測模組
TWI449167B (zh) * 2012-10-09 2014-08-11 Kingpaktechnology Inc 高解析相機模組之結構及製造方法
US9263377B2 (en) * 2012-11-08 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures with dams encircling air gaps and methods for forming the same
US9418971B2 (en) * 2012-11-08 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure including a thermal isolation material and method of forming the same
CN103395735B (zh) * 2013-08-05 2015-12-02 天津大学 微机电系统器件的封装结构
US9231124B2 (en) 2013-09-25 2016-01-05 Delphi Technologies, Inc. Ball grid array packaged camera device soldered to a substrate
US9230739B2 (en) 2013-10-29 2016-01-05 Uchicago Argonne, Llc PLZT capacitor on glass substrate
US9627573B2 (en) 2014-02-21 2017-04-18 Maxim Integreated Products, Inc. Optical sensor having a light emitter and a photodetector assembly directly mounted to a transparent substrate
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
WO2016031332A1 (ja) * 2014-08-26 2016-03-03 シャープ株式会社 カメラモジュール
US9997554B2 (en) * 2014-12-24 2018-06-12 Stmicroelectronics Pte Ltd Chip scale package camera module with glass interposer having lateral conductive traces between a first and second glass layer and method for making the same
US10107662B2 (en) 2015-01-30 2018-10-23 Honeywell International Inc. Sensor assembly
WO2016144039A1 (en) 2015-03-06 2016-09-15 Samsung Electronics Co., Ltd. Circuit element package, manufacturing method thereof, and manufacturing apparatus thereof
CN105097862A (zh) * 2015-08-28 2015-11-25 苏州晶方半导体科技股份有限公司 影像传感器封装结构及其封装方法
US10477737B2 (en) 2016-05-04 2019-11-12 Samsung Electronics Co., Ltd. Manufacturing method of a hollow shielding structure for circuit elements
US10477687B2 (en) 2016-08-04 2019-11-12 Samsung Electronics Co., Ltd. Manufacturing method for EMI shielding structure
KR102551657B1 (ko) 2016-12-12 2023-07-06 삼성전자주식회사 전자파 차폐구조 및 그 제조방법
US10002844B1 (en) * 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
FR3065115B1 (fr) * 2017-04-10 2020-01-24 Ulis Boitier hermetique pour un detecteur de rayonnement infrarouge
US10594020B2 (en) 2017-07-19 2020-03-17 Samsung Electronics Co., Ltd. Electronic device having antenna element and method for manufacturing the same
KR102373931B1 (ko) 2017-09-08 2022-03-14 삼성전자주식회사 전자파 차폐구조
BR112020010627A2 (pt) * 2017-11-30 2020-11-10 Michael Munoz sistema sensor sem fio habilitado com internet das coisas (iot) que permite controle de processo, métodos para permitir o controle de processo e a manutenção preditiva, de fabricação de uma cápsula do sensor eletromagnético passivo e de fabricação de componentes de hardware de distribuição equipados com sensor eletromagnético passivo
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
CN108391042B (zh) * 2018-05-21 2023-09-19 光速视觉（北京）科技有限公司 一种真空封装图像传感器芯片的相机图像转换系统
US10868061B2 (en) 2018-08-13 2020-12-15 Semiconductor Components Industries, Llc Packaging structure for a sensor having a sealing layer
TWI685125B (zh) * 2018-12-05 2020-02-11 海華科技股份有限公司 影像擷取模組及可攜式電子裝置
CN109748235B (zh) * 2018-12-29 2022-01-07 深迪半导体(绍兴)有限公司 一种半导体器件及其密封腔体制造工艺和图案转移版
EP3771028A1 (en) 2019-07-25 2021-01-27 Nxp B.V. Semiconductor device and method
CN111370498B (zh) * 2020-03-23 2022-05-31 中国科学院长春光学精密机械与物理研究所 一种探测器小型永久高真空腔体及制备方法
CN112539846B (zh) * 2020-12-04 2022-04-22 武汉高芯科技有限公司 非制冷红外探测器及其像素级封装结构
CN113035816B (zh) * 2021-03-08 2022-12-13 晨宸辰科技有限公司 封装结构和方法、半导体器件和电子设备
KR102610614B1 (ko) * 2021-08-26 2023-12-07 주식회사 아이에이네트웍스 허메틱 실링 패키지 모듈 및 그 제조 방법
CN114725011A (zh) * 2022-03-18 2022-07-08 南京睿芯峰电子科技有限公司 一种气密性芯片结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637143A (ja) * 1992-07-15 1994-02-10 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2000337959A (ja) * 1999-05-28 2000-12-08 Mitsubishi Electric Corp 赤外線検出器及びその製造方法
JP2003204053A (ja) * 2001-03-05 2003-07-18 Canon Inc 撮像モジュール及び該撮像モジュールの製造方法、デジタルカメラ

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3292240A (en) 1963-08-08 1966-12-20 Ibm Method of fabricating microminiature functional components
DE3782201T2 (de) 1986-07-16 1993-04-15 Canon Kk Halbleiterphotosensor und verfahren zu dessen herstellung.
US5302778A (en) 1992-08-28 1994-04-12 Eastman Kodak Company Semiconductor insulation for optical devices
IL106892A0 (en) 1993-09-02 1993-12-28 Pierre Badehi Methods and apparatus for producing integrated circuit devices
IL108359A (en) 1994-01-17 2001-04-30 Shellcase Ltd Method and device for creating integrated circular devices
US6117707A (en) 1994-07-13 2000-09-12 Shellcase Ltd. Methods of producing integrated circuit devices
US5877042A (en) * 1996-08-28 1999-03-02 Motorola, Inc. Glass/Metal package and method for producing the same
US6117705A (en) 1997-04-18 2000-09-12 Amkor Technology, Inc. Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate
US6359333B1 (en) * 1998-03-31 2002-03-19 Honeywell International Inc. Wafer-pair having deposited layer sealed chambers
EP0951068A1 (en) * 1998-04-17 1999-10-20 Interuniversitair Micro-Elektronica Centrum Vzw Method of fabrication of a microstructure having an inside cavity
US6566745B1 (en) 1999-03-29 2003-05-20 Imec Vzw Image sensor ball grid array package and the fabrication thereof
JP2000286401A (ja) 1999-03-29 2000-10-13 Miyota Kk 固体撮像装置およびその製造方法
JP2001068654A (ja) 1999-06-25 2001-03-16 Sony Corp 固体撮像素子および固体撮像素子の製造方法
JP2001203913A (ja) 2000-01-21 2001-07-27 Sony Corp 撮像装置、カメラモジュール及びカメラシステム
JP4361658B2 (ja) * 2000-02-14 2009-11-11 富士通マイクロエレクトロニクス株式会社 実装基板及び実装方法
JP2001250889A (ja) 2000-03-06 2001-09-14 Matsushita Electric Ind Co Ltd 光素子の実装構造体およびその製造方法
KR100464563B1 (ko) 2000-07-12 2004-12-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
TW454309B (en) 2000-07-17 2001-09-11 Orient Semiconductor Elect Ltd Package structure of CCD image-capturing chip
KR100343432B1 (ko) 2000-07-24 2002-07-11 한신혁 반도체 패키지 및 그 패키지 방법
US20040012698A1 (en) * 2001-03-05 2004-01-22 Yasuo Suda Image pickup model and image pickup device
US6570259B2 (en) * 2001-03-22 2003-05-27 International Business Machines Corporation Apparatus to reduce thermal fatigue stress on flip chip solder connections
JP2003032558A (ja) 2001-07-13 2003-01-31 Nippon Avionics Co Ltd イメージセンサｉｃパッケージおよびその製造方法
US6580174B2 (en) * 2001-09-28 2003-06-17 Intel Corporation Vented vias for via in pad technology yield improvements
US6747348B2 (en) 2001-10-16 2004-06-08 Micron Technology, Inc. Apparatus and method for leadless packaging of semiconductor devices
JP4766831B2 (ja) * 2002-11-26 2011-09-07 株式会社村田製作所 電子部品の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637143A (ja) * 1992-07-15 1994-02-10 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2000337959A (ja) * 1999-05-28 2000-12-08 Mitsubishi Electric Corp 赤外線検出器及びその製造方法
JP2003204053A (ja) * 2001-03-05 2003-07-18 Canon Inc 撮像モジュール及び該撮像モジュールの製造方法、デジタルカメラ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10763286B2 (en) 2015-07-23 2020-09-01 Sony Corporation Semiconductor device, manufacturing method thereof, and electronic apparatus
US11410896B2 (en) 2016-02-08 2022-08-09 Sony Corporation Glass interposer module, imaging device, and electronic apparatus

Also Published As

Publication number Publication date
KR100498708B1 (ko) 2005-07-01
WO2006049473A1 (en) 2006-05-11
CN100550402C (zh) 2009-10-14
JP2008519463A (ja) 2008-06-05
TWI299894B (en) 2008-08-11
US7141869B2 (en) 2006-11-28
US20060097335A1 (en) 2006-05-11
TW200625565A (en) 2006-07-16
US7384818B2 (en) 2008-06-10
US20070042530A1 (en) 2007-02-22
CN101053080A (zh) 2007-10-10

Similar Documents

Publication Publication Date Title
JP4664372B2 (ja) イメージセンサー用電子パッケージおよびそのパッケージング方法
US6943423B2 (en) Electronic package of photo-image sensors in cellular phone camera modules, and the fabrication and assembly thereof
US8487437B2 (en) Electronic device package and method for fabricating the same
US7038287B2 (en) Electronic package of photo-sensing semiconductor devices, and the fabrication and assembly thereof
KR100839976B1 (ko) 웨이퍼 수준에서 카메라 모듈을 제조하는 방법
KR100976813B1 (ko) 전자 소자 패키지 및 그 제조 방법
JP4575437B2 (ja) 光感知素子パッケージ及びその製造方法
KR100788280B1 (ko) 반도체 소자 패키지 및 그 패키징 방법
KR100839975B1 (ko) 기판의 배면 상에 패터닝된 층을 갖는 전자 패키지 및 그제조방법
EP2396820A1 (en) Image and light sensor chip packages
KR101142347B1 (ko) 포토센서 패키지 모듈 및 제작 방법
JP2004179495A (ja) 半導体装置
US20060180888A1 (en) Optical sensor package and method of manufacture
KR100980810B1 (ko) 웨이퍼 레벨-칩 스케일 패키지가 가능한 이미지 센서 모듈 및 그 제조방법
KR100494023B1 (ko) 반도체 촬상소자 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110106

R150 Certificate of patent or registration of utility model

Ref document number: 4664372

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250