CN113035816B - 封装结构和方法、半导体器件和电子设备 - Google Patents

封装结构和方法、半导体器件和电子设备 Download PDF

Info

Publication number
CN113035816B
CN113035816B CN202110250448.9A CN202110250448A CN113035816B CN 113035816 B CN113035816 B CN 113035816B CN 202110250448 A CN202110250448 A CN 202110250448A CN 113035816 B CN113035816 B CN 113035816B
Authority
CN
China
Prior art keywords
solder
pad
chip
sub
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110250448.9A
Other languages
English (en)
Other versions
CN113035816A (zh
Inventor
陈威
陈飞
孟庆勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chen Chen Technology Co ltd
Original Assignee
Chen Chen Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chen Chen Technology Co ltd filed Critical Chen Chen Technology Co ltd
Priority to CN202110250448.9A priority Critical patent/CN113035816B/zh
Publication of CN113035816A publication Critical patent/CN113035816A/zh
Application granted granted Critical
Publication of CN113035816B publication Critical patent/CN113035816B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying

Abstract

本公开提供了一种封装结构和方法、半导体器件和电子设备，涉及半导体技术领域。所述封装结构包括：基板，包括第一焊盘；焊料件，与所述第一焊盘接触；和与所述基板相对设置的芯片。所述芯片包括：电路和与所述电路连接的第二焊盘，所述第二焊盘位于所述焊料件远离所述第一焊盘的一侧，并且与所述焊料件接触。

Description

封装结构和方法、半导体器件和电子设备
技术领域
本公开涉及半导体技术领域，尤其涉及一种封装结构和方法、半导体器件和电子设备。
背景技术
未封装的芯片(也称为管芯)通过封装工艺可以实现芯片与基板之间的电气连接。
相关技术中，芯片的焊盘通过打线(wire bond)、焊球(solder ball)、凸块(bump)、通孔(例如硅通孔(TSV)或玻璃通孔(TGV)工艺等实现与基板之间的电气连接。
发明内容
发明人注意到，在相关技术的封装方式中，芯片的焊盘与基板的焊盘之间除了焊料之外，还包括其他部件，例如，引线、焊球、凸块等。其他部件的存在导致封装互连的寄生电感值增大，影响封装结构的电气性能。
为了解决上述问题，本公开实施例提供了如下技术方案。
根据本公开实施例的一方面，提供一种封装结构，包括：基板，包括第一焊盘；焊料件，与所述第一焊盘接触；和与所述基板相对设置的芯片。所述芯片包括：电路和与所述电路连接的第二焊盘，所述第二焊盘位于所述焊料件远离所述第一焊盘的一侧，并且与所述焊料件接触。
在一些实施例中，所述第一焊盘包括多个第一子焊盘；所述焊料件包括多个子焊料件，所述多个子焊料件一一对应地与所述多个第一子焊盘接触；以及所述第二焊盘包括多个第二子焊盘，所述多个第二子焊盘一一对应地与所述多个子焊料件接触。
在一些实施例中，所述芯片还包括：保护层，位于所述电路靠近所述基板的一侧，所述保护层覆盖所述电路，并且未覆盖所述第二焊盘。
在一些实施例中，所述保护层包括阻焊层。
在一些实施例中，所述保护层包括：与所述芯片接触的第一部分，所述第一部分不覆盖所述电路；和与所述芯片不接触、且与所述第一部分连接的第二部分，所述第二部分覆盖所述电路，并且与所述第一部分围成腔体。
在一些实施例中，所述腔体包括真空腔体。
在一些实施例中，所述腔体中填充有氮气。
在一些实施例中，所述第二焊盘的材料包括金、铜、镍金或镍钯金。
在一些实施例中，所述芯片包括：具有所述电路的衬底；位于所述衬底上的第一金属层；和位于所述衬底和所述第一金属层上的第一绝缘层，所述第一绝缘层使得所述第一金属层露出的部分作为所述第二焊盘。
在一些实施例中，所述芯片还包括：第二金属层，位于所述衬底与所述第一金属层之间；和第二绝缘层，位于所述第二金属层和所述第一金属层之间，其中，所述第二金属层通过贯穿所述第二绝缘层的连接件与所述第一金属层连接。
根据本公开实施例的另一方面，提供一种半导体器件，包括：上述任意一个实施例所述的封装结构。
根据本公开实施例的又一方面，提供一种电子设备，包括：上述任意一个实施例所述的半导体器件。
根据本公开实施例的再一方面，提供一种封装方法，包括：提供基板，所述基板包括第一焊盘；形成与所述第一焊盘接触的焊料件；和在形成所述焊料件后，将芯片与所述基板贴装，其中，所述芯片包括电路和与所述电路连接的第二焊盘，在所述贴装后，所述第二焊盘位于所述焊料件远离所述第一焊盘的一侧，并且与所述焊料件接触。
在一些实施例中，所述第一焊盘包括多个第一子焊盘；所述焊料件包括多个子焊料件，所述多个子焊料件一一对应地与所述多个第一子焊盘接触；以及所述第二焊盘包括多个第二子焊盘，所述多个第二子焊盘一一对应地与所述多个子焊料件接触。
在一些实施例中，所述芯片还包括：保护层，所述保护层覆盖所述电路，并且未覆盖所述第二焊盘，其中，在所述贴装后，所述保护层位于所述电路靠近所述基板的一侧。
在一些实施例中，所述保护层包括：与所述芯片接触的第一部分，所述第一部分不覆盖所述电路；和与所述芯片不接触、且与所述第一部分连接的第二部分，所述第二部分覆盖所述电路，并且与所述第一部分围成腔体。
在一些实施例中，通过钢网印刷工艺形成所述焊料件。
在一些实施例中，所述第二焊盘的材料包括金、铜、镍金或镍钯金。
本公开实施例提供的封装结构中，第二焊盘直接与焊料件接触，第二焊盘与焊料件之间无需其他额外部件，降低了封装结构的寄生电感，提高了封装结构的电气性能。另外，由于无需在第二焊盘与焊料件之间设置其他额外部件，可以大大简化封装工艺。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征、方面及其优点将会变得清楚。
附图说明
附图构成本说明书的一部分，其描述了本公开的示例性实施例，并且连同说明书一起用于解释本公开的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本公开，在附图中：
图1是示出根据本公开一些实施例的封装结构的结构示意图；
图2是示出根据本公开另一些实施例的封装结构的结构示意图；
图3是示出根据本公开一些实施例的芯片的结构示意图；
图4是示出根据本公开另一些实施例的芯片的结构示意图；
图5是示出根据本公开一些实施例的封装方法的流程示意图；
图6A-图6C是示出根据本公开一些实施例的封装方法的不同阶段得到的封装结构的截面示意图。
应当明白，附图中所示出的各个部分的尺寸并不必然是按照实际的比例关系绘制的。此外，相同或类似的参考标号表示相同或类似的构件。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。对示例性实施例的描述仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。本公开可以以许多不同的形式实现，不限于这里所述的实施例。提供这些实施例是为了使本公开透彻且完整，并且向本领域技术人员充分表达本公开的范围。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、材料的组分、数字表达式和数值应被解释为仅仅是示例性的，而不是作为限制。
本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的部分。“包括”或者“包含”等类似的词语意指在该词前的要素涵盖在该词后列举的要素，并不排除也涵盖其他要素的可能。“上”、“下”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在本公开中，当描述到特定部件位于第一部件和第二部件之间时，在该特定部件与第一部件或第二部件之间可以存在居间部件，也可以不存在居间部件。当描述到特定部件连接其它部件时，该特定部件可以与所述其它部件直接连接而不具有居间部件，也可以不与所述其它部件直接连接而具有居间部件。
本公开使用的所有术语(包括技术术语或者科学术语)与本公开所属领域的普通技术人员理解的含义相同，除非另外特别定义。还应当理解，在诸如通用字典中定义的术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
图1是示出根据本公开一些实施例的封装结构的结构示意图。
如图1所示，封装结构包括基板11、焊料件12和芯片13。
基板11包括第一焊盘111。在一些实施例中，基板11是印制电路板(PCB)。在一些实施例中，第一焊盘111的材料包括金、铜、银、镍金或镍钯金。
焊料件12与第一焊盘111接触。在一些实施例中，焊料件12包括锡膏或银胶等其他焊料。
芯片13与基板11相对设置。芯片13包括电路131和与电路311连接的第二焊盘132。第二焊盘132位于焊料件12远离第一焊盘111的一侧，并且与焊料件12接触。换言之，第二焊盘132与焊料件12之间没有其他额外部件，而是直接作为芯片13封装后的引脚(PIN)。
在一些实施例中，第二焊盘132的材料包括金、铜、镍金或镍钯金。
上述实施例中，第二焊盘132直接与焊料件12接触，第二焊盘132与焊料件12之间没有其他额外部件，降低了封装结构的寄生电感，提高了封装结构的电气性能。另外，由于无需在第二焊盘132与焊料件12之间设置其他额外部件，可以大大简化封装工艺。
在一些实施例中，参见图1，第一焊盘111包括多个第一子焊盘1111，焊料件12包括多个子焊料件121，第二焊盘132包括多个第二子焊盘1321。多个子焊料件121一一对应地与多个第一子焊盘1111接触，多个第二子焊盘1321一一对应地与多个子焊料件121接触。即，每个第二子焊盘1321与对应的子焊料件121之间均没有额外的其他部件。如此，可以进一步降低封装结构的寄生电感，从而进一步提高封装结构的电气性能。
图2是示出根据本公开另一些实施例的封装结构的结构示意图。
与图1相比，图2所示的芯片13还包括位于电路131靠近基板11的一侧的保护层133。在一些实施例中，保护层133包括阻焊层。
这里，保护层133覆盖电路131，并且未覆盖第二焊盘132。换言之，电路131在基板11上的正投影位于保护层133之内，第二焊盘132在基板11上的正投影位于保护层133之外。保护层133有利于减小电路131受到的外界的不利影响，从而进一步提高封装结构的电气性能。
例如，保护层133与芯片13可以通过不同方式来接触，下面结合不同实施例进行介绍。
作为一些实现方式，保护层133可以全部地与芯片13接触。
作为另一些实现方式，保护层133可以部分地与芯片13接触。例如，参见2，保护层133包括与芯片13接触的第一部分1331和与芯片13不接触的第二部分1332。应理解，这里将保护层133与芯片接触的部分称为第一部分1331，与芯片13不接触的部分称为第二部分1332。例如，第一部分1331和第二部分1332的材料可以包括二氧化硅、干膜等。
第二部分1332与第一部分1331连接，并且第二部分1332与第一部分1331围成腔体CA。第一部分1331不覆盖电路131，而第二部分1332覆盖电路131。换言之，芯片13与第一部分1331接触的区域在基板11上的正投影与电路131在基板11上的正投影不交叠。
上述实现方式中，与芯片13接触的第一部分1331不覆盖芯片13与电路131对应的区域，如此可以减小保护层133对电路131造成的不利影响。
例如，电路131可以包括声表面波器件和接触式图像传感器的电路中的至少一种。在保护层133包括第一部分1331和第二部分1332的情况下，可以减小保护层133对声表面波器件或接触式图像传感器造成的不利影响。
在一些实施例中，腔体CA包括真空腔体。在另一些实施例中，腔体CA中填充有氮气。这样的方式下，保护层133既能保护电路131不受外界的不利影响，同时又能更有效地减小自身对电路131造成的不利影响，从而可以更进一步提高封装结构的电气性能。
下面结合图3和图4介绍根据本公开一些实施例的芯片的结构。
图3是示出根据本公开一些实施例的芯片的结构示意图。
如图3所示，芯片13包括具有电路131的衬底130、位于衬底130上的第一金属层133、以及位于衬底130和第一金属层133上的第一绝缘层134。这里，第一绝缘层134使得第一金属层133露出的部分作为第二焊盘132。
例如，第一绝缘层134具有第一开口V1，第一开口V1使得第一金属层133的一部分露出，该部分作为第二焊盘132。
图4是示出根据本公开另一些实施例的芯片的结构示意图。
如图4所示，芯片13除了包括衬底130、第一金属层133、以及第一绝缘层134外，还包括第二金属层135和第二绝缘层136。与图3类似地，在图4中，第一绝缘层134使得第一金属层133露出的部分作为第二焊盘132。
第二金属层135位于衬底130与第一金属层133之间，第二绝缘层136位于第二金属层135和第一金属层133之间。另外，第二金属层135通过贯穿第二绝缘层136的连接件CM与第一金属层133连接。连接件CM的材料例如可以包括金属。
在一些实施例中，芯片13还包括位于衬底130和第二绝缘层136之间的第三绝缘层137。例如，第三绝缘层137具有使得第二金属层135的一部分露出的第二开口V2。在一些实施例中，连接件CM经由第二开口V2与第二金属层135连接。
以上结合图3和图4给出了芯片13的不同实现方式。应理解，这些实现方式并非作为本公开的限制。在其他的实施例中，芯片13可以通过其他方式来实现。
本公开实施例还提供了一种半导体器件，包括：上述任意一个实施例的封装结构。半导体器件例如可以是声表面波器件和接触式图像传感器等。
本公开实施例还提供了一种电子设备，包括：上述任意一个实施例的半导体器件。例如，电子设备可以是电视机、滤波器、扫描仪、笔记本、台式电脑、移动终端(例如手机、平板电脑)等。
图5是示出根据本公开一些实施例的封装方法的流程示意图。图6A-图6C是示出根据本公开一些实施例的封装方法的不同阶段得到的封装结构的截面示意图。
下面结合图5、图6A-图6C对根据本公开一些实施例的封装方法进行说明。
在步骤502，提供基板11。如图6A所示，基板11包括第一焊盘111。例如，第一焊盘111可以包括多个第一子焊盘1111。
在步骤504，形成与第一焊盘111接触的焊料件12，如图6B所示。在一些实施例中，可以通过钢网印刷工艺形成焊料件12。
例如，焊料件12可以包括彼此间隔开的多个子焊料件121，每个子焊料件121与对应的一个第一子焊盘1111接触。
在步骤506，在形成焊料件12后，将芯片13与基板11贴装。
这里，芯片13包括电路131和与电路131连接的第二焊盘132。芯片13的实现方式可以参照上文的相关描述，在此不再赘述。
如图6C所示，在将芯片13与基板11贴装后，第二焊盘132位于焊料件12远离第一焊盘111的一侧，并且与焊料件12接触，从而完成第二焊盘132与第一焊盘111之间的焊接。
在一些实施例中，第二焊盘132可以包括多个第二子焊盘1321，每个第二子焊盘1321与对应的一个子焊料件121接触。
上述实施例中，在表面贴装时，芯片13的第二焊盘132直接与焊料件121焊接在一起，二者之间无需额外形成其他部件。一方面，大大简化了封装工艺，降低了工艺复杂度；另一方面，降低了封装结构的寄生电感，提高了封装结构的电气性能。
本公开实施例的封装方法可以适用于各种芯片，适合批量生产。
至此，已经详细描述了本公开的各实施例。为了避免遮蔽本公开的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。本领域的技术人员应该理解，可在不脱离本公开的范围和精神的情况下，对以上实施例进行修改或者对部分技术特征进行等同替换。本公开的范围由所附权利要求来限定。

Claims (14)

1.一种封装结构，包括：
基板，包括第一焊盘；
焊料件，与所述第一焊盘接触，所述焊料件的材料是锡膏或银胶；和
芯片，与所述基板相对设置，包括：
电路，
与所述电路连接的第二焊盘，位于所述焊料件远离所述第一焊盘的一侧，并且与所述焊料件接触，所述第二焊盘直接作为所述芯片封装后的引脚，和
保护层，位于所述电路靠近所述基板的一侧，所述保护层覆盖所述电路，并且未覆盖所述第二焊盘；
其中，所述保护层包括：
与所述芯片接触的第一部分，所述第一部分不覆盖所述电路；和
与所述芯片不接触、且与所述第一部分连接的第二部分，所述第二部分覆盖所述电路，并且与所述第一部分围成腔体。
2.根据权利要求1所述的封装结构，其中：
所述第一焊盘包括多个第一子焊盘；
所述焊料件包括多个子焊料件，所述多个子焊料件一一对应地与所述多个第一子焊盘接触；以及
所述第二焊盘包括多个第二子焊盘，所述多个第二子焊盘一一对应地与所述多个子焊料件接触。
3.根据权利要求1所述的封装结构，其中，所述保护层包括阻焊层。
4.根据权利要求1所述的封装结构，其中，所述腔体包括真空腔体。
5.根据权利要求1所述的封装结构，其中，所述腔体中填充有氮气。
6.根据权利要求1所述的封装结构，其中，所述第二焊盘的材料包括金、铜、镍金或镍钯金。
7.根据权利要求1-6任意一项所述的封装结构，其中，所述芯片包括：
具有所述电路的衬底；
位于所述衬底上的第一金属层；和
位于所述衬底和所述第一金属层上的第一绝缘层，所述第一绝缘层使得所述第一金属层露出的部分作为所述第二焊盘。
8.根据权利要求7所述的封装结构，其中，所述芯片还包括：
第二金属层，位于所述衬底与所述第一金属层之间；和
第二绝缘层，位于所述第二金属层和所述第一金属层之间，其中，所述第二金属层通过贯穿所述第二绝缘层的连接件与所述第一金属层连接。
9.一种半导体器件，包括：根据权利要求1-8任意一项所述的封装结构。
10.一种电子设备，包括：根据权利要求9所述的半导体器件。
11.一种封装方法，包括：
提供基板，所述基板包括第一焊盘；
形成与所述第一焊盘接触的焊料件，所述焊料件的材料是锡膏或银胶；和
在形成所述焊料件后，将芯片与所述基板贴装，其中，所述芯片包括电路、与所述电路连接的第二焊盘和覆盖所述电路且未覆盖所述第二焊盘的保护层，所述第二焊盘直接作为所述芯片封装后的引脚，在所述贴装后，所述第二焊盘位于所述焊料件远离所述第一焊盘的一侧，并且与所述焊料件接触，所述保护层位于所述电路靠近所述基板的一侧；
所述保护层包括：
与所述芯片接触的第一部分，所述第一部分不覆盖所述电路；和
与所述芯片不接触、且与所述第一部分连接的第二部分，所述第二部分覆盖所述电路，并且与所述第一部分围成腔体。
12.根据权利要求11所述的封装方法，其中：
所述第一焊盘包括多个第一子焊盘；
所述焊料件包括多个子焊料件，所述多个子焊料件一一对应地与所述多个第一子焊盘接触；以及
所述第二焊盘包括多个第二子焊盘，所述多个第二子焊盘一一对应地与所述多个子焊料件接触。
13.根据权利要求11所述的封装方法，其中，通过钢网印刷工艺形成所述焊料件。
14.根据权利要求11-13任意一项所述的封装方法，其中，所述第二焊盘的材料包括金、铜、镍金或镍钯金。
CN202110250448.9A 2021-03-08 2021-03-08 封装结构和方法、半导体器件和电子设备 Active CN113035816B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110250448.9A CN113035816B (zh) 2021-03-08 2021-03-08 封装结构和方法、半导体器件和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110250448.9A CN113035816B (zh) 2021-03-08 2021-03-08 封装结构和方法、半导体器件和电子设备

Publications (2)

Publication Number Publication Date
CN113035816A CN113035816A (zh) 2021-06-25
CN113035816B true CN113035816B (zh) 2022-12-13

Family

ID=76466851

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110250448.9A Active CN113035816B (zh) 2021-03-08 2021-03-08 封装结构和方法、半导体器件和电子设备

Country Status (1)

Country Link
CN (1) CN113035816B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270975A (ja) * 1996-03-08 1998-10-09 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
US6710682B2 (en) * 2000-10-04 2004-03-23 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device, method for producing the same, and circuit module using the same
US6969945B2 (en) * 2001-02-06 2005-11-29 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device, method for manufacturing, and electronic circuit device
KR100498708B1 (ko) * 2004-11-08 2005-07-01 옵토팩 주식회사 반도체 소자용 전자패키지 및 그 패키징 방법
CN103124471B (zh) * 2011-11-21 2016-01-27 富葵精密组件(深圳)有限公司 电子元件的安装方法
CN111354705B (zh) * 2020-03-20 2022-05-20 维沃移动通信(重庆)有限公司 电路板装置及其制备方法、电子设备

Also Published As

Publication number Publication date
CN113035816A (zh) 2021-06-25

Similar Documents

Publication Publication Date Title
US5854512A (en) High density leaded ball-grid array package
CN101877349B (zh) 半导体模块及便携式设备
KR20110128748A (ko) 이중 측부 연결부를 구비한 집적회로 패키징 시스템 및 이의 제조 방법
JPWO2007072616A1 (ja) 部品内蔵モジュールおよびその製造方法
KR20090065434A (ko) 플립 칩을 갖춘 집적회로 패키지 시스템
KR20190090180A (ko) 팬-아웃 센서 패키지
JP2005093551A (ja) 半導体装置のパッケージ構造およびパッケージ化方法
JP4395166B2 (ja) コンデンサを内蔵した半導体装置及びその製造方法
JP2001007472A (ja) 電子回路装置およびその製造方法
KR101845714B1 (ko) 반도체 패키지 및 그 제조방법
US7307352B2 (en) Semiconductor package having changed substrate design using special wire bonding
US9230895B2 (en) Package substrate and fabrication method thereof
CN113035816B (zh) 封装结构和方法、半导体器件和电子设备
CN108461483B (zh) 一种嵌入式电容转接板封装结构及制造方法
US6689637B2 (en) Method of manufacturing a multi-chip semiconductor package
KR100196991B1 (ko) 칩 스케일 패키지 어셈블리 및 이를 구비한 멀티 칩 모듈 어셈블리
US20080088005A1 (en) SIP package with small dimension
KR20130050077A (ko) 스택 패키지 및 이의 제조 방법
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
JP4955997B2 (ja) 回路モジュールおよび回路モジュールの製造方法
CN112447690B (zh) 天线置顶的半导体封装结构
KR20070019359A (ko) 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법
JP2006041061A (ja) 半導体装置
KR102002786B1 (ko) 반도체 패키지 및 그 제조 방법
KR100834835B1 (ko) 콘덴서를 내장한 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: 311,500 Room 402, Floor 4, Electronic Equipment Industrial Park, No. 368, Baiyunyuan East Road, Fengchuan Street, Tonglu County, Hangzhou City, Zhejiang Province

Patentee after: Chen Chen Technology Co.,Ltd.

Address before: 201615 rooms 1603 and 1604, building 21, No. 1158, Jiuting Central Road, Jiuting Town, Songjiang District, Shanghai

Patentee before: Chen Chen Technology Co.,Ltd.