CN114303231A - 防止焊接点之间的桥接 - Google Patents

防止焊接点之间的桥接 Download PDF

Info

Publication number
CN114303231A
CN114303231A CN202080061510.3A CN202080061510A CN114303231A CN 114303231 A CN114303231 A CN 114303231A CN 202080061510 A CN202080061510 A CN 202080061510A CN 114303231 A CN114303231 A CN 114303231A
Authority
CN
China
Prior art keywords
substrate
pad
pads
top surface
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080061510.3A
Other languages
English (en)
Inventor
宫泽理沙
渡边敬仁
森裕幸
冈本圭司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN114303231A publication Critical patent/CN114303231A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4864—Cleaning, e.g. removing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H01L2224/17055—Bump connectors having different shapes of their bonding interfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81012—Mechanical cleaning, e.g. abrasion using hydro blasting, brushes, ultrasonic cleaning, dry ice blasting, gas-flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

公开了一种制造连接结构的方法。该方法包括提供具有顶表面并包括用于焊接的焊盘组的基板，每个焊盘具有从基板的顶表面暴露的焊盘表面。该方法还包括对基板的顶表面中靠近焊盘的部分和每个焊盘的焊盘表面施加表面处理，以使焊盘的顶表面和焊盘表面的至少一部分更粗糙。

Description

防止焊接点之间的桥接
背景技术
本发明总体上涉及用于焊接的技术，更具体地，涉及制造连接结构的方法、连接结构和电子器件。
响应于对芯片之间的宽带信号传输日益增长的需求，已经开发出使用无铅焊料的精细间距互连来增强电子器件的性能。随着互连的节距宽度变细，跨相邻焊接点的桥接已成为各种组装技术中的主要缺陷之一，包括BGA(球栅阵列)、QFP(四方扁平封装)、倒装芯片等。
发明内容
根据本发明的实施例，提供了一种连接结构的制造方法。该方法包括提供具有顶表面并包括用于焊接的焊盘组的衬底，其中，每个焊盘具有从衬底的顶表面暴露的焊盘表面。该方法还包括对基板的靠近焊盘的顶表面的至少一部分和每个焊盘的焊盘表面都进行表面处理，以使焊盘的顶表面的至少一部分和焊盘表面更粗糙。
通过本发明实施例提供的方法制造的连接结构，能够防止相邻焊盘上形成的焊接点在焊接时桥接。施加表面处理以增强表面粗糙度，改善焊盘的焊盘表面的润湿性以及基板的顶表面相对于熔融焊料的去润湿性。因此，即使焊接点之间的间距变细，也可以改善焊接点的可靠性。此外，可以降低连接结构的生产成本和提高生产产率，并因此，可以提高包括连接结构的电子装置。
在优选实施例中，衬底的顶表面具有低润湿性，并且每个焊盘的焊盘表面对于熔融焊料具有高润湿性。表面处理的应用改变了暴露表面在各自强化方向上的不同润湿特性。具有低润湿性的基板的顶表面变得更加不可润湿，而具有高润湿性的焊盘表面变得更加可润湿。
在具体实施例中，在施用该表面处理之后该基底的顶表面的至少一部分具有大于0.4μm且小于2μm的粗糙度参数(Ra)。
在特定实施例中，焊盘包括金属材料，并且顶部表面的邻近焊盘的至少一部分包括有机材料。在进一步的具体实施方式中，包括有机材料的部分由选自包括有机基板、设置在基板上的介电层、设置在基板上的阻焊层、设置在基板上的粘合剂以及它们的组合提供。
在优选实施例中，表面处理包括喷砂。喷砂机械地和物理地改变暴露表面，而不显著改变化学表面条件。此外，通过使用适当的研磨颗粒，可以更精确地以更宽的控制范围来控制焊盘的焊盘表面和基板的顶表面的部分的粗糙度。
在特定实施例中，该方法还包括形成焊接点组，每个焊接点被设置在焊盘中的对应一个焊盘上。
在优选实施例中，形成所述焊接点组包括将焊料施加到所述焊盘的所述焊盘表面和所述衬底的的至少部分已施加表面处理的顶表面部分上。形成所述焊接点组还包括加热所述焊料以形成所述焊接点组。已施加表面处理的基板的顶表面部分所包围的焊盘的焊盘表面适合于焊接工艺，其中，所施加的焊料被加热以完成焊料接合。
在优选实施例中，基板还包括布置在基板上的互连层，互连层具有定位成紧邻焊盘组的边缘并且包括位于互连层的边缘处并暴露于互连层的边缘处的侧连接焊盘组，每个侧连接焊盘相对于设置在基板上的对应焊盘布置。新型侧连接的引入提高了布线与互连层布线的灵活性。因此，由于可以根据提高的布线灵活性来优化布线，因此可以改善使用互连结构的电子装置的性能。此外，它放宽了对使用互连层的芯片的端子布局的限制。由于可以防止形成在相邻焊盘上的侧连接桥接，提高了这种电子器件的产率和可靠性。
在优选实施例中，每个侧连接焊盘具有在互连层的顶表面处暴露的顶表面和在互连层的边缘处暴露的边缘表面，其中边缘表面面向对应的一个焊盘。因此，由于在侧连接中涉及边缘表面和顶表面两者以增加接触面积，因此可以改善侧连接的可靠性和制造良率。
在特定实施例中，该方法还包括形成焊接点组以分别将互连层的侧连接焊盘与设置在衬底上的焊盘连接。
根据本发明的其他实施例，提供了一种连接结构的制造方法。该方法包括提供衬底，该衬底具有顶表面并且包括用于焊接的焊盘组，每个焊盘具有从衬底的顶表面暴露的焊盘表面。基板的顶表面具有靠近焊盘的至少一部分，已对其施加了提高表面粗糙度的表面处理。每个焊盘的焊盘表面具有已施加表面处理的至少一部分。该方法还包括形成焊接点组，每个焊接点设置在对应的一个焊盘上。
通过根据本发明的实施例的方法制造的连接结构可以防止在焊接时形成在相邻焊盘上的焊接点桥接。增强表面粗糙度的表面处理的应用改善了焊盘的焊盘表面的润湿性以及基板的顶表面相对于熔融焊料的去润湿性。因此，即使焊接点之间的间距变细，也可以改善焊接点的可靠性。此外，能够降低制造成本并提高连接结构和包括连接结构的电子设备的生产产量。
根据本发明的其他实施方式，提供了一种连接结构，该连接结构包括具有顶表面的基板和用于焊接的焊盘组，每个焊盘具有从基板的顶表面暴露的焊盘表面。在连接结构中，顶表面靠近焊盘的部分比顶表面的其他部分更粗糙，并且每个焊盘的焊盘表面比形成在基板上的其他导电材料的暴露表面更粗糙。
根据本发明的其他实施方式，提供了一种连接结构，该连接结构包括具有顶表面的基板和用于焊接的焊盘组，每个焊盘具有从基板的顶表面暴露的焊盘表面。在连接结构中，基板的至少一部分的上表面实施了提高表面粗糙度的表面处理。此外，每个焊盘具有已施加表面处理的焊盘表面的至少一部分。
根据本发明实施例的连接结构能够防止相邻焊盘上形成的焊接点在焊接时桥接。增强表面粗糙度的表面处理的处理改善了焊盘的焊盘表面的润湿性以及用于熔融焊料的基板的顶表面的去润湿性。因此，即使焊接点之间的间距变细，也可以提高焊接点的可靠性。
根据本发明的另一实施方式，提供了一种电子设备，该电子设备包括具有顶表面的基板和用于焊接的焊盘组，每个焊盘具有从基板的顶表面暴露的焊盘表面。在电子器件中，基板具有顶表面的已经施加了增强表面粗糙度的表面处理的部分，并且每个焊盘具有焊盘表面的已经施加了表面处理的部分。
根据本发明实施例的电子器件可以改善在相邻焊盘上形成的焊接点方面的可靠性。增强表面粗糙度的表面处理的施加改善了焊盘的焊盘表面的润湿性以及用于熔融焊料的基板的顶表面的去润湿性。因此，即使焊接点之间的间距变细，也可以改善焊接点的可靠性。
在特定实施例中，电子器件包括焊接点组，每个焊接点设置在对应的一个焊盘上，以及一个或多个安装在基板上的电子元件。每个电子元件使用至少一个焊接点。
通过本发明的技术实现了附加特征和优点。本发明的其他实施例和方面在本文中详细描述，并且被认为是要求保护的发明的一部分。
附图说明
被视为本发明的主题在说明书结尾处的权利要求中被特别指出和清楚地要求保护。通过以下结合附图的详细描述，本发明的上述和其他特征以及优点将变得显而易见。注意，附图中的元件和层的尺寸和相对位置不一定按比例绘制。这些元件或层中的一些被任意地放大和定位，以用于提高附图的易读性。
图1A示出了根据本发明的示例性实施方式的互连基板的示意图。
图1B示出了根据本发明示例性实施方式的互连基板的示意图。
图2示出了根据本发明示例性实施方式的用于将互连层转移到目标基板上的互连层承载结构的示意图。
图3A示出了在根据本发明的示例性实施方式的互连基板的制造工艺期间获得的结构的截面图。
图3B示出了在根据本发明的示例性实施方式的互连基板的制造过程期间获得的结构的截面图。
图3C示出了在根据本发明的示例性实施方式的互连基板的制造过程期间获得的结构的横截面图。
图4A示出了在根据本发明的示例性实施方式的互连基板的制造过程期间获得的结构的截面图。
图4B示出了在根据本发明的示例性实施方式的互连基板的制造过程期间获得的结构的截面图。
图4C示出了在根据本发明的示例性实施方式的互连基板的制造工艺期间获得的结构的截面图。
图5A示出了在根据本发明的示例性实施方式的互连基板的制造过程期间形成焊接点时获得的结构的截面图。
图5B示出了在根据本发明的示例性实施方式的互连基板的制造过程期间形成焊接点时获得的结构的截面图。
图5C示出了在根据本发明的示例性实施方式的互连基板的制造过程期间形成焊接点时所获得的结构的横截面视图。
图6描述了根据本发明示例性实施方式的增强表面粗糙度的表面处理的示意图。
图7A描述了根据本发明的示例性实施方式，预期分别形成在侧连接焊盘和导电焊盘上的焊接点的示意图，该焊接点没有增强表面粗糙度的表面处理和具有增强表面粗糙度的表面处理。
图7B描述了根据本发明的示例性实施方式，预期在侧连接焊盘和导电焊盘上分别形成没有增强表面粗糙度的表面处理和具有增强表面粗糙度的表面处理的焊接点的示意图。
图8A示出了在各种条件下测量的接触角。
图8B示出了在各种条件下测量的接触角。
图8C示出了在各种条件下测量的接触角。
图8D示出了在各种条件下测量的接触角。
图8E示出了在各种条件下测量的接触角。
图8F示出了在各种条件下测量的接触角。
图9A显示粗糙度参数(Ra，Rq)对表面条件的图。
图9B显示了粗糙度参数(Ra，Rq)对表面条件的图。
图10A分别示出了用于计算流体动态模拟的建模结构的俯视图和截面图。
图10B分别示出了用于计算流体动态模拟的建模结构的俯视图和截面图。
图11A示出在图10中所示的建模结构中的树脂部件的表面的各种接触角下进行的模拟结果。
图11B示出了在图10中所示的建模结构中的树脂部件的表面的各种接触角下进行的模拟结果。
图11C示出了在图10中所示的建模结构中的树脂部件的表面的各种接触角下进行的模拟结果。
图12示出了根据本发明示例性实施方式的互连层周围的电子装置的截面图。
图13A示出了在根据本发明的示例性实施方式的电子器件的制造过程期间获得的结构的横截面视图。
图13B示出了在根据本发明示例性实施方式的电子器件的制造过程期间获得的结构的截面图。
图13C示出了在根据本发明示例性实施方式的电子器件的制造过程期间获得的结构的截面图。
具体实施方式
在下文中，将参照具体实施方式描述本发明，但是本领域技术人员将理解，以下描述的实施例仅作为示例提及，并不旨在限制本发明的范围。当参考图1A至图13C描述实施方式时，多个相同的元件可由共同的参考标号标识，而多个相同的元件中的每个单独的元件可由附加到共同的参考标号的单独的索引参考标号标识，例如，图1A中示出的多个接合焊盘由参考标号112共同指代并且每个单独的接合焊盘由参考标号112-1和112-2指代。
根据本发明的一个或多个实施例涉及一种连接结构、一种包括连接结构的电子设备、一种制造该连接结构的方法，其中，用于焊接的焊盘表面和衬底表面的靠近焊盘表面的一部分经受增强表面粗糙度的表面处理，以改善焊盘表面对于熔融焊料的可润湿性以及衬底表面的一部分对于熔融焊料的去润湿性。
在下文中，参考图1A和图1B，描述根据本发明的示例性实施方式的芯片安装之前的互连结构的示意图。
图1A和图1B示出了用于互连安装在其上的芯片的互连基板100的示意图。配线基板100对应于焊接后的连接结构。图1A和图1B分别示出了互连基板100的截面图和俯视图。要注意的是，在图1A中所示的横截面图与在图1B的顶视图中由“X”表示的横截面对应。
如图1A所示，互连基板100包括：有机基底基板110；形成在有机基底基板110上的用于芯片接合的多个接合焊盘112；形成在有机基底基板110上的用于侧连接的导电焊盘组114；以及设置在有机基底基板110上的互连层130。
有机基底基板110可以是具有芯(例如玻璃环氧树脂芯)和适当数量的布线层(具有层间电介质)的构建衬底，并且可以通过任何标准构建工艺制造。接合焊盘112和导电焊盘114可以是构建衬底的最外层。每个接合焊盘112经由在有机基底基板110中的写入而连接至信号线。每个导电焊盘114经由在有机基底基板110中的写入连接至电源或地线，该电源或地线可以用作信号返回电流路径，该信号返回电流路径是电流返回到源所采取的路径。接合焊盘112、导电焊盘114和布线由金属材料(例如，Cu、Al等)和其他导电材料中的任一种制成。在具体实施例中，可以使用金属铜。注意，出于说明的目的，从附图中省略了有机基底基板110内部的内部结构。还应注意，有机基底基板110用作所述实施例中的基板。然而，诸如玻璃衬底的无机衬底也可以被用作基板。
在具体实施例中，互连基板100还包括形成在有机基底基板110上的阻焊层116。每个接合焊盘112可以由阻焊层116覆盖并且通过形成在其中的开口从阻焊层116暴露。每个接合焊盘112可具有形成在阻焊层116的开口内的预焊料118。而且，每个导电焊盘114可部分地由阻焊层116覆盖，并且在靠近布置在有机基底基板110上的互连层130的一个边缘处从阻焊层116暴露。焊盘112、114的厚度通常可以在1至20微米的范围内。阻焊层116的厚度可以在其足够的膜厚度的范围内并且通常可以在从2微米至50微米的范围内。应注意，可以是有机材料的阻焊层116可用作设置在有机基底基板上的绝缘层。然而，代替使用阻焊层116，还设想了除阻焊层材料之外的诸如无机绝缘材料的绝缘材料的电介质层。
多个接合焊盘112可以被分成多个组。一组接合焊盘(在下文中，称为第一组)112-1被定位在互连基板100上的倒装芯片区域(称为第一倒装芯片区域)110b-1处。其他组接合焊盘(在下文中，称为第二组)112-2位于互连基板100上的不同倒装芯片区域(称为第二倒装芯片区域)110b-2处。第二组接合焊盘112-2可以位于距第一组接合焊盘112-1一定距离处。应注意，在图1B的俯视图中描述了形成在接合焊盘112-1、112-2上的预焊料118-1、118-2。第一倒装芯片区域110b-1和第二倒装芯片区域110b-2分别是一个芯片(在下文中，称作第一芯片)和其他芯片(在下文中，称作第二芯片)将在随后的芯片安装过程之后被安装的区域。
互连层130布置在有机基底基板110的顶表面上并且位于第一组和第二组接合焊盘112-1、112-2之间的限定区域110a内。设置互连层130的限定区域110a不具有阻焊剂。通过使用适当的对准标记，互连层130可以被精确地定位在限定的区域110a处并且被附接至有机基底基板110。注意，互连层130的限定区域110a与第一倒装芯片区域110b-1和第二倒装芯片区域110b-2两者部分地重叠。此外，可以凹进布置互连层130的限定区域110a，以调整互连层130的顶表面和阻焊层116的顶表面的水平。
互连层130通过粘合剂132粘结到有机基底基板110的顶表面。粘合剂132可以使用膏或液体型或膜型粘合剂材料。
进一步参照图1A，更详细地描述互连层130的结构。互连层130包括：有机绝缘材料134；嵌入在有机绝缘材料134中的导电图案136；以及在互连层130的顶表面130a处暴露的多个焊盘140、141和142，其可以由有机绝缘材料134提供。互连层130的焊盘140、141和142被分成两种类型。第一类型是用于侧连接的侧连接焊盘140，第二类型是用于芯片接合的接合焊盘141、142。
注意，在所描述的实施例中，有机绝缘材料134用作互连层130的绝缘材料。有机材料对于使用有机基底基板110的情况是优选的，以便减轻互连层130与通常用作封装基板的有机基底基板110之间的CTE不匹配。然而，绝缘材料不限于有机材料。在其他实施例中，也可以采用无机绝缘材料作为绝缘材料。
在所描述的实施例中，如针对第一倒装芯片区域110b-1代表性描述的，互连层130具有边缘E1和E2，该边缘位于靠近布置在有机基底基板110上的导电焊盘114-1和114-2的集合。这组侧连接焊盘140-1位于并暴露于边缘E1处。每个侧连接焊盘140-1相对于设置在有机基底基板110上的导电焊盘114-1中的对应一个布置。当该组导电焊盘114-1以预定间隔(例如，节距宽度)沿着靠近互连层130的一个边缘布置成一行时，该组侧连接焊盘140-1还以与导电焊盘114-1的间隔相匹配的预定间隔(例如，节距宽度)沿着互连层130的边缘E1布置成一行。尽管没有特别限制，但是在特定实施例中，侧连接焊盘140-1和导电焊盘114-1具有一对一的关系。
每个侧连接焊盘140具有在互连层130的顶表面130a处暴露的顶表面TS和在互连层130的一个边缘(例如，E1和E2)处暴露的边缘表面ES。顶表面TS平行于有机基底基板110的顶表面，而边缘表面ES垂直于有机基底基板110的顶表面并且面向对应的一个导电焊盘114。在优选实施方式中，每个侧连接焊盘140的边缘表面ES和/或顶部表面TS具有阻挡金属层。阻挡金属层的实例包括Au/Pd/Ni堆叠和Au/Ni堆叠(其中第一元件(例如，对于两种情况为Au)为堆叠中的顶部)、Au层和Pd层。注意，诸如Au、Pd、Ni等的符号表示包含在堆叠的每层中的主要元素，其可以包含少量或微量的其他元素以形成合金和/或由于制造过程也可以包含少量或微量的添加剂。还应注意，设置在有机基底基板110上的接合焊盘112和导电焊盘114中的每个也可具有或可不具有类似的阻挡金属层。
如图1A和图1B所示，互连基板100还可以包括一组焊接点119，每个焊接点将互连层130的一个侧连接焊盘140与设置在有机基底基板110上的一个对应导电焊盘114连接。每个焊接点119接触侧连接焊盘140的暴露表面(上表面TS和边缘表面ES)和导电焊盘114。应注意，在图1B的俯视图中还描述了形成在导电焊盘114-1、114-2和侧连接焊盘140-1、140-2上的焊接点119-1、119-2。符号‘G’表示接地，而符号‘P’表示电源。
在所描述的实施例中，焊盘112、114和衬底具有各自的表面(导电焊盘114和接合焊盘112的焊盘表面PS以及导电焊盘114和接合焊盘112周围的衬底表面SS)，对这些表面进行了增强表面粗糙度的表面处理。在一个或多个实施例中，表面处理包括喷砂和/或等离子体处理。所以，导电焊盘114具有焊盘表面PS，其从衬底表面SS暴露并且比其他未处理焊盘的暴露表面更粗糙。接合焊盘112也具有从衬底表面SS暴露并且比其他未处理焊盘的暴露表面更粗糙的焊盘表面PS。此外，衬底具有靠近导电焊盘114和接合焊盘112的衬底表面SS的一部分比衬底表面的其他部分粗糙。
应注意，基板表面SS被定义为包括作为基板主体的有机基底基板110和形成在基板主体上的阻焊层116的部分的表面。基板表面SS可至少部分地包括阻焊层116的上表面、有机基底基板110的不存在阻焊剂的上表面、不存在互连层并且不存在粘合剂、和/或粘合剂132的表面。
基板表面SS可由阻焊层116、有机基底基板110和/或粘合剂132的有机材料提供，并且对于熔融焊料具有低润湿性。导电焊盘114和接合焊盘112中的每一个的焊盘表面PS对于熔融焊料具有高润湿性。注意，术语“低润湿性”是指表面具有大于90度的接触角(90°＜θ≤180°)，而术语“高润湿性”是指表面具有小于90度的接触角(0＜θ＜90°)。还应注意，接触角(θ)是液体-空气界面与固体-液体界面相遇的角度，其中液体是熔融焊料并且固体是焊盘112、114的导电材料或基板的有机材料，并且提供润湿性的反向测量。
在具体实施方式中，只要充分保持表面处理之后的阻焊层的厚度，基板表面SS的在施加表面处理之后的部分的粗糙度参数(Ra)大于0.4μm且小于2μm，更优选地大于0.5μm且小于1μm，其中，Ra表示算术平均粗糙度。就其他粗糙度参数而言，基板表面SS的部分可以具有大于700nm且小于4μm、更优选大于0.8μm且小于2μm的粗糙度参数(Rq)，其中Rq表示均方根粗糙度。这同样适用于焊盘表面PS。
进一步注意，互连层130的焊盘140、141、142中的每一个也可以具有从互连层130的顶表面130a暴露的焊盘表面，并且比其他未处理的焊盘的暴露表面更粗糙，这些未处理的焊盘没有对其进行表面增强处理。。此外，互连层130的顶表面130a的靠近焊盘140、141、142的部分可以比互连层130的未施加表面粗糙度增强的表面处理的其他部分更粗糙。
在所描述的实施例中，如针对第一倒装芯片区域110b-1代表性描述的，侧连接焊盘140-1、导电焊盘114-1以及相应地焊接点119-1位于倒装芯片区域110b-1内。这同样适用于其他倒装芯片区域110b-2。然而，侧连接(侧连接焊盘140、导电焊盘114和焊接点119)的位置不受限制。在其他实施例中，这些侧面连接被放置在远离这些倒装芯片区域110b的位置处，因为这些侧面连接不直接参与该芯片结合。
这里，再次关注互连层130的结构，在互连层130的顶表面130a处从有机绝缘材料134暴露接合焊盘141、142。互连层130的接合焊盘141、142用于与设置在有机基底基板110上的接合焊盘112一起安装设置在其上的芯片。在所描述的实施例中，互连层130的接合焊盘141、142在功能上被分成两种类型。第一类型是用于电源或接地的第一接合焊盘141，第二类型是用于芯片之间的信号传输的第二接合焊盘142。
用于电源或接地的每个第一接合焊盘141通过嵌入在有机绝缘材料134中的配线(其是导电图案136的一部分)连接至相应的侧连接焊盘140，该侧连接焊盘140通过焊接部119进一步连接至有机基底基板110的电源线或接地线。
互连层130的接合焊盘141、142在连接小组方面也被分成多个组。一组接合焊盘(在下文中被称为第一组)141-1、142-1被定位在第一倒装芯片区域110b-1处，并且其他组接合焊盘(在下文中被称为第二组)141-2、142-2被定位在第二倒装芯片区域110b-2处。尽管在图1A中未示出，第一组中的一个接合焊盘142-1通过嵌入到有机绝缘材料134中的配线或迹线(其也是导电图案136的一部分)电连接至第二组中的对应的接合焊盘142-2。注意，导电图案136可以包括具有有机绝缘材料的一个或多个夹层的多个导电层，其中相邻导电层的部分通过穿过夹层形成的导电通孔连接。导电图案136也包括由有机绝缘材料隔离的多个电路径。
在图1A中，描述了接合焊盘141-1连接至位于同一倒装芯片区域110b-1内的侧连接焊盘140-1并且不连接至位于不同倒装芯片区域110b-2内的另一侧连接焊盘140-2。然而，因为电源和地线可以在多个芯片之间共享，所以用于第一芯片的电源或地线可以连接到用于第二芯片的相同线。
注意，对于图1B中的每个芯片，仅存在四个接合焊盘141、142、两个焊接点119(两个侧连接焊盘140和两个导电焊盘114)以及有机基底基板110的两个接合焊盘112。然而，用于每个芯片的有机基底基板110的接合焊盘的数量、焊接点的数量(因此，侧连接焊盘的数量和导电焊盘的数量)以及接合焊盘的数量不受限制并且可以取决于芯片的规格。倒装芯片区的数量也不限于两个。
如稍后描述的，互连层130的第一组接合焊盘141-1、142-1和有机基底基板110的第一组接合焊盘112-1形成为二维阵列并且被配置为接收第一芯片的端子凸块。对于其他芯片也一样。
在所描述的实施例中，图1所示的互连层130可以通过使用新型的互连层承载结构附接到有机基底基板110上。在下文中，参考图2，描述根据本发明的示例性实施方式的用于将互连层转移到目标基板上的互连层承载结构120。
图2示出了可用于将互连层130转移到有机基底基板110上以制造图1A和图1B所示的互连基板100的互连层承载结构的示意图。图2中所示的视图是互连层承载结构120的截面图。
如图2所示，互连层承载结构120包括支撑基板122；形成在支撑基板122上的释放层124；以及形成在释放层124上的互连层部分131。注意，图2中所示的互连层部分131对应于图1中所示的互连层130并且被示出为其顶表面和底表面相对于图1A中所示的视图倒置。
支撑基板122是用于在其上制造互连层部分131的刚性和稳定的基板。支撑基板122适当地是任何基板，只要其提供足够的刚性和稳定性即可。在一个或多个实施例中，支撑基板122可以是无机基板，包括玻璃、诸如硅的半导体、陶瓷等。在优选实施方式中，例如，由于玻璃衬底与硅衬底相比具有更接近用于构建互连层部分131的有机材料的透明度和热膨胀系数(CTE)(3-12ppm/摄氏度)，所以支撑衬底122是玻璃衬底。此类玻璃衬底的实例可包括钠钙玻璃、硼硅酸盐玻璃、熔融二氧化硅、合成石英玻璃，仅举几例。
释放层124是被配置为通过适当处理从支撑基板122释放互连层部分131的释放涂层。当支撑基板122具有透明性时，UV(紫外线)/IR(红外线)/可见光可从支撑基板122的背侧照射到释放层124，以从支撑基板122释放互连层部分131。
在一个或多个实施方式中，释放层124可以是任何已知的光敏释放层，该光敏释放层允许在晶片结合/去结合技术领域中通过激光照射从支撑基板界面去结合。在具体实施例中，可将吸收的光能转化为热的光热转化释放涂层用作释放层124。在这些具体实施方式中，在互连层部分131固定到有机基底基板110之后，通过使用激光照射烧蚀剥离层124，可以燃烧、破坏或分解剥离层124。在其他实施例中，释放层124可以是热或UV可释放粘合剂层，其粘合性能由于热或UV辐射而消失或劣化。如果需要，可以在释放之后清洁释放层124的残留物。在另外的其他实施例中，可以采用任何已知的脱粘方法，包括机械剥离方法、热滑脱方法和溶剂释放方法。
如参考图1所描述的，互连层部分131包括有机绝缘材料134；面向支撑基板122并且嵌入在有机绝缘材料134中的多个焊盘140-142；嵌入在所述有机绝缘材料134中的所述多条迹线(或布线)136a–136d。
虽然图2中未示出，但是在薄膜型粘合剂用于图1中的粘合剂132的具体实施方式中，互连层部分131可以进一步包括形成在有机绝缘材料134的顶部上并且可以完全覆盖有机绝缘材料134的顶部表面的粘合层。
多个焊盘140-142包括侧连接焊盘140、用于电源或接地的第一接合焊盘141以及用于信号传输的第二接合焊盘142。如图1所示，每个侧连接焊盘140被配置为通过焊接点119连接至设置在互连层部分131转移到其上的有机基底基板110上的相应的导电焊盘114。多个焊盘140-142被分成多个组，包括第焊盘组140-1、141-1、142-1和第二组焊盘140-2、141-2、142-2。每对侧连接焊盘140-1和对应的接合焊盘142-1通过迹线136a电耦接。每对接合焊盘142-1和对应的接合焊盘142-2通过迹线(图2中未示出用于连接接合焊盘142-1、142-2的迹线)电耦合。
有机绝缘材料134可以设置在释放层124上。在所描述的实施例中，有机绝缘材料134的顶表面可以是平坦的且裸露的表面。在其他实施例中，有机绝缘材料134的顶表面可以被粘合层覆盖。焊盘140-142可以在底表面处从有机绝缘材料134暴露并且与释放层124接触。在所描述的实施例中，每个焊盘140-142包括形成在释放层124上的阻挡金属层138。每个焊盘140-142可以进一步包括种子金属层，该种子金属层可以用于通过电镀在释放层124上在释放层124的底表面(对应于顶表面TS)处沉积导电材料(例如，阻挡金属层138和焊盘本体)。在优选实施例中，每个侧连接焊盘140还包括形成在其边缘表面ES处的阻挡金属层139。
有机绝缘材料134可以是光敏绝缘树脂中的任一种，诸如PI(聚酰亚胺)、BCB(苯并环丁烯)、PBO(聚苯并噁唑)或其他光敏聚合物。使用有机绝缘材料减轻互连层130和有机基底基板110之间的CTE不匹配。导电图案136可由金属材料(例如，Cu、Al等)和其他导电材料中的任何一种制成。在特定实施例中，金属铜可用于导电图案136。阻挡金属层138、139可以是但不限于Au/Pd/Ni的叠层或Au/Ni的叠层，其中第一元件(例如，针对两种情况都是Au)是图2中的堆叠中的底层Au层或Pd层。
在所描述的实施例中，互连层部分131的边缘E1、E2与支撑基板122的边缘GE1、GE2对准。如图2所示，互连层部分131被设置为以由有机材料形成并且由作为刚性支撑材料的支撑基板122保持的带的形式制造在支撑基板122上。互连层承载结构120可以通过用光敏有机材料和适当的耐电镀抗蚀剂材料重复地执行光刻工艺来制造。
在下文中，参考一系列图3A至图3C、图4A至图4C以及图5A至图5C，描述用于制造根据本发明的示例性实施方式的互连基板100(例如，在图1A中所示)的工艺。图3A至图3B以及图4A至图4C示出了在互连基板100的制造过程期间获得的结构的截面图。图5A至图5C示出了在互连基板的制造过程期间形成焊接点时获得的结构的截面图。
如图3A所示，互连基板100的制造工艺可以包括提供有机基底基板110和互连层承载结构120的步骤。通过该步骤制备的有机基底110可包括设置在有机基底110上的多个接合焊盘112、一组导电焊盘114和阻焊层116。注意，在有机基底基板110上存在不具有阻焊层的限定区域110a。
如图3A所示，制造过程可进一步包括将粘合剂132施加到限定区域110a内的有机基底基板110上的步骤。在所描述的实施例中，在将芯片与衬底接合时，通常能够用作底层填料的糊状或液体型粘合材料被用于粘合剂132。通过使用糊状或液体状的粘接剂，能够防止粘接剂132产生空隙。然而，在薄膜型粘合剂材料的粘合剂形成在互连层部分131的顶部120a上的特定实施例中，可以省略施加粘合剂132的步骤。
如图3B所示，制造过程可以包括以下步骤：将互连层承载结构120放置在有机基底基板110上，使得互连层部分131的边缘E1、E2定位成邻近各组导电焊盘114，并且每个侧连接焊盘140相对于设置在有机基底基板110上的对应的一个导电焊盘114布置。互连层承载结构120可以通过使用接合器以倒置的方式放置在有机基底基板110上，使得焊盘140-142面向上并且有机绝缘材料134的裸露表面面向下。有机绝缘材料134的底部附接至限定区域110a内的有机基底基板110的顶部表面。
由于互连层部分131的接合焊盘141、142和有机基底基板110上的接合焊盘112被配置为接收待安装的芯片的凸块，所以通过使用可以预先在有机基底基板110上形成的适当的对准标记，互连层承载结构120被精确地定位在限定区域110a处。该制作工艺还可以包括在将互连层承载结构120放置在有机衬底基板110上的步骤之后，固化粘合剂132以使互连层部分131牢固地接合到有机衬底基板110上的步骤。
注意，在其他实施例中，可以通过毛细管或注入流方法在放置互连层承载结构120之后执行施加粘合剂132。
如图3C所示，制造工艺可包括通过移除释放层124从支撑基板122释放互连层部分131的步骤。在特定实施例中，支撑基板122具有透明度，且从支撑基板122释放的步骤可通过在扫描激光束的同时用穿过支撑基板122的激光照射烧蚀释放层124来完成。
通过进行上述步骤，在限定区域110a处将互连层部分131从互连层承载结构120转移到有机基底基板110，以获得附接在有机基底基板110上的互连层130。图3C所示的释放步骤在有机基底基板110上留下互连层130，使得该组焊盘140-142面向与有机基底基板110相反的方向。
虽然图中未示出，但是制造工艺还可以包括在去除释放层124的步骤之后，对互连层130的顶部上的残留物进行清洁的步骤，所述残留物可以包括释放层124的残留物。可以通过包括O2等离子体辐射的几乎任何标准方法进行残余物的清洗。在特定实施例中，制造工艺还可以包括在去除释放层124的步骤之后执行对焊盘140-142的表面的蚀刻的步骤，其可以包括形成在焊盘140-142上的种子金属层，以暴露金属叠层138的裸露表面。
如图4A和图5A所示，制造过程可包括对导电焊盘114和接合焊盘112的暴露焊盘表面PS以及导电焊盘114和接合焊盘112周围的暴露基板表面SS的一部分施加增强表面粗糙度的表面处理的步骤。要注意的是，在图5A-5C中所示的横截面图分别对应于在图3A-3C的横截面图中用“Y”表示的横截面。增强表面粗糙度的此类表面处理的实例包括喷砂(喷砂法)和等离子体处理。
在优选实施例中，使用喷砂作为表面处理。喷砂可通过在例如研磨介质的碰撞速度等适当条件下使用具有粒度的适当研磨介质来进行。存在多种类型，包括干喷砂和湿喷砂。湿喷砂(其中在工件处喷射研磨介质和诸如水的液体)是优选的，因为湿喷砂具有使用比干喷砂更细的研磨介质的能力。喷砂是优选的，因为喷砂机械地和物理地改变暴露的表面而不显著影响化学表面条件。此外，通过使用适当的磨粒，可以以更宽的控制范围更精确地控制暴露表面的粗糙度。
在具体实施例中，等离子体处理被用作表面处理。等离子体处理可以使用氩(Ar)等离子体、氧(O2)等离子体或它们的混合物。使用Ar等离子体的等离子体处理可优选使用，因为Ar等离子体具有防止氧化的能力。然而，例如，在焊盘112、114由贵金属层(诸如形成在顶部上的Au层)保护的情况下，也可考虑O2等离子体处理。等离子体处理可以在适当的条件下进行，其可以包括RF(射频)功率、加速电压、气体流速、施加时间等，使得获得表面粗糙度的充分增强。
尽管等离子体处理通常应用于目标表面以去除有机残余物从而清洁表面和/或使表面官能化以便化学地改变表面特性，但是根据示例性实施方式的等离子体处理与用于清洁和/或表面官能化的等离子体处理在目标和条件方面不同。为了使目标表面足够粗糙，等离子体处理被应用达相对于用于清洁和/或表面官能化的持续时间的延长的时间段。此外，等离子体处理用于增强表面粗糙度的有效性持续相对长的时间。相比之下，等离子体处理在清洁和/或表面官能化方面的有效性是短暂的，因为清洁的表面倾向于随时间被污染，并且表面条件随时间改变，因此有效性随时间衰减。此外，由于等离子体处理，尤其是O2等离子体处理，由于活性物种和表面分子之间的相互作用，可以使树脂表面更亲水，所以优选的是在等离子体处理之后留下阻焊层116的暴露表面持续一段时间直到亲水性充分衰减。
图6描述了根据本发明示例性实施方式的增强表面粗糙度的表面处理的示意图。如在图6中说明性描述的，表面粗糙度的增强改善了具有高润湿性的表面的焊料润湿性，同时改善了具有低润湿性的表面的去润湿性。当三相材料相同时，熔融焊料的可润湿性取决于固体组分的表面粗糙度。润湿性由如下文泽尔方程中的接触角表示：
cosθw＝rcosθ,
其中，θw表示表观接触角，θ表示杨氏接触角，并且r表示粗糙度比(对于平滑表面r＝1并且对于粗糙表面r>1)。
当表面不规则性如此细以致空气保留在界面处并形成化学不均匀表面时，Cassie方程保持如下：
cosθ′cfcosθa+(1-f)cosθb,
其中，f表示接触液相与固相的面积的比率，θa表示具有分数表面面积f的分量A的接触角，并且θb表示具有剩余分数表面面积(1-f)的分量B的接触角。当液体接触空气(例如，θb＝180度)时，卡西方程变成如下：
cosθ′c＝fcosθa+1-f。
因此，即使固体和液体之间的界面包括空气，接触角θ′c也会增加。当f＝1并且表面返回至均匀性时，文泽尔的方程成立。
表面处理的施加改变了暴露表面在各自强化方向上的润湿特性。具有低润湿性(90度＜θ＜180度)的基板表面SS变得更加不可润湿(θw>θ)。同时，具有高润湿性(0＜θ＜90度)的焊盘表面PS变得更加可润湿(θw＜θ)。表面粗糙度的增强改善了具有高润湿性的焊盘114的暴露焊盘表面PS的焊料润湿性，同时改善了具有低润湿性的基板表面SS的非润湿性。由此，能够防止焊接时相邻的侧部连接桥接，即使侧部连接和接合之间的间距宽度很细，也能够提高侧部连接以及芯片接合的可靠性。
此外，在所描述的实施例中，在将互连层部分131从支撑基板122释放之后执行用于增强表面粗糙度的表面处理。在该实施例中，焊盘140、141、142的表面(包括侧连接焊盘140的顶表面TS和可能的边缘表面ES)和互连层130的顶表面130a的靠近焊盘140、141、142的至少一部分也可以进行表面处理。然而，可以在从支撑基板122释放互连层部分131之前施加表面处理。此外，尽管优选地同时对基板表面SS和焊盘表面PS施加用于增强表面粗糙度的表面处理，但是可以在可能不同的位置处分别对基板表面SS和焊盘表面PS施加表面处理。
如图4B和图5B所示，制造过程可包括将焊料膏117施加到导电焊盘114和接合焊盘112的焊盘表面PS以及至少部分地已施加表面处理的基板表面SS的部分上的步骤。焊料膏117可以填充在阻焊层116的开口中。要注意的是，在图5B中所示的横截面图与在图4B的横截面图中由“Y”表示的横截面对应。
如图4C和图5C所示，制造过程可包括加热焊膏117以形成焊接点组119的步骤。要注意的是，在图5C中所示的横截面图与在图4C的横截面图中由“Y”表示的横截面对应。通过加热焊料膏117，所施加的焊料膏117变成熔融状态，以从不可润湿基板表面SS离开，同时保持在彼此分离的可润湿焊盘表面PS(以及侧连接焊盘140的表面)上，以在相应的导电焊盘114(以及侧连接焊盘140)上形成焊料接点119。形成所述一组焊料接点119以分别将互连层130的侧连接焊盘140与设置在有机基底基板110上的相应导电焊盘114机械连接和电连接。也可以通过该步骤在接合焊盘114上形成一组预焊料118。浆料可以通过喷射印刷、模板印刷或注射器施加。
在所描述的实施例中，加热焊料膏117以形成焊接点组119的步骤在芯片安装之前进行。适合于直到以后的芯片安装工序为止存在延迟的情况。而且，在随后的芯片安装工艺不使用回流工艺的情况下，焊接点119的形成优选地在芯片安装之前进行。然而，在后续的芯片安装处理使用回流处理的情况下，可以省去在该阶段加热焊料膏117的步骤，并且可以延迟焊接点119的完成直到后续芯片安装处理的回流处理。
尽管在所描述的实施例中采用焊料膏作为焊料材料，然而，也可以考虑其他焊料材料，只要以液体或膏状状态施加的焊料材料从不可润湿表面留下，同时保持在彼此分离的可润湿表面上以在相应的可润湿表面上形成焊料接合点即可。在替代实施例中，可以采用注入熔融焊接(IMS)来形成焊接点119。当优选较大体积的焊料时，IMS技术是有利的。
图7A和图7B描述了预期在侧连接焊盘140和导电焊盘114上形成的焊接点的示意图，而没有和具有增强表面粗糙度的表面处理。如图7A中说明性示出的，当节距宽度变细时，一些相邻的焊接点119将形成导致短路的桥BR。相反，通过增强暴露焊盘和基板表面PS、SS上的表面粗糙度，即使节距宽度变细，也可以优选地形成与相邻焊接点分开的一组焊接点119，如在图7B中说明性示出的。在焊料材料施加之前施加新的表面处理可以防止所得的焊料接头119在焊接时桥接。
通过在图3A-3C、图4A-4C和图5A-5C的系列中示出的制造过程获得的互连基板100(包括有机基底基板110、互连层130和一组焊接点119)可以传递到随后的过程，诸如芯片安装过程。
参考图8A-图8F和图9A-图9B的系列图，描述了各种条件下构建基板上的焊料滴的接触角的实验结果。
图8A-8F示出了在各种条件下测量的构建基板上的焊料滴的接触角。在设置80摄氏度的阶段温度的条件下测量图8A-8C的接触角，而在设置250摄氏度的阶段温度的条件下测量图8D-8F的接触角，高于所使用的无铅焊料的熔点。图8A和8D对应于未施加表面处理的参考。图8B和图8E对应于用2400粒度的砂纸摩擦构建基板的情况。图8C和8F对应于用600粒度的砂纸摩擦生长基板的情况，其模拟用于增强表面粗糙度的表面处理。图8A-8F的每个图片是在将熔融焊料滴在已经加热到预定阶段温度的阶段上之后拍摄的。
如图8A-8F所示，通过比较三种不同类型的构建表面的润湿性，证明了粗糙构建表面显示较低的润湿性，尤其是对于用600粒度的砂纸摩擦的表面的情况。三种不同类型的堆积表面的测量值总结在表1中。
表1
砂纸的粒度 参考(光滑) #2400 #600
80摄氏度时的接触角 132 136 155
250摄氏度时的接触角 134 138 159
图9A和9B显示了粗糙度参数(Ra，Rq)对表面条件的图，其包括参考光滑表面、用2400粒度的砂纸摩擦的表面和用600粒度的砂纸摩擦的表面。通过光干涉显微镜测量粗糙度参数(Ra，Rq)。如图9A和9B所示，#600的Ra和Rq最大。Ra和Rq的趋势与图8A-8F中所示的接触角的趋势一致。
参照图10A-10B和图11A-11C的系列，描述了在模型结构1000上的焊接点形成的计算模拟的结果。进行了计算流体动力学模拟(CFS)。
图10A和图10B分别示出了用于计算流体动态模拟的模型结构1000的俯视图和截面图。模型结构1000包括基板1002和布置在基板1002上的抗蚀剂1004。抗蚀剂具有厚度1010且具有沟槽1012，沟槽1012具有长度1014，沟槽1012被抗蚀剂1004包围且具有对应于基板1002的顶表面的底表面。存在沟槽1012中的三个第一焊盘1006和邻近于沟槽1012放置并且相对于第一焊盘1006布置的三个第二焊盘1016。每个焊盘(1006、1016)具有宽度1018并且以节距宽度1020布置。每个第一焊盘1006具有高度1022并且被放置在基板1002上。用于模拟的模型结构1000的尺寸如下：沟槽长度1014为100μm；焊盘间距1020为110μm；焊盘宽度1018为60μm；抗蚀剂厚度1010或沟槽深度为30μm；并且焊盘高度1022为10μm。
在模拟的初始状态，在抗蚀剂1004的沟槽1012中填充对应于熔融焊料的流体。在将树脂部件的表面(抗蚀剂1004表面和基板1002的表面)的接触角设定为120度、130度和150度的各种条件下计算过渡和收敛状态。
图11A至图11C示出了在收敛状态下在图10中所示的模型结构1000中的树脂部件的表面的各种接触角处执行的模拟结果。
根据在图11A至图11C中示出的CFD的结果，证明了焊料桥接的出现高度取决于基板1002的树脂部件的表面状态。随着树脂组分的接触角减小，易于发生焊料桥接。换言之，树脂表面的润湿性的恶化有助于防止跨相邻焊盘的焊接点桥接。另外，从基板1002的树脂成分的接触角的模拟结果可知，焊盘材料的接触角越小，越容易防止焊锡桥接。
在下文中，参考图12，描述根据本发明的示例性实施方式的芯片安装之后的连接结构的示意图。
图12示出了包括作为插入件的互连基板100的电子器件190的示意图。图12示出了互连层130周围的电子器件190的放大横截面视图。如图12所示，存在作为电子部件安装在互连基板100上的两个芯片150-1和150-2。芯片的实例可包括CPU(中央处理单元)、GPU(图形处理单元)、SoC(片上系统)、诸如HBM(高带宽存储器)的存储器设备等。第一芯片150-1和相邻的第二芯片150-2可用于通过位于第一芯片150-1和第二芯片150-2之间的互连层130相互进行信号传输。在所描述的实施例中，芯片150通过互连层130中的写入连接到有机基底基板110的电源线或地线，该电源或地线用作信号返回电流路径。
如图12所示，电子器件190包括：上述互连基板100；以及安装在互连基板100上的第一芯片150-1和第二芯片150-2，第一芯片150-1和第二芯片150-2的有源面朝下。每个芯片150可以位于与互连基板100上的倒装芯片区域110b相对应的位置处。互连基板100和芯片150之间的间隙可以由底层填料168填充，底层填料168可以由环氧树脂或氨基甲酸乙酯制成。
第一组接合焊盘112-1和第一组接合焊盘141-1、142-1被定位在安装第一芯片150-1的第一倒装芯片区域110b-1内。第一芯片150-1具有通过焊料156-1、157-1与互连层130的第一组焊盘141-1、142-1电连接的一组端子凸块151-1、152-1。第一芯片150-1还具有通过焊料158-1电连接至有机基底基板110上的第一组接合焊盘112-1的一组其他端子154-1。端子凸块151-1、152-1、154-1可以是但不限于Cu柱型凸块。端子凸块151-1可以是被配置为与可以用作信号返回电流路径的电源或接地线连接的电源或接地端子。更具体地，端子凸块151连接至接合焊盘141，该接合焊盘141经由嵌入在有机绝缘材料134中的配线连接至对应的侧连接焊盘140，该侧连接焊盘140通过焊接部119进一步连接至有机基底基板110的电源线或地线。这同样适用于第二倒装芯片区域110b-2和第二芯片150-2。
虽然在图12中未示出，但是安装多个芯片150的互连基板100构成电子封装件，其可以具有形成在互连基板100的底部的凸块，并且通过互连基板100的凸块与形成在母板上的焊盘之间的封装件互连，进一步安装在母板上。包括互连基板100、芯片150和母板的最终装配产品也可以是电子器件之一，也是芯片安装后的连接结构。
多个芯片150可通过互连层130彼此通信，而芯片150通过有机基底基板110的内部结构连接至母板。进一步根据所描述的实施例，至芯片150的电源线和地线可以通过由焊接点119实现的侧连接通过互连层130路由。与在有机基底基板上进行布线布线的情况相比，其允许抑制电压降，同时避免互连层的面积。通过使用互连层来提供用作信号返回电流路径的电源或地线对于高速信号传输是有利的。
互连结构可以包括在有机基底基板110的导电焊盘114与互连层130的侧连接焊盘140之间的新型侧连接。引入新型侧连接提高了布线与互连层130的布线的灵活性。此外，它放宽了对使用互连层130的芯片150的端子布局的限制。这种互连结构适用于异构集成。
尽管图12仅示出了两个芯片以及两个芯片通过其通信的一个互连层130。然而，电子装置中的芯片的数量、每个互连层的芯片的数量和互连层的数量不受限制。
参考图13A至图13C，随后在根据本发明的示例性实施方式的互连基板的制造工艺之后执行的电子装置的制造工艺。图13A至图13C示出了在电子器件190的制造过程期间获得的结构的横截面视图。
如图13A所示，电子器件的制造工艺可以包括将多个芯片150安装到互连基板100上的步骤，其有源面朝下。第一芯片150-1可以位于互连层130的第一组键合焊盘112和第一组焊盘141-1、141-2所在的位置处。第二芯片150-2也同样。
为该步骤准备的芯片150可包括端子凸块151、152、154，每个端子凸块可由柱161、162或164和形成在其上的焊帽166、167或168构成。在所描述的实施例中，端子凸块151、152、154是Cu柱凸块。然而，在其他实施例中，端子凸块151、152、154可以是标准凸块中的任一个，包括标准倒装芯片凸块、细间距、微凸块、Cu柱凸块、具有Sn帽(SLID)的Cu柱凸块等。在所描述的实施例中，在为该步骤准备的互连基板100的接合焊盘141、142上没有焊料，因为每个接合焊盘141、142在顶部具有阻挡金属层138，这提高了润湿性。然而，不妨碍在芯片安装之前将焊料施加到接合焊盘141、142上。
如图13B所示，制造过程可包括通过焊料回流过程在接合焊盘112、141、142和柱161、162、164之间形成焊料互连156、157、158的步骤。
通过执行图13A和图13B所示的步骤，将芯片150安装在互连基板100上，使得芯片150具有端子凸块151，该端子凸块151通过焊接点119接合至接合焊盘141并且通过侧连接焊盘140电连接至设置在有机基底基板110上的导电焊盘114。
如图13C所示，制造过程可以包括以下步骤：通过毛细流动底部填充过程分配底部填充物168以填充互连基板100与芯片150之间的间隙，随后固化，以便将第一芯片150-1和第二芯片150-2固定到互连基板100。
在所描述的实施方式中，底部填充物168被描述为在有机基底基板110已经经受回流处理之后施加至有机基底基板110上。然而，在其他实施例中，可以首先在互连衬底100上分配无流动底部填充物。然后，将芯片150放置在已分配有底部填充物的互连基板100上。最后，通过回流处理同时执行焊料互连156、157、158的形成和底部填充物的固化。在所描述的实施方式中，焊料回流工艺用作接合工艺。然而，在其他实施例中，代替焊料回流工艺，还可以设想热压缩(TC)接合工艺。
根据本发明的一个或多个实施例的连接结构可以防止在焊接时形成在相邻焊盘上的焊接点桥接。增强表面粗糙度的表面处理的施加改善了焊盘的焊盘表面的润湿性以及基板的顶表面相对于熔融焊料的去润湿性。因此，即使焊接点之间的间距变细，也可以改善焊接点的可靠性。此外，能够降低制造成本并提高连接结构和包括连接结构的电子设备的生产产量。
虽然在上述实施方式中，新型表面处理的目标是用于侧连接的焊接点和/或用于倒装芯片接合的焊接点，然而，新型表面处理的目标不受限制。还设想其他焊接点，诸如BGA(球栅阵列)、QFP(四方扁平封装)、用于引线接合至芯片的焊接点以及用于其他表面安装器件的焊接点。
本文中使用的术语仅用于描述具体实施方式的目的，而并非旨在限制本发明。如本文中使用的，除非上下文另有明确指示，否则单数形式“一”、“一个”和“该”旨在也包括复数形式。将进一步理解的是，当在本说明书中使用术语“包括(comprises)”和/或“包含(comprising)”时，其指定所述特征、步骤、层、元件和/或部件的存在，但不排除一个或多个其他特征、步骤、层、元件、部件和/或其组合的存在或添加。
以下权利要求中的所有装置或步骤加上功能元件的对应结构、材料、动作和等效物(如果有的话)旨在包括用于结合如具体要求保护的其他要求保护的元件来执行所述功能的任何结构、材料或动作。已经出于说明和描述的目的呈现了本发明的一个或多个方面的描述，但并不旨在穷举或限制于所公开形式的本发明。
在不脱离所描述的实施例的范围的情况下，许多修改和变化对于本领域普通技术人员来说是显而易见的。这里使用的术语被选择来最好地解释实施例的原理、实际应用或对在市场中找到的技术的技术改进，或者使得本领域普通技术人员能够理解这里公开的实施例。
在本文所描述的本发明的优选实施例中，提供了一种制造连接结构的方法，包括：提供具有顶表面并包括用于焊接的一组焊盘的衬底，每个焊盘具有从所述衬底的所述顶表面暴露的焊盘表面，其中，所述衬底的所述顶表面具有靠近已施加增强表面粗糙度的表面处理的所述一组焊盘的至少一部分，并且所述一组焊盘中的每个焊盘的所述焊盘表面具有已施加所述表面处理的至少一部分；以及形成一组焊接点，每个焊接点设置在所述一组焊盘中的对应一个焊盘上。优选地，形成所述一组焊料接点包括：将焊料材料施加到所述组焊盘的所述焊盘表面和所述衬底的所述顶表面的已经至少部分地施加了所述表面处理的所述部分上；以及加热所述焊料材料以形成所述一组焊接点。

Claims (22)

1.一种制造连接结构的方法，包括：
提供具有顶表面并包括用于焊接的焊盘组的基板，每个焊盘具有从所述基板的顶表面暴露的焊盘表面；以及
对所述基板的顶表面的靠近所述焊盘的至少一部分以及所述焊盘组中的每个焊盘的所述焊盘表面施加表面处理，以使所述顶表面的至少一部分和所述焊盘的所述焊盘表面更粗糙。
2.根据权利要求1所述的方法，其中，所述基板的所述顶表面具有低润湿性，并且每个焊盘的所述焊盘表面对于熔融焊料具有高润湿性。
3.根据权利要求1所述的方法，其中，在施加所述表面处理后所述基板的所述顶表面的至少一部分具有大于0.4μm且小于2μm的粗糙度参数(Ra)。
4.根据权利要求1所述的方法，其中，所述焊盘包括金属材料，并且所述顶表面的邻近所述焊盘的至少一部分包括有机材料。
5.根据权利要求4所述的方法，包含有机材料的部分由选自由有机基板、设置在基板上的介电层、设置在基板上的阻焊层、设置在基板上的粘合剂以及它们的组合。
6.根据权利要求1所述的方法，其中，所述表面处理包括喷砂。
7.根据权利要求6所述的方法，其中，所述喷砂包括湿喷砂。
8.根据权利要求1所述的方法，其中，所述表面处理包括等离子体处理。
9.根据权利要求8所述的方法，其中，所述等离子体处理包括氩等离子体。
10.根据权利要求1所述的方法，进一步包括形成焊接点组，每个焊接点设置在所述焊盘中的对应的一个焊盘上。
11.根据权利要求10所述的方法，其中，形成所述焊接点组包括：
将焊料材料施加到所述焊盘组的所述焊盘表面和所述衬底的所述顶表面的至少部分地施加了所述表面处理的所述部分上；以及
加热所述焊料材料以形成所述焊接点组。
12.根据权利要求1所述的方法，其中，所述基板进一步包括布置在所述基板上的互连层，所述互连层具有定位成邻近所述焊盘组的边缘并且包括位于所述互连层的所述边缘处并且暴露的侧连接焊盘组，每个侧连接焊盘相对于布置在所述基板上的所述焊盘中的一个对应焊盘布置。
13.根据权利要求12所述的方法，其中，每个侧连接焊盘具有在所述互连层的顶表面处暴露的顶表面以及在所述互连层的边缘处暴露的边缘表面，所述边缘表面面向所述一组焊盘中的对应一个。
14.根据权利要求12所述的方法，进一步包括形成一组焊接点，以分别将所述互连层的所述侧连接焊盘与设置在所述基板上的所述焊盘连接。
15.一种连接结构，包括：
基板，具有顶表面；以及
用于焊接的焊盘组，每个焊盘具有从所述衬底的顶表面暴露的焊盘表面；
其中，所述基板的所述顶表面具有接近比所述顶表面的其他部分粗糙的所述焊盘的部分，并且所述焊盘组中的每个焊盘的所述焊盘表面比形成在所述基板上的其他导电材料的暴露表面粗糙。
16.根据权利要求15所述的连接结构，其中，所述基板的所述顶表面具有低润湿性，并且每个焊盘的所述焊盘表面对于熔融焊料具有高润湿性。
17.根据权利要求15所述的连接结构，其中，在施加表面处理之后，所述基板的所述顶表面的所述部分具有大于0.4μm且小于2μm的粗糙度参数(Ra)。
18.根据权利要求15所述的连接结构，其中，所述基板具有施加增强表面粗糙度的表面处理的所述顶表面的至少一部分，并且所述一组焊盘中的每个焊盘具有施加所述表面处理的所述焊盘表面的至少一部分。
19.根据权利要求18所述的连接结构，其中，所述表面处理包括喷砂。
20.根据权利要求18所述的连接结构，其中，所述表面处理包括等离子体处理。
21.一种电子设备，包括根据权利要求15至20中任一项所述的连接结构。
22.根据权利要求21所述的电子设备，进一步包括：
焊接点组，每个焊接点设置在所述焊盘中的对应的一个焊盘上；以及
一个或多个电子部件，安装在所述基板上，每个电子部件使用所述焊接点中的至少一个。
CN202080061510.3A 2019-09-27 2020-08-19 防止焊接点之间的桥接 Pending CN114303231A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/585,337 US11004819B2 (en) 2019-09-27 2019-09-27 Prevention of bridging between solder joints
US16/585,337 2019-09-27
PCT/IB2020/057798 WO2021059047A1 (en) 2019-09-27 2020-08-19 Prevention of bridging between solder joints

Publications (1)

Publication Number Publication Date
CN114303231A true CN114303231A (zh) 2022-04-08

Family

ID=75163699

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080061510.3A Pending CN114303231A (zh) 2019-09-27 2020-08-19 防止焊接点之间的桥接

Country Status (6)

Country Link
US (2) US11004819B2 (zh)
JP (1) JP2022549632A (zh)
CN (1) CN114303231A (zh)
DE (1) DE112020004630T5 (zh)
GB (1) GB2603403B (zh)
WO (1) WO2021059047A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11004819B2 (en) * 2019-09-27 2021-05-11 International Business Machines Corporation Prevention of bridging between solder joints
US11574817B2 (en) 2021-05-05 2023-02-07 International Business Machines Corporation Fabricating an interconnection using a sacrificial layer
US11735529B2 (en) * 2021-05-21 2023-08-22 International Business Machines Corporation Side pad anchored by next adjacent via

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241456A (en) 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US5785585A (en) * 1995-09-18 1998-07-28 International Business Machines Corporation Polish pad conditioner with radial compensation
US5910341A (en) * 1996-10-31 1999-06-08 International Business Machines Corporation Method of controlling the spread of an adhesive on a circuitized organic substrate
US6544584B1 (en) * 1997-03-07 2003-04-08 International Business Machines Corporation Process for removal of undesirable conductive material on a circuitized substrate and resultant circuitized substrate
US6099959A (en) * 1998-07-01 2000-08-08 International Business Machines Corporation Method of controlling the spread of an adhesive on a circuitized organic substrate
US6056831A (en) * 1998-07-10 2000-05-02 International Business Machines Corporation Process for chemically and mechanically enhancing solder surface properties
US6224392B1 (en) * 1998-12-04 2001-05-01 International Business Machines Corporation Compliant high-density land grid array (LGA) connector and method of manufacture
US6177729B1 (en) * 1999-04-03 2001-01-23 International Business Machines Corporation Rolling ball connector
US7015580B2 (en) * 2003-11-25 2006-03-21 International Business Machines Corporation Roughened bonding pad and bonding wire surfaces for low pressure wire bonding
US7861915B2 (en) 2004-04-16 2011-01-04 Ms2 Technologies, Llc Soldering process
CN101180727B (zh) * 2005-05-23 2010-06-16 揖斐电株式会社 印刷线路板及其制造方法
US7999383B2 (en) 2006-07-21 2011-08-16 Bae Systems Information And Electronic Systems Integration Inc. High speed, high density, low power die interconnect system
CN101246933A (zh) 2007-02-12 2008-08-20 福葆电子股份有限公司 用于发光二极管磊芯片的焊垫制程
KR101551898B1 (ko) 2007-10-05 2015-09-09 신꼬오덴기 고교 가부시키가이샤 배선 기판, 반도체 장치 및 이들의 제조 방법
JP2009099597A (ja) 2007-10-12 2009-05-07 Nec Electronics Corp 半導体装置およびその製造方法
CN101552211A (zh) 2008-04-03 2009-10-07 旭德科技股份有限公司 复合金属基板及其工艺
US20140145328A1 (en) 2009-07-13 2014-05-29 Georgia Tech Research Corporation Interconnect assemblies and methods of making and using same
JP5428667B2 (ja) 2009-09-07 2014-02-26 日立化成株式会社 半導体チップ搭載用基板の製造方法
JP2012029418A (ja) * 2010-07-22 2012-02-09 Nagano Japan Radio Co 電力伝送システム
US8901431B2 (en) * 2010-12-16 2014-12-02 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP5240742B2 (ja) * 2011-08-25 2013-07-17 京セラ株式会社 携帯通信端末
KR20140087541A (ko) 2012-12-31 2014-07-09 삼성전기주식회사 솔더 프린트된 회로 기판 및 회로기판의 솔더 프린팅 방법
JP6131135B2 (ja) 2013-07-11 2017-05-17 新光電気工業株式会社 配線基板及びその製造方法
US9324557B2 (en) * 2014-03-14 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Method for fabricating equal height metal pillars of different diameters
SG11201609433VA (en) 2014-06-20 2016-12-29 Agency Science Tech & Res A method for bonding a chip to a wafer
JP2016066745A (ja) * 2014-09-25 2016-04-28 イビデン株式会社 プリント配線基板およびこれを備えた半導体装置
TWI535346B (zh) 2014-12-10 2016-05-21 上海兆芯集成電路有限公司 線路基板和封裝結構
TWI575686B (zh) 2015-05-27 2017-03-21 南茂科技股份有限公司 半導體結構
EP3130407B1 (en) * 2015-08-10 2020-11-25 Apator Miitors ApS Method of bonding a piezoelectric ultrasonic transducer
US9559081B1 (en) 2015-08-21 2017-01-31 Apple Inc. Independent 3D stacking
US10186478B2 (en) * 2016-12-30 2019-01-22 Texas Instruments Incorporated Packaged semiconductor device with a particle roughened surface
US10622311B2 (en) * 2017-08-10 2020-04-14 International Business Machines Corporation High-density interconnecting adhesive tape
US10522436B2 (en) 2017-11-15 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization of semiconductor packages and structures resulting therefrom
US11166381B2 (en) * 2018-09-25 2021-11-02 International Business Machines Corporation Solder-pinning metal pads for electronic components
US11264314B2 (en) * 2019-09-27 2022-03-01 International Business Machines Corporation Interconnection with side connection to substrate
US11004819B2 (en) * 2019-09-27 2021-05-11 International Business Machines Corporation Prevention of bridging between solder joints
US20220199537A1 (en) 2020-12-18 2022-06-23 Intel Corporation Power-forwarding bridge for inter-chip data signal transfer

Also Published As

Publication number Publication date
GB2603403A (en) 2022-08-03
GB2603403B (en) 2023-10-25
WO2021059047A1 (en) 2021-04-01
US20210210454A1 (en) 2021-07-08
US11456269B2 (en) 2022-09-27
US20210098404A1 (en) 2021-04-01
DE112020004630T5 (de) 2022-06-09
US11004819B2 (en) 2021-05-11
GB202205176D0 (en) 2022-05-25
JP2022549632A (ja) 2022-11-28

Similar Documents

Publication Publication Date Title
US11574875B2 (en) Multi-chip package structures having embedded chip interconnect bridges and fan-out redistribution layers
JP7116380B2 (ja) チップを相互接続する構造を含む基板、電子デバイス、およびその製作する方法
US6190940B1 (en) Flip chip assembly of semiconductor IC chips
US9324557B2 (en) Method for fabricating equal height metal pillars of different diameters
US11264314B2 (en) Interconnection with side connection to substrate
KR100545008B1 (ko) 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법
TWI496259B (zh) 封裝裝置及其製造方法
CN114303231A (zh) 防止焊接点之间的桥接
US8252635B2 (en) Electronic system modules and method of fabrication
US8541291B2 (en) Thermo-compression bonded electrical interconnect structure and method
US8367539B2 (en) Semiconductor device and semiconductor device manufacturing method
TW200525666A (en) Bump-on-lead flip chip interconnection
KR101569162B1 (ko) 집적 회로 패키지, 집적 회로 다이 및 집적 회로 다이를 제조하는 방법
JP2002270718A (ja) 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
US20120098126A1 (en) Semiconductor device and manufacturing method therefor
US20150155255A1 (en) Substrate bonding and bump formation of a semiconductor device
JP4372690B2 (ja) はんだバンプの形成方法及び装置
US11574817B2 (en) Fabricating an interconnection using a sacrificial layer
KR101827608B1 (ko) 패키지 구조체에서 가변적인 상호 연결 조인트
JP5151584B2 (ja) 半導体装置及び半導体装置の製造方法
CN113594047A (zh) 具有应力缓冲作用的微凸点芯片封装结构及其制备方法
TWI814524B (zh) 電子封裝件及其製法與電子結構及其製法
TWI839093B (zh) 電子結構之製法
US11594479B2 (en) Semiconductor structure and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination