JP2022550707A - 基板への側面接続を含む相互接続 - Google Patents

基板への側面接続を含む相互接続 Download PDF

Info

Publication number
JP2022550707A
JP2022550707A JP2022518633A JP2022518633A JP2022550707A JP 2022550707 A JP2022550707 A JP 2022550707A JP 2022518633 A JP2022518633 A JP 2022518633A JP 2022518633 A JP2022518633 A JP 2022518633A JP 2022550707 A JP2022550707 A JP 2022550707A
Authority
JP
Japan
Prior art keywords
layer
interconnect
pads
base substrate
interconnect layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022518633A
Other languages
English (en)
Other versions
JPWO2021059052A5 (ja
Inventor
理沙 宮澤
敬仁 渡邊
裕幸 森
圭司 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2022550707A publication Critical patent/JP2022550707A/ja
Publication of JPWO2021059052A5 publication Critical patent/JPWO2021059052A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

相互接続構造が開示される。この相互接続構造は、ベース基板と、ベース基板上に配設された一組の導電性パッドと、ベース基板上に配設された相互接続層と、を備える。相互接続層は、一組の導電性パッドの隣に位置する縁部を有し、当該相互接続層の縁部に位置して配設された一組の側面接続パッドを含む。各側面接続パッドは、それぞれ、ベース基板上に配設された導電性パッドのうちの対応する１つに対して配置されている。

Description

本発明は、一般的には相互接続技術に関し、より詳細には、相互接続構造、相互接続層担持構造、およびその製造方法に関する。
チップ（または、ダイ）間の広帯域信号伝送の要求の高まりに応じて、チップ間の高密度相互接続を目的とした複数の技術が提案されている。
有機基板に搭載されたチップ間の相互接続を確立するため、基板への取り付けまたは埋め込みがなされた相互接続部材を用いた相互接続構造が開発されている。このように有機基板上に配設された相互接続部材の例としては、シリコン・ブリッジおよび有機層状相互接続が挙げられる。このような相互接続部材の使用によって、チップの接続およびチップの駆動のための配線の取り回しが制約され得ることが多い。また、チップの端子レイアウトも制約され得る。たとえば、チップの接地および電源端子を相互接続部材の上方位置に配置するのが好ましいとしても、チップの電源および接地端子から有機基板の外部電源および接地ラインまで配線を取り回すのは、困難な場合が多い。
本発明の一実施形態によれば、相互接続構造が提供される。この相互接続構造は、ベース基板と、ベース基板上に配設された一組の導電性パッドと、ベース基板上に配設された相互接続層と、を備える。相互接続層は、一組の導電性パッドの隣に位置する縁部を有するとともに、当該相互接続層の縁部に位置して露出した一組の側面接続パッドを含み、各側面接続パッドは、ベース基板上に配設された導電性パッドのうちの対応する１つに対して配置されている。
本発明の実施形態に係る相互接続構造によれば、ベース基板の導電性パッドと相互接続層の側面接続パッドとの間に新規な側面接続を導入可能である。新規な側面接続の導入によって、相互接続層による配線の取り回しの柔軟性が向上する。このため、取り回しの柔軟性の向上により配線を最適化可能であることから、相互接続構造を用いた電子機器の性能を向上させることができる。また、相互接続層を使用するチップの端子レイアウトの制約が緩和される。
好適な一実施形態において、各側面接続パッドは、相互接続層の上面で露出した上面および相互接続層の縁部で露出した縁部面を有し、縁部面は、導電性パッドのうちの対応する１つの側を向いている。このため、縁部面および上面の両者が側面接続に関与して接触面積が増えることから、側面接続の信頼性および製造歩留まりを向上させることができる。
好適な別の実施形態において、各側面接続パッドの縁部面または上面あるいはその両方は、バリア・メタルを有する。このため、側面接続の信頼性を向上させることができる。
好適なその他の実施形態において、相互接続層は、当該相互接続層の上面を与える絶縁材料をさらに含み、相互接続層の上面で一組の第１のボンディング・パッドが絶縁材料から露出している。一組の第１のボンディング・パッドは、チップの搭載に用いられる。第１のボンディング・パッドはそれぞれ、絶縁材料に埋め込まれた配線を介して、側面接続パッドのうちの対応する１つに接続されている。このため、第１のボンディング・パッドおよび側面接続を介して、ベース基板に搭載されたチップとベース基板の別の構成要素との間に電気接続を導入することができる。
特定の一実施形態において、相互接続層は、チップを搭載する第２のボンディング・パッドおよび別のチップを搭載する第３のボンディング・パッドをさらに含み、第２のボンディング・パッドは、絶縁材料に埋め込まれたトレースを介して、第３のボンディング・パッドに接続されている。このため、新規な側面接続を含む安価で信頼性の高い高密度相互接続が搭載チップ間に設けられる。
好適な一実施形態において、相互接続層の縁部は、その長さを延長する１つまたは複数の湾曲または角度付き形状を有し、一組の側面接続パッドおよび一組の導電性パッドは、１つまたは複数の湾曲または角度付き形状の輪郭に沿って形成されている。このため、側面接続の密度または側面接続に対する接触面積あるいはその両方を増大させることができる。
好適な一実施形態において、相互接続層の１つの側面接続パッドおよびベース基板上に配設された１つの対応する導電性パッドから成る各対は、電源または接地用に独立して用いられる。このため、相互接続層のエリアを回避しつつベース基板上の配線の取り回しが実行される場合と比較して、電圧降下を抑制可能となる。相互接続層の使用により、信号帰還電流経路として機能する電源または接地ラインを設けることは、高速信号伝送に都合が良い。
特定の一実施形態において、ベース基板は、上面を有する。各導電性パッドは、パッド面を有する。ベース基板の上面および各導電性パッドのパッド面は、表面粗さを増大させる表面処理によって処理された各部を有する。このため、側面接続間のピッチが細かくなった場合であっても、隣り合う側面接続の架橋を防止するとともに、側面接続の信頼性を向上させることができる。
特定の一実施形態において、この相互接続構造は、相互接続層の１つの側面接続パッドをベース基板上に配設された１つの対応する導電性パッドとそれぞれ接続する一組のはんだ接合部をさらに備える。
別の特定の実施形態において、この相互接続構造は、ベース基板に搭載された１つまたは複数のチップをさらに備え、チップのうちの少なくとも１つは、側面接続パッドのうちの１つを通じて、ベース基板上に配設された導電性パッドのうちの１つに電気接続された端子を有する。
本発明の別の実施形態によれば、相互接続層担持構造が提供される。この相互接続層担持構造は、支持基板、支持基板上に形成された剥離層、および剥離層上に配設され、縁部を有する相互接続層部を含む。相互接続層部は、絶縁材料および絶縁材料に埋め込まれた一組の側面接続パッドを含み、一組の側面接続パッドは、相互接続層部の縁部に位置して露出するとともに、相互接続層部の縁部に沿って所定の間隔で形成されている。
本発明の別の実施形態に係る相互接続層担持構造は、精密に形成された相互接続層の基板上への転移によって前述の相互接続構造を製造するのに使用可能である。相互接続層の提供によって、相互接続層による配線の取り回しの柔軟性を向上可能となり、相互接続層を使用するチップの端子レイアウトの制約を緩和可能となる。相互接続層担持構造の提供によって、相互接続構造の生産コストが抑えられるとともに、生産歩留まりが向上する。
本発明のその他の実施形態によれば、相互接続構造を製造する方法が提供される。この方法は、一組の導電性パッドが配設されたベース基板を用意することを含む。また、この方法は、縁部に位置して露出した一組の側面接続パッドを含む相互接続層をベース基板上に配設することを含む。相互接続層の縁部が一組の導電性パッドの隣に位置し、各側面接続パッドが、ベース基板上に配設された導電性パッドのうちの対応する１つに対して配置されるように、相互接続層が配設される。
本発明の実施形態に係る方法により製造された相互接続構造によれば、ベース基板の導電性パッドと相互接続層の側面接続パッドとの間に新規な側面接続を導入可能である。新規な側面接続の導入によって、相互接続層による配線の取り回しの柔軟性が向上する。このため、取り回しの柔軟性の向上により配線を最適化可能であることから、相互接続構造を用いた電子機器の性能を向上させることができる。また、相互接続層を使用するチップの端子レイアウトの制約が緩和される。
好適な一実施形態において、ベース基板は、上面を有し、各導電性パッドは、パッド面を有する。この方法は、導電性パッドに近いベース基板の上面の少なくとも一部および各導電性パッドのパッド面の両者に対して、表面粗さを増大させる表面処理を適用することにより、上面の少なくとも一部および各導電性パッドのパッド面を粗くすることをさらに含む。このため、側面接続間のピッチが細かい場合であっても、隣り合う側面接続の架橋を防止するとともに、側面接続の信頼性を向上させることができる。
特定の一実施形態において、相互接続層を配設することは、支持基板、支持基板上の剥離層、および剥離層上の相互接続層部を含む相互接続層担持構造を上下逆でベース基板上に載置することを含む。相互接続層を配設することは、剥離層を除去して相互接続層部を支持基板から剥離することにより、ベース基板上に配設された相互接続層を用意することを含む。
本発明の別の実施形態によれば、相互接続層担持構造を製造する方法が提供される。この方法は、支持基板を用意することを含む。また、この方法は、剥離層を支持基板に塗布することを含む。この方法は、相互接続層部を剥離層上に構築することをさらに含む。相互接続層部は、縁部を有するとともに、絶縁材料および絶縁材料に埋め込まれた一組の側面接続パッドを含む。一組の側面接続パッドは、相互接続層部の縁部に位置して露出するとともに、相互接続層部の縁部に沿って所定の間隔で形成されている。
本発明の実施形態に係る方法により製造された相互接続層担持構造は、精密に形成された相互接続層の基板上への転移によって前述の相互接続構造を製造するのに使用可能である。相互接続層の提供によって、相互接続層による配線の取り回しの柔軟性を向上可能となり、相互接続層を使用するチップの端子レイアウトの制約を緩和可能となる。相互接続層担持構造の提供によって、相互接続構造の生産コストが抑えられるとともに、生産歩留まりが向上する。
特定の一実施形態において、相互接続層を構築することは、導電性材料のパターニングによって、一組の側面接続パッドを剥離層上に設けることを含む。相互接続層を構築することは、絶縁部を剥離層上に構成して、一組の側面接続パッドを埋め込むことをさらに含む。
その他の特徴および利点については、本発明の技術によって実現される。本発明の他の実施形態および態様を本明細書において詳しく説明するが、これらは、特許請求の範囲に係る発明の一部と考えられる。
本発明と見なされる主題は、本明細書の末尾の特許請求の範囲において詳細に示すとともに、明瞭に請求する。本発明の上記および他の特徴および利点については、添付の図面と併せた以下の詳細な説明によって明らかとなる。なお、図中の各要素および各層のサイズおよび相対位置は、必ずしも原寸に比例して描画してはいない。これらの要素または層の一部は、図面を見やすくするため、任意に拡大および位置決めしている。
本発明の一実施形態に係る、相互接続基板の模式図である。 本発明の一実施形態に係る、相互接続基板の模式図である。 本発明の一実施形態に係る、相互接続層のターゲット基板上への転移に用いられる相互接続層担持構造の模式図である。 本発明の一実施形態に係る、相互接続層担持構造を用いた相互接続基板の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、相互接続層担持構造を用いた相互接続基板の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、相互接続層担持構造を用いた相互接続基板の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、相互接続層担持構造を用いた相互接続基板の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、相互接続層担持構造を用いた相互接続基板の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、相互接続層担持構造を用いた相互接続基板の製造プロセスにおいて得られる構造の断面図である。 本発明の別の実施形態に係る、相互接続層のターゲット基板上への転移に用いられる相互接続層担持構造の模式図である。 本発明の一実施形態に係る、有機ベース基板の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、有機ベース基板の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、有機ベース基板の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、有機ベース基板の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、有機ベース基板の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、有機ベース基板の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、有機ベース基板の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、有機ベース基板の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、相互接続層の周りの電子機器の断面図である。 本発明の一実施形態に係る、電子機器の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、電子機器の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、電子機器の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の別の実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の別の実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の別の実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の別の実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の別の実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の別の実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の別の実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の別の実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の別の実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の別の実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の別の実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の別の実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の別の実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の別の実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の別の実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の別の実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の別の実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の別の実施形態に係る、相互接続層担持構造の製造プロセスにおいて得られる構造の断面図である。 本発明の一実施形態に係る、はんだ接合部がない状態の相互接続基板の上面図である。 本発明の一実施形態に係る、はんだ接合部がある状態の相互接続基板の上面図である。 本発明の別の実施形態に係る、はんだ接合部がない状態の相互接続基板の上面図である。 本発明の別の実施形態に係る、はんだ接合部がない状態の相互接続基板の上面図である。
以下、特定の実施形態に関して本発明を説明するが、当業者には、後述の実施形態がほんの一例に過ぎず、本発明の範囲を制限するものではないことが了解される。
１つまたは複数の実施形態は、相互接続構造と、相互接続構造の製造に用いられる相互接続層担持構造と、相互接続構造を製造する方法と、相互接続層担持構造を製造する方法とを対象とするが、この相互接続構造は、当該相互接続構造に搭載されたチップ間の高密度相互接続のほか、ベース基板とその上に配設された相互接続層との間に新規な側面接続を提供する。図１Ａ～図２２Ｂを参照して実施形態を説明する際、複数の同一要素が総称的な参照番号で識別される一方、これら複数の個々の要素はそれぞれ、総称的な参照番号に付された個々の添字参照番号によって識別され得る。たとえば、図１Ａに示す複数のボンディング・パッドは、番号１１２によって総称的に参照され、個々のボンディング・パッドは、番号１１２－１および１１２－２によって参照される。
以下、図１Ａおよび図１Ｂを参照して、チップ搭載前の相互接続構造の概要を説明する。
図１Ａおよび図１Ｂは、搭載チップを相互接続する相互接続基板１００の模式図である。相互接続基板１００は、チップ搭載前の相互接続構造である。図１Ａおよび図１Ｂはそれぞれ、相互接続基板１００の断面図および上面図である。なお、図１Ａに示す断面図は、図１Ｂの上面図において「Ｘ」で示す断面に対応する。
図１Ａに示すように、相互接続基板１００は、有機ベース基板１１０と、有機ベース基板１１０上に形成されたチップ・ボンディング用の複数のボンディング・パッド１１２と、有機ベース基板１１０上に形成された側面接続用の一組の導電性パッド１１４と、有機ベース基板１１０上に配設された相互接続層１３０と、を含む。
有機ベース基板１１０としては、ガラス・エポキシ・コア等のコアおよび層間誘電体を伴う適当な数の配線層を有する積層基板が可能であり、任意の積層プロセスにより製造可能である。ボンディング・パッド１１２および導電性パッド１１４としては、積層基板の最外層が可能である。各ボンディング・パッド１１２は、有機ベース基板１１０中の配線を介して、信号ラインに接続されている。各導電性パッド１１４は、有機ベース基板１１０中の配線を介して、電流が電源に帰還する経路である信号帰還電流経路として機能し得る電源または接地ラインに接続されている。ボンディング・パッド１１２、導電性パッド１１４、および配線は、金属材料（たとえば、Ｃｕ、Ａｌ等）および他の導電性材料のいずれか１つで構成されている。特定の一実施形態においては、金属銅を使用可能である。なお、図示の都合上、有機ベース基板１１０の内側の内部構造については、図面上で省略している。また、有機ベース基板１１０は、記載の実施形態におけるベース基板として採用している。ただし、ベース基板としては、ガラス基板等の無機基板も採用可能である。
また、特定の一実施形態において、相互接続基板１００は、有機ベース基板１１０上に形成されたはんだレジスト層１１６を含む。各ボンディング・パッド１１２は、はんだレジスト層１１６により被覆可能であるとともに、内部に形成された開口を通じてはんだレジスト層１１６から露出可能である。各ボンディング・パッド１１２は、はんだレジスト層１１６の開口内に形成された予備はんだ１１８を有し得る。また、各導電性パッド１１４は、はんだレジスト層１１６により一部を被覆可能であるとともに、有機ベース基板１１０上に配設された相互接続層１３０に近い一方の縁部において、はんだレジスト層１１６から露出可能である。パッド１１２、１１４の厚さとしては通常、１～２０マイクロメートルの範囲が可能である。はんだレジスト層１１６の厚さとしては、その適切な膜厚の範囲内が可能であり、通常は、２～５０マイクロメートルの範囲が可能である。なお、一般的に有機材料であるはんだレジスト層は、有機ベース基板上に配設された絶縁層として用いられる。ただし、はんだレジスト層１１６の使用の代わりとして、はんだマスク材料以外の無機絶縁材料等の絶縁材料の誘電体層も考えられる。
複数のボンディング・パッド１１２は、複数のグループに分割可能である。あるグループのボンディング・パッド（以下、第１のグループと称する）１１２－１は、相互接続基板１００上のフリップチップ・エリア（第１のフリップチップ・エリアと称する）１１０ｂ－１に位置決めされている。別のグループのボンディング・パッド（以下、第２のグループと称する）１１２－２は、相互接続基板１００上の異なるフリップチップ・エリア（第２のフリップチップ・エリアと称する）１１０ｂ－２に位置決めされている。第２のグループのボンディング・パッド１１２－２は、第１のグループのボンディング・パッド１１２－１からある距離に位置し得る。なお、ボンディング・パッド１１２－１、１１２－２上に形成された予備はんだ１１８－１、１１８－２は、図１Ｂの上面図に示している。第１および第２のフリップチップ・エリア１１０ｂ－１、１１０ｂ－２はそれぞれ、後続のチップ搭載プロセス後にあるチップ（以下、第１のチップと称する）および別のチップ（以下、第２のチップと称する）が搭載されるエリアである。
相互接続層１３０は、有機ベース基板１１０の上面上に配設され、第１および第２のグループのボンディング・パッド１１２－１、１１２－２間の規定エリア１１０ａ内に位置する。相互接続層１３０が配設された規定エリア１１０ａには、はんだレジストが存在しない。相互接続層１３０は、適当なアライメント・マークを用いて規定エリア１１０ａに正確に位置決め可能であるとともに、有機ベース基板１１０に取り付け可能である。なお、相互接続層１３０の規定エリア１１０ａは、第１および第２のフリップチップ・エリア１１０ｂ－１、１１０ｂ－２の両者と部分的に重なり合う。また、相互接続層１３０が配設された規定エリア１１０ａは、相互接続層１３０の上面およびはんだレジスト層１１６の上面の高さを調整するように窪ませることができる。
相互接続層１３０は、接着剤１３２によって、有機ベース基板１１０の上面にボンディングされている。接着剤１３２としては、ペーストもしくは液状タイプまたはフィルム・タイプの接着材料を使用可能である。
図１Ａをさらに参照して、この図は、相互接続層１３０の構造をより詳しく示している。相互接続層１３０は、有機絶縁材料１３４と、有機絶縁材料１３４に埋め込まれた導電性パターン１３６と、有機絶縁材料１３４により提供可能な相互接続層１３０の上面１３０ａで露出した複数のパッド１４０～１４２と、を含む。相互接続層１３０のパッド１４０～１４２は、２つの種類に分割される。第１の種類は、側面接続に用いられる側面接続パッド１４０であり、第２の種類は、チップ・ボンディングに用いられるボンディング・パッド１４１、１４２である。
なお、有機絶縁材料１３４は、記載の実施形態における相互接続層１３０の絶縁材料として採用している。有機ベース基板１１０を採用の場合は、相互接続層１３０と（パッケージ基板として通常用いられる）有機ベース基板１１０との間の熱膨張係数（ＣＴＥ）の不整合を緩和するため、有機材料が好ましい。ただし、絶縁材料は、有機材料に限定されない。別の実施形態においては、絶縁材料として、無機絶縁材料を採用することも可能である。
記載の実施形態において、第１のフリップチップ・エリア１１０ｂ－１に関する代表的な説明の通り、相互接続層１３０は、有機ベース基板１１０上に配設された複数組の導電性パッド１１４－１の隣に位置する縁部Ｅ１および複数組の導電性パッド１１４－２の隣に位置する縁部Ｅ２を有する。一組の側面接続パッド１４０－１は、縁部Ｅ１に位置して露出する。各側面接続パッド１４０－１は、有機ベース基板１１０上に配設された導電性パッド１４４－１のうちの対応する１つに対して配置されている。一組の導電性パッド１１４－１が相互接続層１３０に近い一方の縁部に沿って所定の間隔（たとえば、ピッチ幅）で一列に配置されている場合は、一組の側面接続パッド１４０－１もまた、相互接続層１３０の縁部Ｅ１に沿って、導電性パッド１１４－１の間隔に一致する所定の間隔（たとえば、ピッチ幅）で一列に配置されている。特定の制限はないものの、特定の一実施形態において、側面接続パッド１４０－１および導電性パッド１１４－１は、１対１の関係にある。
各側面接続パッド１４０は、相互接続層１３０の上面１３０ａで露出した上面ＴＳと、相互接続層１３０の一方の縁部（たとえば、Ｅ１）で露出した縁部面ＥＳと、を有する。上面ＴＳが有機ベース基板１１０の上面と平行である一方、縁部面ＥＳは、有機ベース基板１１０の上面と垂直であり、導電性パッド１１４のうちの対応する１つの側を向いている。好適な一実施形態において、各側面接続パッド１４０の縁部面ＥＳまたは上面ＴＳあるいはその両方は、バリア・メタル層を有する。バリア・メタル層の例としては、Ａｕ／Ｐｄ／ＮｉスタックおよびＡｕ／Ｎｉスタック（最初の元素（たとえば、いずれの場合もＡｕ）がスタックの最上部である）、Ａｕ層、ならびにＰｄ層が挙げられる。なお、Ａｕ、Ｐｄ、Ｎｉ等の記号は、スタックの各層に含まれる主要な元素を表すが、この各層には、合金を形成するための少量もしくは微量の他の元素を含むこと、または、製造プロセスによって少量もしくは微量の添加物を含むこと、あるいはその両方が可能である。また、有機ベース基板１１０上に配設されたボンディング・パッド１１２および導電性パッド１１４はそれぞれ、類似のバリア・メタル層を有していてもよいし、または有していなくてもよい。
また、図１Ａおよび図１Ｂに示すように、相互接続基板１００は、相互接続層１３０の１つの側面接続パッド１４０を有機ベース基板１１０上に配設された１つの対応する導電性パッド１１４とそれぞれ接続する一組のはんだ接合部１１９を具備し得る。各はんだ接合部１１９は、側面接続パッド１４０（上面ＴＳおよび縁部面ＥＳ）および導電性パッド１１４の露出面に接触する。なお、導電性パッド１１４－１、１１４－２および側面接続パッド１４０－１、１４０－２上に形成されたはんだ接合部１１９－１、１１９－２は、図１Ｂの上面図にも示している。記号「Ｇ」が接地を示す一方、記号「Ｐ」は電源を示す。
記載の実施形態において、パッド１１２、１１４および基板は、表面粗さを増大させる表面処理が適用された表面（導電性パッド１１４およびボンディング・パッド１１２のパッド面ＰＳならびに導電性パッド１１４およびボンディング・パッド１１２の周りの基板面ＳＳ）をそれぞれ有する。１つまたは複数の実施形態において、表面処理には、サンドブラストまたはプラズマ処理あるいはその両方を含む。したがって、導電性パッド１１４は、基板面ＳＳから露出し、未処理パッドの露出面よりも粗いパッド面ＰＳを有する。また、ボンディング・パッド１１２は、基板面ＳＳから露出し、未処理パッドの露出面よりも粗いパッド面ＰＳを有する。また、基板は、導電性パッド１１４およびボンディング・パッド１１２に近い基板面ＳＳの一部を有し、この部分は、基板面の他の部分よりも粗い。
なお、基板面ＳＳは、基板本体としての有機ベース基板１１０および基板本体上に形成されたはんだレジスト層１１６を含む部分の表面として規定される。基板面ＳＳには、はんだレジスト層１１６の上面、はんだレジスト、相互接続層、および接着剤のない有機ベース基板１１０の上面、または接着剤１３２の表面の少なくとも一部、あるいはその組み合わせを含み得る。
基板面ＳＳは、はんだレジスト層１１６、有機ベース基板１１０、または接着剤１３２、あるいはその組み合わせの有機材料によって与えることができ、溶融はんだに対する濡れ性が低い。導電性パッド１１４およびボンディング・パッド１１２それぞれのパッド面ＰＳは、溶融はんだに対する濡れ性が高い。本発明の背景において、用語「低い濡れ性（ｌｏｗ ｗｅｔｔａｂｉｌｉｔｙ）」は、当該表面の接触角が９０°超（９０°＜θ≦１８０°）であることを意味する。一方、用語「高い濡れ性（ｈｉｇｈ ｗｅｔｔａｂｉｌｉｔｙ）」は、当該表面の接触角が９０°未満（０°＜θ＜９０°）であることを意味する。接触角（θ）は、液体（溶融はんだ）－空気界面が固体（パッド１１２、１１４の導電性材料または基板の有機材料）－液体界面と会合する角度であり、濡れ性の逆の評価基準を与える。
特定の一実施形態において、表面処理を適用した基板面ＳＳの部分の粗さパラメータ（Ｒａ）は、表面処理後のはんだレジスト層の厚さが十分一定に保たれる限り、０．４μｍ超２μｍ未満、より好ましくは０．５μｍ超１μｍ未満である。ここで、Ｒａは、平均粗さを表す。別の粗さパラメータ（Ｒｑ）に関して、基板面ＳＳの上記部分の粗さパラメータ（Ｒｑ）としては、７００ｎｍ超４μｍ未満、より好ましくは０．８μｍ超２μｍ未満が可能である。ここで、Ｒｑは、二乗平均平方根粗さを表す。パッド面ＰＳについても同じことが当てはまる。
さらに、相互接続層１３０のパッド１４０、１４１、１４２はそれぞれ、相互接続層１３０の上面１３０ａから露出し、表面粗さを増大させる表面処理が適用されていない他の未処理パッドの露出面よりも粗いパッド面を有し得る。また、相互接続層１３０の上面１３０ａは、パッド１４０、１４１、１４２に近く、表面粗さを増大させる表面処理が適用されていない相互接続層１３０の他の部分よりも粗い部分を有し得る。
記載の実施形態において、第１のフリップチップ・エリア１１０ｂ－１に関する代表的な説明の通り、側面接続パッド１４０－１、導電性パッド１１４－１、ひいてははんだ接合部１１９－１は、フリップチップ・エリア１１０ｂ－１内に位置する。別のフリップチップ・エリア１１０ｂ－２についても同じことが当てはまる。ただし、側面接続（側面接続パッド１４０、導電性パッド１１４、およびはんだ接合部１１９）の位置は、制限を受けない。別の実施形態において、側面接続は、チップ・ボンディングと直接関与しないため、フリップチップ・エリア１１０ｂから離れた位置に配置される。
ここで、相互接続層１３０の構造に再び着目して、ボンディング・パッド１４１、１４２は、相互接続層１３０の上面１３０ａで有機絶縁材料１３４から露出する。相互接続層１３０のボンディング・パッド１４１、１４２は、有機ベース基板１１０上に配設されたボンディング・パッド１１２と併せて、その上に配設されるチップの搭載に用いられる。記載の実施形態において、相互接続層１３０のボンディング・パッド１４１、１４２は、機能上２つの種類に分割される。第１の種類は、電源または接地用の第１のボンディング・パッド１４１であり、第２の種類は、チップ間の信号伝送用の第２のボンディング・パッド１４２である。
電源または接地用の第１のボンディング・パッド１４１はそれぞれ、有機絶縁材料１３４に埋め込まれた配線（導電性パターン１３６の一部である）を介して、対応する側面接続パッド１４０に接続されており、これがさらに、はんだ接合部１１９を通じて、有機ベース基板１１０の電源または接地ラインに接続されている。
また、相互接続層１３０のボンディング・パッド１４１、１４２は、接続相手に関して、複数のグループに分割される。あるグループのボンディング・パッド（以下、第１の組と称する）１４１－１、１４２－１は、第１のフリップチップ・エリア１１０ｂ－１に位置決めされており、別のグループのボンディング・パッド（以下、第２の組と称する）１４１－２、１４２－２は、第２のフリップチップ・エリア１１０ｂ－２に位置決めされている。図１Ａには示していないものの、第１の組の１つのボンディング・パッド１４２－１は、有機絶縁材料１３４に埋め込まれた配線またはトレース（導電性パターン１３６の一部でもある）によって、第２の組の対応するボンディング・パッド１４２－２に電気接続されている。なお、導電性パターン１３６には、有機絶縁材料の１つまたは複数の中間層を含む複数の導電性層を含み、中間層を通じて形成された導電性ビアによって、隣り合う導電性層の一部が接続され得る。また、導電性パターン１３６は、有機絶縁材料によって隔離された複数の電気経路を含む。
図１Ａの記載において、ボンディング・パッド１４１－１は、同じフリップチップ・エリア１１０ｂ－１内に位置する側面接続パッド１４０－１に接続されているが、異なるフリップチップ・エリア１１０ｂ－２内に位置する別の側面接続パッド１４０－２には接続されていない。ただし、複数のチップ間で電源および接地を共有可能であることから、第１のチップ用の電源または接地ラインは、第２のチップ用の電源または接地ラインに接続可能である。
実施形態の説明を簡素化するため、図１Ｂにおいては、各チップについて、４つのボンディング・パッド１４１、１４２、２つのはんだ接合部（２つの側面接続パッド１４０および２つの導電性パッド１１４）、および有機ベース基板１１０の２つのボンディング・パッド１１２を示している。ただし、各チップについて、ボンディング・パッドの数、はんだ接合部の数（ひいては、側面接続パッドの数および導電性パッドの数）、および有機ベース基板１１０のボンディング・パッドの数は、制限を受けず、チップの仕様によって決まり得る。また、フリップチップ・エリアの数は、２つに限定されない。
後述の通り、相互接続層１３０の第１の組のボンディング・パッド１４１－１、１４２－１および有機ベース基板１１０の第１のグループのボンディング・パッド１１２－１は、２次元アレイとして形成され、第１のチップの端子バンプを受容するように構成されている。他のチップについても同じことが当てはまる。
記載の実施形態において、図１に示す相互接続層１３０は、新規な相互接続層担持構造を用いて、有機ベース基板１１０上に取り付け可能である。以下、図２を参照して、本発明の例示的な一実施形態に係る、相互接続層のターゲット基板上への転移に用いられる相互接続層担持構造１２０を説明する。
図２は、相互接続層１３０の有機ベース基板１１０上への転移によって、図１Ａおよび図１Ｂに示す相互接続基板１００を製造するのに使用可能な相互接続層担持構造の模式図である。図２は、相互接続層担持構造１２０の断面図である。
図２に示すように、相互接続層担持構造１２０は、支持基板１２２、支持基板１２２上に形成された剥離層１２４、および剥離層１２４上に形成された相互接続層部１３１を含む。図２に示す相互接続層部１３１は、図１に示す相互接続層１３０に対応しており、図１Ａに対して上面および下面を上下逆に示している。
支持基板１２２は、剛性の安定した基板で、相互接続層部１３１の製造に用いられる。支持基板１２２としては、適切な剛性および安定性をもたらす限り、好適には如何なる基板も可能である。１つまたは複数の実施形態において、支持基板１２２としては、ガラス、シリコン等の半導体、セラミック等を含む無機基板が可能である。好適な一実施形態において、支持基板１２２は、ガラス基板である。ガラス基板は、たとえばシリコン基板と比較して、相互接続層部１３１の構築に用いられる有機材料により近い透明度および熱膨張係数（ＣＴＥ）（３～１２ｐｐｍ／℃）を有するためである。このようなガラス基板の例としては、ソーダ・ライム・ガラス、ホウケイ酸ガラス、溶融シリカ、合成石英ガラスが挙げられるが、これらはほんの数例に過ぎない。
剥離層１２４は、適当な処理によって支持基板１２２から相互接続層部１３１を剥離するように構成された剥離被膜である。支持基板１２２が透明の場合は、支持基板１２２の裏面からＵＶ（紫外）／ＩＲ（赤外）／可視光を剥離層１２４に照射して、支持基板１２２から相互接続層部１３１を剥離することができる。
１つまたは複数の実施形態において、剥離層１２４としては、ウェハ・ボンディング／脱ボンディング技術の分野において、レーザ照射による支持基板界面からの脱ボンディングを可能にする任意既知の感光剥離層が可能である。特定の一実施形態においては、吸収した光エネルギーを熱に変換する光－熱変換剥離被膜を剥離層１２４として使用可能である。これら特定の実施形態において、剥離層１２４は、相互接続層部１３１が有機ベース基板１１０に固定された後のレーザ照射によるアブレーションによって、燃焼、分離、または分解可能である。他の実施形態において、剥離層１２４としては、熱またはＵＶ照射によって接着性が消失または低下する熱またはＵＶ剥離性接着層が可能である。剥離後、剥離層１２４の残留物を必要に応じて洗浄可能である。他の実施形態においては、機械的剥離法、熱的脱離法、および溶媒剥離法等、既知の脱ボンディング法のいずれかを採用可能である。
図１Ａおよび図１Ｂを参照して説明した通り、相互接続層部１３１は、有機絶縁材料１３４と、支持基板１２２の側を向き、有機絶縁材料１３４に埋め込まれた複数のパッド１４０～１４２と、有機絶縁材料１３４に埋め込まれた複数のトレース（または、配線）１３６ａ～１３６ｄと、を含む。
図２には示していないものの、図１の接着剤１３２にフィルム・タイプの接着材料が用いられる特定の一実施形態において、相互接続層部１３１は、有機絶縁材料１３４上に形成され、有機絶縁材料１３４の上面を完全に覆い得る接着層をさらに含み得る。
複数のパッド１４０～１４２には、側面接続パッド１４０、電源または接地用の第１のボンディング・パッド１４１、および信号伝送用の第２のボンディング・パッド１４２を含む。図１に示すように、各側面接続パッド１４０は、はんだ接合部１１９によって、有機ベース基板１１０上に配設された対応する導電性パッド１１４（相互接続層部１３１が転移される）に接続されるように構成されている。複数のパッド１４０～１４２は、第１の組のパッド１４０－１、１４１－１、１４２－１および第２の組のパッド１４０－２、１４１－２、１４２－２等、複数のグループに分割される。側面接続パッド１４０－１および対応するボンディング・パッド１４２－１から成る各対は、トレース１３６ａによって電気的に結合されている。ボンディング・パッド１４２－１および対応するボンディング・パッド１４２－２から成る各対は、トレースによって電気的に結合されている（ボンディング・パッド１４２－１、１４２－２を接続するトレースは、図２に示していない）。
有機絶縁材料１３４は、剥離層１２４上に配設可能である。記載の実施形態において、有機絶縁材料１３４の上面としては、平坦な露出面が可能である。別の実施形態において、有機絶縁材料１３４の上面は、接着層で覆うことができる。パッド１４０～１４２は、有機絶縁材料１３４の下面から露出して、剥離層１２４に接触可能である。記載の実施形態において、各パッド１４０～１４２は、剥離層１２４上に形成されたバリア・メタル層１３８を含む。各パッド１４０～１４２は、電解めっきによって剥離層１２４上に、（上面ＴＳに対応する）下面に導電性材料（たとえば、バリア・メタル層１３８およびパッド本体）を堆積させるのに使用可能なシード・メタル層をさらに含み得る。好適な実施形態において、各側面接続パッド１４０は、その縁部面ＥＳに形成されたバリア・メタル層１３９をさらに含む。
有機絶縁材料１３４としては、ＰＩ（ポリイミド）、ＢＣＢ（ベンゾシクロブテン）、ＰＢＯ（ポリベンゾオキサゾール）、または他の感光性ポリマー等、感光性絶縁樹脂のいずれか１つが可能である。有機絶縁材料の使用によって、相互接続層１３０と有機ベース基板１１０との間のＣＴＥ不整合が緩和される。導電性パターン１３６は、金属材料（たとえば、Ｃｕ、Ａｌ等）および他の導電性材料のいずれか１つで構成可能である。特定の一実施形態においては、導電性パターン１３６に金属銅を使用可能である。バリア・メタル層１３８、１３９としては、Ａｕ／Ｐｄ／ＮｉスタックもしくはＡｕ／Ｎｉスタック（最初の元素（たとえば、いずれの場合もＡｕ）が図２のスタックの最下層である）、Ａｕ層、またはＰｄ層が挙げられるが、これらに限定されない。
記載の実施形態において、相互接続層部１３１の縁部Ｅ１、Ｅ２は、支持基板１２２の縁部ＧＥ１、ＧＥ２と位置合わせされている。図２に示すように、相互接続層部１３１は、有機材料により形成され、剛性の裏当て材としての支持基板１２２により保持されるテープの形態で支持基板１２２上に製造されるものとして提供される。相互接続層担持構造１２０を製造するプロセスについては、後述する。
以下、図３Ａ～図３Ｃおよび図４Ａ～図４Ｃを参照して、相互接続層担持構造１２０の使用により相互接続基板１００を製造するプロセスを説明する。図３Ａ～図３Ｃおよび図４Ａ～図４Ｃは、相互接続基板１００の製造プロセスにおいて得られる構造の断面図である。
図３Ａに示すように、相互接続基板１００の製造プロセスには、有機ベース基板１１０および相互接続層担持構造１２０を用意するステップを含み得る。このステップで用意する有機ベース基板１１０は、当該有機ベース基板１１０上に配設された複数のボンディング・パッド１１２、一組の導電性パッド１１４、およびはんだレジスト層１１６を含み得る。なお、有機ベース基板１１０上には、はんだレジスト層のない規定エリア１１０ａが存在する。
図３Ａに示すように、この製造プロセスには、規定エリア１１０ａ内の有機ベース基板１１０に接着剤１３２を塗布するステップをさらに含み得る。記載の実施形態においては、接着剤１３２として、チップの基板とのボンディング時にアンダーフィルとして従来使用可能なペーストまたは液状タイプの接着材料が用いられる。ペーストまたは液状タイプの接着剤の使用により、接着剤１３２中のボイドの発生を防止可能である。ただし、フィルム・タイプの接着材料の接着剤が相互接続層部１３１上に形成される特定の一実施形態においては、接着剤を塗布するステップを省略可能である。
図３Ｂに示すように、この製造プロセスには、相互接続層１３１の縁部Ｅ１、Ｅ２が各組の導電性パッド１１４の隣に位置し、各側面接続パッド１４０が、有機ベース基板１１０上に配設された導電性パッド１１４のうちの対応する１つに対して配置されるように、相互接続層担持構造１２０を有機ベース基板１１０上に配置するステップを含み得る。相互接続層担持構造１２０は、パッド１４０～１４２が上を向き、有機絶縁材料１３４の露出面が下を向くように、ボンダを用いて上下逆に、有機ベース基板１１０上に配置可能である。有機絶縁材料１３４の底部は、規定エリア１１０ａ内の有機ベース基板１１０の上面に取り付けられる。
相互接続層部１３１のボンディング・パッド１４１、１４２および有機ベース基板１１０上のボンディング・パッド１１２が搭載チップのバンプを受容するように構成されていることから、相互接続層担持構造１２０は、有機ベース基板１１０上に予め形成し得る適当なアライメント・マークを用いて、規定エリア１１０ａに正確に位置決めされる。この製造プロセスには、相互接続層担持構造１２０を有機ベース基板１１０上に配置するステップの後、接着剤１３２を硬化させて、相互接続層部１３１を有機ベース基板１１０に確実にボンディングするステップをさらに含み得る。
他の実施形態において、接着剤１３２を塗布するステップは、相互接続層担持構造１２０の配置後、毛細管法またはインジェクション・フロー法によって実行可能である。
図３Ｃに示すように、この製造プロセスには、剥離層１２４の除去によって、支持基板１２２から相互接続層部１３１を剥離するステップを含み得る。特定の一実施形態においては、支持基板１２２が透明であり、支持基板１２２から剥離するステップは、レーザ光線をスキャンしつつの支持基板１２２を通じたレーザ照射による剥離層１２４のアブレーションによって実行され得る。
前述のステップの実行により、相互接続層部１３１が規定エリア１１０ａで相互接続層担持構造１２０から有機ベース基板１１０に転移され、有機ベース基板１１０に取り付けられた相互接続層１３０が得られる。図３Ｃに示す剥離ステップによって、一組のパッド１４０～１４２が有機ベース基板１１０の反対方向を向くように、相互接続層１３０が有機ベース基板１１０上に配置される。
また、図４Ａに示すように、この製造プロセスには、剥離層１２４を除去するステップの後、相互接続層１３０上の残留物（剥離層１２４の残留物を含み得る）の洗浄を実行するステップを含み得る。残留物の洗浄は、Ｏ２プラズマ照射等、事実上如何なる手段によっても実行可能である。また、特定の一実施形態において、この製造プロセスには、剥離層１２４を除去するステップの後、パッド１４０～１４２上に形成されたシード・メタル層を含み得るパッド１４０～１４２の表面のエッチングを実行して、金属スタック１３８の露出面を露出させるステップを含み得る。
図４Ｂに示すように、この製造プロセスには、導電性パッド１１４およびボンディング・パッド１１２の露出パッド面ＰＳならびに導電性パッド１１４およびボンディング・パッド１１２の周りの露出基板面ＳＳの一部に対して、表面粗さを増大させる表面処理を適用するステップを含み得る。このように表面粗さを増大させる表面処理の例としては、サンドブラスト（研磨ブラスト）およびプラズマ処理が挙げられる。
好適な一実施形態においては、表面処理としてサンドブラストが採用される。サンドブラストは、研磨媒体の衝突速度等の適当な条件下で粒子サイズの適当な研磨媒体を用いて実行され得る。たとえば乾式ブラストおよび湿式ブラスト等、多くの種類が存在する。研磨媒体および水等の液体が加工対象物に対して噴射される湿式ブラストは、乾式ブラストよりも細かい研磨媒体を使用可能であるため好ましい。サンドブラストは、化学的な表面状態への大きな影響なく、露出面を機械的および物理的に改質するため好ましい。また、適当な研磨粒子の使用によって、露出面の粗さをより広い制御範囲でより正確に制御可能である。
特定の一実施形態においては、表面処理としてプラズマ処理が採用される。プラズマ処理では、アルゴン（Ａｒ）プラズマ、酸素（Ｏ２）プラズマ、およびこれらの混合物を使用可能である。Ａｒプラズマは酸化を防止可能であることから、Ａｒプラズマを用いたプラズマ処理を採用可能であるのが好ましい。ただし、たとえば上面に形成されたＡｕ層等の貴金属層によってパッド１１２、１１４が保護されている場合は、Ｏ２プラズマ処理も考えられる。プラズマ処理は、表面粗さを十分に増大できるように、ＲＦ（無線周波数）電力、加速電圧、ガス流量、印加時間等を含み得る適当な条件下で実行可能である。
対象面にプラズマ処理を適用して有機残留物を除去することにより、表面の洗浄または表面の機能化あるいはその両方によって表面特性を化学的に改質することが多いものの、例示的な実施形態に係るプラズマ処理は、その目的および条件に関して、このような洗浄または表面機能化あるいはその両方のためのプラズマ処理と異なる。一般的には、対象面を十分に粗くするため、比較的長時間にわたってプラズマ処理が適用される。また、表面粗さを増大させるプラズマ処理は、表面を物理的に粗くするため、その粗面化効果は、比較的長時間にわたって持続する。これに対して、洗浄または表面機能化あるいはその両方の観点でのプラズマ処理の有効性は短い。洗浄面が時間とともに汚染される傾向にあり、表面状態が時間とともに変化することで、洗浄／機能化効果が経時的に低下するためである。また、プラズマ処理（特に、Ｏ２プラズマ処理）によれば、活性種と表面分子との間の相互作用によって、樹脂表面がより親水性となり得るため、プラズマ処理後は、親水性が十分に低下するまでしばらくの間、はんだレジスト層１１６の露出面を放置するのが好ましい。
表面粗さの増大によって、高濡れ性の表面のはんだ濡れ性が向上する一方、低濡れ性の表面の脱濡れ性が向上する。溶融はんだの濡れ性は、三相の材料が同一である場合の固体成分の表面粗さによって決まる。濡れ性は、以下のように、Ｗｅｎｚｅｌの式における接触角によって表される。
ｃｏｓθｗ＝ｒｃｏｓθ
ここで、θｗは見掛けの接触角、θはＹｏｕｎｇの接触角、ｒは粗度比（滑らかな表面の場合はｒ＝１、粗い表面の場合はｒ＞１）を表す。
表面の凹凸が微細で、界面に空気が残り、化学的に不均一な表面を構成する場合は、Ｃａｓｓｉｅの式が以下のように成り立つ。
ｃｏｓθｃ’＝ｆｃｏｓθａ＋（１－ｆ）ｃｏｓθｂ
ここで、ｆは液相および固相に接触する面積の比、θａは一部の表面積ｆに関する成分Ａの接触角、θｂは残りの表面積（１－ｆ）に関する成分Ｂの接触角を表す。液体が空気に接触する場合（たとえば、θｂ＝１８０°の場合）、Ｃａｓｓｉｅの式は以下のようになる。
ｃｏｓθｃ’＝ｆｃｏｓθａ＋１－ｆ
したがって、接触角θｃ’は、固体と液体との間の界面に空気を含む場合であっても大きくなる。ｆ＝１で表面が均質に戻ると、Ｗｅｎｚｅｌの式が成り立つことになる。
表面処理の適用によって、露出面の異なる濡れ性がそれぞれの強化方向で変化する。低濡れ性（９０°＜θ＜１８０°）の基板面ＳＳは、非濡れ性がさらに進行する（θｗ＞θ）。それと同時に、高濡れ性（０＜θ＜９０°）のパッド面ＰＳは、濡れ性がさらに進行する（θｗ＜θ）。表面粗さの増大によって、高濡れ性のパッド１１４の露出パッド面ＰＳのはんだ濡れ性が向上する一方、低濡れ性の基板面ＳＳの脱濡れ性が向上する。このため、側面接続およびボンディング間のピッチ幅が細かい場合であっても、はんだ付けに際して隣り合う側面接続の架橋を防止するとともに、側面接続およびチップ・ボンディングの信頼性を向上させることができる。
表面粗さを増大させる表面処理は、支持基板１２２から相互接続層部１３１を剥離するステップの後に実行される。本実施形態においては、パッド１４０、１４１、１４２の表面（側面接続パッド１４０の上面ＴＳ（および場合により、縁部面ＥＳ）を含む）およびパッド１４０、１４１、１４２に近い相互接続層１３０の上面１３０ａの少なくとも一部についても、表面処理を施すことができる。
図４Ｃに示すように、この製造プロセスには、一組のはんだ接合部１１９を形成して、相互接続層１３０の側面接続パッド１４０をそれぞれ、有機ベース基板１１０上に配設された対応する導電性パッド１１４と接続するステップを含み得る。このステップにより、一組の予備はんだ１１８を形成することも可能である。各はんだ接合部１１９は、はんだペーストを側面接続パッド１４０および対応する導電性パッド１１４に塗布するとともに、はんだペーストの加熱による溶融によって機械的および電気的接合部を構成することにより形成可能である。ペーストは、ジェット印刷、ステンシル印刷、またはシリンジによって塗布可能である。代替実施形態においては、はんだ接合部１１９の形成に射出溶融はんだ付け（ＩＭＳ）を採用可能である。ＩＭＳ技術は、大量のはんだの使用が好ましい場合に都合が良い。
記載の実施形態において、はんだペースト１１７を加熱して一組のはんだ接合部１１９を形成するステップは、チップ搭載の前に実行される。これは、後続のチップ搭載プロセスが実行されるまでの遅延がある場合に好適である。また、はんだ接合部１１９の形成は、後続のチップ搭載プロセスでリフロー・プロセスを使用しない場合にも、チップ搭載の前に実行されるのが好ましい。ただし、後続のチップ搭載プロセスでリフロー・プロセスを使用する場合は、この段階でのはんだペースト１１７の加熱ステップを省略し、後続のチップ搭載プロセスのリフロー・プロセスまではんだ接合部１１９の完成を遅らせることも可能である。
一連の図３Ａ～図３Ｃおよび図４Ａ～図４Ｃに示す製造プロセスにより得られた相互接続基板１００（有機ベース基板１１０、相互接続層１３０、ならびに相互接続層１３０の側面接続パッド１４０および有機ベース基板１１０の対応する導電性パッド１１４上に形成された一組のはんだ接合部１１９を含む）は、チップ搭載プロセス等の後続プロセスに受け渡し可能である。
図５は、本発明の別の実施形態に係る、相互接続層のターゲット基板上への転移に用いられる相互接続層担持構造の模式図である。図２を参照して説明した実施形態において、相互接続層部１３１の縁部Ｅ１、Ｅ２は、支持基板１２２の縁部ＧＥ１、ＧＥ２と位置合わせされている。これに対して、図５に示す特定の実施形態においては、相互接続層部１３１が製造される基部１２２ａおよび基部１２２ａの外側に延びた両縁部の延伸部１２２ｂ（または、鍔）１２２ｂを支持基板１２２が有するように、支持基板１２２上の所定エリア内に相互接続層部１３１が形成される。延伸部１２２ｂは、上下反転時に相互接続層部１３１の縁部Ｅ１、Ｅ２に差し掛かる支持基板１２２の部分である。図５に示す実施形態において、相互接続層部１３１の縁部Ｅ１、Ｅ２は、支持基板１２２の縁部ＧＥ１、ＧＥ２と位置合わせされていない。支持基板１２２の延伸部１２２ｂは、支持基板１２２から有機ベース基板１１０上への相互接続層１３０の転移の際の延伸部１２２ｂの当接によって有機ベース基板１１０の平面と略平行になるように構成された平面を有する。
特定の一実施形態において、有機ベース基板１１０は、当接用の平面を有するはんだレジスト層１１６を有する。支持基板１２２の延伸部１２２ｂの平面は、相互接続層１３０の転移に際して直接的または間接的に、有機ベース基板１１０のはんだレジスト層１１６の平面に当接するように構成されている。
特定の実施形態において、延伸部１２２ｂの平面は、剥離層１２４の上面１２４ａとして与えられる。ただし、剥離層１２４は、支持基板１２２の延伸部１２２ｂのエリアまで延びている必要はない。別の実施形態において、支持基板１２２の延伸部１２２ｂは、支持基板１２２のはんだレジスト層１１６との接触時にはんだレジスト層１１６の平面と略平行になるように構成された平面を直接与える。
また、特定の実施形態において、はんだレジスト層１１６は、当接用の平面を有する。ただし、他の実施形態においては、高さの差が好適となるように支持基板１２２の延伸部１２２ａとはんだレジスト層１１６との間に挿入された適当なスペーサを使用することにより、相互接続層１３０の上面の高さおよびはんだレジスト層１１６の上面の高さを調整可能である。
図５に示す相互接続層担持構造１２０を有する特定の実施形態において、図３Ｂに示す有機ベース基板１１０上に相互接続層担持構造１２０を載置するステップは、延伸部１２２ｂの平面が有機ベース基板１１０のはんだレジスト層１１６の上面と略平行になるように、当接によって延伸部１２２ｂの平面を水平にするサブステップを含む。
以下、図６Ａ～図６Ｄを参照して、有機ベース基板１１０を製造するプロセスを説明する。図６Ａ～図６Ｄは、有機ベース基板１１０の製造プロセスにおいて得られる構造の断面図である。
図６Ａに示すように、この製造プロセスには、複数のボンディング・パッド１１２および一組の導電性パッド１１４を具備する有機ベース基板１１０を用意するステップを含み得る。ボンディング・パッド１１２および導電性パッド１１４は、金属銅により構成可能であるとともに、準加法、加法プロセス、減法プロセス等の如何なる積層プロセスによっても形成可能である。図６Ａ～図６Ｄに示すプロセスは、導電性パッド１１２、１１４の製造プロセスのみを示しているが、有機ベース基板は、ガラスエポキシ等の複合材料のコア、一般配線層、および絶縁層で構成されている。
図６Ｂに示すように、この製造プロセスには、ボンディング・パッド１１２および導電性パッド１１４のエリアを含む有機ベース基板１１０に感光性はんだレジスト１１５を塗布するステップを含み得る。このような感光性レジストは、たとえばスプレー・コーティング、ディップ・コーティング、カーテンコーティング、ラミネーション等、任意のプロセスにより被覆される。
図６Ｃに示すように、この製造プロセスには、マスク１１７を用いた感光性はんだレジスト１１５の露光および現像によって、図６Ｄに示す構造（パターニングはんだレジスト１１６を有する）を得るステップを含み得る。図６Ｄに示すパターニングはんだレジスト１１６は、ボンディング・パッド１１２上の開口１１６ｂと、規定エリア１１０ａの表面および規定エリア１１０ａに近い導電性パッド１１４の縁部を露出させるキャビティ１１６ａと、を有する。図６Ｃに示す実施形態においては、マスク１１７が暗視野マスクであり、はんだレジストがポジ型である。ただし、別の実施形態においては、明視野マスクおよびネガ型感光性レジスト材料を採用することも可能である。
以下、図７Ａ～図７Ｄを参照して、有機ベース基板１１０を製造する代替プロセスを説明する。図７Ａ～図７Ｄは、有機ベース基板の代替的な製造プロセスにおいて得られる構造の断面図である。
図７Ａに示すように、有機ベース基板の製造プロセスには、複数のボンディング・パッド１１２および一組の導電性パッド１１４を具備する有機ベース基板１１０を用意するステップを含み得る。図７Ｂに示すように、この製造プロセスには、はんだレジスト１１５を有機ベース基板１１０に塗布するステップを含み得る。図７Ｃに示すように、この製造プロセスには、レーザ照射によるはんだレジスト１１５の処理によって、図７Ｄに示す構造（パターニングはんだレジスト１１６を有する）を得るステップを含み得る。パターニングはんだレジスト１１６は、ボンディング・パッド１１２上の開口１１６ｂと、規定エリア１１０ａおよび規定エリア１１０ａに近い導電性パッド１１４の縁部を露出させるキャビティ１１６ａと、を有する。
以下、図８を参照して、チップ搭載後の相互接続構造の概要を説明する。
図８は、インターポーザとしての相互接続基板１００を含み、チップ搭載後の相互接続構造である電子機器１９０の模式図である。図８は、相互接続層１３０の周りの電子機器１９０の拡大断面図である。図８に示すように、相互接続基板１００には、２つのチップ１５０－１および１５０－２が搭載されている。チップの例としては、ＣＰＵ（中央演算処理装置）、ＧＰＵ（グラフィックス処理ユニット）、ＳｏＣ（システム・オン・チップ）、ＨＢＭ（高帯域幅メモリ）のようなメモリ・デバイス等が挙げられる。第１のチップ１５０－１および隣り合う第２のチップ１５０－２は、当該第１および第２のチップ１５０－１、１５０－２間に位置する相互接続層１３０を通じた相互の信号伝送を実行するように構成可能である。記載の実施形態において、チップ１５０は、相互接続層１３０中の配線を通じて、信号帰還電流経路として機能する有機ベース基板１１０の電源または接地ラインに接続されている。
図８に示すように、電子機器１９０は、前述の相互接続基板１００と、アクティブ面を下向きにして相互接続基板１００に搭載された第１および第２のチップ１５０－１、１５０－２と、を具備する。各チップ１５０は、相互接続基板１００上のフリップチップ・エリア１１０ｂに対応する位置に配置可能である。相互接続基板１００とチップ１５０との間の間隙は、エポキシまたはウレタンで構成可能なアンダーフィル１６８により充填可能である。
第１のグループのボンディング・パッド１１２－１および第１の組のボンディング・パッド１４１－１、１４２－１は、第１のチップ１５０－１が搭載された第１のフリップチップ・エリア１１０ｂ－１内に位置決めされている。第１のチップ１５０－１は、はんだ１５６－１、１５７－１を通じて相互接続層１３０の第１の組のパッド１４１－１、１４２－１に電気接続された一組の端子バンプ１５１－１、１５２－１を有する。また、第１のチップ１５０－１は、はんだ１５８－１を通じて有機ベース基板１１０上の第１のグループのボンディング・パッド１１２－１に電気接続された一組の他の端子１５４－１を有する。端子バンプ１５１－１、１５２－１、１５４－１としては、Ｃｕピラー型バンプが可能であるが、これに限定されない。端子バンプ１５１－１としては、信号帰還電流経路として機能し得る電源または接地ラインとつながるように構成された電源または接地端子が可能である。より具体的に、端子バンプ１５１は、有機絶縁材料１３４に埋め込まれた配線を介して対応する側面接続パッド１４０に接続されたボンディング・パッド１４１に接続されており、これがさらに、はんだ接合部１１９を通じて、有機ベース基板１１０の電源ラインまたは接地ラインに接続されている。第２のフリップチップ・エリア１１０ｂ－２および第２のチップ１５０－２についても同じことが当てはまる。
図８には示していないものの、複数のチップ１５０が搭載された相互接続基板１００は電子パッケージを構成するが、これは、相互接続基板１００の底部に形成されたバンプを有し得るとともに、相互接続基板１００のバンプとマザー・ボードに形成されたパッドとの間のパッケージ相互接続を通じて、マザー・ボードにさらに搭載される。また、相互接続基板１００、チップ１５０、およびマザー・ボードを含む最終アセンブリ製品としては、電子機器のうちの１つが可能であって、これはチップ搭載後の相互接続構造でもある。
複数のチップ１５０は、相互接続層１３０を通じて互いに通信し得る一方、有機ベース基板１１０の内部構造を通じてマザー・ボードに接続されている。さらに、記載の実施形態によれば、チップ１５０への電源ラインおよび接地ラインは、はんだ接合部１１９によって実現される側面接続により、相互接続層１３０を通じて取り回し可能である。このため、相互接続層のエリアを回避しつつ有機ベース基板上の配線の取り回しが実行される場合と比較して、電圧降下を抑制可能となる。相互接続層の使用により、信号帰還電流経路として機能する電源または接地ラインを設けることは、高速信号伝送に都合が良い。
この相互接続構造によれば、有機ベース基板１１０の導電性パッド１１４と相互接続層１３０の側面接続パッド１４０との間に新規な側面接続を導入可能である。新規な側面接続の導入によって、相互接続層１３０による配線の取り回しの柔軟性が向上する。また、相互接続層１３０を使用するチップ１５０の端子レイアウトの制約が緩和される。このような相互接続構造は、不均一集積に適している。
図８は、２つのチップと、これら２つのチップが通信する１つの相互接続層１３０と、を示しているに過ぎないが、電子機器中のチップの数、１つの相互接続層当たりのチップの数、および相互接続層の数は、制限を受けない。
図９Ａ～図９Ｃを参照して、相互接続の製造プロセス後に続いて実行される電子機器の製造プロセスを説明する。図９Ａ～図９Ｃは、電子機器１９０の製造プロセスにおいて得られる構造の断面図である。
図９Ａに示すように、電子機器の製造プロセスには、アクティブ面を下向きにして複数のチップ１５０を相互接続基板１００に搭載するステップを含み得る。第１のチップ１５０－１は、第１のグループのボンディング・パッド１１２－１および相互接続層１３０の第１の組のボンディング・パッド１４１－１、１４１－２が配置された位置に配置可能である。第２のチップ１５０－２についても同じことが当てはまる。
このステップで用意されたチップ１５０は、ピラー１６１、１６２、または１６４と、その上に形成されたはんだキャップ１６６、１６７、または１６８と、でそれぞれ構成可能な端子バンプ１５１、１５２、１５４を含み得る。記載の実施形態において、端子バンプ１５１、１５２、１５４は、Ｃｕピラー・バンプである。ただし、別の実施形態において、端子バンプ１５１、１５２、１５４としては、たとえばフリップチップ・バンプ、ファインピッチのマイクロバンプ、Ｃｕピラー・バンプ、Ｓｎキャップ（ＳＬＩＤ）付きＣｕポスト・バンプ等のいずれかが可能である。記載の実施形態においては、このステップで用意された相互接続基板１００のボンディング・パッド１４１、１４２上にはんだが存在しない。各ボンディング・パッド１４１、１４２は、濡れ性を向上させるバリア・メタル層１３８を最上部に有していないためである。ただし、チップ搭載前にはんだをボンディング・パッド１４１、１４２に塗布しても支障はない。
図９Ｂに示すように、この製造プロセスには、はんだリフロー・プロセスによって、ボンディング・パッド１１２およびボンディング・パッド１４１、１４２とピラー１６１、１６２、１６４との間にはんだ相互接続１５６、１５７、１５８を形成するステップを含み得る。
図９Ａおよび図９Ｂに示すステップの実行によって、チップ１５０の端子バンプ１５１がボンディング・パッド１４１にボンディングされ、はんだ接合部１１９により側面接続パッド１４０を通じて、有機ベース基板１１０上に配設された導電性パッド１１４に電気接続されるように、チップ１５０が相互接続基板１００に搭載される。
図９Ｃに示すように、この製造プロセスには、アンダーフィル１６８の注入によって、毛細管フロー・アンダーフィル・プロセスにより相互接続基板１００とチップ１５０との間の間隙を充填した後、硬化によって第１のチップ１５０－１および第２のチップ１５０－２を相互接続基板１００に固定するステップを含み得る。
記載の実施形態においては、リフロー処理を施した後、有機ベース基板１１０上にアンダーフィル１６８を塗布するものと説明している。ただし、別の実施形態においては、最初にノーフロー・アンダーフィルを相互接続基板１００上に注入可能である。その後、アンダーフィルが注入された相互接続基板１００上にチップ１５０が載置される。最後に、リフロー処理によって、はんだ相互接続１５６、１５７、１５８の形成およびアンダーフィルの硬化が同時に実行される。記載の実施形態においては、はんだリフロー・プロセスがボンディング・プロセスとして用いられる。ただし、別の実施形態においては、はんだリフロー・プロセスの代わりとして、熱圧縮（ＴＣ）ボンディング・プロセスも考えられる。
以下、一連の図１０Ａ～図１０Ｆ、図１１Ａ～図１１Ｅ、図１２Ａ～図１２Ｄ、図１３Ａ～図１３Ｅ、図１４Ａ～図１４Ｄ、および図１５Ａ～図１５Ｄを参照して、相互接続層の有機ベース基板上への転移に使用可能な相互接続層担持構造を製造するプロセスを説明する。図１０Ａ～図１０Ｆ、図１１Ａ～図１１Ｅ、図１２Ａ～図１２Ｄ、図１３Ａ～図１３Ｅ、図１４Ａ～図１４Ｄ、および図１５Ａ～図１５Ｄは、相互接続層担持構造１２０の製造プロセスにおいて得られる構造の断面図である。
図１０Ａに示すように、相互接続層担持構造１２０の製造プロセスには、支持基板２００を用意するステップを含み得る。記載の実施形態において、このステップで用意される支持基板２００は、ガラス・ウェハまたはパネルであり、以下のプロセスは、レーザ脱ボンディング・プロセスを前提として説明する。ただし、機械的または熱的な脱ボンディング・プロセスの場合は、シリコン・ウェハ等の他の基板を支持基板２００として使用可能である。支持基板２００の厚さとしては、たとえば数百マイクロメートルから数ミリメートルまでの範囲が可能である。
図１０Ｂに示すように、この製造プロセスには、剥離層２０２を支持基板２００に塗布するステップを含み得る。剥離層２０２は、たとえばスピン・コーティング等、事実上如何なる手段によっても形成可能である。一実施形態において、剥離層２０２の厚さとしては、たとえば約１マイクロメートル以下が可能である。剥離層２０２の形成の完了後は、後述のステップによって、相互接続層部が剥離層２０２上に構築される。
図１０Ｃに示すように、この製造プロセスには、第１のシード・メタル層２０４を剥離層２０２上に形成するステップを含み得る。第１のシード・メタル層２０４は、スパッタリング等、事実上如何なる手段によっても形成可能である。特定の一実施形態においては、スパッタリングによって、チタン層および銅層からなるスタック（Ｔｉ／Ｃｕ（ここでは、Ｔｉがスタックの底部である））が剥離層２０２上に形成され、第１のシード・メタル層２０４を構成する。一実施形態において、チタン層の厚さとしては、数十ナノメートルが可能であり、銅層の厚さとしては、数百ナノメートルが可能である。後述する他のシード層にも同じことが当てはまる。
図１０Ｄに示すように、この製造プロセスには、めっきレジスト２０６を第１のシード・メタル層２０４上に堆積させるステップを含み得る。特定の一実施形態において、めっきレジスト２０６は、感光性樹脂のいずれか１つにより構成可能である。めっきレジスト２０６の厚さとしては、１０マイクロメートルから５０マイクロメートルまでの範囲が可能である。めっきレジスト２０６は、たとえばスピン・コーティング等、事実上如何なる手段によっても形成可能である。液状タイプ・レジストのほか、フィルム・タイプ・レジストも使用可能である。フィルム・タイプ・レジストの場合、めっきレジスト２０６は、ラミネーション・プロセスによって構成される。後述する他のめっきレジストにも同じことが当てはまる。
図１０Ｅに示すように、この製造プロセスには、複数の開口２０６ａをめっきレジスト２０６に作り込むステップを含み得る。開口２０６ａは、図２に示すパッド１４０、１４１、１４２に対応する。開口２０６ａは、たとえばフォトリソグラフィ等、事実上如何なる手段によっても製造可能である。特定の一実施形態においては、スピン・コーティングにより堆積した感光性樹脂のフォトマスク２０８を通じた露光および現像によって、開口２０６ａがめっきレジスト２０６に作り込まれる。なお、この製造プロセスは、パターニングに関して、特定の種類のレジストまたは感光性樹脂を用いて説明する。たとえば、図１０Ｅは、ポジ型レジストを使用する場合を示している。ただし、レジストまたは感光性樹脂の種類は、図面に示す特定の種類に限定されない。ポジ型およびネガ型のレジストまたは感光性樹脂を同様に採用可能である。後述する他のレジストおよび感光性樹脂にも同じことが当てはまる。
図１０Ｆに示すように、この製造プロセスには、めっきレジスト２０６の開口２０６ａの位置でバリア・メタル層２１０を第１のシード・メタル層２０４上に形成するステップをさらに含み得る。特定の一実施形態においては、バリア・メタル層２１０がＡｕ／Ｐｄ／Ｎｉ金属スタックであり、これは、第１のシード・メタル層２０４上の金層、金層上のパラジウム層、およびパラジウム層上のニッケル層を含み得る。相互接続基板１１０の製造プロセスにおいて得られた相互接続層１３０が有機ベース基板１１０上に転移された場合は、金層が最上部となる。バリア・メタル層２１０は、たとえば電解めっき等、事実上如何なる金属化プロセスによっても、第１のシード・メタル層２０４上に形成可能である。
図１１Ａに示すように、この製造プロセスには、第１の導電性層２１２をバリア・メタル層２１０上に堆積させるステップを含み得る。第１の導電性層２１２は、たとえば電気めっき等、事実上如何なる手段によっても形成可能である。特定の一実施形態においては、電気めっきによる金属銅の堆積によって、第１の導電性層２１２を形成する。後述する他の導電性層にも同じことが当てはまる。
図１１Ｂに示すように、この製造プロセスには、第１のシード・メタル層２０４からめっきレジスト２０６を除去するステップを含み得る。図１１Ｃに示すように、この製造プロセスには、金属スタック２１０、２１２から露出した第１のシード・メタル層２０４の部分を除去するステップを含み得る。
図１０Ｃ～図１０Ｆおよび図１１Ａ～図１１Ｃに示すステップを実行することにより、導電性材料のパターニングによって、一組の側面接続パッド１４０およびボンディング・パッド１４１、１４２が剥離層２０２上に形成される。
図１１Ｄに示すように、この製造プロセスには、第１の有機絶縁部２１４を剥離層２０２上に形成して、一組のパッド１４０、１４１、１４２（第１のシード・メタル層２０４、バリア・メタル層２１０、および第１の導電性層２１２を含む）を埋め込むステップを含み得る。特定の一実施形態において、第１の有機絶縁部２１４は、感光性絶縁樹脂のいずれか１つにより構成されている。第１の有機絶縁部２１４の厚さとしては、数マイクロメートルから数十マイクロメートルまでの範囲が可能である。第１の有機絶縁部２１４は、たとえばスピン・コーティング等、事実上如何なる手段によっても形成可能である。液状タイプ樹脂のほか、フィルム・タイプ樹脂も使用可能である。フィルム・タイプ樹脂の場合、第１の有機絶縁部２１４は、ラミネーション・プロセスによって構成される。後述する他の有機絶縁部にも同じことが当てはまる。
図１１Ｅに示すように、この製造プロセスには、第１の有機絶縁部２１４の露光および現像によって、パッド１４０、１４１、１４２の位置に複数のビア開口２１４ａを有するステップを含み得る。ビア開口２１４ａは、たとえばフォトリソグラフィ等、事実上如何なる手段によっても製造可能である。特定の一実施形態においては、スピン・コーティングにより堆積した感光性絶縁樹脂のフォトマスク２１６を通じた露光および現像によって、ビア開口２１４ａを構成する。図１１Ｅは、ネガ型レジストを使用する場合を示している。
図１２Ａに示すように、この製造プロセスには、第１の有機絶縁部２１４の上面およびビア開口２１４ａ中の第１の導電性層２１２の露出面に第２のシード・メタル層２１８を形成するステップを含み得る。
図１２Ｂに示すように、この製造プロセスには、めっきレジスト２２０を第２のシード・メタル層２１８上に堆積させるステップを含み得る。図１２Ｃに示すように、この製造プロセスには、フォトマスク２２２を用いて、開口パターン２２０ａをめっきレジスト２２０にパターニングするステップを含み得る。開口パターン２２０ａは、ボンディング・パッド１４２に対する配線またはトレース・パターンを含む。開口パターン２１４ａは、たとえばフォトリソグラフィ等、事実上如何なる手段によっても製造可能である。図１２Ｃは、ポジ型レジストを使用する場合を示している。
図１２Ｄに示すように、この製造プロセスには、めっきレジストのない第２のシード・メタル層２１８の領域上に第２の導電性層２２４を堆積させるステップを含み得る。図１３Ａに示すように、この製造プロセスには、第２のシード・メタル層２１８からめっきレジスト２２０を除去するステップを含み得る。図１３Ｂに示すように、この製造プロセスには、第２の導電性層２２４から露出した第２のシード・メタル層２１８の部分を除去するステップを含み得る。
図１１Ｅ、図１２Ａ～図１２Ｄ、図１３Ａ、および図１３Ｂに示すステップを実行することにより、導電性材料のパターニングによって、ボンディング・パッド１４２および対応するボンディング・パッドを接続するトレースが形成される。
図１３Ｃに示すように、この製造プロセスには、第２の有機絶縁層２２６を第１の有機絶縁部２１４上に堆積させて、第２の導電性層２２４を埋め込むステップを含み得る。図１３Ｄに示すように、この製造プロセスには、第２の有機絶縁層２２６の露光および現像によって、パッド１４０、１４１の位置に複数のビア開口２２６ａを有するステップを含み得る。ボンディング・パッド１４２がパッド１４０、１４１から隔離されていることから、パッド１４２の位置には開口が形成されない。図１３Ｄは、ネガ型レジストを使用する場合を示している。
図１３Ｅに示すように、この製造プロセスには、第３のシード・メタル層２３０を第２の有機絶縁層２２６の上面およびビア開口２２６ａ中の第２の導電性層２２４の露出面に形成するステップを含み得る。
図１４Ａに示すように、この製造プロセスには、フォトマスク２３４を用いて、めっきレジスト２３２を第３のシード・メタル層２３０上にパターニングするステップを含み得る。めっきレジスト２３２は、パッド１４０、１４１に対する配線またはトレース・パターンを含む開口パターン２３２ａを有する。図１４Ａは、ポジ型レジストを使用する場合を示している。
図１４Ｂに示すように、この製造プロセスには、めっきレジストのない第３のシード・メタル層２３０の領域上に第３の導電性層２３６を堆積させるステップを含み得る。図１４Ｃに示すように、この製造プロセスには、第３のシード・メタル層２３０からめっきレジスト２３２を除去するステップを含み得る。図１４Ｄに示すように、この製造プロセスには、第３の導電性層２３６から露出した第３のシード・メタル層２３０の部分を除去するステップを含み得る。
図１３Ｃ～図１３Ｅおよび図１４Ａ～図１４Ｄに示すステップを実行することにより、導電性材料のパターニングによって、側面接続パッド１４０および対応するボンディング・パッド１４１を接続する配線が形成される。
図１５Ａに示すように、この製造プロセスには、第３の有機絶縁層２３８を第２の有機絶縁層２２６上に堆積させて、第３の導電性層２３６を埋め込むステップを含み得る。図１５Ｂに示すように、この製造プロセスには、フォトマスク２４０を用いて、第３の有機絶縁層２３８の露光および現像を行うステップを含み得る。
図１５Ｃに示すように、この製造プロセスには、ダイシング・ブレードを用いて、支持基板２００をその上部構造（剥離層２０２を含む）とともに切断することにより、図１５Ｄに示す個々の構造（図２に示す相互接続層担持構造１２０とほぼ同一）を得るステップをさらに含み得る。切断線（図１５Ｃ中の破線）は、相互接続層担持構造１２０の一方の縁部Ｅに対応し、側面接続パッド１４０に対応する金属スタックが分割される位置を通過する。支持基板２００の切断によって、一組の側面接続パッド１４０の製造が完了する。
相互接続層部１３１の外形が切断プロセスにより規定されることから、相互接続層部１３１の縁部が直線形状を有し、一組の側面接続パッド１４０が一列に形成されるため、対応する一組の導電性パッド１１４も一列に形成される。
なお、この製造プロセスには、たとえば無電解めっき等、事実上如何なる金属化プロセスによっても、バリア・メタル層を側面接続パッド１４０の縁部面ＥＳ上に形成するステップをさらに含み得る。無電解めっきが採用される特定の一実施形態においては、側面接続パッド１４０の露出縁部面ＥＳの選択的なめっきによって、側面接続パッド１４０の縁部面ＥＳ上にバリア・メタル層が形成される。バリア・メタル層の形成は、相互接続層部１３１と有機ベース基板１１０との間のパッドのサイズ差によるボイドの発生を回避するため、相互接続層部１３１の有機ベース基板１１０への取り付けに先立って実行され得るのが好ましい。バリア・メタル層の組成および添加物は上面ＴＳと縁部面ＥＳとで異なるものの、はんだ元素の拡散速度を均一化する金属材料の組み合わせの観点から、縁部面ＥＳのバリア・メタル層は、上面ＴＳと同一であるのが好ましく、これにより、局所的な合金形成および応力集中が緩和される。たとえば、上面ＴＳのバリア・メタルがＮｉ／Ａｕスタックである場合、縁部面ＥＳにもＮｉ／Ａｕスタックを採用するのが好ましい。
このプロセスにより得られた相互接続層担持構造１２０は、一連の図３Ａ～図３Ｃおよび図４Ａ～図４Ｃに示す相互接続構造の製造等の後続プロセスに受け渡し可能である。一実施形態において、図１５Ｄに示すようなダイシングによってガラス・ウェハまたはパネルから分離された相互接続層担持構造１２０は、生産チェーンの次工程に提供可能である。相互接続層部１３１は、有機材料により形成され、剛性の裏当て材としての支持基板１２２により保持されるテープの形態として提供される。
このプロセスにより得られた相互接続層担持構造１２０は、有機絶縁材料の中間層を含む（パッド本体以外の）２つの導電性層を有し得る。ただし、導電性層の数は、制限を受けない。一連の（ｉ）有機絶縁層を堆積させるステップ、（ｉｉ）有機絶縁層を露光および現像するステップ、（ｉｉｉ）シード層を形成するステップ、（ｉｖ）めっきレジストを堆積させるステップ、（ｖ）めっきレジストを露光および現像するステップ、（ｖｉ）導電性層を堆積させるステップ、（ｖｉｉ）めっきレジストを除去するステップ、ならびに（ｖｉｉｉ）シード層を除去するステップを繰り返し実行することにより、各導電性層は、有機絶縁材料の中間層と１対１で積層される。
前述の相互接続層担持構造１２０の製造プロセスは、費用対効果に優れており、単一のウェハまたはパネルから切り出される相互接続層担持構造の数を増やすことができる。
以下、図１０Ａ～図１０Ｆおよび図１１Ａ～図１１Ｄと併せて、図１６Ａ～図１６Ｄ、図１７Ａ～図１７Ｃ、図１８Ａ～図１８Ｄ、図１９Ａ～図１９Ｄ、および図２０Ａ～図２０Ｃをさらに参照することにより、相互接続層担持構造を製造する代替プロセスを説明する。図１０Ａ～図１０Ｆ、図１１Ａ～図１１Ｄ、図１６Ａ～図１６Ｄ、図１７Ａ～図１７Ｃ、図１８Ａ～図１８Ｄ、図１９Ａ～図１９Ｄ、および図２０Ａ～図２０Ｃは、相互接続層担持構造１２０の代替製造プロセスにおいて得られる構造の断面図である。
一連の図１０Ａ～図１０Ｆおよび図１１Ａ～図１１Ｄに示すステップは、前述の例示的な実施形態と同じであるため、以下では、図１６Ａのステップから説明を行う。図１０Ａ～図１０Ｆおよび図１１Ａ～図１１Ｄのステップを実行することによって、支持基板２００と、支持基板２００上に形成された剥離層２０２と、剥離層２０２上に形成された一組のパッド１４０、１４１、１４２（第１のシード・メタル層２０４、バリア・メタル層２１０、および第１の導電性層２１２を含む）と、剥離層２０２上に形成されたものの露光および現像が未実施の第１の有機絶縁部２１４と、を含む構造が得られる。
図１６Ａに示すように、この製造プロセスには、第１の有機絶縁部２１４の露光および現像によって、パッド１４０、１４１、１４２の位置に複数のビア開口２１４ａを有するとともに、図１６Ａにおいて開口空間２１４ｂにより示す側面接続パッド１４０の一方の縁部を露出させるステップを含み得る。図１６Ａは、ネガ型レジストが用いられるシナリオを示している。
図１６Ｂに示すように、この製造プロセスには、第１の有機絶縁部２１４の上面、ビア開口２１４ａおよび開口空間２１４ｂ中の第１の導電性層２１２の露出面、ならびに開口空間２１４ｂ中の剥離層２０２の露出面に第２のシード・メタル層２１８を形成するステップを含み得る。
図１６Ｃに示すように、この製造プロセスには、めっきレジスト２２０を第２のシード・メタル層２１８上に堆積させるステップを含み得る。図１６Ｄに示すように、この製造プロセスには、開口パターン２２０ａをめっきレジスト２２０にパターニングするステップを含み得る。図１７Ａに示すように、この製造プロセスには、めっきレジストのない第２のシード・メタル層２１８の領域上に第２の導電性層２２４を堆積させるステップを含み得る。図１７Ｂに示すように、この製造プロセスには、第２のシード・メタル層２１８からめっきレジスト２２０を除去するステップを含み得る。図１７Ｃに示すように、この製造プロセスには、第２の導電性層２２４から露出した第２のシード・メタル層２１８の部分を除去するステップを含み得る。
図１８Ａに示すように、この製造プロセスには、第２の有機絶縁層２２６を第１の有機絶縁部２１４上に堆積させて、第２の導電性層２２４を埋め込むステップを含み得る。図１８Ｂに示すように、この製造プロセスには、フォトマスク２２８を用いた第２の有機絶縁層２２６の露光および現像によって、パッド１４０の位置に複数のビア開口２２６ａを有するとともに、図１８Ｂにおいて開口空間２２６ｂにより示す側面接続パッド１４０の一方の縁部を露出させるステップを含み得る。図１８Ｂは、ネガ型レジストを使用する場合を示している。
図１８Ｃに示すように、この製造プロセスには、第２の有機絶縁層２２６の上面、ビア開口２２６ａおよび開口空間２２６ｂ中の第２の導電性層２２４の露出面、ならびに開口空間２２６ｂ中の剥離層２０２の露出面に第３のシード・メタル層２３０を形成するステップを含み得る。
図１８Ｄに示すように、この製造プロセスには、フォトマスク２３４を用いて、めっきレジスト２３２を第３のシード・メタル層２３０上にパターニングするステップを含み得る。めっきレジスト２３２は、パッド１４０、１４１に対する配線パターンを含む開口パターン２３２ａを有する。図１８Ｄは、ポジ型レジストを使用する場合を示している。
図１９Ａに示すように、この製造プロセスには、めっきレジストのない第３のシード・メタル層２３０の領域上に第３の導電性層２３６を堆積させるステップを含み得る。図１９Ｂに示すように、この製造プロセスには、第３のシード・メタル層２３０からめっきレジスト２３２を除去するステップを含み得る。図１９Ｃに示すように、この製造プロセスには、第３の導電性層２３６から露出した第３のシード・メタル層２３０の部分を除去するステップを含み得る。
図１９Ｄに示すように、この製造プロセスには、第３の有機絶縁層２３８を第２の有機絶縁層２２６上に堆積させて、第３の導電性層２３６を埋め込むステップを含み得る。図２０Ａに示すように、この製造プロセスには、フォトマスク２４０を用いて、第３の有機絶縁層２３８の露光および現像を行うことにより、側面接続パッド１４０の縁部を露出させるステップを含み得る。
第１の有機絶縁部２１４、第２の有機絶縁層２２６、および第３の有機絶縁層２３８は、少なくとも各側面接続パッド１４０の縁部面ＥＳを当該有機絶縁層２１４、２２６、２３８から露出させつつ、相互接続層部１３１の外形状を構成するようにパターニングされる。
なお、この製造プロセスには、たとえば無電解めっき等、事実上如何なる金属化プロセスによっても、バリア・メタル層を側面接続パッド１４０の縁部面ＥＳ上に形成するステップをさらに含み得る。バリア・メタル層の縁部面ＥＳ上への形成は、側面接続パッド１４０の形成および側面接続パッド１４０の縁部面ＥＳの露出が行われる任意の段階において実行可能である。したがって、バリア・メタル層の形成は、支持基板２００を切断する後続ステップの後に実行可能である。
図２０Ｂに示すように、この製造プロセスには、支持基板２００を剥離層２０２とともに切断することにより、図２０Ｃに示す個々の構造（図５に示す相互接続層担持構造１２０とほぼ同一）を得るステップをさらに含み得る。切断線は、相互接続層部１３１の一方の縁部Ｅおよび一組の側面接続パッド１４０から離れた位置にある。
相互接続層部１３１の外形がフォトリソグラフィによって規定されることから、相互接続層部１３１の縁部は、任意の適当な形状を有し得る。また、この代替製造プロセスでは、基部１２２ａの外側に延びた両縁部の延伸部（または、鍔）１２２ｂを容易に製造可能であることから、相互接続層１３０の上面１３０ａの高さを制御するのに都合が良い。これにより、端子バンプ１５１、１５２、１５４とボンディング・パッド１４１、１４２、１１２との間の相互接続の密度が高くなり、パッド間のピッチが狭くなった場合でも、相互接続の歩留まりおよび信頼性が向上する。
特定の一実施形態においては、相互接続層部１３１の縁部Ｅが直線形状を有し、一組の側面接続パッド１４０が一列に形成されることで、対応する一組の導電性パッド１１４も一列に形成されるように、有機絶縁層２１４、２２６、２３８がパターニングされる。
好適な一実施形態においては、相互接続層部１３１の縁部Ｅがその長さを延長する１つまたは複数の湾曲または角度付き形状を有し、一組の側面接続パッド１４０が１つまたは複数の湾曲または角度付き形状の輪郭に沿って形成されるように、有機絶縁層２１４、２２６、２３８がパターニングされる。これにより、一組の導電性パッド１１４もまた、１つまたは複数の湾曲または角度付き形状の輪郭に沿って形成される。
図２１Ａおよび図２１Ｂを参照して、相互接続基板１００Ａの概要を説明する。図２１Ａは、はんだ接合部がない状態の相互接続基板１００Ａの上面図である。図２１Ｂは、はんだ接合部がある状態の相互接続基板１００Ａの上面図である。図２１Ａおよび図２１Ｂに示すように、相互接続層１３０の縁部Ｅは、方形波形のような１つまたは複数の角度付き形状を有する。この方形波のような形状の輪郭に沿って、一組の側面接続パッド１４０が配置されている。これにより、相互接続層１３０に隣り合うはんだレジスト層１１６の縁部も同様に、方形波形のような１つまたは複数の角度付き形状を有する。また、この方形波のような形状の輪郭に沿って、一組の導電性パッド１１２が配置されている。縁部Ｅは、直線形状の場合と比較して、屈曲の分だけ長くなっているため、側面接続の密度を高くすることができる。
図２２Ａを参照して、相互接続基板１００Ｂの概要を説明する。図２２Ａは、はんだ接合部がない状態の相互接続基板１００Ｂの上面図である。図２２Ａに示すように、相互接続層１３０の縁部Ｅは、方形波形のような１つまたは複数の角度付き形状を有しており、図２１Ａ、図２１Ｂに示す実施形態と同様に長くなっている。この方形波のような形状の輪郭に沿って、側面接続パッド１４０が形成されている。したがって、この方形波のような形状の輪郭に沿って、導電性パッド１１２も形成されている。
図２２Ｂを参照して、相互接続基板１００Ｃの概要を説明する。図２２Ｂは、はんだ接合部がない状態の相互接続基板１００Ｃの上面図である。図２２Ｂに示すように、相互接続層１３０の縁部Ｅは、１つまたは複数の湾曲形状を有する。これら湾曲形状の輪郭に沿って、側面接続パッド１４０が形成されている。また、これら湾曲形状の輪郭に沿って、導電性パッド１１２も形成されている。
相互接続基板１００Ｂ、１００Ｃにおいては、縁部Ｅが屈曲の分だけ長くなっているため、側面接続の密度を高くする代わりに、各側面接続の接触面積を大きくすることができる。
本発明の１つまたは複数の実施形態に係る相互接続構造によれば、有機ベース基板１１０の導電性パッド１１４と相互接続層１３０の側面接続パッド１４０との間に新規な側面接続を導入可能である。新規な側面接続の導入によって、相互接続層１３０による配線の取り回しの柔軟性が向上する。このため、取り回しの柔軟性の向上により配線を最適化可能であることから、相互接続構造を用いた電子機器の性能を向上させることができる。また、相互接続層１３０を使用するチップの端子レイアウトの制約が緩和される。
本明細書において使用する専門用語は、特定の実施形態を説明することを目的としているに過ぎず、本発明を何ら限定する意図はない。本明細書において、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈上の別段の明確な指定のない限り、複数形も同様に含むことが意図される。本明細書において使用する場合の用語「備える（ｃｏｍｐｒｉｓｅｓまたはｃｏｍｐｒｉｓｉｎｇ、あるいはその両方）」は、記載の特徴、ステップ、層、要素、または構成要素、あるいはその組み合わせの存在を指定するが、１つまたは複数の他の特徴、ステップ、層、要素、構成要素、またはその群、あるいはその組み合わせの存在を除外するものでもなければ、追加を除外するものでもないことがさらに了解される。
以下の特許請求の範囲において、すべてのミーンズ・プラス・ファンクション要素またはステップ・プラス・ファンクション要素の対応する構造、材料、動作、および同等物が存在する場合は、具体的に請求される他の特許請求の範囲に係る要素との組み合わせで機能を実行する任意の構造、材料、または動作を含むことが意図される。本発明の１つまたは複数の態様の記載は、例示および説明を目的として提示したものであるが、網羅性を意図したものでもなければ、開示の形態の本発明への限定を意図したものでもない。
当業者には、記載の実施形態の範囲から逸脱することなく、多くの改良および変形が明らかとなるであろう。本明細書に使用の専門用語は、実施形態の原理、実際の適用、もしくは市場に見られる技術の技術的改良の最良の説明のため、または、本明細書に開示の実施形態の当業他者による理解を可能にするために選定している。
本明細書に記載の本発明の好適な一実施形態においては、支持基板と、支持基板上に形成された剥離層と、剥離層上に配設されるとともに縁部を有する相互接続層部であり、絶縁材料と、絶縁材料に埋め込まれ、当該相互接続層部の縁部に位置して露出するとともに、当該相互接続層部の縁部に沿って所定の間隔で形成された一組の側面接続パッドと、を含む、相互接続層部と、を備えた相互接続層担持構造が提供される。各側面接続パッドは、相互接続層部の下面で露出した下面と、相互接続層部の縁部で露出した縁部面と、を有するのが好ましい。絶縁材料は、相互接続層部の下面を構成するのが好ましく、相互接続層部は、当該相互接続層部の下面で絶縁材料から露出し、チップの搭載に用いられる一組の第１のボンディング・パッドをさらに含む。一組の第１のボンディング・パッドはそれぞれ、絶縁材料に埋め込まれた配線を介して、側面接続パッドのうちの対応する１つに接続されている。各側面接続パッドは、はんだ接合部によって、ベース基板上に配設された（転移された相互接続層部を受容する）対応する導電性パッドに接続されるように構成されていてもよい。
本明細書に記載の本発明の好適な一実施形態においては、相互接続層担持構造を製造する方法であって、支持基板を用意することと、剥離層を支持基板に塗布することと、縁部を有し、絶縁材料と、絶縁材料に埋め込まれた一組の側面接続パッドと、を含む相互接続層部を剥離層上に構築することであり、一組の側面接続パッドが、相互接続層部の縁部に位置して露出するとともに、相互接続層部の縁部に沿って所定の間隔で形成された、ことと、を含む、方法が提供される。相互接続層部を構築することは、導電性材料のパターニングによって、一組の側面接続パッドを剥離層上に設けることと、絶縁部を剥離層上に形成して、一組の側面接続パッドを埋め込むことと、を含むのが好ましい。相互接続層部を構築することは、一組の第１のボンディング・パッドを剥離層上に形成することと、一組の側面接続パッドのうちのそれぞれの側面接続パッドを一組の第１のボンディング・パッドのうちの対応するボンディング・パッドと接続するように構成された配線をパターニングすることと、第２の絶縁部を形成して配線を埋め込むことと、を含んでいてもよい。相互接続層部を構築することは、第２のボンディング・パッドおよび第３のボンディング・パッドを剥離層上に形成することと、第２のボンディング・パッドおよび第３のボンディング・パッドを接続するトレースをパターニングすることと、第３の絶縁部を形成してトレースを埋め込むことと、をさらに含んでいてもよい。この方法は、パターニングした導電性材料を通って、支持基板上の構造とともに支持基板を切断することにより、相互接続層部および一組の側面接続パッドを完成させることをさらに含んでいてもよい。絶縁部は、少なくとも各側面接続パッドの縁部面を絶縁部から露出させるようにパターニングされていてもよく、この方法は、一組の側面接続パッドから離れた位置で支持基板を切断することをさらに含む。

Claims (15)

  1. ベース基板と、
    前記ベース基板上に配設された一組の導電性パッドと、
    前記ベース基板上に配設され、前記一組の導電性パッドの隣に位置する縁部を有し、前記縁部に位置して露出した一組の側面接続パッドを含む相互接続層であり、前記一組の側面接続パッドの各側面接続パッドが、前記ベース基板上に配設された前記一組の導電性パッドの対応する導電性パッドに対して配置された、前記相互接続層と、
    を備えた相互接続構造。
  2. 各側面接続パッドが、前記相互接続層の上面で露出した上面および前記相互接続層の前記縁部で露出した縁部面を有し、前記縁部面が、前記導電性パッドのうちの前記対応する側を向いた、請求項１に記載の相互接続構造。
  3. 各側面接続パッドの前記縁部面および前記上面の少なくとも一方が、バリア・メタルを有する、請求項２に記載の相互接続構造。
  4. 前記相互接続層が、前記相互接続層の前記上面を構成する絶縁材料をさらに含み、前記相互接続層の前記上面で一組の第１のボンディング・パッドが前記絶縁材料から露出し、前記一組の第１のボンディング・パッドが、チップの搭載に用いられ、前記一組のボンディング・パッドの第１のボンディング・パッドがそれぞれ、前記絶縁材料に埋め込まれた配線を介して、前記側面接続パッドの対応する１つに接続された、請求項１に記載の相互接続構造。
  5. 前記相互接続層が、前記チップを搭載する第２のボンディング・パッドおよび別のチップを搭載する第３のボンディング・パッドをさらに含み、前記第２のボンディング・パッドが、前記絶縁材料に埋め込まれたトレースを介して、前記第３のボンディング・パッドに接続された、請求項４に記載の相互接続構造。
  6. 前記相互接続層の前記縁部が、その長さを延長する１つまたは複数の湾曲または角度付き形状を有し、前記一組の側面接続パッドおよび前記一組の導電性パッドが、前記１つまたは複数の湾曲または角度付き形状の輪郭に沿って形成された、請求項１に記載の相互接続構造。
  7. 前記相互接続層の１つの側面接続パッドおよび前記ベース基板上に配設された１つの対応する導電性パッドから成る各対が、電源または接地用に独立して用いられる、請求項１に記載の相互接続構造。
  8. 前記ベース基板が上面を有し、各導電性パッドがパッド面を有し、前記ベース基板の前記上面および前記各導電性パッドの前記パッド面が、表面粗さを増大させる表面処理によって処理されたそれぞれの部分を有する、請求項１に記載の相互接続構造。
  9. 前記相互接続層の１つの側面接続パッドを前記ベース基板上に配設された１つの対応する導電性パッドとそれぞれ接続する一組のはんだ接合部をさらに備えた、請求項１に記載の相互接続構造。
  10. 前記ベース基板に搭載された１つまたは複数のチップをさらに備え、前記チップのうちの少なくとも１つが、前記側面接続パッドのうちの１つを通じて、前記ベース基板上に配設された前記導電性パッドのうちの対応する１つに電気接続された端子を有する、請求項９に記載の相互接続構造。
  11. 相互接続構造を製造する方法であって、
    一組の導電性パッドが配設されたベース基板を用意することと、
    縁部に位置して露出した一組の側面接続パッドを含む相互接続層を前記ベース基板上に配設することであり、前記相互接続層の前記縁部が前記一組の導電性パッドの隣に位置し、前記一組の側面接続パッドの各側面接続パッドが、前記ベース基板上に配設された前記一組の導電性パッドの対応する導電性パッドに対して配置されるように、相互接続層を前記ベース基板上に配設することと、
    を含む、方法。
  12. 前記相互接続層の前記一組の側面接続パッドを前記ベース基板上に配設された前記一組の導電性パッドとそれぞれ接続する一組のはんだ接合部を形成することをさらに含む、請求項１１に記載の方法。
  13. 前記ベース基板が上面を有し、各導電性パッドがパッド面を有し、前記方法が、前記導電性パッドに近い前記ベース基板の前記上面の少なくとも一部および各導電性パッドの前記パッド面の両者に対して、表面粗さを増大させる表面処理を適用することにより、前記上面の前記少なくとも一部および各導電性パッドの前記パッド面を粗くすることをさらに含む、請求項１２に記載の方法。
  14. １つまたは複数のチップを前記ベース基板上に搭載することであり、前記チップのうちの少なくとも１つが、前記側面接続パッドのうちの１つを通じて、前記ベース基板上に配設された前記導電性パッドのうちの１つに電気接続された端子を有するように、１つまたは複数のチップを前記ベース基板上に搭載することをさらに含む、請求項１２に記載の方法。
  15. 前記相互接続層を配設することが、
    支持基板、前記支持基板上の剥離層、および前記剥離層上の相互接続層部を含む相互接続層担持構造を上下逆で前記ベース基板上に載置することと、
    前記剥離層を除去して前記相互接続層部を前記支持基板から剥離することにより、前記ベース基板上に配設された前記相互接続層を用意することと、
    を含む、請求項１１に記載の方法。
JP2022518633A 2019-09-27 2020-08-26 基板への側面接続を含む相互接続 Pending JP2022550707A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/585,299 2019-09-27
US16/585,299 US11264314B2 (en) 2019-09-27 2019-09-27 Interconnection with side connection to substrate
PCT/IB2020/057965 WO2021059052A1 (en) 2019-09-27 2020-08-26 Interconnection with side connection to substrate

Publications (2)

Publication Number Publication Date
JP2022550707A true JP2022550707A (ja) 2022-12-05
JPWO2021059052A5 JPWO2021059052A5 (ja) 2022-12-12

Family

ID=75161694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022518633A Pending JP2022550707A (ja) 2019-09-27 2020-08-26 基板への側面接続を含む相互接続

Country Status (6)

Country Link
US (1) US11264314B2 (ja)
JP (1) JP2022550707A (ja)
CN (1) CN114342072A (ja)
DE (1) DE112020004638T5 (ja)
GB (1) GB2603345B (ja)
WO (1) WO2021059052A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024202681A1 (ja) * 2023-03-30 2024-10-03 ソニーセミコンダクタソリューションズ株式会社 基板装置、電子装置、電子機器、電子装置の製造方法及び電子機器の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11004819B2 (en) * 2019-09-27 2021-05-11 International Business Machines Corporation Prevention of bridging between solder joints
US11715755B2 (en) 2020-06-15 2023-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for forming integrated high density MIM capacitor
US11817392B2 (en) 2020-09-28 2023-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit
US11574817B2 (en) * 2021-05-05 2023-02-07 International Business Machines Corporation Fabricating an interconnection using a sacrificial layer
US11735529B2 (en) * 2021-05-21 2023-08-22 International Business Machines Corporation Side pad anchored by next adjacent via
US20230114404A1 (en) * 2021-09-30 2023-04-13 Qualcomm Incorporated Embedded trace substrate (ets) with embedded metal traces having multiple thickness for integrated circuit (ic) package height control

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241456A (en) 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US6544584B1 (en) 1997-03-07 2003-04-08 International Business Machines Corporation Process for removal of undesirable conductive material on a circuitized substrate and resultant circuitized substrate
CN100482043C (zh) 2004-04-16 2009-04-22 P.凯金属股份有限公司 焊接方法
EP1884992A4 (en) 2005-05-23 2009-10-28 Ibiden Co Ltd CIRCUIT BOARD PRINTED
US7999383B2 (en) 2006-07-21 2011-08-16 Bae Systems Information And Electronic Systems Integration Inc. High speed, high density, low power die interconnect system
US20140145328A1 (en) 2009-07-13 2014-05-29 Georgia Tech Research Corporation Interconnect assemblies and methods of making and using same
JP5428667B2 (ja) 2009-09-07 2014-02-26 日立化成株式会社 半導体チップ搭載用基板の製造方法
US8901431B2 (en) 2010-12-16 2014-12-02 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP2012209418A (ja) 2011-03-30 2012-10-25 Kyocer Slc Technologies Corp 配線基板およびその製造方法
KR20140087541A (ko) 2012-12-31 2014-07-09 삼성전기주식회사 솔더 프린트된 회로 기판 및 회로기판의 솔더 프린팅 방법
US9646894B2 (en) * 2013-03-15 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging mechanisms for dies with different sizes of connectors
WO2015195052A1 (en) 2014-06-20 2015-12-23 Agency For Science, Technology And Research A method for bonding a chip to a wafer
JP2016066745A (ja) 2014-09-25 2016-04-28 イビデン株式会社 プリント配線基板およびこれを備えた半導体装置
US9640521B2 (en) 2014-09-30 2017-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-die package with bridge layer and method for making the same
TWI575686B (zh) 2015-05-27 2017-03-21 南茂科技股份有限公司 半導體結構
EP3130407B1 (en) 2015-08-10 2020-11-25 Apator Miitors ApS Method of bonding a piezoelectric ultrasonic transducer
US9559081B1 (en) * 2015-08-21 2017-01-31 Apple Inc. Independent 3D stacking
KR102666151B1 (ko) 2016-12-16 2024-05-17 삼성전자주식회사 반도체 패키지
US11004824B2 (en) 2016-12-22 2021-05-11 Intel Corporation Scalable embedded silicon bridge via pillars in lithographically defined vias, and methods of making same
US10186478B2 (en) 2016-12-30 2019-01-22 Texas Instruments Incorporated Packaged semiconductor device with a particle roughened surface
US10622311B2 (en) 2017-08-10 2020-04-14 International Business Machines Corporation High-density interconnecting adhesive tape
US10522436B2 (en) * 2017-11-15 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Planarization of semiconductor packages and structures resulting therefrom
US10163798B1 (en) 2017-12-22 2018-12-25 Intel Corporation Embedded multi-die interconnect bridge packages with lithotgraphically formed bumps and methods of assembling same
US11166381B2 (en) 2018-09-25 2021-11-02 International Business Machines Corporation Solder-pinning metal pads for electronic components

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024202681A1 (ja) * 2023-03-30 2024-10-03 ソニーセミコンダクタソリューションズ株式会社 基板装置、電子装置、電子機器、電子装置の製造方法及び電子機器の製造方法

Also Published As

Publication number Publication date
GB2603345A (en) 2022-08-03
US11264314B2 (en) 2022-03-01
WO2021059052A1 (en) 2021-04-01
GB202204022D0 (en) 2022-05-04
GB2603345B (en) 2024-05-08
US20210098349A1 (en) 2021-04-01
CN114342072A (zh) 2022-04-12
DE112020004638T5 (de) 2022-06-09

Similar Documents

Publication Publication Date Title
JP2022550707A (ja) 基板への側面接続を含む相互接続
JP7116380B2 (ja) チップを相互接続する構造を含む基板、電子デバイス、およびその製作する方法
JP6001524B2 (ja) ピン・インタフェースを有する多層配線エレメント
US20040178503A1 (en) Torch Bump
US20130341785A1 (en) Semiconductor chip with expansive underbump metallization structures
JP7570410B2 (ja) はんだ接合部間の架橋の防止
US6683384B1 (en) Air isolated crossovers
US12087596B2 (en) Controlling of height of high-density interconnection structure on substrate
JP2006270009A (ja) 電子装置の製造方法
CN104779236A (zh) 用于ic封装基板的倒装芯片焊盘几何结构
US20220359227A1 (en) Fabricating an interconnection using a sacrificial layer
JP2013539925A (ja) ファインピッチ電気相互接続体を有する半導体ダイ
JPH0562979A (ja) 半導体装置及びその実装方法
US12014934B2 (en) Semiconductor substrate structure and manufacturing method thereof
JP7528578B2 (ja) 支持体付き基板ユニット、基板ユニット、半導体装置、および、支持体付き基板ユニットの製造方法
KR101920434B1 (ko) 인쇄회로기판 및 그 제조방법
JP2024097998A (ja) 配線基板および配線基板の製造方法
JP3226977B2 (ja) 実装方法
JP2004119646A (ja) 半導体装置およびその製造方法
TW202320276A (zh) 半導體基板結構及其製造方法
JP2022015429A (ja) 多層配線基板及び多層配線基板の製造方法
JP2021197484A (ja) 支持体付き配線基板、配線基板、及び半導体装置
JP2020161572A (ja) 配線基板及び配線基板の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20220518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240222

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20240514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240903