TW483077B - Flip-chip semiconductor device and method of forming the same - Google Patents

Flip-chip semiconductor device and method of forming the same Download PDF

Info

Publication number
TW483077B
TW483077B TW090103196A TW90103196A TW483077B TW 483077 B TW483077 B TW 483077B TW 090103196 A TW090103196 A TW 090103196A TW 90103196 A TW90103196 A TW 90103196A TW 483077 B TW483077 B TW 483077B
Authority
TW
Taiwan
Prior art keywords
layer
insulating resin
semiconductor device
metal
adhesive
Prior art date
Application number
TW090103196A
Other languages
English (en)
Inventor
Tomohiro Kawashima
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW483077B publication Critical patent/TW483077B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3171Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448Located on chip prior to dicing and remaining on chip after dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0231Manufacturing methods of the redistribution layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • H01L2224/05083Three-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • H01L2224/1148Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13022Disposition the bump connector being at least partially embedded in the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13023Disposition the whole bump connector protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/274Manufacturing methods by blanket deposition of the material of the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75252Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757Means for aligning
    • H01L2224/75743Suction holding means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00013Fully indexed content
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Description

洱ΗΛΙ έ兄口月 【發明背景】 、 本發明係關於一種倒裝% Η I ^ J ’尤有關於-種可修復之;穿曰:J裝置及其形成方 ΐί體=裳晶片半導體裝置以ί:體装置及其形成 體裝置一度由一缺陷的 女裝倒裝晶片之合格 合袼的安裝倒裝晶片之半導體』,,板中移除,以修復該 路板,以實現可能的低製 成一新的合格的多層電 習知的旬裝曰曰曰片半導體it二 =半導體晶片的週邊區域或主一半導體晶片,其t 笔極之-陣列,1附加㈣隆起兩者之一±設有外部 而言,隆起部可能包含下列焊接2^於外部電極上。舉例 錫-銀合金隆起部。該半導體起部之一:金隆起部與 於=帶有電極焊墊之多層電路裝係以倒裝晶片方式焊接 ,導體裝置之隆起部相同的圖宰。若=此電極谭塾帶有與 邻,則一使用助焊劑之紅外i、、☆隆起邛包含焊接隆起 以將半導體裝置以倒裝晶片二re — f low)方法經常用 將半導體裝置以倒裝晶片 層電路板上。在 由於半導體裝置與多層電女裝至夕層電路板上之後, 當,在安裝可靠度方面產 之間的,性膨脹係數配合不 為了改善該溫度循環特/JHL度循%特性的嚴重問題。 之膨脹係數接近半導體萝番’已有人提出讓多層電路板 改善可靠度,已有人;脹係數的方法。亦即,; 的線性膨脹係數配合不备θ導體裝置與多層電路板之間 路板使用陶曼基材料。:=小化。Α 了此一目的’多層電 “'、而,由於該陶瓷基材料昂貴,習 五、發明說明(2) 知的倒裝晶片 電腦。 近年來, 係數之有機材 體裝置與有機 (under-fi11 ) 有機材料多層 離,該剪應力 間的隆起部, 半導體裝置與 用不昂貴的有 下列問題。若 與半導體裝置 有機材料多層 題。在多孔性 與半導體裝置 多層電路板之 說以底充樹脂 間的空間可降 倒裝晶片 ^生已經改善, 已經安裝於多 片之另一部 曰曰 半導體裝置之應用被限制於超級電腦及大型 多層電路板 料來取代上 材料多層電 樹脂填充。 電路板之間 施加於半導 因而改善了 有機材料多 機材料多層 底充樹脂中 間之介面的 電路板間之 再流製造方 之介面上, 介面上,此 供應至半導 低製造成本 半導體晶片 則可能沒有 層電路板上 份’則修復 以代替缺陷 使用不 述昂貴 路板之 以底充 的空間 體裝置 安裝可 層電路 電路板 出現任 黏著性 介面的 法中, 以及出 使得良 體裝置 〇 係昂貴 問題產 之後, 合格的 的多層 昂貴且具有 的陶變*基材 間的空間以 樹脂供應至 導致一剪應 與有機材料 靠度。以底 板之間的空 。使用底充 何孔洞、或 較差、或是 黏著性較差 剝離可能出 現於底充樹 率下降。不 與有機材料 大的線性膨脹 料,其中半導 底充 半導體裝置與 力之鬆弛或分 多層電路板之 充樹脂供應至 間讓吾人可使 樹脂可能產生 是若底充樹脂 若底充樹脂與 ,將會產生問 現於底充樹脂 脂與有機材料 可不加鑒別地 多層電路板之 的。若上述之溫度循環 生。然而,在半導體晶 若任何缺陷出現在半導 半導體晶片成一新的合 電路板係必要的。_旦 的多層電路板
第6頁 ΙΟ/ 五、發明說明(3) 充樹脂被供應至半導體晶片 修復合格的丰導體晶片成一 ^夕4電路板之間的空間,要 難。於此情形中,缺陷的半導::格的多層電路板會有困 兩者皆不可使用。_裝置及合格的多層電路板 相對之下,若多層電敗如庇 基材料之線性膨脹係數被最用陶瓷基材料,其中陶莞 應至半導體裝置與多層電跃把,則不需要以底充樹脂供 導體晶片成一新的合格的多的空間。修復合格的半 係顯示將合格的半導體晶片:缺々板相當容易。圖1A.至1C 連續修復方法的側視圖。參二圖::的:::路板中移除之 之合格的半導體晶片! 〇 i以倒Λ κ,Λ.有焊接隆起部1 〇 2 層電路板U0上。參見_ /裝=式安裝在缺陷的多 的半導體晶片m之一表面相::附熱工具120與合格 ,,^ x 衣卸相接觸,該表面係位於帶有焊 ^隆起部1〇2且面對缺陷的多層電路板11〇之表面的相反一 該吸附兼加熱工具1 2 〇帶有加熱器i 2 j,此加熱器用以 力口熱具焊接隆起部102之合格的半導體晶片1〇1。吸附兼加 …、工具120有能力進行帶有合格的半導體晶片1〇1之真空吸 附’且加熱器1 2 1產生的熱經由合格的半導體晶片1 〇丨傳導 至焊接隆起部102,藉此焊接隆起部1〇2與缺陷的多層電路 板11 0之電極焊塾焊接的部份被熔化。於此狀態中,吸附 兼加熱工具1 2〇進行真空吸附,合格的半導體晶片1 〇1向上 移動’以將合格的半導體晶片丨自缺陷的多層電路板丨i 〇 中移除。參見圖1C,合格的半導體晶片1〇ι自缺陷的多層 電路板11 0中剝離,隨後用以修復合格的半導體晶片丨〇 1成
483077 五、發明說明(4) 一新的合格的多層電路板。 經由合格的半導體晶片1 〇 i之熱傳導, 口 焊接隆起部102至一足夠程度後,合格的半=熱,1 21加, 機械力自缺陷的多層電路板11 〇中剝離,診=體晶片1 0 1藉 真空吸附。該機械力可能提供若干機械損X械力起因於 體晶片101上之焊接隆起部丨02,且亦提供二^合格=半導 起部1 0 2與合格的半導體晶片丨〇 }間之阻 f害至焊接隆 另外,.機械力可能提供若干機械損害至酼屬接面部份。 材料或矽氧化層之保護膜,此保護膜伴二亞胺基的有機 片1〇1之主動區域,機械力亦提供一損格的半導體晶 晶片1 0 1,此使得合格的半導體晶片i 〇 1 Ό ^^的半導體 ^ F,1 ^ M 10^ 35 270 ^ # E ^ 0 決方法在保護膜形成於半導體區域之一 这問通之解 意圖形成於此表面上)上後,一絕\緣 焊接隆起部 上。外部電極在保護K絕緣膜上、卜形成於保護膜 成於外部電極上。一絕緣樹脂之額外保2隆起部: 以外的所有區·。介設;焊接隆::與 力’以自多層電路板中剝離半導體晶片。亦即,該 半導體晶片之機械應力1此減低對 :體晶片之損害。此習知的技術亦揭露於曰本 專利公開公報第11 — 1 21 5 1 8號。 # & t =上描述的,用以保護外部電極的絕緣樹脂保護層 >成於層間絕緣層上,此層間絕緣層鬆弛至半導體晶片之
第8頁 483077 五、發明說明(5) —~--- 機械應力。該層間絕緣層由一具彈性之材料所製成,此彈 性用以鬆弛至半導體晶片之機械應力,其中具有適合層間 絕緣層的彈性之該材料,其熱膨脹係數可與形成於層卩=^ 月旨保 ΐ黏 層間 I ^ 秸ί月旨 開口 I增 方本 : 倒裝 【發明概述】 寰置因係此本發 1 月供之一一免目於的上述問題之新賴的倒裝晶片半導體 導體本褒發置明之/了一#目的1提供一新賴的可修復倒裝晶片半 声ώΐ其可使一合格的安裝倒裝晶片之半導體桊番 X由缺fe的多層電路板中移除,以 裝置一 片之半導體裝置成一新的合格二:、:2倒裝晶 夕層電路板,以實現低製 483U// 五、發明說明(6) 造成本之可能性。 本發明之更另4 之新穎的倒裝晶片 本發明之更另 倒裝晶片半導體裝 衣日日片之半導體裝 修復合格的安裝倒 層電路板,以實現 本發明提供一 至少一焊墊電極, 設於該半導體基板 至少一悍墊電極與 有至少一開口 ,此 份上;且至少一焊 亦電連接至該至少 表面電連接至至少 區上,其中該至少 應力緩衝層所隔開 卜之一目的係提供· 半導體裝置的新穎 外之/目的係提供 置的新賴方法,其 置一度由缺陷的多 裝晶片之半導體裝 低製造成本之可能 半導體裝置,其包 其設於該半導體基 上;一絕緣樹脂應 該保護膜上,該絕 開口位於該至少一 接區設於該絕緣樹 一焊墊電極,且該 一隆起部,此隆起 一焊接區與該保護 -製造免於上述問題 方法° 一製造新穎的可修復 可使/合格的安裝倒 層電路板中移除,以 置成一新的合格的多 性。 含:一半導體基板; 板上;一保護膜,其 力缓衝層,其設於該 緣樹脂應力緩衝層具 焊墊電極之至少一部 脂應力緩衝層上,且 至少一焊接區之一上 部位於該至少一焊接 膜彼此被該絕緣樹脂
在以下的描述中將可明顯看出本發明之上述及其他目 的、特色及優點。 【發明之揭露】 第一本發明提供一半導體裝置,其包含··一半導體基 板;至少一焊墊電極,其設於該半導體基板上;一保護
第10頁 483077 五、發明說明(7) 膜,其設於該 設於該至少一 衝層具 少一部 上,且 之一上 一焊接 緣樹脂 額 與該絕 層上; 該至少 中之至 極具有 表面相 —烊接 額 謗至少 又 該至少 應力緩 及高黏 額 月旨層, 有至少 份上; 亦電連 表面電 區上, 應力緩 外包含 緣樹脂 至少一 一貫通 少一後 一底部 接觸, 區經由 外包含 一焊墊 更佳的 一焊塾 衝層間 著性。 外包含 其設於 半導體基板上;一絕緣樹脂應力緩衝層, 焊墊電極與該保護膜上,該絕緣樹脂^力ς 一開口,此開口位於該至少一焊墊電極之至 f至少一焊接區設於該絕緣樹脂應力緩衝屛 接至該至少一焊墊電極,且該至少一焊接^ 連接至至少一隆起部,此隆起部位於該至^ 該至少一焊接區與該保護膜彼此被該絕 衝層所隔開。 下列部份更佳:一黏著層,其設於該焊接區 ^力緩衝層上;一絕緣薄板,其設於該黏著 貫通孔,其穿透該絕緣薄板與該黏著層,且 ^位於該至少一焊接區上;該至少一貫通孔 丰又電極(post electrode),該至少一後段電 及一頂部’該底部與該至少一焊接區之該上 該頂部與該至少一隆起部相接觸,故該至少 該至少一後段電極電連接至該隆起部。 下列部份又更佳··一黏著金屬層,其介設於 電極與該至少一焊接區之間。 方式係該黏著金屬層包含一金屬,該金屬與 電極間具高黏著性,且該金屬與該絕緣樹脂 ”牙緩的金屬内擴散性(inter 一 diffusi〇n) 下列部份亦係較佳的方式··一層間絕緣的樹 該焊接區與該絕緣樹脂應力缓衝層上;至少
第11頁 1--- 五、發明說明(8) —穿透該層間 —貫通孔設於 之至少一後接 #底部與該至 水平位 等或較 上 * _ 薄板與 於該至 極,該 準與該 之稍高 絕緣薄 該黏著 少一後 至少一 絕緣的 該至少 點’該 少一焊 層間絕 :一黏 板,其 層之第 接點上 後段電 至少一後接點之 起部相 該至少 接觸, 一後接 额外包含 其介設於該至 又更佳的 該至少一焊墊 應力緩衝層間 額外包含 於該焊接區與 之絕緣薄板, 與該絕緣薄板 之該上表面直 並繫至該焊接 樹脂層之第一貫通孔, 一焊接區上;該至少— 至少一後接點具有一底 表面相接觸 之一上表面 於該層間絕 層上;至少 且該至少_ 貫通孔中至 部及一頂部 ,而該頂部 經由該至少 接。 的方式:一 至少一焊接 層包含一金 ,且該金屬 散性及高黏 接區之該上 緣的樹脂層 著層,其設 設於該黏著 二·貫通孔, ;該至少一 極具有一底 上表面相接觸 故該至 點與該 下列部 少一焊 方式係 電極間 具和緩 下列部 該絕緣 其中該 中,且 接接觸 區〇 少一焊接區 隆起部電連 份亦為較佳 墊電極與該 該黏著金屬 具高黏著性 的金屬内擴 份亦係較佳 樹脂應力緩 至少一隆起 該至少一隆 ,且該隆起 且該至 第_貫 部及一 ’而該 的水平 緣的樹 一穿透 第二貫 少一後 ’該底 與該至 一後段 少一第 通孑L中 頂部, 頂部之 位準相 脂層 該絕緣 通孔設 段電 部與該 少一隆 電極及 黏著金屬層, 區之間。 屬,該金屬與 與該絕緣樹脂 著性。 的方式:一黏著層,其設 衝層上;一設於黏著層上 部係部份埋入於該黏著層 起部之一底部與該焊接區 部被該黏著層緊緊地支撐
483077 五、發明說明(9) 額外包含下列部份為更佳 ~ 介設於該至少—烊墊電極盥該式.一黏著金屬層,其 又更佳的方式係該點著‘二二焊接區之間。 談至少一嬋墊電極間具高黏著j層包含一金屬,該金屬舆 應力缓衝層間具和緩的 ,且該金屬與該絕緣樹脂 較佳的方式係該黏著及高黏著性。 較佳的方式係該黏著金屬^ ^二一鈦基合金。 較佳的方式係該至少一焊‘:2二 (re-wiring)層之一部份, έ 一再配線 應力缓衝層之上。 μ再配線層延伸於該絕緣樹脂 解離溫度 熱硬化的 光敏樹脂 車乂佳的方式係該絕緣樹脂應力 不低於20 0 〇C的有機樹脂材料。、’、"^ δ 幸父佳的方式係該絕緣樹 樹脂成份。 树月曰應力緩衝層包括 較仫的方式係該絕緣樹脂應力緩衝層包人 成份。 各 第二本發明提供一半導體裝置,其包含:一 ;至少一焊墊電極,其設於該半導體基板上;二導,基 ’其設於該半導體基板上;一絕緣樹脂應力保遵 設於該至少一焊墊電極與該保護膜上,該絶椒^層’其 衝層具有至少一開口,此開口位於該至少一焊執:應力緩 少一部份上;且至少一焊接區設於該絕緣樹灸至 U曰應力緩衝層 車乂仫的方式係該至少一隆起部包含一 部。 &形烊接隆起 板 膜 圓 第13頁 483077 五、發明說明(10) 且亦電連接至該至少一焊墊 之—上表面電連接至至少一隆起 :焊接區上;一黏著層,其設於 緩衝層上;一絕緣薄板,其設 逋孔,其穿透該絕緣薄板與該黏 位於該至少一焊接區上;該至少 電極,該至少一後段電極具有一 該至少一焊接區之該上表面相接 起部相接觸,故該至少一焊接區 連接至該隆起部,其中該至少一 δ玄絕緣樹脂應力緩衝層所隔開。 額外包含下列部份亦係較佳 其介設於該至少一焊墊電極與該 又更佳的方式係該黏著金屬 該至少一焊墊電極間具高黏著性 應力缓衝層間具和緩的金屬内才廣 較佳的方式係該黏著金屬層 較佳的方式係該黏著金屬層 較佳的方式係該至少一淳接 份,該再配線層延伸於該絕緣樹 較佳的方式係該絕緣樹嗚應 不低於200 °C的有機樹脂材料。^ 較佳的方式係$亥絕緣樹月旨應 樹脂成份。 電極 部, 該焊 於該 著層 一貫 底部 觸, 經由 焊接 的方 至少 層包 ,且 散性 包含 包含 區包 脂應 力緩 力緩 ,且該至少 此隆起部仅 接區與該絕 黏著層上; ,且該至少 通孔中之至 及一頂部, 該頂部與該 該至少一後 區與該保護 —垾接區 於該至少 緣樹脂應 至少一貫 一貫通孔 少一後段 该底部與 至少一隆 段電極電 膜彼此被 式:一黏著金屬層, 了焊接區之間。 έ —金屬,該金屬與 該金屬與該絕緣樹脂 及高黏著性。 一軚基合金。 銘^ 〇 含 再配線層之一部 力緩衝層之上。 衝層包含一解離溫度 衝層包括一熱硬化的 483077 五、發明說明(11) 較佳的方式係該絕緣樹脂應力緩衝層包含一光敏樹脂 成份。 較佳的方式係該至少一隆起部包含一球形焊接隆起 部。 第三本發明提供一半導體裝置,其包含^ 一半導體基 板;至少一焊墊電極,其設於該半導體基板上;一保護土 膜,其設於該半導體基板上;一絕緣樹脂應力緩衝層,其 設於該至少一焊墊電極與該保護膜上,該絕緣樹脂應力緩 衝層具^至少一開口,此開口位於該至少一焊墊電極之至 ^ 4伤上,且至少一焊接區設於該絕緣樹脂應力緩衝層 上,且亦電連接至該至少一焊墊電極,且該至少一焊接區 電連接至至少一隆起部,Λ隆起部位於該至少 绊接區上,一層間絕緣的樹脂層,其設於 絕緣樹脂應力緩衝層上·篆少一空方兮盛叫姐=務L /、通 >笛一 -π η三上,至 > 一穿透該層間絕緣的樹脂層 上;該i +—第一=至少一第一貫通孔設於該至少焊接區 點呈ΐ二邱及貝通孔中至少一後接點,該至少一後接 表面相接觸…之=與該至少-焊接區之該上 上表面的位準相等與該層間絕緣的樹脂層之-絕緣的樹脂層上;— = 一黏著層’其設於該層間 -穿透該絕緣薄板與之ί設;該黏著層上;至少 第二貫通孔設於該至少後接:-貫通孔二且該至少--後段電極,胃至少U =;該至少-貫通孔中至少 底部與該至少一後接上:”具有-底部及-頂部,該 *、之 上表面相接觸,而該頂部與該
國 第15頁 483077 五、發明說明(12) 至少一隆起部相接觸,故該至少 段電極及該至少一後接點與該隆 一焊接區與該保護膜彼此被該絕 開。 額外包含下列部份亦係較佳 其介没於該至少一焊墊電極與該 又更佳的方式係該黏著金屬 該至少一焊墊電極間具高黏著性 應力緩衝層間具和緩的金屬内擴 較佳的方式係該黏著金屬層 較佳的方式係該黏著金屬層 較佳的方式係該至少一焊接 該再配線層延伸於該絕緣樹 較佳的方式係該絕緣樹脂應 不低於2 0 0 °C的有機樹脂材料。 較佳的方式係該絕緣樹脂應 樹脂成份。 焊接區經由該至少一後 起部電連接,其 緣樹脂應力緩衝 中該至少 層所隔 的方式:一黏著金屬層, 間。 該金屬與 絕緣樹脂 至少一焊 層包含一 份 ,且該金 散性及南 包含一鈦 包含鉻。 區包含^— 脂應力緩 力緩衝層 接區之 金屬, 屬與該 黏著性 基合金 再配線 衝層之 包含一 層之一部 上。 解離溫度 力緩衝層包括一熱硬化的 較佳的方式係該絕緣樹脂應力緩衝層 身 成份。 含 光敏樹脂 較佳的方式係該至少一隆起部包含— 部。 球形焊接隆起 第四本發明提供一半導體裝置,其包人· >、 板;至少一焊墊電極,其設於該半導體基 半導體基 膜,其設於該半導體基板上;一絕緣樹;一保護 飞如應力緩衝層,其
45JU// 五、發明說明(13) :於該至少一焊墊電極與該保護 ,層具有至少一開口,此開口位 乂 一部份上;且至少一焊接區設 上,且亦電連接至該至少一焊墊 之 上表面電連接至至少一隆起 一焊接區上;一黏著層,其設於 力緩衝層上;一絕緣薄板,其設 少一焊接區與該保護膜彼此被該 開’且其中該至少一隆起部係部 緣薄板中,且該至少一隆起部之 表面直接接觸,且該隆起部被該 該焊接區。 額外包含下列部份亦係較佳 其介設於該至少一焊墊電極與該 又更佳的方式係該黏著金屬 該至少一焊整電極間具高黏著性 應力緩衝層間具和緩的金屬内擴 較佳的方式係該黏著金屬層 較佳的方式係該黏著金屬層 較佳的方式係該至少一焊接 該再配線層延伸於該絕緣樹 較佳的方式係該絕緣樹脂應 不低於2 0 〇 °C的有機樹脂材料。 較佳的方式係該絕緣樹腊應 膜上, 於該至 於該絕 電極, 部,此 該焊接 於該黏 絕緣樹 份埋入 一底部 黏著層 該絕緣樹脂 少一焊墊電 緣樹脂應力 且該至少一 隆起部彳立於 區與該絕緣 著層上,其 脂應力緩衝 於該黏著層 與該焊接區 緊緊地支構 應力緩 極之至 緩衝層 焊接區 該至少 樹脂應 中該至 層所隔 與該絕 之該上 ϋ繫至 份 的方式:一黏著金屬層, 至少一焊接區之間。 層包含一金屬,該金屬盘 ’且該金屬與該絕緣樹脂 散性及高黏著性。 包含一鈦基合金。 包含鉻。 區包含一再配線層之一部 脂應力緩衝層之上。 力m &含一解離溫度 力緩衝層包括一熱硬化的
第17頁 483077 五、發明說明(14) 樹脂成份。 較佳的方 成份。 較佳的方 部。 式係該絕緣樹脂應力緩衝層包含一光 式係該至少一隆起部包一 ^ 咏形焊接隆起 敏樹脂 第五本發明提供一半導體裝 列步驊:於一半導體基板上形成 一焊墊電極與該保 該絕緣樹脂應力緩 極;於該至少 力緩衝層;於 該至少一開口位於該至少一焊墊 於該絕緣樹脂應力緩衝層上形成 少一焊接區與該保護膜彼此被該 開。 額 絕緣樹 置之製造方法,其包含下 一保護膜及至少一焊墊電 濩膜上形成一絕緣樹脂應 衝層中形成至少一開口, 電極之至少一部份上;且 至少一焊接區,其中該至 絕緣樹脂應力緩衝層所隔 外包含 脂應力 一絕緣薄板; 且該至 貫通孔 底部及 面相接觸,而 一焊接區經由 外包含 通孔 至少 具有 下列步驟亦 緩衝層上形 形成至少一 少一貫通孔 係較佳 成一黏 的方式: 著層;於 穿透該絕緣薄板 位於該 中形成至少一後段 一頂部,該底部與該至少 該頂部與該至少一 於該焊 該黏著 及該黏 至少一焊接區上 電極,該至少一 額 形成之 上形成 該至少一後段電極 下列步驟係更佳的 前,於該至少一焊墊電極 隆起部相 電連接至 方式:在 與該絕緣 接區與該 層上形成 著層之貫 ,並於該 後段電極 之該上表 故該至少 黏著金屬層 焊接區 接觸, 該隆起 該至少 樹脂應力缓衝層 部。 一焊接區
第18頁 五、發明說明(15) 又更佳的方式係該 該至少一焊墊電極間具$ 層包含一金屬,該金屬與 應力緩衝層間具和緩的金且該金屬與該絕緣樹脂 額外包含下列步内擴政性及高黏著性。 絕緣樹脂應力緩衝^上开;較佳的方式:於該焊接區盥爷 -穿透該層間絕緣樹脂層:絕緣樹脂層;形成至少 貫通孔位於該至少一㈢ 罘一貫通孔,且該至少一第一 中形成至少-後接點,^t ’並於該至少-第-貫通孔 部,該底部與該至少一 ^ 夕~後接點具有一底部及一頂 部之水平位準與該;绍^ ^之該上表面相接觸,而該頂 相等或較之稍高;於 、、丨脂層之一上表面的水平位準 於該黏著層上形成二=日,絕緣樹脂層上形成一黏著層; 板及該黏著層之第-二緣薄板,形成至少一穿透該絕緣薄 該至少一後接點上·貝通孔’且該至少一第二貫通孔位於 段電極,該至少—^於該至少一貫通孔中形成至少一後 與該至少一德垃^ ^電極具有一底部及一頂部,該底部 隆起部相接觸, 了貝鳊相接觸,而該頂部與該至少一 及該至少一诒祕故該至少一焊接區經由該至少一後段電極 更接點電連接至該隆起部。
額外包合ΠΓ τ;ϊ P ^ ^ ^ 3下列步驟亦係較佳的方式:在該至少一焊接 m J 於該至少一焊墊電極及該絕緣樹脂應力緩衝 層上形成一黏著金屬層。 該至式係該黏著金屬層包含一金屬’該金屬與 靡* AI坪塾電極間具高黏著性,且該金屬與該絕緣樹脂 Μ緩衝層間具和緩的金屬内擴散性及高黏著性。
483077 五、發明說明(16) 額外包含下列步驟亦係較佳 絕緣樹脂應力緩衝層上形成一黏 一絕緣薄板,且其中該至少一隆 層與該絕緣薄板中,且該至少一 區之該上表面直接接觸,且該隆 撐並繫至該焊接區。 額外包含下列步驟亦係較佳 區形成之。前,於該至少一焊墊電 層上形成一黏著金屬層。 又更佳的方式係該黏著金屬 該至少一焊墊電極間具高黏著性 應力緩衝層間具和緩的金屬内擴 較佳的方式係該黏著金屬^ 較佳的方式係該黏著金屬^ 較佳的方式係該至少一焊^ 該再配線層延伸於該絕緣樹 較佳的方式係該絕緣樹脂應 不低於2〇0°C的有機樹脂材料。、 較佳的方式係該絕緣樹脂摩 樹脂成份。 ~ 較佳的方式係該絕緣樹脂應 成份。 較佳的方式係該至少一隆 部。 份 的方式··於該焊接區與該 著層;於該黏著層上形成 起部係部份埋入於該黏著 隆起部之一底部與該焊接 起部被該黏著層緊緊地支 的方式:在該至少一焊接 極及該絕緣樹脂應力緩衝 層包含一金屬,該金屬與 ’且該金屬與該絕緣樹脂 散性及高黏著性。 包含一欽基合金。包含鉻。 區包含一再配線層之一部 脂應力缓衝層之上。 力緩衝層包含一解離溫度 力緩衝層包括一熱硬化 力緩衝層包含一光敏樹 部包含一球形焊接隆起 的 脂
第20頁 48J077 五、發明說明(17) 第六本發明提供一半導體裝置之製造方法,其包含下 列步驟:於一半導體基板上形成—保護膜及至少一焊墊電 Τ緩至5 : : f電極與該保護膜上形成-絕緣樹脂應 口ί = δ ΓΪ脂應力緩衝層具有至少-開口,該開 庫之至少—部份上;…緣樹脂 H ΐ焊接區並電連接至該至少-焊墊 接@ 二一焊接區之一上表面電連接至該至少一焊 衝;上來出二* ί ί部,於該焊接區及該絕緣樹脂應力緩 5^ ^ ^者θ,於該黏著層上形成一絕緣薄板;形 —一牙透該絕緣薄板及該黏著層之貫通孔,且該至少 开位;該至少一焊接區上;並於該至少-貫通孔中 ^ 後段電極,該至少一後段電極具有一底部及一 n二命該底部與該至少一焊接區之該上表面相接觸,而1 ;部與該至少-隆起部相接觸,故該至少-焊接區經:Γ 2-後段電極電連接至該隆起部,其中該至少一焊:: -保濩膜彼此被該絕緣樹脂應力緩衝層所隔開。 區开=卜土含下列步驟亦係較佳的方式:在該至少一焊接 =則,於該至少一焊墊電極及該絕緣樹脂應力 層上形成一黏著金屬層。 支衡 該至㈡著金屬層包含一金屬,該金屬與 應力缓衝禹黏著性’且該金屬與該絕緣樹脂 綾衝層間具和緩的金屬内擴散性及高黏著性。 較佳的方式係該黏著金屬層包含一鈦基合金。 較佳的方式係該黏著金屬層包含鉻。
第21頁 48JU// 五、發明說明(18) 較佳的方式係該至少-禪接區包含__再配 份,=線:延伸Γ該絕緣樹脂應力緩衝層之上。 車又仫的方式係該、,,邑緣樹脂應力緩衝層包含一 不低於2 0 0。(:的有機樹脂材料。 皿复 較佳的方式係該絕緣樹胳座+〆你β ^ 樹脂成份。 知"日應力緩衝層包括-熱硬化的 成份較佳的方式係該絕緣樹脂應力緩衝層包含-光敏樹脂 部。較佳的方式係該至少一隆起部包含一球形焊接隆起 列Ζ七本發明提供一半導體裝置之製造方法’其包含下 ’於半導體基板上形成一保護膜及至少一焊墊電 至少一焊墊電極與該保護膜上形成-絕緣樹脂應 該絕緣樹脂應力緩衝層具有至少-開口,該開 虡力少:焊墊電極之至少一部份上;於該絕緣樹脂 ;;上且該至少-焊接區之-上表面電連接 衝#上一隆起部;於該焊接區及該絕緣樹脂應力缓 緣:脂:層ϊ絕緣樹脂層;$成至少-穿透該層間絕 二於該至少一第一貫通孔中形成至少-後接 少-烊接ί之ίίϊ具有一底部及一頂部,該底部與該至 層間絕ίί;ί:ί ϊ接觸,而該頂部的水平位準與該 邑緣树月曰層之—上表面的水平位準
第22頁 黏著層 該絕緣 通孔位 成至少 部,該 與該至 一後段 至少一 五、發明說明(19) 於該層間絕緣樹脂層上形成_ 一絕緣薄板;形成至少一穿透 二貫通孔,且該至少一第二貫 上’並於該至少一貫通孔中形 一後段電極具有一底部及—頂 點之一頂點相接觸,而該頂部 故該至一知接區經由該至少 點電連接至該隆起部,其中該 此被該絕緣樹脂應力緩衝層所 額外包含下列步驟亦係較 區形成之前,於該至少一焊塾 層上形成一黏著金屬層。 又更佳的方式係該黏著金 該至少一焊墊電極間具高黏著 應力緩衝層間具和緩的金屬内 較佳的方式係該黏著金屬 較佳的方式係該黏著金屬 較佳的方式係該至少一焊 份,該再配線層延伸於該絕緣 較佳的方式係該絕緣樹脂 不低於20 0 °C的有機樹脂材料· 較佳的方式係該絕緣樹脂 樹脂成份。 較佳的方式係該絕緣樹脂 ,·於該黏著層上形成 薄板及該黏著層之第 於該至少一後接點 一後段電極,該至少 底部與該至少一後# 少一隆起部相接觸, 電極及該至少' —後接 焊接區及該保護膜彼 隔開。 佳的方式:在該至少一焊接 電極及該絕緣樹脂應力緩衝 屬層包含一金屬,該金屬與 性,且該金屬與該絕緣樹脂 擴散性及高黏著性。 層包含一鈦基合金。 層包含鉻。 接區包含一再配線層之一部 樹脂應力緩衝層之上。 應力緩衝層包含一解離溫度 > 應力緩衝層包括一熱硬化的 應力緩衝層包含一光敏樹脂
第23頁 483077 五、發明說明(20) 成份。 較佳的方式係該至少一隆起部包含一球形焊接隆起 部。 第八本發 列步驟··於一 極;於該至少 力緩衝層,該 口位於該至少 應力缓衝層上 電極,且該至 接區上之至少 衝層上形成一 其中該至少一 衝層所隔開, 層與該絕緣薄 區之該上表面 撐並繫至該焊 額外包含 區形成之前’ 層上形成一黏 又更佳的 該至少一焊墊 應力缓衝層間 較佳的方 明提供一半 半導體基板 一焊塾電極 絕緣樹脂應 一焊塾電極 形成至少一 少一焊接區 一隆起部; 導體裝置之製造方法, 上形成一保護膜及至少 與該保護膜上形成一絕 力緩衝層具有至少一開 之至少一部份上;於該 焊接區並電連接至該至 之一上表面電連接至該 接區與該絕緣樹 於該焊 於該黏者層上形成一絕 保護膜 其包含下 一焊墊電 緣樹脂應 口,該開 絕緣樹脂 少一焊墊 至少一焊 脂應力緩 緣薄板, 脂應力緩 於該黏著 與該焊接 緊緊地支 黏著層;並 焊接區與該 且其中該至少一隆 板中,且該至少一 直接接觸,且該隆 接區。 下列步驟亦係較佳的方式:在該至少一焊接 於該至少一焊墊電極及該絕緣樹脂應力緩衝 著金屬層。 方式係該黏著金屬層包含一金屬,該金屬與 電極間具高黏著性,且該金屬與該絕緣樹脂 具和緩的金屬内擴散性及.高黏著性。 式係該黏著金屬層包含一鈦基合金。 彼此被該絕緣樹 起部係部份埋入 隆起部之一底部 起部被該黏著層
第24頁 483077 五、發明說明(21) 較佳的方式係該黏著金屬層包含鉻。 較佳的方式係該至少一焊接含一 份,該再配線層延伸於該絕緣樹脂;:緩==之-部 較佳的方式係該絕緣樹脂應力緩衝層 不低於200 °C的有機樹脂材料。 解離/皿度 樹:的方式係該絕緣樹…緩衝層包括一熱硬化的 成份較佳的方式係、該絕緣樹脂應力缓衝層包含—光敏樹脂 部。較佳的方式係該至少—隆起部包含-球形焊接隆起 【較佳實施例之詳細說明】 施例參見伴隨之圖,吾人將詳細描述依據本發明之較佳實 第一實施例: 參見附圖,茲將解釋依據本發明之第一 係:不依據本發明之第一實施例中一帶有焊接之 ::穎的可修復倒裝晶片半導體裝置;"弟 部電極。焊塾電極2可能包含作為外 於半導體晶iU之每一晶片區域之一以域:墊電極2位 膜3另設於半導體晶圓】之上表面上Λ邊中:域::保護 保護膜3延伸於
麵 第25頁
483077 五、發明說明(22) 半導體晶圓1之複數個晶片區域之主動區域上,並延伸於 半導體晶圓1上之焊墊電極2周圍。保護膜3可能包含一無 機材料,像是二氧化矽,或包含一有機材料,像是聚醯亞 fe:樹脂。一絕緣樹脂塗佈層4係整體延伸於焊墊電極2與保 護膜3上。絕緣樹脂塗佈層4可能包含一有機材料,像/是聚 I亞胺樹脂’其中開口 4 a係設於絕緣樹脂塗佈層4中。開 :4a係位於焊墊電極2上,故焊墊電極2係經由^ 口乜顯幵 露。以一焊墊電極黏著金屬層6當作一底金屬薄層係選擇 ^生提供的,故焊墊電極黏著金屬層6延伸於絕緣樹脂塗佈 層4之上表面上,亦延伸於開口 4a之側壁與焊墊電極2之上 表面上。焊墊電極黏著金屬層6可能包含一金屬材料,詨 金屬材料與焊墊電極2之間具一良好的黏著性及一和緩^ 金屬内擴散性,且該金屬材料與絕緣樹脂塗佈層4之間亦 ^ 一高黏著性。一鍍式饋入(plated —feeding)金屬層7亦 選擇性地設於焊墊電極黏著金屬層6之表面上。鍍式饋入 金屬層7具一低電阻特性,用以後設(post-serving)為一 ,式饋入層。鍍式饋入金屬層7可能包含一金屬層,像是 一銅層。一再配線層9係選擇性地設於鍍式饋入金屬層7 ^,其中再配線層9之一部份作為一外部端子形成焊接區 使士:絕緣薄板11藉一黏著層12而設於半導體晶圓1上, 其中絕緣薄板1 1及勒签s〗9 古并 有盥爲啦給層具有貝通孔Ua,貫通孔11&具 獻^ 線層之外部端子焊接區1〇相同的圖案。亦即, ^ 9延伸於再配線層9與絕緣樹脂塗佈層4上,而貫通 mm 第26頁 483077 五、發明說明(23) 孔11a位於再配線層9之外部端子焊接區1〇上。貫通孔丨1& 係對準再配線層9之外部端子焊接區丨〇。後段電極丨3設於 貫通孔11 a中,其中後段電極丨3之底部與再配線層9之外部 端子焊接區ίο相接觸。球形焊接隆起部14設於後段電極13 上,故球形焊接隆起部1 4與後段電極丨3之上表面相接觸。 圖3A至30係顯示依據本發明之第一實施例中,第一新 穎的製造方法之連續步驟中帶有焊接隆起部之第一新穎的 可修復倒裝晶片半導體裝置之局部剖面前視圖。 參見圖3A,焊墊電極2係選擇性地形成於一半導體晶 圓1之一上表面上。焊墊電極2作為外部電極。焊墊電極2 可能包含一金屬,像是鋁或銅。半導體晶圓丨具有複數個 晶片區域之一矩陣陣列。焊塾電極2位於半導體晶圓1之每 一晶片區域之一週邊區域中。一保護膜3另形成於半導體 晶圓1之上表面上,其中保護膜3延伸於半導體晶圓丨之複 數個晶片區域之主動區域上,並延伸於半導體晶圓i上之 焊墊電極2周圍。保護膜3可能包含一無機材料,像是二氧 化石夕’或一有機材料,像是聚醯亞胺樹脂。 參見圖3 B,一絕緣樹脂塗佈層4係整體延伸於 極2與保護膜3上。絕緣樹脂塗佈層4可能包含一有機材 料,像是聚醯亞胺樹脂,其中用於絕緣樹脂塗佈層4之絕 ΪΪ1 旨严有一不低於200 °c的熱解離溫度。用於絕曰緣樹脂 塗佈層4之絕緣樹脂可能與一熱硬化的樹脂材料混和 ,成於m如此溫度下進行一熱處理,以使該樹 月曰成伤產生一父叉連接反應(crosslinking reactiQn), 第27頁 五、發明說明(24) 或使絕緣樹脂塗佈層4獲得吾人想要的特性。 參見圖3 C,一光阻臈係整體加到絕緣樹脂塗佈層4之 一上表面上。然後曝光該光阻膜,隨後顯影而形成一光阻 圖案5於絕緣掛脂塗佈層4之上表面上。 ^ ^見圖3 D ’光阻圖案5係一用以對絕緣樹脂塗佈層4進 行非等向性蝕刻之光罩,藉此開口 4 a形成於絕緣樹脂塗佈 層4中。開口4a位於焊墊電極2上,故焊墊電極2經由開口 4a顯露。然後使用過的光阻圖.案5被移除。另一可能性係 絕緣樹脂塗佈層4可能包含一光敏樹脂材料。於此情形 不需要形成光阻圖案,而可曝光該光敏樹脂塗佈層, 隧後顯影以於該光敏樹脂塗佈層上留下圖案,藉此開口“ 形成於光敏樹脂塗佈層4中並位於焊墊電極2上,故焊墊電 極2經由開口 4a顯露。 參見圖3E,一焊墊電極黏著金屬層6作為一底金屬薄 層,其係以一濺鍍法整體地沉積,故焊墊電極黏著金屬層 辟延伸於絕緣樹脂塗佈層4之上表面,亦延伸於開口 之側 ,士與焊墊電極2之上表面上。焊墊電極黏著金屬層6可能 匕各一金屬材料,該金屬材料與焊墊電極2之間具一良好 ίϊί性及一*緩的金屬⑺擴散性’且該金屬材料與^緣 树^塗佈層4之間亦具一高黏著性。舉例而言,焊墊電極 ,著金屬層6可能使用鈦基合金或鉻。另可於焊墊電極黏 考金屬層6形成之前,對焊墊電極2之表面進行一電浆表面 處理,以清潔焊墊電極2之表面並改善焊墊電極2之表面 /舌性’故焊墊電極黏著金屬層6係沉積於焊墊電極2之高潔 483077 五、發明說明(25) 淨且高活性的表面上。 參見圖3F,一鑛式籍λ a 積於焊墊電極黏著金屬声6 、層7係以一濺鍍法整體沉 有一低電阻特性,當一 ^配面鍍式饋入金屬層7具 金屬層Θ上時,鍍式饋入金、、、/稍後形成於焊墊電極黏著 層。鍍式饋入金屬層7可炉勺艾7用以後設為一鍍式饋入 參見圖3G,一光阻膜一金屬層、’像是銅層。 上。然後曝光該光阻膜,隨:§ 口至鍍式饋入金屬層7 案,因此形成光阻圖案8 其後 並於先前已決定的再配線圖案區域丫曝光、層7顯路出來 參見圖3Η’使用光阻圖案8作 10。〃配4 θ9之—部份作為—外部料形成焊接區 參見圖31,使用過的光阻圖案 層9及鍍式饋入金屬層7顯露出來了 9再配線 ,式ί t 用揭再:線層9作為光軍以選擇性地餘刻 鍍式饋入金屬層7廷樣的選擇性濕蝕刻方法 焊墊電極黏著金屬層6之一部份顯露出來。 曰 參見圖3K,使用再配線層9作為光° 濕#刻方法亦用來餘刻焊墊電極黏著金d = = 極黏著金屬層6,藉此絕緣樹脂塗佈層4 之 α卩伤”,員路出來,結果形成每一個皆係電浮動 (electrical ly floated)的再配線圖案。'
第29頁 483077 五'發明說明(26) "〜 口參見圖3L,一絕緣薄板11藉一黏著層12形成於半導體 晶圓1上,其中絕緣薄板^及黏著層12具有貫通孔lla,貫 通孔11a具有與再配線層9之外部端子焊接區1〇相同的圖 案。亦即,黏著層1 2延伸於再配線層9與絕緣樹脂塗佈層4 士’而貝通孔11 a位於再配線層9之外部端子焊接區1 〇上。 貝通孔11 a對準再配線層9之外部端子焊接區丨〇,故再配線 層9之外部端子焊接區10經由貫通孔Ua顯露出來。藉著在 絕,薄板11上放置一對正記號,以將絕緣薄板丨丨上之對正 β己號對準至半導體晶圓1之一先前已決定的位置,絕緣薄 板11之對準可容易地進行。 ^參見圖3Μ,一焊糊填進貫通孔lla以於貫通孔Ua中形 成後段電極13,其中後段電極13之底部與再配線層9之/ 部端子焊接區1〇相接觸。 多見圖3N ’球形焊接隆起部14形成於後段電極Η上, ^球形焊接隆起部14與後段電極13之上表面相接觸。接 =,進行一熱處理以使球形焊接隆起部14與後段電極13έ士 1。亦可壓印一焊糊於後段電極13之上表面上,而非放^ 球形焊接隆起部1 4於後段電極1 3之上表面上。 參見圖30,半導體晶圓1被一切割板分割成複數個半 等體晶片1A,藉此形成複數個倒裝晶片半導體裝置。 然後以上述方法形成的一帶有焊接隆起部丨4之合格 2導體晶片1 A以倒裝晶片方式安裝於一多層電路板上,1 焊接隆起部U與多層電路板之焊墊電極相接觸。若ς 夕《電路板係缺陷的,則必須由缺陷的多層電路板中移^
第30頁 483077 五、發明說明(27) ^ = ί導體晶片1 A,’然後修復合袼的半導體晶片1A成一 :::::多層電路板。為了此_目$,使一吸附兼加執 於:J;:的半導體晶片U之-表面相接觸,該表面係: 有知接隆起部14且面對缺陷的多層電路板之表面的相 ,一面。該吸附兼加熱工具具有加熱器 = ;ί:的半導體晶片『該吸附兼加熱St 半導體晶片1a之真空吸附,且該加熱器產 由合格的半導·體晶傳導至焊接隆起部Η 此=隆起部14與缺陷的多層電路板之電極焊墊焊接 伤被熔化。於此狀態中,該吸附兼加熱工具進行直办吸 半導體晶片“向上移動,以將合格料導體晶 缺r的層ί路板中移除。合格的半導體晶片1A| 夕層電路板中㈣’隨後用以修復合格的半導體晶 成-新的合格的多層電路板。在焊接隆起部 的半導體晶片1A之熱傳導方式加熱至一足 後,因真空吸附所致之機械力施於合格的半導體晶 片1A上而使其由缺陷的多層電路板中剝離。然 二’::樹脂塗佈層4設於保護膜3上,*中絕緣樹= 2層4作為一應力緩衝層。另外,再配線層9之外部 層9之外部端子焊接區i。上,且焊配線 tel Q , 坪按隆起邵14設於後段雷 起部14 it:兼加熱工具所施之熱及機械力導致焊接隆 出現"、、應力及機械應力。絕緣樹脂塗佈層4將保 瘦膜3及位於該保護膜下方的半導體基板之主動區埶
第31頁 483077 五、發明說明(28) 應力及機械應力隔開來並保護之。亦即,絕緣樹脂塗佈層 4將半導體晶片與熱應力及機械應力隔開來並保護之。 絕緣薄板11設於具有外部端子焊接區1〇之再配線層9 上,亦設於焊墊電極2上,故絕緣薄板丨丨作為一保護層曰以 保f具有外部端子焊接區1 〇與焊墊電極2的再配線層9。絕 緣薄板11不直接與帶有外部端子焊接區丨〇之再配線層9接 觸。黏著層1 2介設於絕緣薄板丨丨與帶有外部端子焊接區i 〇 之再配線層9之間。亦即,黏著層12介設於絕緣薄板丨丨與 絕緣樹脂塗佈層4之間。於絕緣薄板u與絕緣樹脂塗佈^4 之間提供黏著層12導致溫度歷史於絕緣薄板u與絕緣樹脂 塗佈層4之間不導致熱應力。於絕緣薄板丨丨與絕緣樹脂塗 佈層4之間無熱應力使得半導體晶片或半導體晶圓不發生 彎曲,絕緣薄板11中亦不龜裂。 另外,絕緣薄板11及黏著層1 2具有貫通孔丨丨a,貫通 孔lla在位置上對應於再配線層9之外部端子焊接區ι〇。因 此之故,在絕緣薄板U及黏著層12已形成於半導體晶圓丄 上之後,不需採行任何方法以於絕緣薄板丨丨與黏著層1 2中 :成,口或貫通孔。這意謂減少了必須的製造過程步驟 數,藉此可降低製造成本。既然貫通孔Ua在帶有貫通孔 緣/板1 1形成於半導體晶圓1上之前已經形成於絕 緣溥板11中,則可用一雷射於絕緣薄板u中形成 lla。該雷射方法能形成貫通孔lla,使得貫通孔Ua之橫 剖面前視形狀逐漸變窄而適合球形焊接隆起部14。 、
第32頁 483077 五、發明說明(29) ' ---- 第二實施例: 參見附圖,茲將解釋依據本發明之第二實施例。圖* 係顯示依據本發明之第一實施例中一帶有焊接隆起部2第 一新穎的可修復倒裝晶片半導體裝置。焊墊電極2 性地設於一半導體晶圓丨之一上表面上。焊墊電極2作為 部電極。焊墊電極2可能包含一金屬,像是鋁或銅。半導 體晶圓1具有一複數個晶片區域之矩陣陣列。焊墊 於半導體晶圓1之每一晶片區域之一週邊區域中。一位 膜3*另設於半導體晶圓丨之上表面上,其中保護膜3延伸於 半導體晶圓1之複數個晶片區域之主動區域上,並延伸於 半導體晶圓1上之焊墊電極2周圍。保護膜3可能 一益 機材料,像是二氧化矽,或包含一有機材料,像3…、 脂/ 一絕緣樹脂塗佈層4係整體延伸於焊塾電極2盥保 土膜3上。絕緣樹脂塗佈層4可能包含一有機材料二 醯亞胺樹脂,其中開口4a係設於絕緣樹脂塗佈層4疋广 :4a係位於焊墊電極2上,故焊墊電極2係經由開^ =担以一焊墊電極黏著金屬層6當作一底金屬薄層係、琴、 芦f之供上的表面故上焊墊:極黏著金屬層6延伸於絕緣:脂Ϊ佈 之上表面上,亦延伸於開口粍之側壁與焊墊電極佈 金屬材料=黏者金屬層6可能包含一金屬材料,該 金屬材枓與¥墊電極2之間具一良好寸这 金屬内擴散性’且該金屬材料與絕 佈-:緩的 具一高黏著性。-鑛式饋入金屬層7亦樹選月曰^佈層^間亦 電極黏著金屬層6之表面上。鑛式饋也:於焊塾 貝八4屬層7具一低電阻
第33頁 483077 五、發明說明(30) 用以後設為一鍍式饋入層。鍍式饋入金屬層7可能 於鍍式饋入金屬層7上,其中再配線層9之一部份擇^;又 部端子形成焊接區1〇。 作马外 層間絕緣樹脂層丨5設於半導體晶圓i上,故層間絕 樹脂層15延伸於再配線層9與外部端子焊接區1〇上,亦延 伸於/絕緣樹脂塗佈層4上。層間絕緣樹脂層15之厚度小於 1 00微米。層間絕緣樹脂層丨5並不保護半導體晶圓i之表 面,因此層間絕緣樹脂層15包含一與絕緣樹脂塗佈層4之 軟f 1近的軟樹脂係較佳的方式。貫通孔〗5a設於層間絕 緣f脂層1 5中,故貫通孔1 5 a位於再配線層9之外部端子焊 接區10上。鍍柱(plated —p〇st)1 6設於層間絕緣樹脂層U 中=貫通孔1 5a中,故鍍柱1 6之底部與再配線層9之外部端 子知接區之上表面直接接觸。鍍柱16高約100微米,故 鐘柱1 6之頂部的水平位準較層間絕緣樹脂層丨5之上表面的 水平位準稍高或與其相等。絕緣薄板u藉黏著層12設於層 間絕緣樹^旨層1 5上,其中絕緣薄板丨丨及黏著層丨2具有貫^ 孔11a 貝通孔11a具有與鍛柱相同的圖案。亦即,黏著 層1 2延伸於層間絕緣樹脂層丨5上,而貫通孔丨丨&位於鍍柱 1 6上。貫通孔11 a對準鍍柱丨6,故鍍柱丨6經貫通孔丨丨a而顯 露出來。一焊糊填入貫通孔lla以於貫通孔lla中形成後段 電極13,其中後段電極丨3之底部與鍍柱16相接觸。球形焊 接隆起部1 4設於後段電極1 3上,故球形焊接隆起部1 4與後 段電極13之上表面相接觸。
第34頁 五、發明說明(31) 圖5A至50係局部剖面前日 二實施例中第二新穎製 =其顯不根據本發明之第 隆起部之第二新穎的^ ^ :的連續步驟中帶有焊接 灸s闰u 了修设倒裝晶片半導體裝置。 麥見圖5A,焊塾電極2 $骽褒置 圓1之一上表面上。焊墊、擇性地形成於一半導體晶 可能包含一金屬,像是銘 ,外部電極。焊墊電極2 晶片區域之-矩陣陣列’。導體晶圓1具有複數個 -晶片區域之-週2域Ϊ墊:;晶圓1之每 晶圓1之上表面上,1中伴罐保濩膜3另形成於半導體 數個晶片區域之主動巴域上° 、延伸於半導體晶圓1之複 焊塾電極2周圍。保動2伸於半導體晶圓1上之 化石夕,或-有機材料,像是聚醯亞胺樹Ξ 像疋二乳 極2^\圖《^—絕緣㈣塗佈層4係、整體延伸於焊塾電 極2與保濩膜3上。絕緣樹脂塗佈層4可 一=電 像是聚醯亞胺樹脂,JL中用於罐給 3有機材料 9 ,、Τ用於絕緣樹脂塗佈層4之絕绥也 :4具V不Λ於20irc的熱解離溫度。用於絕緣樹脂塗二 曰4之絕緣樹脂可能與一熱硬化的樹脂材料混和在一 ίΐϋ! ’ ί如此溫度下進行一熱處理,以使該樹脂成 刀產生一父叉連接反應,或使絕緣樹脂塗 想要的特性。 ㈢又卞。人 參見圖5C,一光阻膜係整體加到絕緣樹脂塗佈層4 一上表面上。然後曝光該光阻膜,隨後顯影而形成— 圖案5於絕緣樹脂塗佈層4之上表面上。 參見圖5D,光阻圖案5係-用以對絕緣樹脂塗佈層4進 叫3077 五、發明說明(32) ^非等向性蝕刻之光罩,藉此開口4a形成於絕緣樹脂塗 / 4中。開口 4a位於焊墊電極2上,故焊墊電極2經由開口 4a顯露。然後使用過的光阻圖案5被移除。另一可能性 絕緣樹脂塗佈層4可能包含一光敏樹脂材料。於此情形” =,不需要形成光阻圖案,而可曝光該光敏樹脂塗%層, 顯影以於該光敏樹脂塗佈層上留下圖案,藉此開二“ 形成於光敏樹脂塗佈層4中並位於焊墊電極2上,故 極2經由開口 4a顯露。 ¥ 參見圖5E,一焊墊電極黏著金屬層6作為一底金屬 s ,其係以一濺鍍法整體地沉積,故焊墊電極黏著金屬芦 延伸於絕緣樹脂塗佈層4之上表面,亦延伸於開口 4a之相曰 ς 土與焊墊電極2之上表面上。焊墊電極黏著金屬層6可能 包含一金屬材料,該金屬材料與焊墊電極2之間且一良好 : = 和缓的金屬内擴散性,且該金屬材料“緣 树月曰塗佈層4之間亦具一高黏著性。舉例而言,焊墊電極 ,著金屬層6可能使用鈦基合金或鉻。另可於焊墊電極黏 者金屬層6形成之前,對焊墊電極2之表面進行一電漿表面 處理,以清潔焊墊電極2之表面並改善焊墊電極2之表面的 活性,故焊墊電極黏著金屬層6係沉積於焊墊電極2之 淨且高活性的表面上。 Λ' 參見圖5F,一鑛式饋入金屬層7係以一濺鑛法整體沉 積於焊墊電極黏著金屬層6之表面上。鍍式饋入金屬層7具 有一低電阻特性,當一再配線層稍後形成於焊墊電極黏著 金屬層6上時,鍍式饋入金屬層7用以後設為一鍍式饋入
Η
// 五、發明說明(33) 層。鍍式饋入金屬層7可能包含一 參見圖5G,一光阻膜係整體、s 疋,s曰 上。然後曝光該光阻膜,隨:入金屬層7 牵,囡昝彬#止加固也 俊”、、員衫以於該光阻膜上留下圖 茶因此形成光阻圖案8,其令护間 並於參俞、甲鍍式饋入金屬層7顯露出來 並於先刖已決疋的再配線圖案區域中曝光。 參見圖5H,使用光阻圖案8作 一選擇性電鍍銅製法形成於铲★ 再配線層9以 而.甘+ $ 衣❿风7、鍍式饋入金屬層7之曝光表 面’其中再配線層9之一部份作A k j Q。 1仍作為一外部端子形成焊接區 參見圖51,使用過的光阻圖案8被移除, 層9及鍍式饋入金屬層7顯露出來。 藉此再配線
見圖5 J,使用再配線層9作為光罩以選擇性地蝕刻 ^饋入金屬層7這樣的選擇性濕㈣方法被執行,藉此 塾電極黏著金屬層6之一部份顯露出來 、 參見圖5 K,使用再配線層9作為光罩,連讀的選擇性 濕蝕刻方法亦用來蝕刻焊墊電極黏著金屬層6,以另外選 擇性地蝕刻焊墊電極黏著金屬層6,藉此絕緣樹脂塗佈層4 之σΡ份顯露出來,結果形成每一個皆係電浮動的再配線
參見圖5 L,層間絕緣樹脂層1 5設於半導體晶圓1上, 故層間絕緣樹脂層1 5延伸於再配線層9與外部端子焊接區 1 0上’亦延伸於絕緣樹脂塗佈層4上。層間絕緣樹脂層ι 5 之厚度小於1 〇〇微米。層間絕緣樹脂層丨5並不保護半導體 晶圓1之表面,因此層間絕緣樹脂層丨5包含一與絕緣樹脂
第37頁 483077 五、發明說明(34) 塗佈層4之軟度相近的軟樹脂係較佳的方式。貫通孔1 5 a形 成於層間絕緣樹脂層15中,故貫通孔15a位於再配線層9 = 外部端子烊接區1 〇上。鍍柱1 6形成於層間絕緣樹脂層丨5中 的貝通孔15a中,故鐘柱16之底部與再配線層g之外部端子 焊接區10之上表面直接接觸。鍍柱16高約1〇〇微米,故鍵 柱1 6之頂部的水平位準較層間絕緣樹脂層i 5之上表面的水 平位準稍高或與其相等。 ^參見圖5 M,絕緣薄板11藉黏著層1 2形成於層間絕緣樹 月曰層15上’其中絕緣薄板η及黏著層12具有貫通孔, 貝通孔11a具有與鍛柱16相同的圖案。亦即,黏著層12延 =於層間絕緣樹脂層15上,而貫通孔lla位於鍍柱^上。 貫通la對準鍍柱16,故鍍柱16經貫通孔ila而顯露出 來。藉著在絕緣薄板11上放置一對正記號,以將絕緣薄板 11上之對正記號對準至半導體晶圓1之一先前已決定的位 置’絕緣薄板11之對準可容易地進行。 、,參見圖5N,一焊糊填進貫通孔lla以於貫通孔lla中形 成後段電極13,其中後段電極13之底部與鍍柱16相接觸。 參見圖50,球形焊接隆起部14形成於後段電極13上, ^球形焊接隆起部〗4與後段電極丨3之上表面相接觸。接 著’進行一熱處理以使球形焊接隆起部】4與後段電極丨3結 口。亦可壓印一焊糊於後段電極13之上表面上,而非放置 球形焊接隆起部1 4於後段電極丨3之上表面上。半導體晶圓 1被一切割板分割成複數個半導體晶片丨A,藉此形成複數 個倒裝晶片半導體裝置。
%3〇77 五、發明說明(35) =後以上述方法形成的一帶有焊接隆起部14之合格的 t = f片1倒裝晶片方式安裝於—多層電路板上,其 ifi起部14與多層電路板之烊塾電極相接觸。若該 板係缺陷的,❹須由缺陷的多層電路板中移除 導體晶片1A ’然後修復合格的半導體晶片u成一 的多層電路板。為了此—目的,使一吸附兼加熱 ^合格的半導體晶片1Α2 —表面相接觸,該表面係位 有焊接隆起部Η且面對缺陷的多層電路板之表面的相 也邱^。該吸附兼加熱工具具有加熱器以加熱帶有焊接隆 格的半導體晶片1Α。該吸附兼加熱工具有能力 m合格的半導體晶片1A之真空吸附,且該加熱器產 徑熱經由合格的半導體晶片1A傳導至焊接隆起部",藉 =接隆起部14與缺㈣多層t路板 < 電極焊墊焊接的部 伤被熔化。於此狀態中,該吸附兼加熱工具進行直办 :,合格的半導體晶片以向上移動,以將合格的 片1A自缺陷的多層電路板中移除。合格的半 a曰曰 缺陷的多層電路板中剝離,隨後用以修復合格的= ,成-新的合格的多層電路板。在焊接隆起則二: .、、、以經由合格的半導體晶片1A之熱傳導方式加熱至一 夠程度後,因真空吸附所致之機械力施於合格的 片1A上而使其由缺陷的多層電路板中剝離。缺而,二=曰曰 發明,絕緣樹脂塗佈層4設於保護膜3卜,甘士 a 很據本 佈層4作為一應力緩衝層。另外,再配上線層= 接區!。設於絕緣樹脂塗佈層4上。後段電極13設於口:配子,
五、發明說明(36) ii3上。P該端吸子附焊兼接區上’且焊接隆起部14設於後段電 起部14上出具所施之熱及機械力導致谭接隆 護膜3及位於該保護、m t佈層4將保 應力及機械應力隔開來並二+广體/板之主動區域與熱 應力及機械應力隔開來並保護之。 絕緣= 1示°隻層以保濩再配線層q,将五獅μ ΓΛ;?^^ ^ ^^ ΛπΖ ^ ^外部端子焊接區1 0之再配線層9相接觸。黏著 I %二1於絕緣薄板11與層間絕緣樹脂層1 5之間,屑fl $ 延伸於帶有外部端子焊接區10之再2、心 15之間。於絕緣薄板u與層間絕緣 層1 2導致溫度厣中於紹絡锋以彳咖^日屬1 ΰ之間挺供勘著 不導致埶應: 與層間絕緣樹脂層15之間 。於絕緣薄板11與層間絕緣樹脂層1 5之卩卩& 熱=得半導體晶片或半導體晶圓不發生“ 5 板11中亦不龜裂。 弓 、、色緣缚 3層間絕緣樹脂層15之軟度與絕緣樹脂塗佈 ΐΐ fit同,無熱應力產生於層間絕緣樹脂層中。 ,ι /、曰間絕緣樹脂層1 5可能使黏著層1 2之厚度減 另外’絕緣薄板11及黏著層12具有貫通孔lla,貫、雨 孔11 a在位置上對應於再配線層9之外部端子焊接區1 〇。因 483077
此之故,在絕緣薄板11及黏著層1 2已形成於半導體晶圓1 上之後’不需採行任何方法以於絕緣薄板丨〗與黏著層丨2中 形成開口或貝通孔。這意謂減少了必須的製造過程步驟 數,藉此可降低製造成本。既然貫通孔丨la在帶有貫通孔 11 a之絕緣薄板1 1形成於半導體晶圓1上之前已經形成於絕 緣薄板1 1中,則可用一雷射於絕緣薄板1 1中形成貫通孔 11 a。該雷射方法能形成貫通孔1 1 a,使得貫通孔丨丨a之橫 剖面前視形狀逐漸變·窄而適合球形焊接隆起部丨4。 於此實施例中,貫通孔1 5a形成於層間絕緣樹脂層i 5 中’以便隨後於貫通孔15a中形成鍍柱16。然而,亦可選 擇下述之修改作法:在層間絕緣樹脂層〗5以一不需形成貫 ,孔15a之塗佈法形成之前,鍍柱16即已使用光刻技術而 選擇性地形成。如此可減少製造過程的步驟數,藉此製造 成本可更加降低。 第三實施你1 : ^ 參見附圖,茲將解釋依據本發明之第三實施例。圖6 係顯示依據本發明之第一實施例中一帶有焊接隆起部之第 新穎的可修復倒裝晶片半導體裝置。焊塾電極2係選擇 ,地"又於一半導體晶圓1之一上表面上。焊墊電極2作為外 部f極。焊墊電極2可能包含一金屬,像是鋁或銅。半導 體晶圓1具有一複數個晶片區域之矩陣陣列。焊墊電極2位 於半導體晶圓1之每一晶片區域之一週邊區域中。一保護 膜3另設於半導體晶圓丨之上表面上,其中保護膜3延伸於
第41頁 483077
半導體晶圓1之複數個晶片區域之主動區域上 半導體晶圓1上之焊墊電極2周圍。保護膜3可能包含一; 機材料,像是二氧化矽,或包含一有機材料,像是聚醯、、、 胺樹脂。一絕緣樹脂塗佈層4係整體延伸於焊墊電%極^ ^ = 護膜3上。絕緣樹脂塗佈層4可能包含一有機材料,像/是^ 醯亞胺樹脂,其中開口 4 a係設於絕緣樹脂塗佈層4中。開K Z 4a係位於焊墊電極2上,故焊墊電極2係經由開口“顯汗 露。以一焊墊電極黏著金屬層6當作一底金屬薄層係選擇 性提供的,故焊墊電極黏著金屬層6延伸於絕緣樹脂塗佈 層4之上表面上,亦延伸於開口 4a之侧壁與焊墊電極2之上 表面上。焊墊電極黏著金屬層6可能包含一金屬材料,該 金屬材料與焊墊電極2之間具一良好的黏著性及一和緩的 金屬内擴散性,且該金屬材料與絕緣樹脂塗佈層4之間亦 具一局黏著性。一鍍式饋入金屬層7亦選擇性地設於焊墊 電極黏著金屬層6之表面上。鍍式饋入金屬層7具一低電阻 特性’用以後設為一鍍式饋入層。鍍式饋入金屬層7可能 包έ 、金屬層’像是一銅層。一再配線層9係選擇性地設, 於鍛式饋入金屬層7上,其中再配線層9之一部份作為一外 部端子形成焊接區1〇。 —絕緣薄板11藉黏著層12設於半導體晶圓1上,其中絕 緣薄板11及黏著層12具有貫通孔lla,貫通孔lla具有與再 配線層9之外部端子焊接區1 〇相同的圖案。亦即,黏著層 I 2延伸於再配線層9上,且絕緣樹脂塗佈層4,而貫通孔 II a位於再配線層9之外部端子焊接區1 〇上。貫通孔11 a對
483077 五、發明說明(39) 準再配線層9之外部端子焊接區10。後段電極13設於貫通 211 a中其中後段電極1 3之底部與再配線層g之外部端子 =接區10接觸。球形焊接隆起部14設於後段電極13上,故 球形焊接隆起部14與後段電極13之上表面接觸。 一杏圖7A至7R係局部剖面前視圖,其顯示根據本發明之第 二只施例中第三新穎的製造方法中的連續步驟中帶有焊接 隆起部之第三新穎的可修復倒裝晶片半導體裝置。 \ 參見圖7Α,焊墊電極2係選擇性地形成於一半導體晶 圓1&之上表面上。焊墊電極2作為外部電極。焊墊電極2 ^能^含一金屬,像是鋁或銅。半導體晶圓1具有複數個 二=區域之一矩陣陣列。焊墊電極2位於半導體晶圓丨之每 =晶片區域之一週邊區域中。一保護膜3另形成於半導體 ^]1之上表面上,其中保護膜3延伸於半導體晶圓1之複 =晶片區域之主動區域上,並延伸於半導體晶圓工上之 知墊電極2周圍。保護膜3可能包含一無機材料,像是二氧 化石夕或有機材料,像是聚醯亞胺樹脂。 參見圖7 B,一絕緣樹脂塗佈層4係整體延伸於焊墊 極2胃與保護膜3上。絕緣樹脂塗佈層4可能包含一有機材料 像是聚酿亞胺樹脂,其中用於絕緣樹脂塗佈層4之絕緣樹 月旨具有一不低於20(rc的熱解離溫度。用於絕緣樹脂塗 曰之絕緣樹脂可能與一熱硬化的樹脂材料混和在一起。 形:,在如此溫度下進行一熱處理,以使該樹脂成 伤產生一父叉連接反應,或使絕緣樹脂塗佈層4 五 想要的特性。 口 牝3077 五、發明說明(40) 參見圖7C,一光阻膜係整體加到絕緣樹脂塗佈層4之 一上表面上。然後曝光該光阻膜,隨後顯影而形成一光阻 圖案5於絕緣樹脂塗佈層4之上表面上。 少 參見圖7D,光阻圖案5係一用以對絕緣樹脂塗佈層4進 行非等向性蝕刻之光罩,藉此開口 4a形成於絕緣樹脂塗佈 層4中。開口 4a位於焊墊電極2上,故焊墊電極2經由開口 4a顯露。然後使用過的光阻圖案5被移除。另一可能性係 絕緣樹脂塗佈層4可能包含一光敏樹脂材料。於此情形 中,不需要形成光阻圖案,而可曝光該光敏樹脂塗佈層, 隨後顯影以於該光敏樹腊塗佈層上留下圖案,藉此開口乜 形成於光敏樹脂塗佈層4中並位於焊墊電極2上,故焊墊電 極2經由開口 4 a顯露。 JS1 ,見圖7E ’ 一焊墊電極黏著金屬層6作為一底金屬薄 I仙係以一濺鍍法整體地沉積,故焊墊電極黏著金屬層 ^伸於絕緣樹脂塗佈層4之上表面,亦延伸於開口“之側 包極2之上表面上。焊墊電極黏著金屬層6可能 包各二金屬材料,該金屬材料與焊墊電極2之間具一 ϊ Ϊ Ϊ : ί;和緩的金屬J擴散性’ '該金屬材料與絕緣 鞑‘金屈:R之間亦具一南黏著性。舉例而言,焊墊電極 黏者金屬層6可能使用鈦基合金或鉻。另可於燁 =金屬層6形成之前,對焊墊電極2之表面進行將表^面 t: : 墊電極2之表面並改善焊塾電極2之:面的 淨ί高==著金屬層6係沉積於焊塾電極2之高潔
第44頁 483077 ^. 五、發明說明(41) 參見圖7F,一鍍式饋入金屬層7係以一濺鍍法整體沉 積於焊墊電極黏著金屬層6之表面上。鍍式饋入金屬層7具 =一低電阻特性,當一再配線層稍後形成於焊墊電極黏^ 、屬層6上時,鍍式饋入金屬層7用以後設為一鍍式饋入 層。鍍式饋入金屬層7可能包含一金屬層,像是銅層。 參見圖7G,一光阻膜係整體加至鍍式饋入金屬層7 上。然後曝光該光阻膜,隨後顯影以於該光阻膜上^ 案,因此形成光阻圖案8,其中鍍式.饋入金屬 圖 並於先前已決定的再配線圖案區域中曝光。s ’、、、路出來 參見圖7H,使用光阻圖案8作為光罩,一 -選擇性電鑛銅製法形成於鑛式饋人金屬層7 = = 9以 面,其中再配線層9之一部份作為一 *先表 10。 外邠鳊子形成焊接區 參見圖71,使用過的光阻圖案8被移除, 層9及鍍式饋入金屬層7顯露出來。 错此再配線 參見圖7 J,使用再配線層9作為光 γ 鍍式饋入金屬層7這樣的選擇性濕餘刻方以選擇性地蝕刻 焊墊電極黏著金屬層6之一部份顯露^來去被執行’藉此 參見圖7Κ,使用再配線層9作為光。、士 濕姓刻方法亦用來钱刻焊墊電極觀、益 連績的選擇性 鄉者金屬ja r 、, 擇性地蝕刻焊墊電極黏著金屬層6,%’ b 以另外選 之一部份顯露出來,結果形成每—柄此/緣树月曰塗佈層4 1固皆係電适:t ^ = 圖案。 电子動的再配線 參見圖7 L,絕緣薄板11藉黏著 層12整體形#於半導體 "+OJU/ / 五、發明說明(42) 晶圓1上,其中絕緣薄板11及黏著層12不具貫通孔。亦 即由黏著層12延伸於再配線層9及絕 、 延伸於再配線層9之外部端子谭接區1()上。金佈層4± ’亦 上。^ 光阻膜係整體加到絕緣薄板11之上表面 上“、、後曝先該先阻膜,隨後顯影而形成一光阻圖牵 絕緣薄板11之上表面上。 風光阻圖案17於 參見’光阻圖案17係用來對絕緣薄板u mf//非等向性則之光罩,^形成與再^ ^之外/端子焊接區1G具有相同圖案之貫通孔iia。亦 P,钻者層1 2延伸於再配線層9與絕緣樹脂塗佈層4上,而 貫通孔11a位於再配線層9之外部端子焊接區1〇上,故再配 線層9之外部端子焊接區1〇經由貫通孔Ua顯露出來。亦可 選擇以雷射,像是二氧化碳雷射或YAG雷射,取代非等向 性餘刻,而選擇性地將黏著層丨2移除。 參見圖70,使用過之光阻膜17被移除。 參見圖7P,一焊糊填入貫通孔Ua以於貫通孔Ua中形 成後段電極13,其中後段電極13之底部與再配線層9之外 部端子焊接區10相接觸。 參見圖7Q ’球形焊接隆起部14形成於後段電極13上, 故球形焊接隆起部14與後段電極之上表面相接觸。接 著’進行一熱處理以使球形焊接隆起部14與後段電極丨3結 合。亦可壓印一焊糊於後段電極13之上表面上,而非放置 球形焊接隆起部14於後段電極13之上表面上。 參見圖7 R,半導體晶圓1被一切割板分割成複數個半 第46頁 483077 五、發明說明(43) 導體晶片1 A ’藉此形成複數個倒裝晶片半導體裝置。 然後以上述方法形成的一帶有焊接隆起部14之合格的 半導體晶片1 A以倒裝晶片方式安裝於一多層電路板上,其 中使焊接隆起部14與多層電路板之焊墊電極相接觸。若^ 多層電路板係缺陷的,則必須由缺陷的多層電路板中移除 合格的半導體晶片1A,然後修復合格的半導體晶片^ a成一 新的合格的多層電路板。為了此一目的,使一二附兼加^ 工具與合格的半導體晶片1A之一表面相接觸,該表面係位 於帶有焊接隆起部14且面對缺陷的多層電路板之表面的相 ^一面。該吸附兼加熱工具具有加熱器以加熱 ;部1!;2的半導體晶片1A。該吸附兼加熱工具有能力 進仃π有合格的半導體晶片1A之真空吸附,且 哭 生的熱經由合格的半導體晶片以傳導至 朴 此焊接隆起部與缺陷的多層電路板之電極焊墊=接的= 伤被熔化。於此狀態中,該吸附兼加熱工具進行真空吸σ 的半導體晶片U向上移動’以將合格的ϊ!體晶 缺陷的多層電路板中剝離,隨後用 :導體“1A自 川成-新的合格的多層電:;用格的半導體晶 熱器以經由合格的半導體晶片u之熱傳導已f加 夠程度後,因真空吸附所致之機械人工U二至一足 片1Α上而使其由缺陷的多層電 :離口 :的半導體晶 發明,絕緣樹脂塗佈層4設於保護膜離:然而,依據本 佈層4作為一應力緩衝層。另外,爯,,、中絕緣樹脂塗 再配線層9之外部端子焊
第47胃 五、發明說明(44) 於絕緣樹脂塗佈層4上。後段電極13設於再配線 il3上,子焊/區1G上’且焊接隆起部14設於後段電 起邻Π及加熱工具所施之熱及機械力導致焊接隆 =4上出現熱應力及機械應力。絕緣樹脂塗佈層*將保 ί力及機:m下方的半導體基板之主動區域與熱 r將半導@隔#開_並保護之。亦即,絕緣樹脂塗佈層 nm應力及機械應力㈣來並保護之。 故絕緣薄板11作為二護層以 保邊具有外部端子焊接區10與 緣薄板"不直接與帶有外部端;配線九9。絕 觸。黏著層12介設於絕緣薄再配線層9接 之再配線層9之間。亦即,二八有:卜部端子焊接區1〇 絕緣樹脂塗佈層4之間。^ ^ ^於絕緣薄板11與 之間提供黏著層12導致溫度歷史於缘、薄„樹脂塗佈層4 塗佈層4之間不導致埶Λ + 史於、、、邑緣薄板11與絕緣樹脂 佈層4之間無熱;導與絕緣樹脂塗 彎曲,絕緣薄板u中亦不龜裂。曰或+導體晶圓不發生 第四實施例: 參見附圖,茲將解釋依 選擇 ^塾電極2作為外 係顯示依據本發明之第-實施例中實施例。圖8 一新穎的可修復倒裝晶片半導體 蛘接隆起部之第 性地設於一半導體晶圓夏之一上表'^面上。烊墊電極2係 483077 五、發明說明(45) 部電極。焊墊電極2可能包含一金屬 θ 、 體晶圓i具有—複數個^ f疋1呂或銅。半導 :丰導體曰曰固!之每一晶片區域之一週邊區域中。一保 膜另设於半導體晶圓〗之上表面上,其中 由、 :【:晶m之複數個晶片區域之主動區域上'並::二 上-之Λ塾電極2周圍。保護膜3可能包含-無 ’ 象疋一乳化矽,或包含一有機材料,像是聚酿 脂上。一:緩緣:脂塗佈層4係整體延伸於焊墊電極2與 =膜3上。絕緣树脂塗佈層4可能包含一有機材料,像是 二I亞胺樹脂’其中開口 於絕緣樹脂塗佈層4中。 j 口 4a:、位於焊墊電極2上’故焊墊電则經由開口“顯 :担以一燁墊電極黏著金屬層6當作一底金屬薄層係選擇 層4之供L^VrS故1*焊墊電極黏著金屬層6延伸於絕緣樹脂塗佈 ^ 亦延伸於開口4a之侧壁與焊塾電極£之上 焊墊電極黏著金屬層6可能包含一金屬材料,該 今】材料與焊墊電極2之間具一良好的黏著性及的 :屬^性’且該金屬材料與絕緣樹脂塗佈層4之間亦 2 间黏著性。一鍍式饋入金屬層7亦選擇性地 黏著金屬ί6之表面上。鑛式饋入金屬層7具-低電阻 包含-入層。鍍式饋入金屬層7可能 於聲4铗屬iμϊ疋一銅層。一再配線層9係選擇性地設 t式饋人金屬層7上,其中再配線層9之 部端子形成焊接區10。 ^ ^ ^ 絕緣薄板11藉黏著層12設於半導體晶圓1上。絕緣薄 五、發明說明(46) ί 乂之厚度:先前實施例中的薄。黏著層K延伸於再配綠 使其底部與再配線層之上外部將端球二焊/隆起部14設置成可 焊接隆起部14被黏著層12卜所 1端/~接區10相接觸°球形 至再配線層9之外部端二所接支二,1球形焊接隆起部"繫 化層,以強化球形焊接隆黏著層12亦作為一強 焊接區1〇的鍵結。隆起相與再配線層9之外部端子 四· 第N: ί Γ剖面前視圖,其顯示根據本發明之第 隆起部之第四新賴的ΐ;=ι的連續步驟中帶有焊接 I目Λ 修復倒裝晶片半導體裝置。 圓1之一上表面\焊墊電極2係選擇性地形成於一半導體晶 可能包含- Λ 極2作為外部電極。焊塾電極2 晶片®祕夕三拓/象疋鋁或銅。半導體晶圓1具有複數個 一曰二巴β之卩陣列。焊墊電極2位於半導體晶圓1之每 晶^之上表面:週,邊/域中…保護膜 數個曰片Θ ± /、中保遵膜3延伸於半導體晶圓1之複 焊匕1月圍動區域上,並延伸於半導體晶圓1上之 化矽ϊ Λ 膜3可能包含一無機材料,像是二氧 5有機材料,像是聚醯亞胺樹脂。 像a取μ t 、名緣樹朐塗佈層4可能包含一有機材料 脂呈二 樹脂其中用於絕緣樹脂塗饰層4之絕緣樹 展4之维錄不組低於2〇 〇 C的熱解離溫度。用於絕緣樹脂塗佈 θ之1緣樹脂可能與一熱硬化的樹脂材料混和在一起。
I麵 483077
五、發明說明(47) 於此情形中,在如此溫度下進行—舶 , 熱處理,以使該樹脂成 伤產生一交叉連接反應,或使絕缝 成 相i从姑α 4便七緣樹脂塗佈層4獲得吾人 想要的特性。 ^圖9C,-光阻膜係整體加到絕緣樹脂塗佈層4之 面上。^:然後曝光該光阻膜,隨後顯影而形成一光阻 圖案5於絕緣樹脂塗佈層4之上表面上。
參見圖9D,光阻圖案5係一用以對絕緣樹脂塗佈層仏 行非等向性#狀光罩,藉關a4a形成於絕緣樹脂塗佈 層4中。開口4a位於焊墊電極2上,故焊墊電極2經由開口 4a顯露。然後使用過的光阻圖案5被移除。另一可能性係 絕緣樹脂塗佈層4可能包含一光敏樹脂材料。於此情形 中,不需要形成光阻圖案,而可曝光該光敏樹脂塗佈層, 隨後顯影以於該光敏樹脂塗佈層上留下圖案,藉此開口 “ 形成於光敏樹脂塗佈層4中並位於焊墊電極2上,故焊墊電 極2經由開口 4a顯露。
參見圖9E,一焊墊電極黏著金屬層6作為一底金屬薄 層,其係以一濺鍍法整體地沉積,故焊墊電極黏著金屬層 6延伸於絕緣樹脂塗佈層4之上表面,亦延伸於開口 4a之侧 壁上與焊墊電極2之上表面上。焊墊電極黏著金屬層6可能 包含一金屬材料,該金屬材料與焊墊電極2之間具一良好 的黏著性及一和緩的金屬内擴散性,且該金屬材料與絕緣 樹脂塗佈層4之間亦具一高黏著性。舉例而言,焊墊電極 黏著金屬層6可能使用鈦基合金或鉻。另可於焊墊電極黏 著金屬層6形成之前,對焊墊電極2之表面進行一電浆表面
第51頁 五、發明說明(48) — 處理,以清㈣ 活性,故Gif電極2 <表面並改善焊塾電極2之表面的 …0 一 i 愛電極黏著金屬層6係沉積於焊墊電極2之高潔 乎且,活性的表面上。 ,、 參見圖q ρ 積於焊墊電搞j Γ鍍式饋入金屬層7係以一濺鍍法整體沉 有一低電阻牲Ϊ著金屬層6之表面上。鍍式饋入金屬層7具 金屬層6上睡性,當一再配線層耥後形成於焊墊電極黏著 層。^式奸 鍍式饋入金屬層7用以後設為一鍍式饋入 =入金屬層7可能包含一金屬層,像是銅層。 上。缺德,一光阻膜係整體加至鍍式饋入金屬層7 案,因此來:Ϊ光阻膜’隨後顯影以於該光阻膜上留下圖 並於先前£^1阻圖案8 ’其中鑛式饋人金屬層7顯露出來 H无剛已決定的再配線圖案區域中曝光。 ,登^ ΐ9Η,使用光阻圖案8作為光罩,一再配線芦9以 面’:中=法形成於鑛式饋入金屬層7之曝光i 1〇、中再配線層9之-部份作為一外部端子形成焊接區 層9及參ΛΤ ’Λ用過的光阻圖案8被移除,藉此再配線 增y及锻式饋入金屬層7顯露出來。 良 參見圖9J,使用再配線層9作 鍍式饋入金屬層7這樣的選擇性^ j , 土蝕刻 ¥塾電極黏耆金屬層6之一部份顯露出來。 错此 參見圖9Κ ’使用再配線層9 濕蝕刻方法亦用來蝕刻焊墊電極7^罩連々的選擇性 擇性地蝕刻焊墊電極黏著金屬;_ 9 ,以另外選 羁層6,藉此絕緣樹脂塗佈層4
五、發明說明(49) 二部份顯露出來’結果形成每一個皆係電浮動的再配線 參見圖9L,絕緣薄板〗〗藉黏著層12形成 上且:中絕緣薄板U及黏著層12具有貫通孔^導;:® =與再配線層9之外部端子焊接區!。相同的圖= 斤較先2先前實施例中的薄’而貫通孔1U之直 的而大】^ 子焊接(MO ^ |而貝通孔lla位於再配線層9之外部端 接£10上》貫通孔lla對準再配線層9之外部端子 ^ ,故再配線層9之外部端子焊接區〗^ ^ ^ ^ ^ ^ ^ 露出來。藉著在絕緣薄板U上放置—對正^貝通、/^顯 薄板U上之對正記號對準至半導;=己號?乂將絕緣 的位置,絕緣薄板u之對準行之。-“已決定 參見圖9Μ,球形焊接隆起部14被放進貫通孔ιι&,並 ί接隆起部14之底部與再配線層9之外部端子焊i 觸,其中内部間隙形成於貫通孔…與IK; 隆起部1 4之内壁間。 /、Ν π/坪接 流以=9著=3;=晶=而導致黏著層12之再 形焊接隆起部14繫至再配線層9之外焊m’。且球 導體晶圓1被—切割板分成複數 °° 半 成複數個倒裝晶片半導體裝置。千導體曰曰片1A,·此形 然後以上述方法形成的-帶有焊接隆起部14之合格的 五、發明說明(50) ^體晶片1 A以倒裝晶片方式安裝於
2焊接隆起部14與多層電路板之 上二J t格的半導體晶片1A,然後修復合格的半;中^除 新的合格的多層電路板。為了此一目的牛:體曰曰片1A成-工具與合格的半導體晶片u之一表面吏一吸附兼加熱 反:的多層電路板之表面的相 起部14之合格的半導;:^ 器以加熱帶有焊接隆 ^ < 口付〜干等體晶片1A。該吸附香丄 ,行帶有合格的半導體晶片1A之真空吸;加=== 生的熱經由合格的半導體晶片以傳導 =^盗士 =接隆起部14與缺陷的多層電路板之以;=; ::被溶化。於此狀態中,該吸附兼加熱工具進行 ^ ’合格的半導體晶片1Α向上移動’以將合格的半導體晶 Α自缺陷的多層電路板中移除。合格的半 曰 隨後用以修復合格的^體: 匕新多層電路板。在焊接隆起部14已被加 ^器以經由合格的半導體晶片1Α之熱傳導方式加熱至一足 夠%度後,因真空吸附所致之機械力施於合格的半導體晶 片1Α上而使其由缺陷的多層電路板中剝離。然而,依據本 發明,絕緣樹脂塗佈層4設於保護膜3上,其中絕緣樹脂塗 佈層4作為一應力緩衝層。另外,再配線層9之外部端子焊 接區1 0設於絕緣樹脂塗佈層4上。後段電極丨3設於再配線 層9之外部端子焊接區1〇上,且焊接隆起部14設於後段電
第54頁 483077
極13上。該吸附兼加熱工具所施之熱及機械力導致焊接隆 起部1 4上出現熱應力及機械應力。絕緣樹脂塗佈層4將 護膜3及位於該保護膜下方的半導體基板之主動區\與熱' 應力及機械應力隔開來並保護之。亦即,絕緣樹脂塗 4將半導體晶片與熱應力及機械應力隔開來並保護之。H
絕緣薄板11設於具有外部端子焊接區丨〇之再配線層9 上’亦設於焊墊電極2上’故絕緣薄板丨〗作為一保護層\ 保護具有外部端子焊接區1〇與焊墊電極2的再配線層9S。今 緣薄板11不直接與帶有外部端子焊接區丨〇之再配線"層9接 觸。黏著層12介設於絕緣薄板n與帶有外部端子焊^區^ 之再配線層9之間。亦即,黏著層12介設於絕緣薄板u°盘 絕緣樹脂塗佈層4之間。於絕緣薄板“與絕緣樹脂塗佈^ 之間提供黏著層1 2導致溫度歷史於絕緣薄板】】與絕緣樹曰月丨 塗佈層4之間不導致熱應力。於絕緣薄板u與絕緣樹脂塗 佈層4之間無熱應力使得半導體晶片或半導體晶圓不發生 彎曲,絕緣薄板1 1中亦不龜裂。
另外,絕緣薄板11及黏著層12具有貫通孔lla,貫通 孔1 la在位置上對應於再配線層9之外部端子焊接區i 〇、。因 此之故,在絕緣薄板11及黏著層12已形成於半導體 上之後,不需採行任何方法以於絕緣薄板丨丨與黏著声12中 形成開口或貫通孔。這意謂減少了必須的製造過程步驟 數,耩此可降低製造成本。既然貫通孔Ua在帶有貫通孔 =之二緣:薄板11形成於半導體晶圓1上之前已經形成於絕 ㈣板11 t ’則可#-雷射於絕緣薄板u中形成貫通孔
五、發明說明(52) 1 1 a。該雷射方法能你# 刘而―目π儿套屯成貝通孔1 1 a ’使得貫通孔11 a之橫 ^面^形狀逐漸變窄㈣合球料接隆起部14。 + ^ 此只鉍例中,球形焊接隆起部14被黏著層1 2所 念丨’且球形焊接隆起部14繫至再配線層者曰二所 接區10。黏荖屏19朮於达 丨1%亍坪 部14與再配線;9/Λ 強化層’以強化球形焊接隆起 了丹配線層g之外部端子焊接區1〇的鍵結。 & 必須了解的是,儘管本發明中的修改對一呈I 相關技藝之一般拮能的a丄品一及nn :对具備該發明 於一典阳 奴技此的人士而έ係明顯的,但絕不音袖你 ;又限制之意義下考量於此處顯示並以圖干方+ Ζ明僅 盥r ml據 凊專利範圍涵蓋所有位於本發明之ί ί 與fe圍内之修改。 之精神
第56頁 483077 圖式簡單說明 圖1A至1C係顯示將合格的半導體晶片由缺陷的多 路板中移/除之連續修復方法的侧視圖。 圖2係一局部剖面前視圖,其顯示根據本發明之 帶有焊接隆起部之第—新穎的可修復倒裝晶 等體裝置。 · 圖3 A至3 0係局部立丨丨-gr % 與絲你丨由筮 ^ 面刖視圖,其顯示根據本發明之第 隆起部之第-新穎的可iC連續步驟中帶有焊接 〜,丨二古/剖面前才見圖,#顯示根據本發明之第-導體裝置。 "第一新穎的可修復倒裝晶片半 圖5Α至50係局部剖面前視圖, 二實施例中第二新穎的制、皮 八-員不根據本發明之第 隆起部之第二新穎的可;復倒步驟中帶有焊接 圖6係-局部剖面前視圖广:導體裝置。 實施例中帶有焊接隆起邻之當,、”、、員不根據本發明之第三 導體裝置。 卩之弟三新穎的可修復倒裝晶片半 圖7Α至7R係局部剖面前視圖,一 三實施例中第三新穎的製造方 /、·、、'員不根據本發明之第 隆起部之第三新穎的可修復甸’ $的連續步驟中帶有焊接 圖8係一局部剖面前視圖,复曰曰片一半導體裝置。 實施例中帶有焊接隆起部之 /、顯示根據本發明之第四 導體裝置。 第四新穎的可修復倒裝晶片半 圖9A至9N係局部剖面前,
_ /、示根據本發明之第 483077 圖式簡單說明 四實施例中第四新穎的製造方法中的連續步驟中帶有焊接 隆起部之第四新穎的可修復倒裝晶片半導體裝置。 【符號說明】 1 半 導 體 晶 圓 1A 半 導 體 晶 片 2 電 極 3 保 護 膜 4 樹 脂 塗 佈 層 4a 開 口 5 光 阻 圖 案 6 焊 墊 電 極 黏 著 金屬層 7 鍍 式 饋 入 金 屬 層 8 光 阻 圖 案 9 再 配 線 層 10 焊 接 區 11 絕 緣 薄 板 11a 貫通孔 12 黏 著 層 13 後 段 電 極 14 焊 接 隆 起 部 15 層 間 絕 緣 樹 脂 層 15a 貫通?L 16 鍍 柱
第58頁
483077 圖式簡單說明 17 光阻圖案 101 合格的半導體晶片 102 焊接隆起部 110 缺陷的多層電路板 120 吸附兼加熱工具 121 加熱器
第59頁

Claims (1)

  1. 483077 六、申請專利範圍 1 · 一種半導體、襄置,包含: 一半導體基板; 至少一焊墊電極,設於該半導體基板上. 一保護膜,設於該半導體基板上; ’ 一絕緣樹脂應力緩衝層,設於該至少_焊塾。 保護膜上,該絕緣樹脂應力緩衝層具有至少一 $極與該 少一開口位於該至少一焊墊電極之至少— :口’該至 至少一焊接區,設於該絕緣樹脂應 及 電連接至該至少一焊墊電極,且該至少一焊=並且亦 面電連接至至少一隆起部,該至少一隆 二上表 焊接區上, 卩位於該至少一 其中該至少一焊接區與該保護膜彼此 力緩衝層所隔開。 ^、、邑緣树脂應 上 如+申請專利範圍第1項之半導體裝置,更勺人· 黏著層’設於該焊接區與該絕緣樹脂應力層 一絕緣薄板,設於該黏著層上; 至少一穿透該絕緣薄板與該黏著層 少一貫通孔位於該至少一焊接區上;θ之貝通孔’且該至 I ) 後段電極於該至少一貫通孔中,兮2;, 電極具有一底邱彻^ ^ 貝通孔中,該至少一後段 ,^ ^ ·邛,、一頂,該底部與該至少一焊接F夕兮 上表面相接觸,兮Jg都你社^丨 坪接&之該 少一焊桩 Μ 邛“至^、一隆起部相接觸,故該至 “接區經該至少-後段電極電連接至該隆起部至 483077 六、申請專利範圍 3. 如申請專利範圍第2項之半導體裝置,更包含: 一黏著金屬層,介設於該至少一焊墊電極與該至少一 焊接區之間。 4. 如申請專利範圍第3項之半導體裝置,其中該黏著 金屬層包含一金屬,該金屬與該至少一焊墊電極間具一高 黏著性,且該金屬與該絕緣樹脂應力緩衝層間具一和緩的 金屬内擴散性與高黏著性。 5. 如申請專利範圍第1項之半導體裝置,更包含: 一層間絕緣樹脂層,設於該焊接區與該絕緣樹脂應力 缓衝層上; 至少一穿透該層間絕緣樹脂層之第一貫通孔,且該至 少一第一貫通孔位於該至少一焊接區上; 至少一後接點於該至少一第一貫通孔中,該至少一後 接點具一底部與一頂部,該底部與該至少一焊接區之該上 表面相接觸,該頂部之水平位準較該層間絕緣樹脂層之一 上表面的水平位準稍高或與其相等; 一黏著層,設於該層間絕緣樹脂層上; 一絕緣薄板,設於該黏著層上; 至少一穿透該絕緣薄板與該黏著層之第二貫通孔,且 該至少一第二貫通孔位於該至少一後接點上;以及 至少一後段電極於該至少一貫通孔中,該至少一後段
    第61頁 483077 六、申請專利範圍 電極具一底部與一頂部,該底部與該至少一後接點之一頂 點相接觸,該頂部與該至少一隆起部相接觸,故該至少一 焊接區經該至少一後段電極與該至少一後接點電連接至該 隆起部。 6. 如申請專利範圍第5項之半導體裝置,更包含: 一黏著金屬層,介設於該至少一悍墊電極與該至少一 焊接區之間。
    7. 如申請專利範圍第6項之半導體裝置,其中該黏著 金屬層包含一金屬,該金屬與該至少一焊塾電極間具一高 黏著性,且該金屬與該絕緣樹脂應力緩衝層間具一和緩的 金屬内擴散性與高黏著性。 8. 如申請專利範圍第1項之半導體裝置,更包含: 一黏著層,設於該焊接區與該絕緣樹脂應力缓衝層 上;以及 一絕緣薄板,設於該黏著層上,
    其中該至少一隆起部係部份埋入於該黏著層與該絕緣 薄板中,且該至少一隆起部之一底部與該焊接區之該上表 面直接接觸,且該隆起部被該黏著層緊緊地支撐並繫至該 焊接區。 9.如申請專利範圍第8項之半導體裝置,更包含:
    第62頁 483077 六、申請專利範圍 一黏著金屬層,介設於該至少一焊墊電極與該至少一 焊接區之間。 10.如申請專利範圍第9項之半導體裝置,其中該黏 著金屬層包含一金屬,該金屬與該至少一焊墊電極間具一 高黏著性,且該金屬與該絕緣樹脂應力緩衝層間具一和緩 的金屬内擴散性與高黏著性。 11·如申請專利範圍第1項之半導體裝置,其中該黏 著金屬層包含一欽基合金。 12. 如申請專利範圍第1項之半導體裝置,其中該黏 著金屬層包含鉻。 13. 如申請專利範圍第1項之半導體裝置,其中該至 少一焊接區包含一延伸於該絕緣樹脂應力緩衝層上之再配 線層的一部份。 14. 如申請專利範圍第1項之半導體裝置,其中該絕 緣樹脂應力缓衝層包含一有機樹脂材料’該有機樹脂材料 具一不低於2 0 0 °C之解離溫度。 15.如申請專利範圍第1項之半導體裝置,其中該絕 緣樹脂應力緩衝層包括一熱硬化樹脂成份。
    第63頁 483077 六、申請專利範圍 1 6 .如申請專利範圍第1項之半導體裝置,其中該絕 緣樹脂應力缓衝層包含一光敏樹脂成份。 17. 如申請專利範圍第1項之半導體裝置,其中該至 少一隆起部包含一球形焊接隆起部。 18. —種半導體裝置,包含: 一半導體基板; 至少一焊墊電極,設於該半導體基板上; 一保護膜,設於該半導體基板上; 一絕緣樹脂應力緩衝層,設於該至少一焊墊電極與該 保護膜上,該絕緣樹脂應力缓衝層具至少一開口,該開口 位於該至少一焊墊電極之至少一部份上; 至少一焊接區,設於該絕緣樹脂應力緩衝層上並且亦 電連接至該至少一焊墊電極,且該至少一焊接區之一上表 面電連接至至少一隆起部,該至少一隆起部位於該至少一 焊接區上; 一黏著層,設於該焊接區與該絕緣樹脂應力緩衝層 上; 一絕緣薄板,設於該黏著層上; 至少一穿透該絕緣薄板與該黏著層之貫通孔,且該至 少一貫通孔位於該至少一焊接區上;以及 至少一後段電極於該至少一貫通孔中,該至少一後段
    483077 六、申請專利範圍 電極具一底部與一頂部,該底部與該至少一焊接區之該上 表面相接觸,該頂部與該至少一隆起部相接觸,故該至少 一焊接區經該至少一後段電極電連接至該隆起部, 其中該至少一焊接區與該保護膜彼此被該絕緣樹脂應 力缓衝層所隔開。 )
    19.如申請專利範圍第18項之半導體裝置,更包含: 一黏著金屬層,介設於該至少一焊塾電極與該至少一 焊接區之間。 一 2 0.如申請專利範圍第19項之半導體裝置,其中該黏 著金屬層包含一金屬,該金屬與該至少一焊墊電極間具一 高黏著性,且該金屬與該絕緣樹脂應力缓衝層間具一和缓 的金屬内擴散性與高黏著性。 21.如申請專利範圍第1 8項之半導體裝置,其中該黏 著金屬層包含一欽基合金。
    2 2.如申請專利範圍第1 8項之半導體裝置,其中該黏 著金屬層包含絡。 23.如申請專利範圍第1 8項之半導體裝置,其中該至 少一焊接區包含一延伸於該絕緣樹脂應力緩衝層上之再配 線層的一部份 。
    第65頁 483077
    24·如申請專利範圍第18項之半導 緣樹脂應力缓衝層包含一有機樹脂材’其中該絕 具一不低於2 0 0 °C之解離溫度。 ,、“機樹脂材料 25·如申請專利範圍第18項之半導體 緣樹脂應力緩衝層包括一熱硬化樹听 ’其中該絕 ’月日成份。 26.如申請專利範圍第18項之半導體裝 緣樹脂應力緩衝層包含一光敏樹腊成产 其中該絕 27·如申請專利範圍第18項之半導體裝置,发 少一隆起部包含一球形焊接隆起部。 〜 ’其中該至 28. 一種半導體裝置,包含: 一半導體基板; 至少一焊墊電極,設於該半導體基板上; 一保護膜,設於該半導體基板上; 一絕緣樹脂應力緩衝層,設於該至少一焊墊電極與該 保護膜上,該絕緣樹脂應力緩衝層具至少一開口,該開口 位於該至少一焊墊電極之至少一部份上; 至少一焊接區,設於該絕緣樹脂應力緩衝層上並且亦 電連接至該至少一焊墊電極,且該至少一焊接區之一上表 面電連接至至少一隆起部,該至少一隆起部位於該至少一
    第66頁 緣樹脂層 透該層間 孔位於該 接點於該 與一頂部 該頂部之 位準稍高 ,設於該 板,設於 透該絕緣 貫通孔位 一黏著層 一絕緣薄 至少一穿 該至少一第二 至少一後段電極於該至少一 電極具一底部 頂部與該 少一後段 ,設於該焊接區與該絕緣樹脂應力 絕緣榇f脂層之第 接區上 一貫通孔 與該至少 較該層間 等; 樹脂層上 上; 黏著層之 貫通孔中 與一頂部,該底部與該至少 至少一隆起部相接 少一焊接區與該保護膜彼此被該絕緣樹月旨應 六、申請專利範圍 焊接區上; 一層間絕 緩衝層上; 至少一穿 少一第一貫通 至少一後 接點具一底部 表面相接觸, 上表面的水平 點相接觸,該 焊接區經該至 隆起部, 其中該至 力緩衝層所隔開 至少一焊 至少一第 ,該底部 水平位準 或與其相 層間絕緣 該黏著層 薄板與該 於該至少一後接點 電極與該至少一後 貫通孔,且該至 中,該至少_後 一焊接區之該上 絕緣樹脂層之一 第二貫通孔, 上;以及 ,該至少一後 一後接點之一 觸,故該至少 接點電連接至 29·如申請專利範圍第28項之半導體裝置,更包含 一黏著金屬層,介設於該至少一焊墊電極與該、 焊接區之間。 夕
    第67頁 483077 六、申請專利範圍 30.如申請專利範圍第29項之半導體裝置,其中該黏 著金屬層包含一金屬,該金屬與該至少一焊塾電極間具一 高黏著性,且該金屬與該絕緣樹脂應力緩衝層間具一和缓 的金屬内擴散性與高黏著性。 31 .如申請專利範圍第28項之半導體裝置,其中該黏 著金屬層包含一欽基合金。 32. 如申請專利範圍第28項之半導體裝置,其中該黏 著金屬層包含絡。 33. 如申請專利範圍第28項之半導體裝置,其中該至 少一焊接區包含一延伸於該絕緣樹脂應力缓衝層上之再配 線層的一部份。 34. 如申請專利範圍第28項之半導體裝置,其中該絕 緣樹脂應力緩衝層包含一有機樹脂材料,該有機樹脂材料 具一不低於200 °C之解離溫度。 35. 如申請專利範圍第28項之半導體裝置,其中該絕 緣樹脂應力緩衝層包括一熱硬化樹脂成份。 36.如申請專利範圍第28項之半導體裝置,其中該絕
    第68頁 ioju//
    緣樹脂應力緩衝層包含一光敏樹脂成份。 小37.如申請專利範圍第28項之半導體裝置,其中談 夕一隆起部包含一球形焊接隆起部。 ^ 3 8· —種半導體裝置,包含: —半導體基板; 至少一焊墊電極,設於該半導體基板上; 一保護膜,設於該半導體基板上; 上一絕緣樹脂應力緩衝層,設於該至少一焊墊電極與誃 保遵膜上’該絕緣樹脂應力緩衝層具至少一開口, Η “ 位於該至少一焊塾電極之至少一部份上; 至少一焊接區,設於該絕緣樹脂應力緩衝層上並且 電連接至該至少一焊墊電極,且該至少一焊接區之一上奈、 面電連接至至少一隆起部,該至少一隆起部位於該至小二 焊接區上; 夕一 一黏著層’設於該焊接區與該絕緣樹脂應力緩衝層 上; 一絕緣薄板,設於該黏著層上; 其中該至少一焊接區與該保護膜彼此被該絕緣樹脂應 力缓衝層所隔開’以及 其中該至少一隆起部係部份埋入於該黏著層與該絕緣 薄板中,且該至少一隆起部之一底部與該焊接區之該上表 面直接接觸’且該隆起部被該黏著層緊緊地支撐並繫至該
    /、、申請專利範園焊接區。 39· 40 著金屬層範:Γ属9ί之半導體裝置’其中該黏 高黏著性,且# A f,該金屬與該至少一焊墊電極間具一 的金屬内擴散:與2;:緣樹脂應力緩衝層間具-和緩 著么屈、如申請專利範圍第38項之丰導體萝罟, 者金屬層包含一鈦基合金。、之+導體裝置’其中該 黏 著金4屬2層=專利範圍第38項之半導體裝置,其中該黏 包含鉻 少-焊接i 半導體裝置…該至 線層的一 份 延伸於該絕緣樹脂應力緩衝層上之再 配 44· 如申請專利範圍筮^8 緣樹脂應力緩衝層包含一有樹鉍V體裝置,其中該絕 具一不低於2 0 0 °c之解離溫产。日料,該有機樹脂材料 第70頁 483077 六、申請專利範圍 45. 如申請專利範圍第38項之半導體裝置,其中該絕 緣樹脂應力缓衝層包括一熱硬化樹脂成份。 46. 如申請專利範圍第38項之半導體裝置,其中該絕 緣樹脂應力緩衝層包含一光敏樹脂成份。 47. 如申請專利範圍第38項之半導體裝置,其中該至 少一隆起部包含一球形焊接隆起部。 48. —種半導體裝置之製造方法,包含以下步驟: 形成一保護膜與至少一焊墊電極於一半導體基板上; 形成一絕緣樹脂應力緩衝層於該至少一焊墊電極與該 保護膜上; 形成至少一開口於該絕緣樹脂應力緩衝層中,該至少 一開口位於該至少一焊墊電極之至少一部份上;以及 形成至少一焊接區於該絕緣樹脂應力緩衝層上,其中 該至少一焊接區與該保護膜彼此被該絕緣樹脂應力緩衝層 所隔開。 49. 如申請專利範圍第48項之半導體裝置之製造方 法,更包含以下步驟: 形成一黏著層於該焊接區與該絕緣樹脂應力缓衝層 上;
    第71頁 483077 六、申請專利範圍 形成一絕緣薄板於該黏著層上; 形成至少一穿透該絕緣薄板與該黏著層之貫通孔,且 該至少一貫通孔位於該至少一焊接區上;以及 形成至少一後段電極於該至少一貫通孔中,該至少一 後段電極具一底部與一頂部,該底部與該至少一焊接區之 該上表面相接觸,該頂部與該至少一隆起部相接觸,故該 至少一焊接區經該至少一後段電極電連接至該隆起部。 50.如申請專利範圍第49項之半導體裝置之製造方 法,更包含以下步驟: 在該至少一焊接區形成之前,形成一黏著金屬層於該 至少一焊墊電極與該絕緣樹脂應力緩衝層上。 5 1.如申請專利範圍第5 0項之半導體裝置之製造方 法,其中該黏著金屬層包含一金屬,該金屬與該至少一焊 墊電極間具一高黏著性,且該金屬與該絕緣樹脂應力緩衝 層間具一和緩的金屬内擴散性與高黏著性。 5 2.如申請專利範圍第48項之半導體裝置之製造方 法,更包含以下步驟: 形成一層間絕緣樹脂層於該焊接區與該絕緣樹脂應力 緩衝層上; 形成至少一穿透該層間絕緣樹脂層之第一貫通孔,且 該至少一第一貫通孔位於該至少一焊接區上;
    第72頁 483077 六、申請專利範圍 形成至少一後接點於該至少一第一貫通孔中,該至少 一後接點具一底部與一頂部,該底部與該至少一焊接區之 該上表面相接觸,該頂部之水平位準較該層間絕緣樹脂層 之一上表面的水平位準稍高或與其相等; 形成一黏著層於該層間絕緣樹脂層上; 形成一絕緣薄板於該黏著層上; 形成至少一穿透該絕緣薄板與該黏著層之第二貫通 孔,且該至少一第二貫通孔位於該至少一後接點上;以及
    形成至少一後段電極於該至少一貫通孔中,該至少一 後段電極具一底部與一頂部,該底部與該至少一後接點之 一頂點相接觸,該頂部與該至少一隆起部相接觸,故該至 少一焊接區經該至少一後段電極與該至少一後接點電連接 至該隆起部。 5 3.如申請專利範圍第52項之半導體裝置之製造方 法,更包含以下步驟: 在該至少一焊接區形成之前,形成一黏著金屬層於該 至少一焊墊電極與該絕緣樹脂應力緩衝層上。
    54.如申請專利範圍第53項之半導體裝置之製造方 法,其中該黏著金屬層包含一金屬,該金屬與該至少一焊 墊電極間具一高黏著性,且該金屬與該絕緣樹脂應力緩衝 層間具一和緩的金屬内擴散性與高黏著性。
    第73頁 483077 六、申請專利範圍 55. 如申請專利範圍第48項之半導體裝置之製造方 法,更包含以下步驟: 形成一黏著層於該焊接區與該絕緣樹脂應力緩衝層 上;以及 形成一絕緣薄板於該黏著層上, 其中該至少一隆起部係部份埋入於該黏著層與該絕緣 薄板中,且該至少一隆>起部之一底部與該焊接區之該上表 面直接接觸,且該隆起部被該黏著層緊緊地支撐並繫至該 焊接區。 56. 如中請專利範圍第55項之半導體裝置之製造方 法,更包含以下步驟: 在該至少一焊接區形成之前,形成一黏著金屬層於該 至少一焊墊電極與該絕緣樹脂應力緩衝層上。 57. 如申請專利範圍第56項之半導體裝置之製造方 法,其中該黏著金屬層包含一金屬,該金屬與該至少一焊 墊電極間具一高黏著性,且該金屬與該絕緣樹脂應力緩衝 層間具一和緩的金屬内擴散性與高黏著性。 58. 如申請專利範圍第48項之半導體裝置之製造方 法,其中該黏著金屬層包含一鈦基合金。 59.如申請專利範圍第48項之半導體裝置之製造方
    第74頁 483U/V 六、申請專利範圍 法,其中該黏著金屬層包含鉻。 法, 衝層 $中如申請專利範圍第48項之半導體裝置之製造方 ^ “至y 4接區包含一延伸於該絕緣樹脂應力缓 上之再配線層的一部份。 〜 、,^ ·如申請專利範圍第4 8項之半導體裝置之製造方 ί撬i Ϊ絕緣樹脂應力緩衝層包含一有機樹脂材料,該 有機树知材料具一不低於20(TC之解離溫度。 、>,2由如申請專利範圍第48項之半導體裝置之製造方 '’、該絕緣樹脂應力緩衝層包括一熱硬化樹脂成份。 =·如申請專利範圍第48項之半導體裝置之製造方 / ,八中該絕緣樹脂應力緩衝層包含一光敏樹脂成份。 法,2 ·如申請專利範圍第48項之半導體裝置之製造方 ”中該至少一隆起部包含一球形焊接隆起部。 5· 種半導體裝置之製造方法,包含以下步驟: =成一保護膜與至少一焊墊電極於一半導體基板上; 保2 Ϊ 絕緣樹脂應力、緩衝層於^卜焊墊電極與該 二”膜上,該絕緣樹脂應力緩衝層具至少一開口,該至少 為口位於該至少一焊墊電極之至少一部份上;
    麵 第75頁 六、申請專利範圍 化成至J/ 一燁接區於該絕緣谢肖 電連接至該至少-谭塾電極,且ϋί力緩衝層上並且亦 面電連接至至少一隆起部,# 該至少一焊接區之一上表 焊接區上; ° 至少一隆起部位於該至少一 上;形成-黏著層於該焊接區與該絕緣樹脂應力緩衝層 形成一絕緣薄板於該黏著層上; 該至絕緣薄板與該黏著層之貫通孔,且 至二貝通孔位於該至少一焊接區上;以及 形成至少一後段電極於該 後段電極具一底邱盥一馆加 貝通孔中,該至少一 ^ i ^ ^ 頁邛,該底部與該至少一焊接區之 觸’該頂部與該至少一隆起部相接觸,故該 2接區經該至少一後段電極電連接至該隆起部, 力m $ y焊接區與該保護膜彼此被該絕緣樹脂應 刀緩衝層所隔開。 66·如申請專利範圍第65項之半導體裝置之製造方 去’更包含以下步驟: 在該至少一焊接區形成之前,形成一黏著金屬層於該 至 一焊墊電極與該絕緣樹脂應力緩衝層上。 67·如申請專利範圍第66項之半導體裝置之製造方 轨、中該黏著金屬層包含一金屬,該金屬與該至少一焊 電極間具一高黏著性,且該金屬與該絕緣樹脂應力緩衝 第76頁 483077
    六、申請專利範圍 層間具和緩的金屬内擴散性與高黏著性。 68.如申請專利範圍第65項之半導體裝置之製造方 法,其中該黏著金屬層包含一鈦基合金。 69·如申請專利範圍第65項之半導體裝置之製造方 法’其中該黏著金屬層包含鉻。 、70·如申請專利範圍第65項之半導體裝置之製造方 其中該至少一焊接區包含一延伸於該絕緣樹脂應 衝層上之再配線層的一部份。 a ^如申請專利範圍第65項之半導體裝置之製造方
    锻衣罝 < 製造方 有機樹脂材料, 步峒又半導體裝置之製造方 緩衝層包括一熱硬化樹脂成份。
    心平導體裝置之製造方 包含一光敏樹脂成份。 之半導體裝置之製造方 球形焊接隆起部。
    第77頁 483077
    六、申請專利範圍 75· 形成 形成 保護膜上 一開口位 形成 電連接至 面電連接 焊接區上 形成 緩衝層上 種半導體裝置之製造方法,包含以下步驟· 二ΐίϊ與至少一焊墊電極於一半導體基板上; 一树腊應力缓衝層於該至少一焊墊電極盥該 ,該、、、邑緣樹脂應办緩衝層具至少一開口,該至/ 於該至少一焊墊電極之至少一部份上;^ ^ 至少一焊接區於該絕緣樹脂應力緩衝層上並且亦 該至少一焊墊電極,且該至少一焊接區之一上表 至至少一隆起部,該至少一隆起部位於該至少一 9 •層間絕緣樹脂層於該焊接區與該絕緣樹脂應力 , 形成至少一穿透該層 該至少一第一貫通孔位於 形成至少 一後接點具一 一後接點於 底部與一頂 該上表面相接觸,該頂部 水平位準稍 著層於該層 緣薄板於該 一穿透該絕 之一上表面的 形成 形成 形成 孔,且該 形成 後段電極 一黏 一絕 至少 至少 苐二貫通 至少一後段電極 具一底部與一頂 間絕緣 該至少 該至少 部’該 之水平 高或與 間絕緣 黏著層 緣薄板 孔位於 於該至 部,該 樹脂層之第一貫通孔,且 一焊接區上; 一第一貫通孔中,該至少 底部與該至少一焊接區之 位準較該層間絕緣樹脂層 其相等; 樹脂層上; 上; 與該黏著層之第二貫通 該至少一後接點上;以及 少—貫通孔中,該至少一 底部與該至少一後接點之
    第78頁 '申請專利範圍 一頂點相接觸,該頂部與該至少一隆起部相 少一輝接區經該至少—後段電極與該 2 = 至該隆起部, 俊接點電連接 其中該至少一焊接區與該保護膜彼此被該絕緣樹脂應 力緩衝層所隔開。 … 、76·如申請專利範圍第75項之半導體裝置之製造方 法,更包含以下步驟·: ,、在該至少一焊接區形成之前,形成一黏著金屬層於該 至少一焊墊電極與該絕緣樹脂應力緩衝層上。 77·如申請專利範圍第76項之半導體裝置之製造方 墊’其中該黏著金屬層包含一金屬,該金屬與該至少一焊 ,極間具一高黏著性,且該金屬與該絕緣樹脂應力緩衝 ㈢間具一和緩的金屬内擴散性與高黏著性。 7^ ·如申請專利範圍第7 5項之半導體裝置之製造方 去,其中該黏著金屬層包含一鈦基合金。 法,7』·中專利範圍第75項之半導體裝置之製造方 其中該黏著金屬層包含鉻。 法,盆中專利範圍第75項之半導體裝置之製造方 八r孩至少一捏垃 坪操包含一延伸於該絕緣樹脂應力緩 六、申請專利範圍 衝層上之再配線層的一部份 81. 其中 法 82. 法,其中 83. 法,其中 84. 法,其中 85. 形成 形成 保護膜上 一開口位 形成 電連接至 面電連接 焊接區上 如申請專利範圍第75 該絕緣樹脂應力緩衝岸^半導體裝置之製造方 材料具一不低於2 〇 〇 I含一有機樹脂材料,該 •、 之解離溫度。 如申請專利範圍第75 該絕緣樹脂應力緩衝爲之半導體裝置之製造方 曰包括一熱硬化樹脂成份。 如申請專利範圍第7 5 、> 該絕緣樹脂應力緩衝展之半導體裝置之製造方 胃包含一光敏樹脂成份。 如申請專利範圍第75項 該至少一隆起部台人 半導體裝置之製造方 3 一球形焊接隆起部。 一種半導體裝置之製造 一保護膜與至少〜焊 / ,包含以下步驟: 一絕緣樹脂應力緩衝芦電極於一半導體基板上; ,該絕緣樹脂應力蜂二=該至少一焊墊電極與該 於該至少一焊塾電= 至少一開Π,該至才 至少-焊接區於該絕緣樹ς :份上; 該至少一焊墊電杻,且= 應力緩衝層上並且亦 至至少一隆起部,括t該至少—焊接區之一上表 ; 隆起部位於該至少〆
    第80頁 483077 六、申請專利範圍 形成一黏著層於該焊接區與該絕緣樹脂應力緩衝層 上;以及 形成一絕緣薄板於該黏著層上, 其中該至少一焊接區與該保護膜彼此被該絕緣樹脂應 力緩衝層所隔開,以及 其中該至少一隆起部係部份埋入於該黏著層與該絕緣 薄板中,且該至少一隆起部之一底部與該焊接區之該上表 面直接接觸,且該隆起部被該黏著層緊緊地支撐並繫至該 焊接區。 86. 如申請專利範圍第85項之半導體裝置之製造方 法,更包含以下步驟: 在該至少一焊接區形成之前,形成一黏著金屬層於該 至少一焊墊電極與該絕緣樹脂應力緩衝層上。 87. 如申請專利範圍第86項之半導體裝置之製造方 法,其中該黏著金屬層包含一金屬,該金屬與該至少一焊 墊電極間具一高黏著性,且該金屬與該絕緣樹脂應力缓衝 層間具一和缓的金屬内擴散性與高黏著性。 88. 如申請專利範圍第85項之半導體裝置之製造方 法,其中該黏著金屬層包含一鈦基合金。 89. 如申請專利範圍第85項之半導體裝置之製造方
    第81頁 483077 六、申請專利範圍 法,其中該黏著金屬層包含鉻。 90. 如申請專利範圍第85項之半導體裝置之製造方 法,其中該至少一焊接區包含一延伸於該絕緣樹脂應力緩 衝層上之再配線層的一部份。 91. 如申請專利範圍第85項之半導體裝置之製造方 法,其中該絕緣樹脂應力緩衝層包含一有機樹脂材料,該 有機樹脂材料具一不低於2 0 0 °C之解離溫度。 92. 如申請專利範圍第85項之半導體裝置之製造方 法,其中該絕緣樹脂應力緩衝層包括一熱硬化樹脂成份。 93. 如申請專利範圍第85項之半導體裝置之製造方 法,其中該絕緣樹脂應力緩衝層包含一光敏樹脂成份。 9 4.如申請專利範圍第85項之半導體裝置之製造方 法,其中該至少一隆起部包含一球形焊接隆起部。
    第82頁
TW090103196A 2000-02-09 2001-02-09 Flip-chip semiconductor device and method of forming the same TW483077B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000038071A JP3386029B2 (ja) 2000-02-09 2000-02-09 フリップチップ型半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW483077B true TW483077B (en) 2002-04-11

Family

ID=18561868

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090103196A TW483077B (en) 2000-02-09 2001-02-09 Flip-chip semiconductor device and method of forming the same

Country Status (4)

Country Link
US (1) US6559540B2 (zh)
JP (1) JP3386029B2 (zh)
KR (1) KR100416921B1 (zh)
TW (1) TW483077B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI412092B (zh) * 2007-09-20 2013-10-11 Stats Chippac Ltd 製造積體電路封裝件系統之方法

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525424B2 (en) * 2000-04-04 2003-02-25 Texas Instruments Incorporated Semiconductor device and its manufacturing method
JP3888854B2 (ja) * 2001-02-16 2007-03-07 シャープ株式会社 半導体集積回路の製造方法
JP4780844B2 (ja) * 2001-03-05 2011-09-28 Okiセミコンダクタ株式会社 半導体装置
JP2004055628A (ja) * 2002-07-17 2004-02-19 Dainippon Printing Co Ltd ウエハレベルの半導体装置及びその作製方法
JP3611561B2 (ja) * 2002-11-18 2005-01-19 沖電気工業株式会社 半導体装置
TWI241000B (en) * 2003-01-21 2005-10-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabricating method thereof
US20050184368A1 (en) * 2003-01-21 2005-08-25 Huang Chien P. Semiconductor package free of substrate and fabrication method thereof
JP4360873B2 (ja) * 2003-09-18 2009-11-11 ミナミ株式会社 ウエハレベルcspの製造方法
JP3863161B2 (ja) * 2004-01-20 2006-12-27 松下電器産業株式会社 半導体装置
JP4746342B2 (ja) * 2005-04-15 2011-08-10 Okiセミコンダクタ株式会社 半導体装置及びその製造方法
JP5253158B2 (ja) * 2005-06-14 2013-07-31 キューファー アセット リミテッド. エル.エル.シー. ポストおよびペネトレーション相互接続
US7560813B2 (en) 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US7989958B2 (en) * 2005-06-14 2011-08-02 Cufer Assett Ltd. L.L.C. Patterned contact
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US20060278996A1 (en) * 2005-06-14 2006-12-14 John Trezza Active packaging
US7786592B2 (en) * 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US20060281303A1 (en) * 2005-06-14 2006-12-14 John Trezza Tack & fuse chip bonding
US7781886B2 (en) * 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US7767493B2 (en) * 2005-06-14 2010-08-03 John Trezza Post & penetration interconnection
US7838997B2 (en) * 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7851348B2 (en) * 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
US7687400B2 (en) * 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US7521806B2 (en) 2005-06-14 2009-04-21 John Trezza Chip spanning connection
US7534722B2 (en) 2005-06-14 2009-05-19 John Trezza Back-to-front via process
US8653657B2 (en) * 2005-08-23 2014-02-18 Rohm Co., Ltd. Semiconductor chip, method of manufacturing semiconductor chip, and semiconductor device
KR100732847B1 (ko) * 2005-12-29 2007-06-27 매그나칩 반도체 유한회사 이미지 센서의 제조방법
US7687397B2 (en) * 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
KR100752665B1 (ko) * 2006-06-23 2007-08-29 삼성전자주식회사 도전성 접착층을 이용한 반도체 소자 및 그 제조 방법
EP2074647B1 (en) * 2006-10-17 2012-10-10 Cufer Asset Ltd. L.L.C. Wafer via formation
US7705613B2 (en) * 2007-01-03 2010-04-27 Abhay Misra Sensitivity capacitive sensor
US7803693B2 (en) * 2007-02-15 2010-09-28 John Trezza Bowed wafer hybridization compensation
US7598163B2 (en) * 2007-02-15 2009-10-06 John Callahan Post-seed deposition process
US7705632B2 (en) * 2007-02-15 2010-04-27 Wyman Theodore J Ted Variable off-chip drive
US7670874B2 (en) * 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
JP4506767B2 (ja) * 2007-02-28 2010-07-21 カシオ計算機株式会社 半導体装置の製造方法
JP4413240B2 (ja) * 2007-03-05 2010-02-10 Okiセミコンダクタ株式会社 半導体装置の製造方法
US7748116B2 (en) * 2007-04-05 2010-07-06 John Trezza Mobile binding in an electronic connection
US7850060B2 (en) * 2007-04-05 2010-12-14 John Trezza Heat cycle-able connection
US7960210B2 (en) * 2007-04-23 2011-06-14 Cufer Asset Ltd. L.L.C. Ultra-thin chip packaging
US20080261392A1 (en) * 2007-04-23 2008-10-23 John Trezza Conductive via formation
JP2009010260A (ja) * 2007-06-29 2009-01-15 Fujikura Ltd 半導体装置
US8779300B2 (en) * 2007-07-19 2014-07-15 Unimicron Technology Corp. Packaging substrate with conductive structure
TWI378544B (en) * 2007-07-19 2012-12-01 Unimicron Technology Corp Package substrate with electrically connecting structure
TW200906260A (en) * 2007-07-20 2009-02-01 Siliconware Precision Industries Co Ltd Circuit board structure and fabrication method thereof
KR20090042574A (ko) * 2007-10-26 2009-04-30 삼성전자주식회사 반도체 모듈 및 이를 구비하는 전자 장치
JP4538764B2 (ja) * 2008-07-24 2010-09-08 カシオ計算機株式会社 半導体装置およびその製造方法
JP5150578B2 (ja) * 2008-08-08 2013-02-20 株式会社東芝 半導体装置及びその製造方法
KR101095373B1 (ko) * 2010-04-22 2011-12-16 재단법인 서울테크노파크 장벽층을 갖는 범프를 포함하는 반도체칩 및 그 제조방법
US8580672B2 (en) * 2011-10-25 2013-11-12 Globalfoundries Inc. Methods of forming bump structures that include a protection layer
JP6163714B2 (ja) * 2012-08-27 2017-07-19 富士通株式会社 半導体装置の製造方法および半導体装置
CN103400771B (zh) * 2013-08-06 2016-06-29 江阴芯智联电子科技有限公司 先蚀后封芯片倒装三维系统级金属线路板结构及工艺方法
CN103413766B (zh) * 2013-08-06 2016-08-10 江阴芯智联电子科技有限公司 先蚀后封芯片正装三维系统级金属线路板结构及工艺方法
CN103456645B (zh) * 2013-08-06 2016-06-01 江阴芯智联电子科技有限公司 先蚀后封三维系统级芯片正装堆叠封装结构及工艺方法
JP6371583B2 (ja) 2014-05-20 2018-08-08 ローム株式会社 半導体パッケージ、pcb基板および半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09107048A (ja) * 1995-03-30 1997-04-22 Mitsubishi Electric Corp 半導体パッケージ
US6324048B1 (en) * 1998-03-04 2001-11-27 Avx Corporation Ultra-small capacitor array
US6396145B1 (en) * 1998-06-12 2002-05-28 Hitachi, Ltd. Semiconductor device and method for manufacturing the same technical field
JP3287310B2 (ja) * 1998-06-30 2002-06-04 カシオ計算機株式会社 半導体装置及びその製造方法
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
JP2001007473A (ja) * 1999-06-17 2001-01-12 Nec Corp 集積回路素子の実装構造および方法
KR100298827B1 (ko) * 1999-07-09 2001-11-01 윤종용 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
JP2001118959A (ja) * 1999-08-06 2001-04-27 Toppan Printing Co Ltd 接続端子及びそれを用いた半導体装置
JP3394480B2 (ja) * 1999-10-22 2003-04-07 九州日本電気株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI412092B (zh) * 2007-09-20 2013-10-11 Stats Chippac Ltd 製造積體電路封裝件系統之方法

Also Published As

Publication number Publication date
US20010023993A1 (en) 2001-09-27
JP3386029B2 (ja) 2003-03-10
KR100416921B1 (ko) 2004-02-05
JP2001223242A (ja) 2001-08-17
KR20010083167A (ko) 2001-08-31
US6559540B2 (en) 2003-05-06

Similar Documents

Publication Publication Date Title
TW483077B (en) Flip-chip semiconductor device and method of forming the same
TW494557B (en) Flip chip type semiconductor device and method of manufacturing the same
TWI229890B (en) Semiconductor device and method of manufacturing same
TWI374531B (en) Inter-connecting structure for semiconductor device package and method of the same
TW544826B (en) Flip-chip-type semiconductor device and manufacturing method thereof
TWI261329B (en) Conductive bump structure of circuit board and method for fabricating the same
TWI254398B (en) Semiconductor device and its manufacturing method
TWI375309B (en) Wafer level package with die receiving through-hole and method of the same
JP3186941B2 (ja) 半導体チップおよびマルチチップ半導体モジュール
TWI292684B (en) Method for fabricating circuit board with conductive structure
TWI328867B (en) Integrated structure and method for fabricating the same
TWI312169B (en) Chip structure and process for forming the same
TW594892B (en) Electronic apparatus and its manufacturing method
TW201222752A (en) Packaging assembly, integrated circuit device and method of forming the same
TWI307537B (en) Semiconductor device and manufacturing method for the same
JP2002170826A5 (zh)
TWI302812B (en) Pcb electrical connection terminal structure and manufacturing method thereof
JP5060038B2 (ja) 電子回路装置およびその製造方法
US10861825B2 (en) Interconnect structures with intermetallic palladium joints and associated systems and methods
KR102210802B1 (ko) 반도체 장치 및 그 제조 방법
CN110854093A (zh) 一种三维叠层封装结构及其制造方法
JP4420965B1 (ja) 半導体装置内蔵基板の製造方法
US7197817B2 (en) Method for forming contact bumps for circuit board
TW201222748A (en) Chip package and fabrication method thereof
JP2002299366A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees