JPH10284497A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH10284497A
JPH10284497A JP9089778A JP8977897A JPH10284497A JP H10284497 A JPH10284497 A JP H10284497A JP 9089778 A JP9089778 A JP 9089778A JP 8977897 A JP8977897 A JP 8977897A JP H10284497 A JPH10284497 A JP H10284497A
Authority
JP
Japan
Prior art keywords
film
resist pattern
solder
pattern
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9089778A
Other languages
English (en)
Other versions
JP3587019B2 (ja
Inventor
Toshiharu Yanagida
敏治 柳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP08977897A priority Critical patent/JP3587019B2/ja
Priority to MYPI98001513A priority patent/MY116250A/en
Priority to US09/055,754 priority patent/US5877078A/en
Priority to CN98106357A priority patent/CN1112722C/zh
Priority to KR1019980012356A priority patent/KR19980081177A/ko
Publication of JPH10284497A publication Critical patent/JPH10284497A/ja
Application granted granted Critical
Publication of JP3587019B2 publication Critical patent/JP3587019B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 Ａｌ電極パッド２に電気的に接続する部位へ
のハンダ膜パターンの形成をリフトオフ法により行なう
場合にも、仕上がり後のハンダ・ボールの純度を高め、
デバイスの製造歩留りを改善する。 【解決手段】 ハンダ膜パターンの被着部位を規定する
ための開口６ａを有するレジスト・パターン６につい
て、ウェハＷの表面の最高到達温度を該レジスト・パタ
ーン６の耐熱温度以下に制御しながら脱水処理を行な
う。この脱水処理は、スパッタ・エッチング，高真空ア
ニール，または不活性ガス雰囲気中における乾燥のいず
れかにより行なう。この後、ウェハＷの全面にハンダ膜
を被着させ、開口６ａの内部以外に被着されたハンダ膜
をレジスト・パターン６と共に除去し、残ったハンダ膜
パターンを加熱溶融処理にてハンダ・ボールに仕上げ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フリップ・チップ
・ボンディング法によりデバイス・チップの実装を行う
半導体装置の製造方法に関し、特にハンダ・ボールの純
度を高めてデバイスの製造歩留りを向上させる方法に関
する。
【０００２】
【従来の技術】電子機器の小型化をより一層進展させる
ためには、部品実装密度をいかに向上させるかが重要な
ポイントとなる。半導体ＩＣに関しても、ボンディング
・ワイヤとリード・フレームとを用いた従来のパッケー
ジ実装に代わり、ＬＳＩのベア・チップを直接に実装基
板上の導体パターンに接続するワイヤレス・ボンディン
グが提案されている。中でも、デバイス・チップの素子
形成面側にすべての電極部とこれに接続するハンダ・ボ
ール（バンプ）やビーム・リードを形成しておき、この
素子形成面を下向きにして実装基板上の導体パターンに
直接的に接続する方法はフリップ・チップ・ボンディン
グ法と呼ばれており、アセンブリ工程が合理化できるこ
とからハイブリッドＩＣの実装や大型コンピュータ用途
に広く利用されている。
【０００３】中でもハンダ・ボールは、今後の多ピン数
パッケージとして有望なＢＧＡ（ボール・グリッド・ア
レイ）パッケージ用の実装端子として、ますます重要な
地位を占めるものと期待されている。ＢＧＡとは、通
常、デバイス・チップの周辺部に集中しているＡｌ電極
パッドの配列パターンを絶縁性の仲介層（インタポー
ザ）を介してより広範囲に分散された規則的な電気接点
の配列パターンに変換し、この電気接点にハンダ・ボー
ルを配する技術である。ＢＧＡによれば、隣接するハン
ダ・ボール間の配列ピッチを大きく確保することができ
るのでハンダ・ボール間の短絡の虞れがなく、したがっ
てボール径を縮小せずに十分な接合強度をもってデバイ
ス・チップを実装基板上に実装することが可能となる。
【０００４】近年では、パッケージ１個に２００個以上
ものハンダ・ボールが形成される場合もあり、これらは
多数のハンダ・ボールをいかに均一な高さに形成できる
かが、実装の信頼性を左右する。従来、ハンダ・ボール
の形成は一般に電解メッキにより行われてきたが、この
方法には下地材料層の表面状態や電気抵抗のわずかなバ
ラツキによって成膜されるハンダ膜の厚みが変動する問
題があった。この問題を解決するため、本願出願人は先
に特開平７−２８８２５５号公報において、真空薄膜形
成技術とレジスト・パターンのリフトオフとを組み合わ
せたハンダ・ボールの形成方法を提案した。この方法
を、図７ないし図１０を参照しながら説明する。
【０００５】図７は、基板１１のパッシベーションを経
てＡｌ電極パッド１２上にＢＬＭ膜１５を形成し、さら
に有機保護膜によるパッシベーションを経てハンダ膜パ
ターンを形成したウェハＷの状態を示している。ここで
ＢＬＭ（Ball Limiting Metal) 膜とは、後に形成され
るハンダ膜との間の密着性向上や相互拡散防止を目的と
して形成されるバリヤメタルの一種であり、その名称は
この膜がハンダ・ボールの仕上がり形状を左右すること
に由来している。
【０００６】ここまでの工程を簡単に述べると、まず、
すべての素子形成が終了した基板１１上でＡｌ電極パッ
ド１２を所定の形状にパターニングする。次に、ウェハ
Ｗの全面をＳｉＮパッシベーション膜１３で被覆し、こ
の膜をパターニングしてＡｌ電極パッド１２に臨む開口
１３ａを形成する。続いて、ウェハＷの全面を有機パッ
シベーション膜であるポリイミド膜で１４で被覆し、Ａ
ｌ電極パッド１２に臨む開口１４ａを上記開口１３ａの
さらに内側に形成する。次に、上記開口１４ａを覆うご
とくＢＬＭ膜１５を形成する。このＢＬＭ膜１５は、下
層側から順にＣｒ膜，Ｃｕ膜，Ａｕ膜がスパッタリング
により積層された多層膜であり、通常はリフトオフ法に
より形成される。
【０００７】次に、リフトオフ法によるハンダ膜パター
ン１７ａの形成を行う。まず、図８に示されるように、
上記開口１４ａとその近傍領域を露出させるような開口
１６ａを有する十分に厚いレジスト・パターン１６を形
成する。次に、ウェハＷの全面をハンダ膜で被覆する。
このハンダ膜は、上記開口１６ａの内部でＢＬＭ膜１５
に接触して形成され、後工程でハンダ・ボールとなるハ
ンダ膜パターン１７ａと、レジスト・パターン１６上に
被着され、後工程で除去される不要なハンダ膜１７ｂと
に分断されている。続いて、この基体をレジスト剥離液
に浸して加熱揺動処理を行い、レジスト・パターン１６
と不要なハンダ膜１７ｂを除去すると、図９に示される
ようにハンダ膜パターン１７ａが残る。
【０００８】これ以降は、いわゆるウェットバックと呼
ばれる加熱溶融処理を行う。すなわち、ハンダ膜パター
ン１７ａの表面にフラックスを塗布した後、Ｎ2 雰囲気
下で段階的に昇温すると、ハンダ膜パターン１７ａは自
身の表面張力により収縮し、図１０に示されるように上
記ＢＬＭ膜１５上で自己整合的にハンダ・ボール１７ｃ
となる。ウェットバックの最終到達温度は、おおよそ３
４０℃である。この後、ウェハＷをダイシングし、該ウ
ェハＷから分割された個々のデバイス・チップのハンダ
・ボール形成面を下向きにして実装基板と対向させ、該
実装基板上の予備ハンダ付けされた導体パターンと上記
ハンダ・ボールとを位置合わせした上で加熱溶着させる
と、チップ実装が完了する。
【０００９】
【発明が解決しようとする課題】ところで、上記のハン
ダ・ボール１７ｃの大きさを決定するハンダ膜パターン
１７ａの厚さは、実装基板に対するチップの接合強度や
寸法安定性を確保する観点から十分に大きく設定されて
いる。一般的な厚さは、ボールの配列パターンにもよる
が３０μｍ前後である。このため、リフトオフ用の下地
のレジスト・パターン１６の膜厚は、３０μｍより厚く
しておくことが望ましい。この膜厚は、デバイスの内部
回路の作成に用いられるレジスト・パターンの膜厚より
数十倍も大きい。
【００１０】しかし、レジスト・パターン１６の膜厚が
上述のように大きいと、フォトリソグラフィ後に現像液
や洗浄水に由来する水分が膜中に多量に取り込まれやす
くなる。特に、膜の深奥部に取り込まれた水分は、通常
のベーク処理を経ても十分に除去することが難しい。ま
た、ベーク処理後の基板冷却過程でレジスト・パターン
１６が空気中の水分を再吸湿してしまうこともある。多
量の残留水分を含むレジスト・パターン１６に接触する
形でハンダ膜を蒸着させようとすると、蒸着時の基板加
熱により水分が気化して該レジスト・パターン１６から
放出される、いわゆる脱ガス現象が起こる。放出された
水分はハンダ膜の成膜条件を変動させ、一部は図中に矢
印で示されるようにハンダ膜パターン１７ａの内部に取
り込まれる。なお、ハンダ膜パターン１７ａに取り込ま
れる水分の一部は、図中に矢印で示されるようにポリイ
ミド膜にも由来している。
【００１１】このような状況下で形成されたハンダ膜パ
ターン１７ａに対してウェットバックを行うと、この時
の基板加熱により先に膜中に取り込まれた水分がハンダ
・ボール１０内で気化，膨張して空孔１８を発生させた
り、あるいはこの水分が周囲のハンダ膜の構成元素を酸
化して局所的に金属酸化物１９を析出させることがあ
る。これらの空孔１８や金属酸化物１９は、仕上がり後
のハンダ・ボール１７ｃの比抵抗を上昇させたり、ある
いはＢＬＭ膜１５との間の密着性を低下させ、デバイス
の製造歩留りを劣化させる原因となっている。そこで本
発明は、レジスト・パターンを用いたリフトオフ法によ
りハンダ膜パターンを選択的に被着させる場合にも、仕
上がり後のハンダ・ボールの純度を高めることによりデ
バイスの製造歩留りを改善することが可能な半導体装置
の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、デバイス・チップの電極パッド上にリフトオ
フ法により選択的に被着されたハンダ膜パターンをウェ
ットバックを経てハンダ・ボールに仕上げるプロセスの
途中で、リフトオフ用のレジスト・パターンの上にハン
ダ膜を成膜する前に、このレジスト・パターンの脱水処
理を行うことで上述の目的を達成しようとするものであ
る。
【００１３】
【発明の実施の形態】本発明では、ハンダ膜の蒸着を行
う前に少なくとも下地のレジスト・パターンから残留水
分を脱水処理により予め放出させておくので、ハンダ膜
蒸着時にはレジスト・パターンからの脱ガスが生じな
い。ここで、「少なくとも」と述べたのは、上記脱水処
理の条件によっては上記レジスト・パターンの開口（第
２開口）内に露出している絶縁保護膜からの水分放出も
同時に進行するからである。この絶縁保護膜としては、
たとえばポリイミド系樹脂，ポリテトラフルオロエチレ
ン誘導体、フッ化ポリアリルエーテル誘導体、ポリ−ｐ
−フッ化キシレン等、層間絶縁膜材料として近年提案さ
れている低誘電率の材料膜を用いることができる。中で
もポリイミド系樹脂膜は、耐熱性が４００℃以上と高い
ことから目下のところ最も広く用いられている材料であ
るが、耐熱性、耐湿性、耐クラック性、平坦化性に優
れ、熱膨張係数が小さく、さらに好ましくは不純物ゲッ
タリング特性も備えた有機材料を適宜選択して用いるこ
とができる。いずれにしても本発明によれば、ハンダ膜
の成膜条件の変動や膜中への水分の取り込みが抑制さ
れ、仕上がり後のハンダ・ボールの内部でも金属酸化物
の析出や空孔の発生が防止される。この結果、ハンダ・
ボールの比抵抗が設計値どおり低く維持されると共に下
地材料膜との密着性が向上し、デバイスの製造歩留りが
改善される。
【００１４】ただし、上記の脱水処理は、基体の最高到
達温度をレジスト・パターンの耐熱温度以下に制御しな
がら行うことが必要である。これは、レジスト・パター
ンの耐熱温度を越えた温度域ではレジスト材料が熱変性
され下地の絶縁保護膜から剥離できなくなる、いわゆる
焼付き現象が生ずるからである。本発明における脱水処
理は、レジスト・パターンを構成するベース樹脂やこれ
に混入される可塑剤等の添加剤との組合せにもよるが、
おおよそ３０〜１００℃、より好ましくは５０〜８０℃
の範囲内に設定することが特に好適である。この範囲よ
りも温度が低すぎると、脱水効果が不足するか、または
脱水処理の所要時間が延長することでスループットが大
きく損なわれる。一方、上限温度をを越えると、上述し
たように後工程での焼付きによりレジストの剥離が困難
となる。仮に温度の上昇が直ちに焼付きに結びつかない
場合であっても、ベース樹脂の軟化点を越えればレジス
ト・パターンの様々な物性変化が予測される。したがっ
て、ベース樹脂の種類による差異を考慮しても、上記の
温度範囲内であれば不測の事態はまず回避することがで
きる。特に、本発明のようにハンダ膜のリフトオフに使
用されるような厚膜のレジスト・パターンを形成するた
めの粘度の高いレジスト材料の耐熱温度は、デバイス・
チップ内部の回路パターンの形成に用いられるレジスト
材料に比べて低く、７０℃程度のものが多い。したがっ
て、このような高粘度レジスト材料に対する脱水処理温
度は、６５〜７０℃の範囲で行うことが必要である。な
お、絶縁保護膜として典型的に用いられるポリイミド膜
は一般的なレジスト材料よりも遥かに耐熱性に優れるの
で、上記の温度域では熱変性の虞れは全くない。
【００１５】上記脱水処理の具体的な手法として、本発
明では（ａ）スパッタ・エッチング、（ｂ）高真空アニ
ール、または（ｃ）不活性ガス雰囲気中における乾燥、
のいずれかを行う。上記（ａ）のスパッタ・エッチング
は、レジスト・パターンや絶縁保護膜の表面に吸着また
は内部に取り込まれている水分子を、基体に入射するイ
オンの運動エネルギー、あるいは基板入射後にエネルギ
ー変換により発生した熱を利用して脱離させるものであ
る。このスパッタ・エッチングはプラズマ放電条件下で
行われるので、このときの基体はスパッタリング装置の
基板ステージからの熱伝達、プラズマ輻射熱、基板内部
における入射イオンの運動エネルギーから熱エネルギー
への変換等の様々な要素により昇温される。したがっ
て、スパッタ・エッチングで脱水処理を行う場合には、
基体表面の最高到達温度が上記範囲内に入るようにプラ
ズマ放電条件を最適化することが必要である。スパッタ
・エッチングに用いるプラズマは、イオン入射面の形状
や性質に悪影響を与えないものを選択する。典型的に
は、Ａｒプラズマが用いられる。
【００１６】ところで、上記スパッタ・エッチングを行
うためのプラズマ装置は特に限定されるものではなく、
たとえば従来から用いられている平行平板型ＲＦプラズ
マ装置やマグネトロンＲＩＥ装置を用いることができ
る。ただし、これらの装置ではプラズマ密度を決定する
高周波電力と入射イオン・エネルギーを決定するバイア
ス電圧とが一定の相関関係を保ちながら調整されるの
で、プラズマ密度を上げると基板バイアスも上昇する。
したがって、有機保護膜へのダメージを抑えながら残渣
除去を迅速化することには限度がある。
【００１７】これに対し、プラズマ励起と基板バイアス
とを独立に制御可能なプラズマ装置では、より低圧でも
高密度のプラズマを生成できるため、有機保護膜表面に
入射するイオンの運動エネルギーを適度な値に保ちつ
つ、大量のイオンを用いて迅速に残渣を除去することが
可能となる。この種の装置としては、たとえばトライオ
ード型ＲＦプラズマ装置、有磁場マイクロ波プラズマ装
置、ＩＣＰ（誘導結合プラズマ）装置、ヘリコン波プラ
ズマ装置を例示することができる。上記のトライオード
型ＲＦプラズマ装置では、１０10／ｃｍ3 のオーダーの
プラズマ密度を達成することができる。また、１×１０
11／ｃｍ3 以上のオーダーのプラズマ密度を達成できる
装置は、近年では特に高密度プラズマ（ＨＤＰ）装置と
総称されており、有磁場マイクロ波プラズマ装置では１
０11／ｃｍ3 、ＩＣＰ装置では１０12／ｃｍ3 、ヘリコ
ン波プラズマ装置では１０13／ｃｍ3 の各オーダーのプ
ラズマ密度をそれぞれ励起可能である。
【００１８】なお、脱水処理をスパッタ・エッチングに
より行うと、レジスト・パターンの開口、すなわち第２
開口内にレジスト膜のスカムが残存している場合に、こ
れを同時に除去することができる。スカムとは、フォト
リソグラフィの解像不良や現像不良により起因して発生
するレジスト膜の残渣のことである。リフトオフ法で
は、前述のように使用されるレジスト膜の膜厚が非常に
大きく、しかも一方でフォトリソグラフィの焦点深度は
露光波長の短波長化に伴って極めて浅くなっている。こ
のため、露光条件や現像条件のわずかな揺らぎによって
もスカムが発生しやすくなっており、これがハンダ膜パ
ターンを形成すべき下地材料膜の表面に残存すると、ハ
ンダ・ボールと該下地材料膜との間のコンタクト抵抗の
増大、あるいはコンタクト不良を招く原因となる。スパ
ッタ・エッチングは、このスカムの物理的除去と手段と
して有効である。
【００１９】上記（ｂ）の高真空アニールは、高真空中
で基体を加熱しながら膜中の水分を脱離させる方法であ
る。一方、上記（ｃ）の乾燥不活性ガス雰囲気中におけ
る基体の放置については、放置時間にもよるが、特に基
体の加熱は行わなくとも良い。乾燥不活性ガスとして
は、典型的には乾燥Ｎ2 ガスを使用することができる。
これら（ｂ）と（ｃ）の方法では、脱水処理の過程で前
述（ａ）のスパッタ・エッチングのような物理的エネル
ギーが膜に加わることがないので、低ダメージの脱水処
理が可能となる。もちろん、スカムの除去を行いたい場
合には、この高真空アニールの後に前述のようなスパッ
タ・エッチングを続けて行えば良い。このように脱水処
理とスカム除去とを独立の条件で行うことにより、各プ
ロセスに最適な条件を設定することが容易となり、プロ
セス精度を向上させることができる。
【００２０】
【実施例】以下、本発明の具体的な実施例について説明
する。
【００２１】実施例１ ここでは、ハンダ膜を被着する前の脱水処理をトライオ
ード型ＲＦプラズマ処理装置を用いて行うプロセスにつ
いて、図１ないし図６を参照しながら説明する。まず、
図１に示されるように、すべての素子形成が終了した基
板１上でＡｌ電極パッド２のパターニングを行い、続い
て基体の全面をたとえばプラズマＣＶＤ法により成膜さ
れるＳｉＮパッシベーション膜３で被覆し、さらにこの
膜をパターニングして上記Ａｌ電極パッド２を露出させ
るように開口３ａを形成した。ここまでの状態が、通常
のデバイス・チップの完成状態である。
【００２２】次に、基体（ウェハ）の全面に感光性のポ
リイミド樹脂（東レ社製：商品名ＵＲ−３１００，比誘
電率ε≒３．２）を約５μｍの厚さに塗布し、ポリイミ
ド膜４を形成した。次に、ｇ線によるフォトリソグラフ
ィと現像処理とを経てポリイミド膜４をパターニング
し、上記Ａｌ電極パッド２を露出させるための第１開口
として開口４ａを形成した。この開口４ａは、先に形成
されたＳｉＮパッシベーション膜３の開口３ａの内部に
形成されており、Ａｌ電極パッド２と後工程において形
成されるＢＬＭ膜とのコンタクト面積を規定するもので
ある。
【００２３】次に、上記Ａｌ電極パッド２の露出面とコ
ンタクトするＢＬＭ５を、上記開口４ａを覆うように形
成した。この形成には、リフトオフ法を適用した。すな
わち、ＢＬＭ膜５の形成部位に対応して開口された図示
されないレジスト・パターンを形成し、続いてＡｌ電極
パッド２の表面の自然酸化膜を除去するための前処理を
行った後、一例としてＤＣスパッタリングによりＣｒ膜
（厚さ約０．１μｍ），Ｃｕ膜（厚さ約１．０μｍ），
Ａｕ膜（厚さ約０．１μｍ）を順次スパッタリング成膜
した。このときの成膜条件は、たとえば以下のとおりと
した。
【００２４】ここで、最下層のＣｒ膜は通常Ａｌ系金属
膜を用いて形成される電極パッドに対する密着層とし
て、中間層のＣｕ膜はハンダ・ボール構成金属の拡散防
止層として、さらに最上層のＡｕ膜は前記Ｃｕ膜の酸化
防止膜として、各々機能するものである。ＢＬＭ膜５は
レジスト・パターンの上下で分断された状態で成膜され
た。
【００２５】次に、このウェハＷをレジスト剥離液に浸
して加熱揺動処理を行った。このレジスト剥離液は、た
とえばジメチルスルフォキシド（ＤＭＳＯ）とＮ−メチ
ル−２−２−ピロリドン（ＣＨ3 ＮＣ4 Ｈ6 Ｏ）とを混
合したものである。この結果、レジスト・パターンの剥
離に伴ってその上に堆積した不要なＢＬＭ膜が一緒に除
去され、Ａｌ電極パッド２に接続するＢＬＭ膜５のみが
残った。図１は、ここまでの工程を終了した状態を示し
ている。
【００２６】次に、図２に示されるように、ウェハＷの
全面にレジスト膜を形成し、ハンダ膜の被着部位を規定
するためのレジスト・パターニングを行った。このパタ
ーニングにより、上記開口４ａの形成領域をその周辺領
域と共に露出させるような開口６ａを有するレジスト・
パターン６を形成した。なお、このレジスト・パターン
６の膜厚は、次工程においてハンダ膜を分断させるに十
分な厚さとし、一例として３０μｍとした。ただし、こ
のように厚いレジスト膜は、現像工程や洗浄工程を経る
過程で現像液や洗浄液に由来する水分、あるいはその後
の大気中放置の過程で再吸収される水分を多量に膜中に
取り込んだ状態となっている。また、開口６ａの内部の
レジスト膜を現像により完全に除去することも難しく、
開口６ａの底面には若干のスカム６ｓが残存した。
【００２７】そこで次に、本発明の特色をなす工程とし
て、レジスト・パターン６の脱水処理を行った。本実施
例では、ウェハＷをトライオード型ＲＦプラズマ処理装
置のウェハ・ステージ上にセットし、図３に示されるよ
うにスパッタ・エッチングを行った。ここでトライオー
ド型ＲＦプラズマ装置とは、プラズマ・チャンバ内に上
部電極（アノード）とウェハ・ステージを兼ねた下部電
極（カソード）とが対向配置され、これら両電極の中間
に格子電極が配置された３極構成をとるものである。上
部電極にはプラズマ励起用のＲＦ電源、下部電極には基
板バイアス印加用のＲＦ電源がそれぞれ接続されてお
り、プラズマ密度と基板バイアスとが独立に制御可能と
されている。プラズマは上部電極と接地電位に設定され
た格子電極との間でグロー放電により生成され、格子電
極を通過した正イオンが下部電極側へ引き出される。
【００２８】このときのスパッタ・エッチング条件の一
例を以下に示す。 装置 トライオード型ＲＦプラズマ装置 Ａｒ流量 ２５ ＳＣＣＭ 圧力 ０．７ Ｐａ ソース・パワー ６００ Ｗ（２ ＭＨｚ） バイアス・パワー ２５０ Ｗ（１３．５６ ＭＨｚ） ウェハ・ステージ温度 ２５ ℃ 処理時間 ６０ 秒
【００２９】このスパッタ・エッチングの過程では、温
調加熱されたウェハ・ステージからの熱伝導、プラズマ
輻射熱、イオン入射エネルギーの熱エネルギー変換等の
機構により、ウェハ表面の最高到達温度が約７０℃に上
昇した。なお、図３ではウェハＷに対して熱エネルギー
Δがその下面側からのみ与えられるように図示されてい
るが、この表現は便宜的なものである。この昇温によ
り、レジスト・パターン６の内奥部に取り込まれていた
水分が効率よく放出されたが、この程度の温度は何らレ
ジスト・パターン６の熱変性の原因となるものではな
い。またこれと同時に、開口６ａの底面に残存していた
スカム６ｓや、ＢＬＭ膜５の表面に形成されていた図示
されない自然酸化膜が、イオン・スパッタ作用によりす
べて除去された。さらに、上記プラズマ処理によりポリ
イミド膜４からも水分が放出された。
【００３０】続いて、図４に示されるように、ウェハＷ
の表面にハンダ膜（９７％Ｐｂ−３％Ｓｎ）を蒸着させ
た。このハンダ膜は上記レジスト・パターン６により上
下に自己整合的に分断されており、開口６ａの内部には
ＢＬＭ膜５に接続するハンダ膜パターン７ａ、レジスト
・パターン６上には不要なハンダ膜７ｂが被着された。
この蒸着の過程ではウェハＷは約６０℃に昇温される
が、前述の脱水処理によりレジスト・パターン６やポリ
イミド膜４から予め十分に水分が放出されているため、
脱ガスによる蒸着雰囲気の変動も起こらず、安定した成
膜を行うことができた。
【００３１】このウェハＷを再びレジスト剥離液に浸し
て加熱揺動処理を行い、レジスト・パターン６と不要な
ハンダ膜７ｂを除去した。このように、図５に示される
ように、ＢＬＭ膜５を被覆するハンダ膜パターン７ａの
みを残した。レジスト・パターン６はすべて速やかに除
去され、焼付きによる剥離不良はみられなかった。この
後は、いわゆるウェットバック工程を経てハンダ・ボー
ルを形成した。すなわち、まずパターニングされたハン
ダ膜７ａにフラックスを塗布した。このフラックスは、
アミン系活性剤，アルコール系溶媒，ロジン，およびポ
リグリコール等の樹脂を主成分とし、ハンダ膜７ａの還
元および表面活性化作用を有するものである。この状態
のウェハＷをＮ2 雰囲気下で段階的に昇温すると、ハン
ダ膜７ａは溶融しながら自身の表面張力で球状に収縮し
た。この結果、図６に示されるようなハンダ・ボール７
ｃが形成された。このハンダ・ボール７ｃの内部には、
従来のように空孔の生成や金属酸化物の偏析はみられ
ず、設計値どおりの抵抗値が得られていた。また、ハン
ダ・ボール７ｃとＢＬＭ膜５との間の密着性も良好であ
った。
【００３２】この後、上記ウェハをダイシングして個々
のチップに分割し、上記のハンダ・ボール７ｃと、予め
予備ハンダ付けされた実装基板上の導体パターンとを位
置合わせしながら加熱溶着させることにより、ＬＳＩチ
ップの実装を完了した。このようにして完成された実装
製品は、ハンダ・ボール７ｃの純度が高められたことに
より、ボール接合部における機械的強度や電気特性が改
善されていた。したがって、最終的な実装製品の信頼
性、耐久性、製造歩留りが従来プロセスに比べて大幅に
向上した。
【００３３】実施例２ 本実施例では、ハンダ膜パターン形成のための前処理と
して、高真空アニールによる脱水処理とＩＣＰ（誘導結
合プラズマ）装置によるスパッタ・エッチングとを連続
的に行った。ここでＩＣＰ装置とは、プラズマ・チャン
バ内の上蓋を兼ねる上部電極（アノード）とウェハ・ス
テージを兼ねた下部電極（カソード）とが対向配置さ
れ、プラズマ・チャンバの側壁面の一部を構成する絶縁
壁の外周をマルチターン・アンテナで周回したものであ
る。上記マルチターン・アンテナにプラズマ励起用のＲ
Ｆ電源、下部電極に基板バイアス印加用のＲＦ電源がそ
れぞれ接続され、プラズマ密度と基板バイアスとが独立
に制御可能となされている。
【００３４】本実施例において、開口６ａを形成するま
での工程は、実施例１で述べたとおりであるが、続く高
真空アニールは、下記のような条件で行った。 Ａｒ流量 １００ ＳＣＣＭ 圧力 ２ Ｐａ ウェハ・ステージ温度 ６５ ℃ 処理時間 １２０ 秒
【００３５】さらに、スパッタ・エッチングは、下記の
ような条件で行った。 装置 ＩＣＰ装置 Ａｒ流量 １００ ＳＣＣＭ 圧力 ０．７ Ｐａ ソース・パワー １ ｋＷ（４５０ ＭＨｚ） ＲＦバイアス電圧 ６０ Ｖ（１３．５６ ＭＨｚ） ウェハ・ステージ温度 ６５ ℃ 処理時間 ２０ 秒
【００３６】本実施例では、主として高真空アニールで
脱水処理を行っており、スパッタ・エッチングは脱水処
理を一部可能とするものの、主としてスカム除去の目的
で行なわれる。このように、脱水処理とスカム除去をそ
れぞれに最適化された条件で行なうことにより、プロセ
ス精度が向上した。また、ここで用いたＩＣＰ処理装置
は、１Ｐａ未満の低圧下でもガス分子の解離効率を高め
ることで１０12／ｃｍ3 のオーダーもの大きなプラズマ
密度を得ることができ、大量に生成したＡｒ+ イオンを
散乱を最小限に抑えながらウェハＷへ向かってほぼ垂直
方向に入射させることができる。したがって、バイアス
電圧をそれほど高めなくとも効率良くスカム７ｓを除去
することができ、低ダメージのプロセスが実現された。
これ以降は、実施例１と同様にハンダ・ボール７ｃの形
成およびＬＳＩチップの実装を行い、ボール接合部にお
ける機械的強度や電気特性の向上を確認した。
【００３７】実施例３ 本実施例では、ハンダ膜パターン形成のための前処理と
して、乾燥不活性ガス雰囲気中にウェハＷを放置して脱
水処理を行なった後、スパッタ・エッチングによるスカ
ム除去を行った。具体的には、ウェハ温度を６５℃に維
持可能なチャンバ内に常圧で乾燥Ｎ2 ガスを封入し、前
掲の図２に示される状態のウェハＷをこの雰囲気中に２
時間放置した。この方法は、他の実施例に比べて長い処
理時間を要するものの、プラズマをまったく用いていな
いため、プラズマ照射ダメージが一切生じないという利
点がある。本実施例においても、最終的な実装製品のボ
ール接合部における機械的強度と電気特性の向上を確認
した。
【００３８】以上、本発明を３種類の実施例にもとづい
て説明したが、本発明はこれらの実施例に何ら限定され
るものではない。たとえば、脱水処理またはスカム除去
に用いるプラズマ装置としては、上述のトライオード型
ＲＦプラズマ装置やＩＣＰ装置の他、平行平板型ＲＦプ
ラズマ装置のような従来型のプラズマ装置、あるいはＥ
ＣＲプラズマ装置やヘリコン波プラズマ装置のような高
密度プラズマ装置を用いることができる。これらのプラ
ズマ装置を用いたスパッタ・エッチングは、そのタイミ
ングを次のハンダ膜の蒸着のできるだけ直前とすること
が好適である。スパッタ・エッチングを行なうプラズマ
装置のチャンバと蒸着装置の成膜チャンバとの間でウェ
ハの高真空搬送が可能なマルチチャンバ式の製造装置を
用いることは、レジスト・パターンによる水分の再吸収
を防止する上で極めて効果的である。この他、使用され
るサンプル・ウェハの構成、成膜条件、各材料膜の種類
や膜厚、スパッタ・エッチング条件等の細部は適宜変
更、選択、組合せが可能である。
【００３９】
【発明の効果】以上の説明からも明らかなように、本発
明ではフリップ・チップ・ボンディングに用いられるハ
ンダ・ボールの純度を向上させることで、ボール接合部
の機械的，電気的信頼性を向上させ、実装製品の製造歩
留りを改善することができる。したがって、本発明によ
り、高速動作が可能で信頼性と耐久性に優れるデバイス
・チップを高密度に実装した半導体装置を製造すること
ができる。
【図面の簡単な説明】
【図１】本発明を適用したプロセス例において、基板上
のＡｌ電極パッド上にＳｉＮパッシベーション膜とポリ
イミド膜のパターニングを経てＢＬＭ膜を形成した状態
を示す模式的断面図である。
【図２】図１のウェハ上でハンダ膜の被着部位を規定す
るためのレジスト・パターンを形成した状態を示す模式
的断面図である。
【図３】図２のレジスト・パターンとポリイミド膜の露
出部について脱水処理を行うと共に、スカムを除去した
状態を示す模式的断面図である。
【図４】図３のウェハ上にハンダ膜を成膜した状態を示
す模式的断面図である。
【図５】図４のレジスト・パターンをリフトオフし、ハ
ンダ膜の不要部を除去した状態を示す模式的断面図であ
る。
【図６】ウェットバックによりハンダ・ボールを形成し
た状態を示す模式的断面図である。
【図７】従来プロセスにおいて、Ａｌ電極パッド上にＢ
ＬＭ膜を形成した状態を示す模式的断面図である。
【図８】図７のウェハ上に形成されたハンダ膜パターン
に、レジスト・パターンやポリイミド膜から水分が取り
込まれている状態を示す模式的断面図である。
【図９】図８のレジスト・パターンをリフトオフし、ハ
ンダ膜の不要部を除去した状態を示す模式的断面図であ
る。
【図１０】ウェットバックにより形成されたハンダ・ボ
ールの内部に空孔や金属酸化物が生成された状態を示す
模式的断面図である。
【符号の説明】
１…基板 ２…Ａｌ電極パッド ３…ＳｉＮパッシベー
ション膜 ４…ポリイミド膜 ４ａ…開口（第１開口）
５…ＢＬＭ膜 ６…レジスト・パターン ６ａ…開口
（第２開口） ６ｓ…スカム ７ａ…ハンダ膜パターン
７ｃ…ハンダ・ボール
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１０年３月２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】ただし、上記の脱水処理は、基体の最高到
達温度をレジスト・パターンの耐熱温度以下に制御しな
がら行うことが必要である。これは、レジスト・パター
ンの耐熱温度を越えた温度域ではレジスト材料が熱変性
され下地の絶縁保護膜から剥離できなくなる、いわゆる
焼付き現象が生ずるからである。本発明における脱水処
理は、レジスト・パターンを構成するベース樹脂やこれ
に混入される可塑剤等の添加剤との組合せにもよるが、
おおよそ５０〜１００℃、より好ましくは５０〜８０℃
の範囲内に設定することが特に好適である。この範囲よ
りも温度が低すぎると、脱水効果が不足するか、または
脱水処理の所要時間が延長することでスループットが大
きく損なわれる。一方、上限温度を越えると、上述した
ように後工程での焼付きによりレジストの剥離が困難と
なる。仮に温度の上昇が直ちに焼付きに結びつかない場
合であっても、ベース樹脂の軟化点を越えればレジスト
・パターンの様々な物性変化が予測される。したがっ
て、ベース樹脂の種類による差異を考慮しても、上記の
温度範囲内であれば不測の事態はまず回避することがで
きる。特に、本発明のようにハンダ膜のリフトオフに使
用されるような厚膜のレジスト・パターンを形成するた
めの粘度の高いレジスト材料の耐熱温度は、デバイス・
チップ内部の回路パターンの形成に用いられるレジスト
材料に比べて低く、７０℃程度のものが多い。したがっ
て、このような高粘度レジスト材料に対する脱水処理温
度は、６５〜７０℃の範囲で行うことが必要である。な
お、絶縁保護膜として典型的に用いられるポリイミド膜
は一般的なレジスト材料よりも遥かに耐熱性に優れるの
で、上記の温度域では熱変性の虞れは全くない。

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 デバイス・チップを被覆する絶縁保護膜
    に電極パッドを露出させるための第１開口を形成する第
    １工程と、 前記絶縁保護膜上に前記第１開口の形成領域をその近傍
    領域と共に露出させる第２開口を有するレジスト・パタ
    ーンを形成する第２工程と、 基体表面の最高到達温度を前記レジスト・パターンの耐
    熱温度以下に制御しながら少なくとも該レジスト・パタ
    ーンの脱水処理を行う第３工程と、 前記レジスト・パターンを用いるリフトオフ法により、
    前記第２開口に対応する領域にハンダ膜パターンを選択
    的に被着させる第４工程と、 前記ハンダ膜パターンを熱処理により収縮変形させハン
    ダ・ボールを形成する第５工程とを有することを特徴と
    する半導体装置の製造方法。
  2. 【請求項２】 前記第３工程では、前記脱水処理をスパ
    ッタ・エッチングにより行うことを特徴とする請求項１
    記載の半導体装置の製造方法。
  3. 【請求項３】 前記第３工程では、前記脱水処理を高真
    空アニールにより行うことを特徴とする請求項１記載の
    半導体装置の製造方法。
  4. 【請求項４】 前記第３工程では、前記高真空アニール
    に続いてスパッタ・エッチングを行うことを特徴とする
    請求項３記載の半導体装置の製造方法。
  5. 【請求項５】 前記第３工程では、前記脱水処理を乾燥
    不活性ガス雰囲気中に基体を放置することにより行う請
    求項１記載の半導体装置の製造方法。
  6. 【請求項６】 前記第３工程では、前記放置に続いてス
    パッタ・エッチングを行うことを特徴とする請求項５記
    載の半導体装置の製造方法。
  7. 【請求項７】 前記最高到達温度を５０〜１００℃の範
    囲内に制御することを特徴とする請求項１記載の半導体
    装置の製造方法。
JP08977897A 1997-04-08 1997-04-08 半導体装置の製造方法 Expired - Fee Related JP3587019B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP08977897A JP3587019B2 (ja) 1997-04-08 1997-04-08 半導体装置の製造方法
MYPI98001513A MY116250A (en) 1997-04-08 1998-04-04 Method of manufacturing a semiconductor device.
US09/055,754 US5877078A (en) 1997-04-08 1998-04-07 Method of manufacturing a semiconductor device
CN98106357A CN1112722C (zh) 1997-04-08 1998-04-08 半导体器件的制造方法
KR1019980012356A KR19980081177A (ko) 1997-04-08 1998-04-08 반도체 디바이스 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08977897A JP3587019B2 (ja) 1997-04-08 1997-04-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10284497A true JPH10284497A (ja) 1998-10-23
JP3587019B2 JP3587019B2 (ja) 2004-11-10

Family

ID=13980142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08977897A Expired - Fee Related JP3587019B2 (ja) 1997-04-08 1997-04-08 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US5877078A (ja)
JP (1) JP3587019B2 (ja)
KR (1) KR19980081177A (ja)
CN (1) CN1112722C (ja)
MY (1) MY116250A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009020911A1 (en) * 2007-08-03 2009-02-12 International Business Machines Corporation Semiconductor chips with crack stop regions for reducing crack propagation from chip edges/corners

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) * 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US6271107B1 (en) 1999-03-31 2001-08-07 Fujitsu Limited Semiconductor with polymeric layer
US6885522B1 (en) 1999-05-28 2005-04-26 Fujitsu Limited Head assembly having integrated circuit chip covered by layer which prevents foreign particle generation
CN100411159C (zh) * 1999-05-28 2008-08-13 富士通株式会社 半导体零件和制造集成电路芯片的方法
US7381638B1 (en) 1999-06-09 2008-06-03 National Semiconductor Corporation Fabrication technique using sputter etch and vacuum transfer
US6927160B1 (en) 1999-06-09 2005-08-09 National Semiconductor Corporation Fabrication of copper-containing region such as electrical interconnect
JP3481899B2 (ja) * 2000-03-08 2003-12-22 沖電気工業株式会社 半導体装置の製造方法
US6764825B1 (en) 2000-10-13 2004-07-20 Tang J. Wang Methods and device for detecting prostate specific antigen (PSA)
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
TWI313507B (en) * 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US6818545B2 (en) 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US8158508B2 (en) * 2001-03-05 2012-04-17 Megica Corporation Structure and manufacturing method of a chip scale package
US6918244B2 (en) * 2001-08-17 2005-07-19 John Eugene Dickau Vertical takeoff and landing aircraft propulsion systems
US7099293B2 (en) 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US20040115934A1 (en) * 2002-12-13 2004-06-17 Jerry Broz Method of improving contact resistance
US7470997B2 (en) * 2003-07-23 2008-12-30 Megica Corporation Wirebond pad for semiconductor chip or wafer
US7282380B2 (en) * 2004-03-25 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8067837B2 (en) * 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
US8294279B2 (en) * 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US7153765B2 (en) * 2005-03-31 2006-12-26 Intel Corporation Method of assembling soldered packages utilizing selective solder deposition by self-assembly of nano-sized solder particles
US7329951B2 (en) 2005-04-27 2008-02-12 International Business Machines Corporation Solder bumps in flip-chip technologies
KR20070030047A (ko) * 2005-09-12 2007-03-15 삼성전자주식회사 프리즘 시트 제조용 금형 및 그 제조방법
US8409970B2 (en) * 2005-10-29 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of making integrated passive devices
US7517788B2 (en) * 2005-12-29 2009-04-14 Intel Corporation System, apparatus, and method for advanced solder bumping
JP4437477B2 (ja) * 2006-03-30 2010-03-24 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP2007273827A (ja) * 2006-03-31 2007-10-18 Tokyo Electron Ltd リフロー方法、パターン形成方法および液晶表示装置用ｔｆｔ素子の製造方法
US7713861B2 (en) * 2007-10-13 2010-05-11 Wan-Ling Yu Method of forming metallic bump and seal for semiconductor device
KR20090061723A (ko) 2007-12-12 2009-06-17 주식회사 동부하이텍 반도체 소자의 패드 오픈 방법
JP5858952B2 (ja) * 2013-05-20 2016-02-10 三菱電機株式会社 半導体装置の製造方法
US10072237B2 (en) * 2015-08-05 2018-09-11 Versum Materials Us, Llc Photoresist cleaning composition used in photolithography and a method for treating substrate therewith
US9859213B2 (en) * 2015-12-07 2018-01-02 Dyi-chung Hu Metal via structure
US10643863B2 (en) * 2017-08-24 2020-05-05 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831733A (ja) * 1994-07-19 1996-02-02 Japan Synthetic Rubber Co Ltd レジストパターンの形成方法及びこれを用いた金属パターンの形成方法
JPH08316148A (ja) * 1995-05-15 1996-11-29 Sony Corp 蒸着装置及び成膜方法及びボールバンプの形成方法
JPH08321486A (ja) * 1995-05-24 1996-12-03 Sony Corp 金属膜のパターン形成方法
JPH0992652A (ja) * 1995-09-28 1997-04-04 Sony Corp はんだボールバンプの形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270253A (en) * 1986-01-27 1993-12-14 Mitsubishi Denki Kabushiki Kaisha Method of producing semiconductor device
JP2653179B2 (ja) * 1989-08-21 1997-09-10 富士電機株式会社 集積回路装置用バンプ電極の製造方法
US5219117A (en) * 1991-11-01 1993-06-15 Motorola, Inc. Method of transferring solder balls onto a semiconductor device
KR950004464A (ko) * 1993-07-15 1995-02-18 김광호 칩 범프의 제조방법
US5369299A (en) * 1993-07-22 1994-11-29 National Semiconductor Corporation Tamper resistant integrated circuit structure
US5384284A (en) * 1993-10-01 1995-01-24 Micron Semiconductor, Inc. Method to form a low resistant bond pad interconnect
JPH08172096A (ja) * 1994-12-16 1996-07-02 Casio Comput Co Ltd 突起電極の形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831733A (ja) * 1994-07-19 1996-02-02 Japan Synthetic Rubber Co Ltd レジストパターンの形成方法及びこれを用いた金属パターンの形成方法
JPH08316148A (ja) * 1995-05-15 1996-11-29 Sony Corp 蒸着装置及び成膜方法及びボールバンプの形成方法
JPH08321486A (ja) * 1995-05-24 1996-12-03 Sony Corp 金属膜のパターン形成方法
JPH0992652A (ja) * 1995-09-28 1997-04-04 Sony Corp はんだボールバンプの形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009020911A1 (en) * 2007-08-03 2009-02-12 International Business Machines Corporation Semiconductor chips with crack stop regions for reducing crack propagation from chip edges/corners

Also Published As

Publication number Publication date
MY116250A (en) 2003-12-31
JP3587019B2 (ja) 2004-11-10
KR19980081177A (ko) 1998-11-25
CN1198000A (zh) 1998-11-04
US5877078A (en) 1999-03-02
CN1112722C (zh) 2003-06-25

Similar Documents

Publication Publication Date Title
JP3587019B2 (ja) 半導体装置の製造方法
US5933752A (en) Method and apparatus for forming solder bumps for a semiconductor device
CN102074486B (zh) 集成电路结构的形成方法
CN1988143A (zh) 半导体器件及其制造方法
TW201241943A (en) Microelectronic flip chip packages with solder wetting pads and associated methods of manufacturing
US5888892A (en) Metal layer pattern forming method
US4708904A (en) Semiconductor device and a method of manufacturing the same
KR100455380B1 (ko) 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법
US6821877B1 (en) Method of fabricating metal interconnection of semiconductor device
JP2004363573A (ja) 半導体チップ実装体およびその製造方法
GB2095904A (en) Semiconductor device with built-up low resistance contact and laterally conducting second contact
US20120273948A1 (en) Integrated circuit structure including a copper-aluminum interconnect and method for fabricating the same
US5776790A (en) C4 Pb/Sn evaporation process
US20230099959A1 (en) Through silicon via structure for three-dimensional integrated circuit packaging and manufacturing method thereof
US5918144A (en) Method of manufacturing a semiconductor device
JP3721687B2 (ja) 半導体装置の製造方法
JP3641899B2 (ja) プラズマ処理方法
JP3409574B2 (ja) はんだボールバンプの形成方法
JP3331834B2 (ja) はんだボールバンプの形成方法
US20240304551A1 (en) Aluminum structures
KR100998947B1 (ko) 퓨즈 및 패드를 구비하는 반도체 소자의 제조 방법
KR100440476B1 (ko) 반도체 소자의 제조 방법
CN112185927A (zh) 一种重新布线的晶圆级封装结构及其制备方法
JPH11219966A (ja) はんだバンプの製造方法
TW202410174A (zh) 半導體元件及其製作方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040720

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040802

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080820

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090820

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100820

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110820

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110820

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120820

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees