KR101419690B1 - 반도체 칩들의 열 압착 본딩 - Google Patents

반도체 칩들의 열 압착 본딩 Download PDF

Info

Publication number
KR101419690B1
KR101419690B1 KR1020130041589A KR20130041589A KR101419690B1 KR 101419690 B1 KR101419690 B1 KR 101419690B1 KR 1020130041589 A KR1020130041589 A KR 1020130041589A KR 20130041589 A KR20130041589 A KR 20130041589A KR 101419690 B1 KR101419690 B1 KR 101419690B1
Authority
KR
South Korea
Prior art keywords
die
solder
temperature
substrate
electrical contacts
Prior art date
Application number
KR1020130041589A
Other languages
English (en)
Other versions
KR20130117682A (ko
Inventor
이우 밍 쳉
찬 인 피터 로
밍 리
익 홍 막
카 산 람
Original Assignee
에이에스엠 테크놀러지 싱가포르 피티이 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 테크놀러지 싱가포르 피티이 엘티디 filed Critical 에이에스엠 테크놀러지 싱가포르 피티이 엘티디
Publication of KR20130117682A publication Critical patent/KR20130117682A/ko
Application granted granted Critical
Publication of KR101419690B1 publication Critical patent/KR101419690B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75261—Laser
    • H01L2224/75263—Laser in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/78252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the capillary or wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/78253—Means for applying energy, e.g. heating means adapted for localised heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9205—Intermediate bonding steps, i.e. partial connection of the semiconductor or solid-state body during the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

다이는 먼저 다이가 장착될 기판 상에서 상기 다이의 전기 접점들을 본드 패드들에 정렬함으로써 열 압착 본딩을 위해 마련된다. 상기 다이를 정렬한 후에, 상기 다이의 전기 접점들은 본딩 툴로 기판의 본드 패드들에 대해 홀딩된다. 그래서 상기 다이는 다이의 일부에 위치된 전기 접점들의 솔더의 적어도 일부를 용융하기 위해, 전기 접점들에 포함된 솔더의 용융점 이상으로 다이의 일부에서의 온도가 상승하도록 다이의 일부에 히팅을 제공함으로써 기판에 부분적으로 본딩된다. 그 후, 전체 다이는 상기 다이의 일부 외측의 전기 접점들의 솔더도 용융되어서 다이를 기판에 본딩하도록, 전기 접점들의 솔더의 용융점 이상으로 히팅되어서 열 압착된다.

Description

반도체 칩들의 열 압착 본딩{THERMAL COMPRESSION BONDING OF SEMICONDUCTOR CHIPS}
본 발명은 기판들 상에서 반도체 칩들의 부착, 특히 솔더 상호 접속(solder interconnect)들의 방식에 의한 것에 관한 것이다.
플립―칩 패키지들의 어셈블리 시에 솔더 리플로(solder reflow)는 전자 패키징(electronic packaging) 산업에서 널리 채택되고 있다. 플립―칩 실리콘 다이(flip―chip silicon die)들의 상호 접속들은 일반적으로 에어리어―어레이 배열(area―array arrangement)의 솔더 볼들이나 범프들로 이루어진다. 다이는 인쇄 배선판(printed wiring board; "PWB")과 같은 기판 상에 정렬되고 또한 정확하게 설치(place)됨으로써, 다이의 상호 접속들이 기판의 전기 회로와 연결되어 있는 기판의 솔더 패드(solder pad)들 상에 솔더 볼들이 마련되도록 한다. 솔더 패드들은 니켈(두께 약 6㎛)과 금(두께 0.1㎛ 미만)으로 코팅된 구리 트레이스 회로(copper trace circuitry)(두께 약 18㎛)를 포함한다. 적절한 양의 솔더 플럭스(solder flux)가 다이 설치(placement) 프로세스 이전에 솔더링 표면들에 도포될 것이다. 솔더 플럭스의 도포는 리플로 프로세스 동안 기판의 솔더 패드들과 솔더 볼들 사이에서 흡습성을 개선시킬 수 있다. 리플로 오븐(reflow oven)은 솔더 조인트(solder joint)의 리플로 및 응고(solidification) 동안 신뢰할 수 있는 솔더 조인트를 확실하게 형성하기 위해, 잘 조절되는 히팅 및 쿨링 프로파일을 제공한다. 솔더 리플로의 자가―정렬 특성(self―alignment characteristic)들은 덜 정확하지만 보다 빠른 피크―앤드―플레이스(pick―and―place) 머신이 상기 어셈블리 프로세스에 사용되게 할 수 있다.
상술한 일괄 어셈블리 프로세스는 생산성을 입증하였고 다양한 플립―칩 패키지들의 제조에 널리 채택되고 있다. 솔더 볼들의 피치들이 150 ― 200㎛ 이상으로 충분히 큰 경우, 솔더 리플로 프로세스가 적용 가능하다. 상기 볼 피치들에서, 처리량이 많으면서 상당히 정확한 플립―칩 본더(flip―chip bonder)는, 상기 솔더 리플로의 자가 정렬 특성들이 모든 다이 설치 에러들을 수정하는데 도움을 줄 수 있기 때문에, 상기 피크―앤드―플레이스 프로세스를 실현하는 데 사용될 수 있다. 그러나, 상호 접속들의 피치들이 150㎛ 미만으로 더욱 감소된 경우, 리플로 프로세스 동안 솔더 조인트들의 브릿징 장애(bridging failure)가 발생할 수 있다.
도 1은 기판(14) 상에서 본딩된 솔더―캡 처리된(solder―capped) 구리 기둥(copper pillar; 12) 상호 접속들을 갖는 플립―칩 다이(10)의 측면도를 나타낸다. 플립―칩 다이(10)의 전기적 상호 접속들은 재분배 레이어(redistribution layer)에 의해 재분배된다. 상호 접속들은 고밀도의 상호 접속 기판(14) 상에서 솔더 패드들(16)의 패드 피치(pad pitch)의 에어리어 어레이와 매칭되며, 피치(P1)를 갖는 구리 기둥들(12)의 에어리어 어레이에 재분배된다. 플립―칩 다이(10) 상에서의 상호 접속은 선단(tip)에 솔더 캡(18)을 갖는 구리 기둥(12)을 포함한다. 솔더 캡(18)의 주석(tin)계 솔더(Sn, SnAg, SnAgCu)는 솔더 프로세스 동안 용융하여(melt) 기판(14)의 솔더 패드(16)를 젖게 해서(wet) 솔더 조인트들이 된다. (BT 수지 또는 기타 라미네이트된 물질들로 이루어질 수 있는) 기판들 상에서 최신의 미세―피치 플립―칩 본딩(fine―pitch flip―chip bonding)을 위한 범프 피치(bump pitch; P1)는 약 120 ― 150㎛이다.
미세―피치 플립―칩 다이(10)는 재분배 인터포저(redistribution interposer; 20)들(실리콘, 글래스 또는 세라믹으로 이루어질 수 있음) 상에 본딩되고, 패드 피치(P2)는 40 ― 60㎛ 정도로 낮을 수 있으며, 재분배 인터포저(20)를 사이에 두고 기판(14A) 상에 본딩된 솔더―캡 처리된 구리 기둥(12) 상호 접속들을 구비한 미세―피치 플립―칩 다이(10)의 측면도를 나타내는 도 2에 나타낸 바와 같다. 전기적 라우팅(electrical routing)들과 쓰루―비아들(through―vias; 28)을 구비한 재분배 인터포저(20)는 솔더 캡들(18)의 미세―피치(P2) 상호 접속들을, 기판(14A) 상에서 솔더 볼(26)들의 에어리어 어레이를 위한 훨씬 더 큰 피치(P3)(200㎛ 이상)로 재분배한다. 따라서 미세―피치 플립―칩 다이(10)가 마주하는 재분배 인터 포저(20)의 솔더 패드들(22)의 패드 피치(P2)는 40 ― 60㎛ 정도로 작을 수 있지만, 재분배 인터포저(20)의 바닥 측면에서의 솔더 패드들(24)의 패드 피치(P3)는 200㎛보다 크며, 기판(14A) 상에서 솔더 패드들(16A)의 패드 피치와 매칭된다.
솔더 볼들(26)의 브릿징 기회(chance of bridging)를 감소시키는 한 방식으로는 도 1 및 도 2에 나타낸 바와 같이 상호 접속들로서 솔더 볼들(26) 대신에 솔더―캡 처리된 구리 기둥들(12)을 사용함으로써 솔더 용량을 줄이는 것이 있다. 구리 기둥(12)의 치수(높이 및 넓이)와 솔더 캡(18)의 두께는 신뢰할 수 있는 조인트들의 디자인에서 중요한 역할을 맡는다. 상기 디자인은 미세―피치 플립―칩 패키지들에 있어서 솔더 브릿징 장애를 감소시킬 수 있지만, 그것은 제조 프로세스에 있어서 새로운 문제를 가져온다. 첫째, 리플로 프로세스들 동안 솔더 조인트들의 자가―정렬 프로세스는 솔더 용량이 상당히 감소되기 때문에 대신할 수 없다. 따라서, 보다 정밀한 플립―칩 피크―앤드―플레이스 머신이 상기 어셈블리 프로세스에 필요하게 된다. 둘째, 상기 솔더―캡 처리된 솔더의 용량 제어는 매우 중요할 것이다. 모든 솔더 캡들(18)을 확보하기 위해서 솔더 조인트들이 형성될 때 기판(14) 상의 솔더 패드들(16)과 완전히 접촉하고, 충분히 높은 압착력이 본딩 사이클의 초기 단계에서 플립―칩 다이(10) 상에 인가되어야 한다. 솔더 리플로 프로세스를 대신한 열 압착(thermal compression; TC) 본딩 프로세스는 기판(14) 상에서 미세―피치 솔더 패드들(16)을 사이에 두고 솔더―캡 처리된 구리 기둥(12) 상호 접속들과 미세―피치 플립―칩 다이(10)를 본딩시키기 위해 사용되어야 한다.
솔더―캡 처리된 구리 기둥(12) 상호 접속들을 갖는 미세―피치 플립―칩 다이(10)들에 대한 기존의 열 압착(TC) 프로세스의 프로세스 플로는 2개의 중요한 어셈블리 프로세스들, 즉 열 압착 본딩(thermal compression bonding), 이어서 정밀 정렬 프로세스(precision alignment process)로 구성된다. 기존 셋업에서, 모든 어긋남(disturbance)은 기판(14) 상의 미세―피치 솔더 패드들(16) 또는 재분배 인터포저(20) 상의 솔더 패드들(22)과의 정밀한 정렬로부터 플립―칩 다이(10)를 이탈시키게 할 수 있기 때문에, 상기 2개 프로세스들은 연속해서 수행되어야 한다. 솔더의 용융 온도 Tm 이하의 예열된(pre―heated) 온도 T1로 유지된 본딩 스테이션(bonding station)의 입력 포지션 상에서 기판(14)을 이동하는 것으로 상기 프로세스가 개시된다. 본딩 툴은 웨이퍼 테이블로부터 미세―피치 플립―칩 다이(10)를 픽업한다. 미세―피치 플립―칩 다이(10)의 정밀 정렬은 업―룩킹(up―looking) 및 다운―룩킹(down―looking) 비전 정렬 시스템(vision alignment system)들의 도움으로 이루어진다. 미세―피치 플립―칩 다이(10)는 솔더 캡들(18)이 기판(14) 상의 솔더 패드들(16) 또는 재분배 인터포저(20) 상의 솔더 패드들(22)의 위치와 방향에 따라 정렬되는 방식으로 위치될 것이다. 정렬 프로세스의 후기에, 플립―칩 다이(10)는 정렬 위치를 유지하기 위해 본딩 툴에 의해 홀딩되고 나서, 솔더 캡들(18)과 솔더 패드들(16, 22)의 우수한 접촉을 확실하게 하는 적합한 압착력 F1이 인가된 기판(14)(또는 재분배 인터포저(20)) 상에 설치된다.
정밀 정렬 프로세스의 프로세스 시간 t1은 최대 ＋／―1㎛까지의 정렬 정확도를 위해 수 초(2 ― 3초)의 단위로 되어 있다. 열 압착 본딩 프로세스의 초기에, 본딩 툴에 의해 홀딩된 플립―칩 다이(10)는 구리 기둥들(12) 상에서 솔더의 용융 온도 Tm을 초과하는 온도 T2까지 상승한다. 이는 본딩 툴 상에 설비된 펄스형 히터(pulsed heater)를 사용하여 달성될 수 있다. 구리 기둥들(12) 상에서의 솔더는 용융 온도 Tm에 도달했을 때, 플립―칩 다이(10)에 작용하는 압착력은 리플로 동안 솔더 조인트들의 붕괴를 방지하기 위해 힘 F2로 감소될 것이다. 그래서 구리 기둥(12)의 선단 상에서의 솔더는 기판(14)의 솔더 패드들(16)(또는 재분배 인터포저(20)의 솔더 패드들(22))을 젖게 한다. 본딩 툴은 쿨링을 시작해서, 솔더가 고체화될 온도 Ts 이하로 온도를 떨어트린다. 솔더 조인트들은 플립―칩 다이(10)의 구리 기둥들(12)과 기판(14)의 솔더 패드들(16)(또는 재분배 인터포저(20)의 솔더 패드들(22))과의 사이에서 형성될 것이다. 상기 열 압착 본딩 사이클의 후기에, 기판(14)(또는 재분배 인터포저(20)) 상에 본딩된 플립―칩 다이(10)는 본더의 출력 스테이션으로 이동될 것이다. 열 압착 본딩 사이클에 있어서 프로세스 시간 t2은 실제로 본딩 툴이 얼마나 빨리 히팅 및 쿨링되는지에 따라 달라지는데 3 내지 8초의 단위이다.
종래의 열 압착 본딩 프로세스 중 하나의 중요한 단점은 전체 처리량이 적다는 것이다. 피크―앤드―플레이스 머신은 기판(14) 상에서 솔더 조인트들을 위한 패드 개구부의 위치에 따라 플립―칩 다이(10)를 정밀하게 정렬할 수 있어야 한다. 상기 프로세스를 위한 정렬 정확성 요구 사항은 6―시그마에서 ＋／―2㎛보다 더 높아야 한다. 최신식 열 압착 본더(thermal compression bonder)는 수 초(2 ― 3초) 이내에 ＋／―1㎛ 정렬 정확도를 달성할 수 있다. 상기와 같은 정확한 정렬을 한 후에, 플립―칩 다이(10)를 홀딩하는 본딩 툴은 구리 기둥들(12)의 선단에서 솔더가 용융되고나서 고체화되어 기판의 솔더 패드들 상에서 솔더 조인트들을 형성하도록 하는 동안, 사전―결정된 온도 프로파일에 따라 펄스형 히터를 통해 히팅 및 쿨링된다. 플립―칩 다이(10) 상에 작용하는 압착력은 솔더 조인트의 바람직한 원거리 높이가 유지될 수 있는 방식으로 제어되어야 한다. 본딩 툴의 히팅 및 쿨링은 시간을 필요로 하기 때문에, 상기 열 압착 본딩 사이클은 3 내지 8초가 걸린다. 따라서, 전체 정렬과 본딩 프로세스를 위한 사이클 시간은 약 5 내지 10초이고, 프로세스의 처리량은 시간당 약 500유닛이다. 대량 생산에 있어서 대중성을 얻기 위해서는 상기 프로세스의 처리량이 증가되어야 한다.
그래서 본 발명의 목적은 종래 기술에서 행해져 온 것에 비해, 반도체 소자들에 대한 열 압착 본딩 프로세스의 처리량을 증가시킨 본딩 장치를 제공하도록 추구하는 것이다.
본 발명의 제 1 양태에 따르면, 열 압착 본딩 방법으로서: 다이가 장착될 기판의 본드 패드(bond pad)들에 다이의 전기 접점(electrical contact)들을 정렬하는 단계; 다이를 정렬한 후에, 본딩 툴로 기판의 본드 패드들에 대해 다이의 전기 접점들을 홀딩하는 단계; 다이의 일부에 위치된 전기 접점들의 솔더의 적어도 일부를 용융하기 위해, 전기 접점들에 포함된 솔더의 용융점 이상으로 다이의 일부에서의 온도가 상승하도록 다이의 일부에 히팅을 제공함으로써 다이를 기판에 부분적으로 본딩하는 단계; 및 그 후에, 상기 다이의 일부 외측의 전기 접점들의 솔더도 용융되어서 다이를 기판에 본딩하도록, 다이의 전체를 전기 접점들의 솔더의 용융점 이상으로 히팅하는 단계를 포함한다.
본 발명의 제 2 양태에 따르면, 열 압착 장치로서: 다이가 장착될 기판의 본드 패드들에 다이의 전기 접점들을 정렬하기 위한 정밀 정렬 스테이션(precision alignment station); 기판의 본드 패드들에 대해 다이의 전기 접점들을 홀딩하기 위한 본딩 툴; 다이의 일부에 위치된 전기 접점들의 솔더의 적어도 일부를 용융하기 위해, 전기 접점들에 포함된 솔더의 용융점 이상으로 다이의 일부에서의 온도가 상승하도록 다이의 일부에 히팅을 제공함으로써 다이를 기판에 부분적으로 본딩되게 작동하는 히팅 디바이스; 및 상기 다이의 일부 외측의 전기 접점들의 솔더도 용융되어서 다이를 기판에 본딩하도록, 다이의 전체를 전기 접점들의 솔더의 용융점 이상으로 히팅하기 위한 열 압착 스테이션을 포함한다.
본 발명의 바람직한 일 실시예를 나타내는 첨부 도면들을 참조함으로써 이하에 보다 상세하게 본 발명을 이해하는 데 편리해질 것이다. 상세한 도면들과 관련된 설명은 청구항들에 의해 규정된 것으로서, 폭넓은 식별에서 그 일반성(generality)을 대신하는 것으로 이해되지는 않는 것이다.
본 발명은 첨부한 도면들을 고려하면 발명의 바람직한 실시예의 상세한 설명에 참조함으로써 쉽게 이해될 것이다
도 1은 기판 상에 본딩된 솔더―캡 처리된 구리 기둥 상호 접속을 갖는 플립―칩 다이를 나타내는 측면도;
도 2는 재분배 인터포저를 사이에 두고 기판 상에 본딩된 솔더―캡 처리된 구리 기둥 상호 접속을 갖는 플립―칩 다이를 나타내는 측면도;
도 3은 본 발명의 바람직한 실시예에 따른 본딩 프로세스를 나타내는 개요도;
도 4는 반도체 칩을 본딩하기 위한 본 발명의 바람직한 실시예에 따른 본딩 장치를 나타내는 등각도(isometric view);
도 5는 본 발명의 바람직한 실시예에 따른 정밀 정렬 프로세스 플로를 나타내는 도면;
도 6은 기판 상에 부분―본딩된 플립―칩을 나타내는 등각도; 및
도 7는 도 5에 따른 정밀 정렬 프로세스 이후에 수행된 열 압착 프로세스 플로를 나타내는 도면.
도 3은 본 발명의 바람직한 실시예에 따른 본딩 프로세스의 개요도이다. 이 프로세스는 2개의 주요 어셈블리 프로세스들, 즉 정밀 정렬 프로세스와 열 압착 본딩에 대해 동시 처리가 가능하다. 열 압착 본더는 정밀 정렬 스테이션(32), 열 압착 본딩 스테이션(38), 버퍼 스테이션(buffer station; 36)을 포함한다. 버퍼 스테이션(36)은 프로세스 플로를 밸런싱할 뿐만 아니라 부분―본딩된 유닛을 예열하기 위한 버퍼로서 사용된다.
정밀 정렬 스테이션(32)에서, 정밀 정렬 프로세스와 레이저 솔더링 프로세스(34) 모두 수행된다. 이들 모든 프로세스 스테이션들은 열 압착 본더의 다른 부분들에 마련될 수 있고, 로봇 팔(robotic arm)이 한 프로세싱 스테이션으로부터 다른 스테이션으로 프로세싱 플립―칩을 이동시키는 데 사용될 수 있다. 시스템의 물질 플로는 이하에 설명된다.
기판(14)은 입력 로더(input loader)에 의해 입력 포트(30)로부터 로딩되고, 플립―칩의 다이(10)는 웨이퍼 테이블로부터 선택된다. 이들은 능동 정렬(active alignment)을 위한 정밀 정렬 스테이션(32)과 레이저 솔더링(34) 상에 설치된다. 정렬된 플립―칩 다이(10)는 레이저 솔더링(34)에 의해 기판(14) 상에 부분적으로 본딩되고 나서, 예열을 위해 버퍼 스테이션(36)으로 이동된다. 부분―본딩된 플립―칩 다이(10)가 버퍼 스테이션(36)으로 이동된 후에, 정밀 정렬 스테이션(32)은 즉시 다음 유닛 상에서 작업할 수 있다. 버퍼 스테이션(36)의 본딩된 플립―칩 다이(10)는 바람직한 예열 온도에 도달하고, 열 압착 본딩 스테이션(38)은 유효하기 때문에, 본딩된 플립―칩 다이(10)는 열 압착 본딩을 수행하기 위해 열 압착 본딩 스테이션(38)으로 이동된다. 열 압착 본딩 프로세스의 후기에, 완전―본딩된 플립―칩 다이(10)는 열 압착 본더의 출력 포트(40)로 이동된다.
따라서 레이저 솔더링(34)은 기판(14)의 위치에서 정렬된 플립―칩 다이(10)를 확보하기 위해 부분적 본드를 형성하고, 정밀 정렬과 열 압축 본딩 프로세스들이 동일한 스테이션에서 동일한 유닛을 통해 순차적으로 수행되는 대신에, 별도의 프로세스 스테이션들에서 다른 유닛들을 통해 동시에 수행될 수 있게 한다.
도 4는 플립―칩 다이(10)를 본딩하기 위한 본 발명의 바람직한 실시예에 따른 본딩 장치를 나타내는 등각도이다. 본딩 툴(44)은 플립―칩 다이(10)를 홀딩하고, 기판(14)의 솔더 패드들(16)에 대해 솔더 캡들(18)과 구리 기둥들(12)을 프레스(press)하도록 작동한다. 기판(14)은 본딩 동안 플랫폼(42)에 의해 고정되고 지지된다. 한 쌍의 레이저 헤드들(46, 48)은 플립―칩 다이(10)의 대각선으로 대향하는 코너들에 위치된다. 레이저 헤드들(46, 48)은 광파이버 케이블들, 파이버 콜리메이터(fiber collimator), 및 결상 광학계(focusing optics)에 접속되어 있다. 광파이버 케이블들로부터의 레이저 빔들은 플립―칩 다이(10)의 이측의 2개 대각선으로 대향하는 코너들에서 약 1mm의 직경을 갖는 레이저 스폿들(45, 47)에 콜리메이팅되고 바람직하게 포커싱된다.
레이저 헤드들(46, 48)은 플립―칩 다이(10)를 히팅하고 이 플립―칩(10)을 기판(14)에 부분 본딩하는 것(이하에 추가 설명됨)을 조성하기 위해, 플립―칩 다이(10)의 코너들에 레이저 빔들을 투영하도록 작동한다.
다른 프로세싱 스테이션들에서의 상세한 작동은 이제 설명된다. 도 5는 본 발명의 바람직한 실시예에 따른 정밀 정렬 프로세스 플로를 나타낸다. 기판(14)은 입력 포트(30)로부터 정밀 정렬 스테이션(32) 상에 로딩되고, 정밀 정렬 스테이션(32)의 진공 테이블의 정상부 위의 정렬 예열 플랫폼(alignment pre―heat platform; 42) 상에 설치된다. 플립―칩 다이(10)는 본딩 툴(44)에 의해 홀딩되고, 본더의 웨이퍼 테이블로부터 선택된다. 정밀 정렬 스테이션의 정렬 예열 플랫폼(42)은 예열 프로세스 50을 사용하여 실내 온도보다 높은 온도로 기판(14)을 예열한 온도 T1'로 유지된다. 비전 정렬 시스템에 대한 우수한 이미지 품질뿐만 아니라 정렬 메커니즘의 최소한의 열 기계적 변형을 보장하기 위해, 정밀 정렬 스테이션의 예열 온도 T1'은 100℃ 이하의 온도로 설정된다. 이 온도에서, 비전 정렬 시스템의 이미징 광학계(imaging optics) 상의 뜨거운 공기 흐름의 영향이 최소화된다. 또한 후속하는 레이저 솔더링 프로세스를 위해 필수적인 추가 온도도 감소될 수 있다.
플립―칩 다이(10)는, 정밀 정렬 프로세스 52에서 자동 비전 정렬 메커니즘에 의해 구성되는 것으로서, 구리 기둥들(12)과 솔더 캡들(18)의 형상 내에 있는 전기 접점들이 정밀 정렬 스테이션(32)에서 기판(14) 상의 솔더 본드 패드들(16)에 정확하게 정렬되게 하기 위해서, 본딩 툴(44)에 의해 홀딩된다. 솔더―캡 처리된 구리 기둥들(12)을 플립―칩 다이(10)에 정밀 정렬하는데 있어서 정렬 정확도는 ＋／―1㎛의 단위이다. 플립―칩 다이(10)를 홀딩하는, 정밀하게 제어된 본딩 툴(44) 뿐만 아니라 정밀하게 측정된 비전 정렬 광학계(vision alignment optics)와 카메라들의 도움을 받아서 상기와 같은 정렬 정확도를 달성하기 위해서는 t1'의 정렬 시간이 걸린다. 그리고 본딩 툴(44)은 설치 프로세스 54에서 적절한 압착력 F1을 인가하여 솔더―캡 처리된 구리 기둥들(12)이 본드 패드들(16)에 정렬되도록 기판(14)에 대하여 플립―칩 다이(10)를 설치한다. 그래서 본딩 툴(44)은 제 위치에서 플립―칩 다이(10)를 홀딩한다.
정밀 정렬이 완료되면, 본딩 툴(44)에 의해 홀딩된 플립―칩 다이(10)는 일시적인 레이저 본딩 프로세스 56에서 각각 프로세스 시간 t2' 동안 파워 P1을 갖는 레이저 헤드들(46, 48)로부터의 2개 레이저 빔들에 의해 기판(14) 상에서 일시적으로 레이저 솔더링된다. 레이저 빔들은 기판(14) 상에서 플립―칩 다이(10)에 대해 일시적인 본드들을 형성하기 위해 플립―칩 다이(10)의 일부에서 레이저 솔더링을 구성하는 데, 한 레이저 빔은 플립―칩 다이(10)의 한 코너에 포인팅되고, 다른 한 레이저 빔은 플립―칩 다이(10)의 대각선으로 대향하는 코너에 포인팅된다. 레이저 빔들이 발사됐을 때 적절한 압착력이 본딩 툴(44)에 의해 플립―칩 다이(10)에 인가된다.
대부분의 반도체 플립―칩들(10)은 실리콘으로 이루어져 있다. 그러므로 레이저 빔의 파장은 실리콘에 의한 레이저 빔의 흡수가 높은 700 ― 980nm의 범위에서 선택된다. 실리콘 플립―칩 다이(10)는 거의 모든 레이저 파워를 흡수할 수 있다. 그래서 히팅 존들은 레이저 빔들이 조준 목표로 하는 플립―칩 다이(10)의 코너들에 있는 레이저 스폿들(45, 47) 근방에 생성된다. 히팅은 플립―칩 다이(10)의 본체를 통해 구리 기둥들(12)과 솔더 캡들(18)로 전도된다. 플립―칩(10) 상에 작용하는 압착력은 솔더 캡들(18)이 기판(14)의 솔더 패드들(16)과 우수한 접촉을 갖도록 하게 할 수 있다. 기판(14)은 예열 플랫폼(42) 상에 있는 동안 온도 T1'로 예열된다. 레이저 빔의 파워 P1은 두번째보다 작은 t2'의 프로세스 시간 이내에 솔더 용융 온도 Tm보다 높은 온도까지 플립―칩(10)의 코너에서 히팅―영향을 받은 존(heat―affected zone)을 히팅하는 데 최적화되어 있다. 레이저 스폿들(45, 47)에서 플립―칩 다이(10)의 히팅된 부분에 있는 솔더―캡 처리된 구리 기둥들(12) 중 적어도 일부는 본드 패드들(16) 상에서 용융된다. 그리고 부분―본딩된 플립―칩 다이(10)와 기판(14)은 버퍼 예열 프로세스 58에서 예열 온도 T2'로 유지된 예열 버퍼 스테이션(pre―heat buffer station; 36)으로 이동된다.
도 6은 기판(14) 상에 부분적으로 본딩된 플립―칩 다이(10)의 등각도이다. 레이저 히팅 존들 안에서, 솔더 조인트들(60)은 레이저 히팅 존들 안의 구리 기둥들(12)의 솔더 캡들(18)이 용융되어서 기판(14)의 상응하는 솔더 패드들(16)을 젖게 했을 때 형성된다. 솔더 패드들(16)을 둘러싸는 솔더 마스크는 솔더 패드들(16) 상에서 용융된 솔더의 브릿징을 방지한다. 레이저 펄스가 스위치 오프됐을 때, 레이저원(laser source)에 의해 생성된 히팅은 레이저 히팅 존들 외측으로 빠르게 전도된다. 이같은 지역들에서의 온도가 솔더 응고 온도 Ts 이하로 급속하게 떨어짐으로써, 본딩된 솔더 조인트들(60)이 형성된다. 레이저 히팅 존에 외측에 있는 상기 솔더 캡들(18)에 있어서는 솔더 캡들(18)이 솔더 패드들(16)에 본딩되지 않은 채로 남아 있다. 도 6에 나타낸 바와 같이, 솔더 캡들(18)의 용융으로 인해 형성된 솔더 조인트들(60)은 플립―칩 다이(10)의 2개 코너들에만 형성되어 있다.
예열 버퍼 스테이션(36)에서, 부분―본딩된 플립―칩 다이(10)는 유지 시간(dwell time) t3' 동안 예열 온도 T2'로 히팅된다. 버퍼 스테이션(36)에서의 예열 온도 T2'는 정밀 정렬 스테이션(32)에서의 예열 온도 T1'보다 높지만, 솔더 용융 온도 Tm보다 낮다. 열 압착 본딩 스테이션(38)이 유효한 경우, 온도 T2'에서의 부분적으로 본딩된 플립―칩 다이(10)는 최종 본딩을 위해 열 압착 본딩 스테이션(38)으로 이동된다.
도 7은 도 5에 따른 정밀 정렬 프로세스 이후에 수행된 열 압착 프로세스 플로를 나타낸다. 부분―본딩된 플립―칩 다이(10)는 예열 버퍼 스테이션(36)으로부터 열 압착 본딩 스테이션(38)으로 이동된다. 이 단계에서, 열 압착 본딩 스테이션의 본딩 플랫폼의 온도는 열 압착 예열 프로세스 62에서 솔더 용융 온도 Tm보다 낮은 대기(stand―by) 온도 T3'으로 있다. 부분적으로 본딩된 플립―칩 다이(10)에 대해 어떤 추가 정렬을 행할 필요 없이, 열 압착 본딩 스테이션(38)에서의 본딩 툴이 압착력 인가 프로세스 64에서 하강하여 압착력 F1로 플립―칩 다이(10)를 프레스시킨다. 부분적으로 본딩된 플립―칩 다이(10)는 상기 열 압착 본딩 툴에 의해 타이트하게 홀딩된다. 그래서 열 압착 본딩 툴의 온도는 열 압착 히팅 프로세스 66에서 구리 기둥들(12) 상의 솔더의 용융 온도 Tm보다 높은 온도 T4'로 상승된다.
본딩 툴에 의해 홀딩된 부분―본딩된 플립―칩 다이(10)가 히팅되어서 솔더 용융 온도 Tm에 도달한 경우, 이미 용융된 레이저 스폿들(45, 47) 외측에 위치된 구리 기둥들(12)의 솔더 캡들(18)은 용융되어서 기판(14)의 솔더 패드들(16)을 젖게 할 것이다. 또한, 플립―칩 다이(10)의 코너들에 있는 솔더 조인트들이 재용융되어서 상응하는 솔더 패드들(16)을 젖게 할 것이다. 본딩 툴의 압착력은 열 압착 습식 프로세스 68에서 용융된 솔더 캡들의 붕괴를 방지하기 위해, 힘 F1로부터 힘 F2로 감소된다. 구리 기둥들(12) 상의 모든 솔더 캡들(18)이 용융되어서 솔더 패드들(16)을 젖게 하고 나면, 열 압착 본딩 툴의 온도는 솔더의 응고 온도 Ts 이하로 감소된다. 플립―칩 다이(10)의 온도가 열 압착 쿨링 프로세스 70에서 솔더 응고 온도 Ts 이하로 떨어졌을 때, 솔더 조인트들이 플립―칩 다이(10)의 구리 기둥들(12)과 기판(14)의 본드 패드들(16)과의 사이에 형성된다. 이제 열 압착 본딩 프로세스가 완료됐다. 그리고 전체적으로 본딩된 플립―칩 다이(10)는 출력 전송 프로세스 72에서 본딩 툴에 의해 본딩 플랫폼으로부터 리프트되고, 열 압착 본더의 출력 포트(40)로 이동된다. 전체 열 압착 본딩 사이클은 완료하는 데 시간 t4'가 걸린다.
전체 프로세싱 시간을 최적화하고 다른 프로세스 스테이션들, 즉 정밀 정렬 스테이션(32), 예열 버퍼 스테이션(36), 및 열 압착 본딩 스테이션(38)의 처리량을 밸런싱하기 위해, 정밀 정렬 프로세스를 위한 프로세스 시간 t1'과 레이저 솔더링(34)을 위한 프로세스 시간 t2'의 합은 거의 t4'와 동일해야 한다. 예열 t3'에 대한 예열 버퍼 스테이션(36)의 유지 시간은 프로세싱 시간들 t1'과 t2'의 합계 미만이어야 한다. 따라서, 처리량 밸런싱을 위해, 프로세싱 시간들은 t3'＜(t1'＋t2')이고 t1'＋t2'
Figure 112013033035495-pat00001
t4' 이어야 한다.
열 압착 본더의 (시간당 유닛들(units per hour 또는 UPH)의 조건에서) 처리량은 (1／t4')×3600으로 계산될 수 있고, 열 압착 본딩 프로세싱 시간 t4'에 의해 주로 좌우된다. 상기 열 압착 본딩 프로세싱 시간 t4'는 정밀 정렬을 위한 통상의 열 압착 본딩 프로세스에 비해 여전히 훨씬 짧으며, 열 압착은 순차적으로 행해지고 t1＋t2와 동일한 전체 프로세싱 시간을 갖는다.
본 발명의 다른 실시예에서, 복수의 다이들을 본딩하기 위한 복수의 열 압착 본딩 스테이션들(38)이 있을 수 있고, 및／또는 열 압착 본딩은 히팅용의 동일한 열 압착 본딩 스테이션(38)에서 복수의 유닛들을 동시에 홀딩하기 위해, 갱 본딩 툴(gang bonding tool)을 사용하여 진행될 수 있다. n은 열 압착 본딩 스테이션(38) 상의 장소(site)들의 수라면, 갱 본딩 툴에 의해 처리되는 유닛들의 수일 수도 있다. 밸런싱된 프로세스 스테이션들에 대한 프로세싱 시간들은 다음과 같아야 한다:
(n―1)×(t1'＋t2')＋t3'＜n×(t1'＋t2'), 또한
n×(t1'＋t2')
Figure 112013033035495-pat00002
t4'
n개의 유닛들을 처리하는 갱 본딩 툴을 통한 열 압착 본더의 처리량(UPH)은 (n／t4')×3600으로 감소된다.
본 발명의 다른 실시예들에서, 플립―칩(10)의 구리 기둥들(12)과 기판(14)의 솔더 패드들(16)에 대한 솔더 레이어들의 구성은 (i) 구리 기둥들(12)의 솔더 캡들만, (ii) 솔더 패드들(16)의 솔더만, 또는 (iii) 구리 기둥들(12)과 솔더 패드들(16) 모두의 솔더로 이루어질 수 있다.
또한, 일부 플립―칩 패키지 디자인들에 있어서, 비―유동성 언더필(no―flow underfill)이거나 또는 비―전도성 페이스트(non―conductive paste; NCP)는 플립―칩 다이(10)의 설치(placing) 및 본딩 이전에, 솔더 패드들(16)을 커버하기 위해 기판(14) 상에 제공된다. 레이저 솔더링 프로세스(34)는 상기 열 경화 물질들이 존재해도 진행될 수 있다. 그러나, 적절한 압착력이 본딩 인터페이스들의 접점들로부터 상기 물질들을 압출(squeeze out)하는 데 필요하다.
본 발명의 바람직한 실시예에 따른 본딩 장치는 플립―칩 본딩 프로세스들을 위한 열 압착 본더의 전체 처리량을 증가시킬 수 있음을 알아야 한다. 처리량은 정밀 정렬 프로세스와 열 압착 프로세스가 동시에 행해질 수 있기 때문에, 적어도 2배만큼 증가될 수 있다.
정밀 정렬 스테이션(32)은 100℃ 이하의 상대적으로 낮고 일정한 예열 온도를 유지하고, 정밀 정렬 프로세스는 종래 기술에서 경험된 것으로서 본딩 플랫폼의 히팅 및 쿨링에 의해 유도된 열 팽창과 변형으로부터 받는 영향이 적은 상기 플랫폼에서 행해질 수 있다.
부분 본딩을 위한 레이저 솔더링 프로세스 34는 정밀 정렬 스테이션(32) 상에서의 정렬 프로세스 직후에 플립―칩 다이(10)의 2개 코너들에 2개 레이저 빔들을 발사함으로써 수행된다. 상기 레이저 솔더링 프로세스를 위한 프로세스 시간은 약 500 ― 800ms(1초 이하임)이다. 일시적인 솔더 조인트들만 다이(10)의 코너들에서 국부적으로 형성되기 때문에, 상대적으로 소규모 전력의 레이저원이 플립―칩 다이들(10)의 사이즈에 관계없이 요구된다.
또한, 플립―칩 다이(10)의 2개 대각선으로 대향하는 코너들만 레이저 솔더링되기 때문에, 상대적으로 염가인 2개 레이저원들만 레이저 솔더링 프로세스에 사용되어서, 고가의 고출력 레이저 및 레이저 빔 균질 광학계(laser beam homogenizer optics)를 셋업에 사용할 필요가 없다. 부분 본딩이 레이저 솔더링(34)에 의해 수행된 후, 플립―칩 다이(10)는 기판(14) 상에 부착된다. 플립―칩 다이(10)는 기판(14) 상에 고정되며, 어떠한 변위나 전위를 초래하지 않고 다른 프로세스 스테이션들로 이동될 수 있다.
예열 버퍼 스테이션(36)은 정밀 정렬 스테이션(32)과 열 압착 본딩 스테이션(38) 사이에 도입되어 있다. 이 예열 버퍼 스테이션(36)은 60 ― 80℃의 이전 예열 온도로부터 130 ― 180℃로 기판 상의 플립―칩(10)을 히팅한다. 상기 예열 온도(130 ― 180℃)에서, 열 압착 본딩 스테이션(38)은 솔더링 프로세스를 실행하기 위해 솔더링 온도를 달성하도록 그외 ~ 100℃로 상승시키는 것만을 필요로 한다. 상기 구성은 열 압착 프로세스의 히팅 시간을 감소시키는데 도움을 줄 수 있다.
플립―칩 다이(10)가 이미 기판(14) 상에 고정되어 있기 때문에, 열 압착 본딩은 동일한 열 압착 본딩 스테이션(38)에서 수평 압박(gang press)의 도움으로 개별 유닛들 또는 복수의 유닛들에 대해 진행될 수 있다. 처리량은 상기 수평 압박이 복수의 유닛들의 열 압착 본딩에 사용되면 더욱 향상될 수 있다.
열 압착 본딩 사이클의 후기에 솔더 조인트들을 응고시키기 위해, 솔더링 온도를 약 240 ― 260℃로부터 200℃(열 압착 본딩 스테이션(38)의 대기 온도)로 쿨링해야만 하기 때문에, 열 압착 본드 헤드에 대한 쿨링 요구 사항은 훨씬 덜 까다롭다. 유닛이 200℃ 이하로 쿨링됐을 때, 본더의 출력 포트로 이동될 수 있다. 상기 열 압착 스테이션의 온도 작동 범위는 200℃ 내지 260℃이다. 상기 온도 작동 범위는 150℃이하로부터 최대 260℃까지 작동하는 기존의 셋업보다 훨씬 작은 것이다. 따라서, 히팅 및 쿨링을 위한 사이클 시간이 단축될 수 있다.
여기에 기술된 본 발명은 변형들, 수정들 및／또는 구체적으로 설명된 것 이외의 추가 사항들을 허용하며, 본 발명은 상술한 설명의 사상 및 범주 내에 있는 상기 모든 변형들, 수정들 및／또는 추가 사항들을 포함한다는 것을 알아야 한다.
10 플립―칩의 다이
14 기판
30 입력 포트
32 정밀 정렬 스테이션
34 레이저 솔더링 프로세스
36 버퍼 스테이션
38 열 압착 본딩 스테이션

Claims (20)

  1. 열 압착 본딩 방법(thermal compression bonding method)으로서:
    다이(die)가 장착될 기판의 본드 패드(bond pad)들에 상기 다이 상의 전기 접점(electrical contact)들을 정렬하는 단계;
    상기 다이를 정렬한 후에, 본딩 툴로 상기 기판 상의 상기 본드 패드들에 대해 상기 다이 상의 상기 전기 접점들을 홀딩(holding)하는 단계;
    상기 다이의 일부에 위치된 상기 전기 접점들의 솔더의 적어도 일부를 용융하기 위해, 상기 전기 접점들에 포함된 솔더의 용융점 이상으로 상기 다이의 상기 일부에서의 온도가 상승하도록 상기 다이의 상기 일부에 히팅(heating)을 제공함으로써 상기 다이를 상기 기판에 부분적으로 본딩하는 단계; 및
    그 후에, 상기 다이의 상기 일부 외측의 상기 전기 접점들의 솔더도 용융되어서 상기 다이가 상기 기판에 본딩되도록, 상기 다이 전체를 상기 전기 접점들의 솔더의 용융점 이상으로 히팅하는 단계를 포함하는, 열 압착 본딩 방법.
  2. 제 1 항에 있어서,
    상기 다이의 상기 일부에 히팅을 제공하는 단계는 상기 다이의 상기 일부 상에 레이저 빔을 발사하는 단계를 포함하는, 열 압착 본딩 방법.
  3. 제 2 항에 있어서,
    상기 다이의 상기 일부는 상기 다이의 대각선으로 대향하는 코너들에 위치된 2개의 별개의 국부적 히팅 지역들을 포함하는, 열 압착 본딩 방법.
  4. 제 2 항에 있어서,
    상기 레이저 빔은 1mm의 직경을 갖는 레이저 스폿을 생성하는, 열 압착 본딩 방법.
  5. 제 2 항에 있어서,
    상기 레이저 빔의 파장은 700 ― 980nm의 범위에 있는, 열 압착 본딩 방법.
  6. 제 1 항에 있어서,
    상기 다이 상의 상기 전기 접점들을 정렬하는 단계 동안, 상기 다이는 실질적으로 실내 온도보다 높지만 100℃ 미만인 온도로 히팅되는, 열 압착 본딩 방법.
  7. 제 1 항에 있어서,
    열 압착 본딩 스테이션에서 상기 솔더의 용융점 이상으로 상기 다이 전체를 후속적으로 히팅하기 전에, 정렬될 때 상기 다이의 온도보다 높지만 상기 솔더의 용융점보다 낮은 예열(pre―heat) 온도로 히팅된 버퍼 스테이션(buffer station)으로 상기 기판에 부분적으로 본딩된 다이 및 기판을 이동시키는 단계를 또한 포함하는, 열 압착 본딩 방법.
  8. 제 1 항에 있어서,
    상기 다이 전체를 상기 솔더의 용융점 이상으로 히팅하는 동안, 상기 다이를 홀딩하는 본딩 툴의 온도는 상기 솔더의 용융점 이상인 온도로 상승되고 나서, 상기 본딩 툴의 온도는 상기 다이와 상기 기판 사이에 전도성 조인트(conductive joint)들을 형성하기 위해, 상기 솔더의 응고(solidification) 온도 이하로 낮아지는, 열 압착 본딩 방법.
  9. 제 1 항에 있어서,
    1개의 다이가 제 1 스테이션에 정렬되는 동안, 다른 다이는 상기 다이의 상기 일부 외측의 솔더를 용융하기 위해, 상기 제 1 스테이션과는 별개인 제 2 스테이션에서 솔더의 용융점 이상으로 동시에 히팅되는, 열 압착 본딩 방법.
  10. 제 1 항에 있어서,
    각각의 상기 전기 접점은 솔더 캡으로 정상부가 처리된 구리 기둥(copper pillar)을 포함하는, 열 압착 본딩 방법.
  11. 제 1 항에 있어서,
    복수의 다이들은 복수의 상기 열 압착 스테이션들에서 동시에 상기 솔더의 용융점 이상으로 히팅되는, 열 압착 본딩 방법.
  12. 제 1 항에 있어서,
    복수의 다이들이 본딩 툴에 의해 홀딩되고, 상기 복수의 다이들은 동일한 열 압착 스테이션에서 상기 솔더의 용융점 이상으로 동시에 히팅되는, 열 압착 본딩 방법.
  13. 열 압착 장치로서:
    다이가 장착될 기판 상의 본드 패드들에, 전기 접점들을 포함하는 상기 다이를 정렬하기 위한 정밀 정렬 스테이션(precision alignment station);
    상기 기판의 상기 본드 패드들에 대해 상기 다이 상의 상기 전기 접점들을 홀딩하기 위한 본딩 툴;
    상기 다이의 일부에 위치된 상기 전기 접점들의 솔더의 적어도 일부를 용융하기 위해, 상기 전기 접점들에 포함된 상기 솔더의 용융점 이상으로 상기 다이의 상기 일부에서의 온도가 상승하도록 상기 다이의 상기 일부에 히팅을 제공함으로써 상기 다이를 기판에 부분적으로 본딩되게 작동하는 히팅 디바이스; 및
    상기 다이의 상기 일부 외측의 전기 접점들의 솔더도 용융되어서 상기 다이를 상기 기판에 본딩하도록, 상기 다이 전체를 상기 전기 접점들의 상기 솔더의 용융점 이상으로 히팅하기 위한 열 압착 스테이션을 포함하는, 열 압착 장치.
  14. 제 13 항에 있어서,
    상기 다이가 상기 정밀 정렬 스테이션에서 히팅되는 온도보다 높지만 상기 솔더의 용융점보다 낮은 예열 온도로 상기 기판에 부분적으로 본딩된 다이를 히팅하도록 작동하는 예열 버퍼 스테이션(buffer station)을 또한 포함하는, 열 압착 장치.
  15. 제 13 항에 있어서,
    상기 히팅 디바이스는 상기 다이의 상기 일부에 히팅을 제공하기 위해 레이저 빔을 발사하도록 작동하는 적어도 하나의 레이저 디바이스를 포함하는, 열 압착 장치.
  16. 제 15 항에 있어서,
    상기 히팅 디바이스는 상기 다이의 대각선으로 대향하는 코너들에 위치된 2개의 별개의 국부적 히팅 지역들에 별개의 레이저 빔들을 발사하도록 작동하는 2개의 레이저 디바이스들을 포함하는, 열 압착 장치.
  17. 제 15 항에 있어서,
    상기 레이저 빔은 1mm의 직경을 갖는 레이저 스폿을 생성하는, 열 압착 장치.
  18. 제 15 항에 있어서,
    상기 레이저 빔의 파장은 700 ― 980nm의 범위에 있는, 열 압착 장치.
  19. 제 13 항에 있어서,
    상기 정밀 정렬 스테이션과 상기 열 압착 스테이션에서의 처리는 상이한 다이들 상에서 병렬적으로 동시에 진행되는, 열 압착 장치.
  20. 제 19 항에 있어서,
    상기 열 압착 스테이션은 복수의 별개 스테이션들을 또한 포함하고, 상기 복수의 다이들은 상기 스테이션들에서 상기 솔더의 용융점 이상으로 동시에 히팅되는, 열 압착 장치.
KR1020130041589A 2012-04-17 2013-04-16 반도체 칩들의 열 압착 본딩 KR101419690B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/448,866 2012-04-17
US13/448,866 US8967452B2 (en) 2012-04-17 2012-04-17 Thermal compression bonding of semiconductor chips

Publications (2)

Publication Number Publication Date
KR20130117682A KR20130117682A (ko) 2013-10-28
KR101419690B1 true KR101419690B1 (ko) 2014-07-17

Family

ID=49324154

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130041589A KR101419690B1 (ko) 2012-04-17 2013-04-16 반도체 칩들의 열 압착 본딩

Country Status (4)

Country Link
US (1) US8967452B2 (ko)
KR (1) KR101419690B1 (ko)
CN (1) CN103377958B (ko)
TW (1) TWI514487B (ko)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11134598B2 (en) * 2009-07-20 2021-09-28 Set North America, Llc 3D packaging with low-force thermocompression bonding of oxidizable materials
JP2013236039A (ja) * 2012-05-11 2013-11-21 Renesas Electronics Corp 半導体装置
US9331032B2 (en) * 2013-03-06 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding and apparatus for performing the same
US9524958B2 (en) * 2013-06-27 2016-12-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of individual die bonding followed by simultaneous multiple die thermal compression bonding
US9093549B2 (en) 2013-07-02 2015-07-28 Kulicke And Soffa Industries, Inc. Bond heads for thermocompression bonders, thermocompression bonders, and methods of operating the same
DE102013114907A1 (de) * 2013-12-27 2015-07-02 Pac Tech-Packaging Technologies Gmbh Verfahren zur Herstellung eines Chipmoduls
KR20160113690A (ko) * 2014-03-29 2016-09-30 인텔 코포레이션 국소 열원을 이용한 집적 회로 칩 부착
US9426898B2 (en) * 2014-06-30 2016-08-23 Kulicke And Soffa Industries, Inc. Thermocompression bonders, methods of operating thermocompression bonders, and interconnect methods for fine pitch flip chip assembly
TWI610411B (zh) * 2014-08-14 2018-01-01 艾馬克科技公司 用於半導體晶粒互連的雷射輔助接合
EP3218923A4 (en) 2014-11-12 2018-07-25 Ontos Equipment Systems Simultaneous hydrophilization of photoresist surface and metal surface preparation: methods, systems, and products
JP6510837B2 (ja) * 2015-03-11 2019-05-08 ファスフォードテクノロジ株式会社 ボンディング装置及びボンディング方法
US9515108B2 (en) 2015-03-11 2016-12-06 Semiconductor Components Industries, Llc Image sensors with contamination barrier structures
US10014272B2 (en) * 2015-05-11 2018-07-03 Asm Technology Singapore Pte Ltd Die bonding with liquid phase solder
CN106206365B (zh) * 2015-05-26 2019-04-30 先进科技新加坡有限公司 具有惰性气体环境的模片键合装置
KR101923659B1 (ko) * 2015-08-31 2019-02-22 삼성전자주식회사 반도체 패키지 구조체, 및 그 제조 방법
WO2017039275A1 (ko) 2015-08-31 2017-03-09 한양대학교 산학협력단 반도체 패키지 구조체, 및 그 제조 방법
CN105772120A (zh) * 2016-03-07 2016-07-20 北京同方生物芯片技术有限公司 一种聚合物生物芯片的批量键合封装方法及定位装置
US9916989B2 (en) * 2016-04-15 2018-03-13 Amkor Technology, Inc. System and method for laser assisted bonding of semiconductor die
EP3276655A1 (en) * 2016-07-26 2018-01-31 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Method and system for bonding a chip to a substrate
US10103095B2 (en) 2016-10-06 2018-10-16 Compass Technology Company Limited Fabrication process and structure of fine pitch traces for a solid state diffusion bond on flip chip interconnect
US11069606B2 (en) 2016-10-06 2021-07-20 Compass Technology Company Limited Fabrication process and structure of fine pitch traces for a solid state diffusion bond on flip chip interconnect
US10923449B2 (en) 2016-10-06 2021-02-16 Compass Technology Company Limited Fabrication process and structure of fine pitch traces for a solid state diffusion bond on flip chip interconnect
WO2018117361A1 (ko) * 2016-12-23 2018-06-28 주식회사 루멘스 마이크로 엘이디 모듈 및 그 제조방법
TWI643305B (zh) * 2017-01-16 2018-12-01 力成科技股份有限公司 封裝結構及其製造方法
JP6366799B1 (ja) * 2017-02-10 2018-08-01 ルーメンス カンパニー リミテッド マイクロｌｅｄモジュール及びその製造方法
US11024595B2 (en) 2017-06-16 2021-06-01 Micron Technology, Inc. Thermocompression bond tips and related apparatus and methods
KR101975103B1 (ko) 2017-06-20 2019-05-03 주식회사 프로텍 플립칩 레이저 본딩 장치 및 플립칩 레이저 본딩 방법
EP3738146A4 (en) * 2018-01-12 2021-08-25 INTEL Corporation PROCESS OF A FIRST LAYER JOIN FIRST ON CARRIER FOR EMIB PATCH
US10636734B2 (en) 2018-02-02 2020-04-28 Compass Technology Company, Ltd. Formation of fine pitch traces using ultra-thin PAA modified fully additive process
US10468342B2 (en) 2018-02-02 2019-11-05 Compass Technology Company, Ltd. Formation of fine pitch traces using ultra-thin PAA modified fully additive process
CN108538737B (zh) * 2018-03-22 2019-12-24 江西芯创光电有限公司 载板的压合方法
CN109262376B (zh) * 2018-10-19 2024-02-27 四川联合晶体新材料有限公司 一种用于降低薄板形材料离子束抛光时热应力的装置和方法
US10971471B2 (en) * 2018-12-29 2021-04-06 Micron Technology, Inc. Methods and systems for manufacturing semiconductor devices
JP7287647B2 (ja) * 2019-03-05 2023-06-06 株式会社新川 接合条件評価装置
US10756041B1 (en) 2019-03-14 2020-08-25 International Business Machines Corporation Finned contact
KR102252552B1 (ko) * 2019-05-03 2021-05-17 주식회사 프로텍 플립칩 레이저 본딩 시스템
KR20210030016A (ko) 2019-09-09 2021-03-17 한철희 반도체 칩 열압착 본딩 장치
WO2021047737A1 (de) * 2019-09-11 2021-03-18 Hesse Gmbh Ultraschallwerkzeug und ultraschallverbindungsvorrichtung hierfür
DE102019124335A1 (de) * 2019-09-11 2021-03-11 Hesse Gmbh Bondvorrichtung
KR20210037431A (ko) 2019-09-27 2021-04-06 삼성전자주식회사 본딩 헤드, 이를 포함하는 다이 본딩 장치 및 이를 이용한 반도체 패키지의 제조 방법
US11424214B1 (en) * 2019-10-10 2022-08-23 Meta Platforms Technologies, Llc Hybrid interconnect for laser bonding using nanoporous metal tips
US11410961B2 (en) * 2020-03-17 2022-08-09 Micron Technology, Inc. Methods and apparatus for temperature modification in bonding stacked microelectronic components and related substrates and assemblies
KR102394825B1 (ko) 2020-04-23 2022-05-06 주식회사 프로텍 빅셀 소자를 이용한 플립칩 본딩 장치
US11183438B1 (en) 2020-05-14 2021-11-23 Google Llc Compression-loaded printed circuit assembly for solder defect mitigation
TWI760230B (zh) * 2020-06-09 2022-04-01 台灣愛司帝科技股份有限公司 晶片檢測方法、晶片檢測結構以及晶片承載結構
CN111653494B (zh) * 2020-06-16 2021-10-15 中国电子科技集团公司第二十四研究所 非接触式加热的倒装焊工艺方法
CN112802766A (zh) * 2021-01-04 2021-05-14 上海易卜半导体有限公司 半导体组件组装方法、半导体组件和电子设备
US11688718B2 (en) 2021-09-07 2023-06-27 STATS ChipPAC Pte. Ltd. Semiconductor device and method of controlling warpage during LAB
CN114466526A (zh) * 2021-11-02 2022-05-10 深圳市智链信息技术有限公司 一种无线接收信号放大器的芯片固定装置
CN117655622B (zh) * 2024-01-31 2024-06-18 宁波尚进自动化科技有限公司 焊台

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080095375A (ko) * 2007-04-24 2008-10-29 삼성테크윈 주식회사 칩 가열장치, 이를 구비한 플립 칩 본더 및 이를 이용한플립 칩 본딩 방법
KR20100047145A (ko) * 2008-10-27 2010-05-07 에이에스엠 어쌤블리 오토메이션 리미티드 가열 결합 헤드를 사용하는 직접적인 다이 부착 방법
KR20110006563A (ko) * 2009-07-14 2011-01-20 (주)창조엔지니어링 열압착식 본딩 헤드 및 이를 이용한 열압착 본딩 방법
KR20120015256A (ko) * 2010-07-22 2012-02-21 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 열압착 본딩

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2697865B2 (ja) * 1988-07-15 1998-01-14 ローム株式会社 電子部品の実装方法
JPH05329931A (ja) * 1992-05-29 1993-12-14 Nec Home Electron Ltd 熱圧着装置
US5495089A (en) * 1993-06-04 1996-02-27 Digital Equipment Corporation Laser soldering surface mount components of a printed circuit board
JPH0737911A (ja) * 1993-07-19 1995-02-07 Mitsubishi Electric Corp 半導体素子のダイボンド装置、及びダイボンド方法
US5341979A (en) * 1993-09-03 1994-08-30 Motorola, Inc. Method of bonding a semiconductor substrate to a support substrate and structure therefore
JP3331570B2 (ja) * 1993-09-08 2002-10-07 ソニー株式会社 熱圧着装置と熱圧着方法および液晶表示装置の生産方法
US5904868A (en) * 1994-06-16 1999-05-18 International Business Machines Corporation Mounting and/or removing of components using optical fiber tools
JP3842362B2 (ja) * 1996-02-28 2006-11-08 株式会社東芝 熱圧着方法および熱圧着装置
US6025649A (en) * 1997-07-22 2000-02-15 International Business Machines Corporation Pb-In-Sn tall C-4 for fatigue enhancement
JP3176580B2 (ja) * 1998-04-09 2001-06-18 太陽誘電株式会社 電子部品の実装方法及び実装装置
JP2000036501A (ja) * 1998-05-12 2000-02-02 Sharp Corp ダイボンド装置
US6495397B2 (en) * 2001-03-28 2002-12-17 Intel Corporation Fluxless flip chip interconnection
US6713318B2 (en) * 2001-03-28 2004-03-30 Intel Corporation Flip chip interconnection using no-clean flux
TW559963B (en) * 2001-06-08 2003-11-01 Shibaura Mechatronics Corp Pressuring apparatus of electronic device and its method
US6593545B1 (en) * 2001-08-13 2003-07-15 Amkor Technology, Inc. Laser defined pads for flip chip on leadframe package fabrication method
JP2004111601A (ja) * 2002-09-18 2004-04-08 Tokyo Seimitsu Co Ltd ダイボンダ
US6768083B2 (en) * 2002-09-19 2004-07-27 Speedline Technologies, Inc. Reflow soldering apparatus and method for selective infrared heating
US7276673B2 (en) * 2003-09-26 2007-10-02 Tdk Corporation Solder bonding method and solder bonding device
JP4654865B2 (ja) * 2005-09-30 2011-03-23 パナソニック株式会社 電子部品実装方法
US20090155958A1 (en) * 2007-12-13 2009-06-18 Boris Kolodin Robust die bonding process for led dies
JP2009186707A (ja) * 2008-02-06 2009-08-20 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置
JP5097038B2 (ja) * 2008-07-10 2012-12-12 株式会社日立製作所 はんだ付け方法及びはんだ付け装置
JP2010245412A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体集積回路装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080095375A (ko) * 2007-04-24 2008-10-29 삼성테크윈 주식회사 칩 가열장치, 이를 구비한 플립 칩 본더 및 이를 이용한플립 칩 본딩 방법
KR20100047145A (ko) * 2008-10-27 2010-05-07 에이에스엠 어쌤블리 오토메이션 리미티드 가열 결합 헤드를 사용하는 직접적인 다이 부착 방법
KR20110006563A (ko) * 2009-07-14 2011-01-20 (주)창조엔지니어링 열압착식 본딩 헤드 및 이를 이용한 열압착 본딩 방법
KR20120015256A (ko) * 2010-07-22 2012-02-21 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 열압착 본딩

Also Published As

Publication number Publication date
CN103377958B (zh) 2016-03-23
TW201344819A (zh) 2013-11-01
US20130270230A1 (en) 2013-10-17
CN103377958A (zh) 2013-10-30
TWI514487B (zh) 2015-12-21
US8967452B2 (en) 2015-03-03
KR20130117682A (ko) 2013-10-28

Similar Documents

Publication Publication Date Title
KR101419690B1 (ko) 반도체 칩들의 열 압착 본딩
US7736950B2 (en) Flip chip interconnection
US9922915B2 (en) Bump-on-lead flip chip interconnection
JP6221499B2 (ja) 電子装置及び電子装置の製造方法
US10014272B2 (en) Die bonding with liquid phase solder
US9120169B2 (en) Method for device packaging
US7901983B2 (en) Bump-on-lead flip chip interconnection
US5975409A (en) Ceramic ball grid array using in-situ solder stretch
KR102363436B1 (ko) 반도체 칩의 레이저 컴프레션 본딩장치 및 본딩방법
US20160064320A1 (en) Coupling of an interposer to a package substrate
CN114695138A (zh) 芯片到衬底的组装
JPH0779152B2 (ja) フリップチップ型半導体装置の実装方法
JPH08204327A (ja) 実装装置
Sun et al. Thermal Compression Bonding Process Development for C2W Stacking in 3D Package
JP2009004462A (ja) 半導体装置の実装方法
JP5098939B2 (ja) ボンディング装置及びボンディング方法
TWI807348B (zh) 覆晶作業及其應用之接合設備
Ding et al. Mitigation of warpage for large 2.5 D Through Silicon Interposer (TSI) package assembly
US20130221074A1 (en) Solder bump stretching method
JP2022105279A (ja) 方法および装置（基板へのチップの組立て）
JP2005259925A (ja) 実装方法
JP2000332060A (ja) 半導体装置およびその製造方法
CN112992699A (zh) 半导体封装方法、半导体组件以及包含其的电子设备

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180618

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190618

Year of fee payment: 6