JPH0779152B2 - フリップチップ型半導体装置の実装方法 - Google Patents
フリップチップ型半導体装置の実装方法Info
- Publication number
- JPH0779152B2 JPH0779152B2 JP22369392A JP22369392A JPH0779152B2 JP H0779152 B2 JPH0779152 B2 JP H0779152B2 JP 22369392 A JP22369392 A JP 22369392A JP 22369392 A JP22369392 A JP 22369392A JP H0779152 B2 JPH0779152 B2 JP H0779152B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- block
- circuit board
- semiconductor device
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7565—Means for transporting the components to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
- H01L2224/75753—Means for optical alignment, e.g. sensors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【産業上の利用分野】本発明はフリップチップ型半導体
装置の実装方法に係わり、特に半導体チップの電極を半
田付けにより回路基板に接続する方法に関する。
装置の実装方法に係わり、特に半導体チップの電極を半
田付けにより回路基板に接続する方法に関する。
【０００２】
【従来の技術】半導体チップの表面に形成された複数の
半田バンプ電極を回路基板の配線パターンに直接接続す
るフリップチップ型半導体装置は、高密度実装が可能で
ありかつ高い信頼性が得られることからＬＳＩの分野で
広く普及されており、例えば、日本金属学会会報第２３
巻第１２号（１９８４）の１００４頁乃至１０１３頁に
「ＩＣ・ＬＳＩの微細はんだ接続技術」と題して佐藤等
によってこの技術が説明されている。
半田バンプ電極を回路基板の配線パターンに直接接続す
るフリップチップ型半導体装置は、高密度実装が可能で
ありかつ高い信頼性が得られることからＬＳＩの分野で
広く普及されており、例えば、日本金属学会会報第２３
巻第１２号（１９８４）の１００４頁乃至１０１３頁に
「ＩＣ・ＬＳＩの微細はんだ接続技術」と題して佐藤等
によってこの技術が説明されている。
【０００３】従来技術においては、配線パターンが形成
された回路基板上に半田フラックスを塗布し、半導体チ
ップの半田バンプ電極を配線パターンのパッドに位置合
せし半田フラックスで接着した後、加熱して半田を溶融
（以下リフローと称す）することにより半田付け接続が
行われる。ここで、半田フラックスはリフローを円滑に
行う作用の他に、その接着力を利用して位置合せした半
導体チップを仮止め接着するという大切な作用を有して
いる。
された回路基板上に半田フラックスを塗布し、半導体チ
ップの半田バンプ電極を配線パターンのパッドに位置合
せし半田フラックスで接着した後、加熱して半田を溶融
（以下リフローと称す）することにより半田付け接続が
行われる。ここで、半田フラックスはリフローを円滑に
行う作用の他に、その接着力を利用して位置合せした半
導体チップを仮止め接着するという大切な作用を有して
いる。
【０００４】一方、ＬＳＩの高度化にともないフリップ
チップ型半導体装置の半導体チップからの放熱が重要な
課題となり、このために半導体チップの裏面に放熱手段
を設けることが必要となる。この放熱方法の一つとして
Ｒａｏ Ｒ．Ｔｕｍｍａｌａは、ＩＭＣ １９８８ Ｐ
ｒｏｃｅｅｄｉｎｇｓ，Ｔｏｋｙｏ，Ｍａｙ２５−２
７，１９８８の予稿集の１２頁乃至１７頁に「ＡＤＶＡ
ＮＣＥ ＰＡＣＫＡＧＩＮＧ ＴＥＣＨＮＯＬＯＧＩＥ
Ｓ ＩＮ Ｕ．Ｓ．−ＡＮ ＯＶＥＲＶＩＥＷ」と題す
る論文を発表しそこで、冷却ピストンを一個の半導体チ
ップの裏面にバネで機械的に押しつける構造を提示して
いる。また、Ｒ．Ｄａｒｖｅａｕｘ等は、放熱器を一定
の厚さのインジウムを介して複数の半導体チップの裏面
に共通に取り付ける方法を、Ｐｒｏｃ．ｏｆ ｔｈｅ
３９ ｔｈ ＥｌｅｃｔｒｏｎｉｃＣｏｍｐｏｎｅｎｔ
ｓ Ｃｏｎｆｅｒｅｎｃｅ，１９８９，Ｍａｙの予稿集
の６６８頁乃至６７１頁の「ＴＨＥＲＭＡＬ／ＳＴＲＥ
ＳＳ ＡＮＡＬＹＳＩＳ ＯＦ Ａ ＭＵＬＴＩＣＨＩ
Ｐ ＰＡＣＫＡＧＥ ＤＥＳＩＧＮ」と題する論文で提
示している。
チップ型半導体装置の半導体チップからの放熱が重要な
課題となり、このために半導体チップの裏面に放熱手段
を設けることが必要となる。この放熱方法の一つとして
Ｒａｏ Ｒ．Ｔｕｍｍａｌａは、ＩＭＣ １９８８ Ｐ
ｒｏｃｅｅｄｉｎｇｓ，Ｔｏｋｙｏ，Ｍａｙ２５−２
７，１９８８の予稿集の１２頁乃至１７頁に「ＡＤＶＡ
ＮＣＥ ＰＡＣＫＡＧＩＮＧ ＴＥＣＨＮＯＬＯＧＩＥ
Ｓ ＩＮ Ｕ．Ｓ．−ＡＮ ＯＶＥＲＶＩＥＷ」と題す
る論文を発表しそこで、冷却ピストンを一個の半導体チ
ップの裏面にバネで機械的に押しつける構造を提示して
いる。また、Ｒ．Ｄａｒｖｅａｕｘ等は、放熱器を一定
の厚さのインジウムを介して複数の半導体チップの裏面
に共通に取り付ける方法を、Ｐｒｏｃ．ｏｆ ｔｈｅ
３９ ｔｈ ＥｌｅｃｔｒｏｎｉｃＣｏｍｐｏｎｅｎｔ
ｓ Ｃｏｎｆｅｒｅｎｃｅ，１９８９，Ｍａｙの予稿集
の６６８頁乃至６７１頁の「ＴＨＥＲＭＡＬ／ＳＴＲＥ
ＳＳ ＡＮＡＬＹＳＩＳ ＯＦ Ａ ＭＵＬＴＩＣＨＩ
Ｐ ＰＡＣＫＡＧＥ ＤＥＳＩＧＮ」と題する論文で提
示している。
【０００５】まず図９を参照して従来技術の実装方法を
説明する。配線パターンが形成された回路基板７上にロ
ジン系の液状半田フラックス１１を塗布し、表面１５側
にトランジスタ等の素子や配線層が形成された半導体チ
ップ４をフェースダウンして矢印の方向に押し、その表
面１５上の半田バンプ電極５を配線パターンのパッド８
に位置合せし半田フラックス１１により仮止めした（図
９（Ａ））後、半田のリフローにより半田ボール１０を
形成して電極とパッドとの接続を行う（図９（Ｂ）。
説明する。配線パターンが形成された回路基板７上にロ
ジン系の液状半田フラックス１１を塗布し、表面１５側
にトランジスタ等の素子や配線層が形成された半導体チ
ップ４をフェースダウンして矢印の方向に押し、その表
面１５上の半田バンプ電極５を配線パターンのパッド８
に位置合せし半田フラックス１１により仮止めした（図
９（Ａ））後、半田のリフローにより半田ボール１０を
形成して電極とパッドとの接続を行う（図９（Ｂ）。
【０００６】表１に半導体チップにとって有害な不純物
であるＣｌ- およびＮａ+ の含有量の分析結果を示す。
であるＣｌ- およびＮａ+ の含有量の分析結果を示す。
【０００７】
【表１】
【０００８】同表から明らかのように、半田フラックス
には、半導体チップを構成するポリイミドやパッケージ
ング材のモールド樹脂と比較してはるかに多くの有害不
純物が含有されているから、素子が形成されている表面
１５側が半田フラックス１１に対面する上記方法では、
信頼性や歩留りが低下してしまう。
には、半導体チップを構成するポリイミドやパッケージ
ング材のモールド樹脂と比較してはるかに多くの有害不
純物が含有されているから、素子が形成されている表面
１５側が半田フラックス１１に対面する上記方法では、
信頼性や歩留りが低下してしまう。
【０００９】また、上記方法では各半導体チップ４の裏
面１４の高さの偏差（ΔＨ）が大きくなる。例えば、縦
列３個横列３個の計９個の半導体チップ４を同一の回路
基板７に搭載し半田接続した場合、半導体チップ間で裏
面１４の最大高さと最小高さの差ΔＨは１００〜１５０
μｍと大きな値となる。したがって、複数の半導体チッ
プの裏面に共通に放熱器を熱抵抗を小にして取り付ける
ことは困難となる。
面１４の高さの偏差（ΔＨ）が大きくなる。例えば、縦
列３個横列３個の計９個の半導体チップ４を同一の回路
基板７に搭載し半田接続した場合、半導体チップ間で裏
面１４の最大高さと最小高さの差ΔＨは１００〜１５０
μｍと大きな値となる。したがって、複数の半導体チッ
プの裏面に共通に放熱器を熱抵抗を小にして取り付ける
ことは困難となる。
【００１０】
【発明が解決しようとする課題】以上説明したように、
半田フラックスで半導体チップを仮止めする従来技術の
方法は、半田フラックスに含まれる多くの有害な不純物
が半導体チップの表面に接触するために、信頼性上また
歩留り上の問題を発生する。特に半導体チップの高集積
化、微細化が進めば進むほど各材料への有害な不純物低
減が厳しくなることからも、半田フラックスを製造プロ
セスから除去する必要がある。
半田フラックスで半導体チップを仮止めする従来技術の
方法は、半田フラックスに含まれる多くの有害な不純物
が半導体チップの表面に接触するために、信頼性上また
歩留り上の問題を発生する。特に半導体チップの高集積
化、微細化が進めば進むほど各材料への有害な不純物低
減が厳しくなることからも、半田フラックスを製造プロ
セスから除去する必要がある。
【００１１】さらに、上記従来技術の方法ではリフロー
後の各半導体チップの裏面が同一平面上に位置せず、複
数の半導体チップの裏面間での高さの偏差が大きくな
る。このために、上記したように放熱経路が長く複雑の
構造の冷却ピストンの冷却手段を半導体チップの一個ご
とに配置せざるをえない。一方、上記した半田材として
のインジウムを厚く（例えば、膜厚５００−８００μ
ｍ）に形成して複数の半導体チップの裏面間の高低差を
相殺して放熱器を共通に取り付ける方法は、放熱器まで
の熱抵抗が大きくなって好ましくない。
後の各半導体チップの裏面が同一平面上に位置せず、複
数の半導体チップの裏面間での高さの偏差が大きくな
る。このために、上記したように放熱経路が長く複雑の
構造の冷却ピストンの冷却手段を半導体チップの一個ご
とに配置せざるをえない。一方、上記した半田材として
のインジウムを厚く（例えば、膜厚５００−８００μ
ｍ）に形成して複数の半導体チップの裏面間の高低差を
相殺して放熱器を共通に取り付ける方法は、放熱器まで
の熱抵抗が大きくなって好ましくない。
【００１２】
【課題を解決するための手段】本発明の特徴は、表面側
に半田バンプ電極を形成した複数個の半導体チップの裏
面側をブロックの平坦面の所定位置にそれぞれ、例えば
膜厚５−１０μｍのワックスを接着剤として仮止めする
工程と、複数のパッドを有する配線パターンを表面に形
成した回路基板を用意する工程と、前記ブロックの平坦
面を前記回路基板の表面に対向させて前記ブロックと前
記回路基板とを位置決めし、両者を近付けることにより
前記半田バンプ電極と前記パッドとを半田フラックスを
介することなく当接させ、前記半田バンプ電極の半田を
リフローさせて前記半田バンプ電極を前記パッドに溶着
させこれにより前記複数個の半導体チップを一括して前
記回路基板に接続するフリップチップ型半導装置の実装
方法にある。ここで前記リフローはハロゲンガス雰囲気
で行うことが好ましい。
に半田バンプ電極を形成した複数個の半導体チップの裏
面側をブロックの平坦面の所定位置にそれぞれ、例えば
膜厚５−１０μｍのワックスを接着剤として仮止めする
工程と、複数のパッドを有する配線パターンを表面に形
成した回路基板を用意する工程と、前記ブロックの平坦
面を前記回路基板の表面に対向させて前記ブロックと前
記回路基板とを位置決めし、両者を近付けることにより
前記半田バンプ電極と前記パッドとを半田フラックスを
介することなく当接させ、前記半田バンプ電極の半田を
リフローさせて前記半田バンプ電極を前記パッドに溶着
させこれにより前記複数個の半導体チップを一括して前
記回路基板に接続するフリップチップ型半導装置の実装
方法にある。ここで前記リフローはハロゲンガス雰囲気
で行うことが好ましい。
【００１３】また、前記半田バンプ電極は高融点半田と
その上の低融点半田とを有し、前記加熱工程は第１の温
度による第１の熱処理工程とこの第１の温度より高い第
２の温度による第２の熱処理工程とを有し、前記第１の
熱処理工程によって前記低融点半田のみを溶融させて局
部的な接着を行ない、かつ前記ブロックを前記半導体チ
ップの裏面より除去し、しかる後に、前記半導体チップ
の裏面を治具の平坦面に載置した状態で前記第２の熱処
理工程を行って前記高融点半田および前記低融点半田を
溶融させて最終的な接着を行なうようにすることができ
る。この場合、前記第１の熱処理工程と前記第２の熱処
理工程との間に、前記半導体チップが局部的に接着され
ている前記回路基板の電気的試験を行なうことが好まし
い。
その上の低融点半田とを有し、前記加熱工程は第１の温
度による第１の熱処理工程とこの第１の温度より高い第
２の温度による第２の熱処理工程とを有し、前記第１の
熱処理工程によって前記低融点半田のみを溶融させて局
部的な接着を行ない、かつ前記ブロックを前記半導体チ
ップの裏面より除去し、しかる後に、前記半導体チップ
の裏面を治具の平坦面に載置した状態で前記第２の熱処
理工程を行って前記高融点半田および前記低融点半田を
溶融させて最終的な接着を行なうようにすることができ
る。この場合、前記第１の熱処理工程と前記第２の熱処
理工程との間に、前記半導体チップが局部的に接着され
ている前記回路基板の電気的試験を行なうことが好まし
い。
【００１４】また、ブロックと回路基板との前記位置決
めは、ブロックに位置決め用の貫通孔を形成し回路基板
に位置決め用のパターンを形成して、貫通孔を通してパ
ターンを視ることにより行うことができる。ここで、ブ
ロックを（１００）面のシリコンウェハーで構成し、位
置決め用の貫通孔はこのシリコンウェハーを選択的に異
方性エッチングして形成してもよい。
めは、ブロックに位置決め用の貫通孔を形成し回路基板
に位置決め用のパターンを形成して、貫通孔を通してパ
ターンを視ることにより行うことができる。ここで、ブ
ロックを（１００）面のシリコンウェハーで構成し、位
置決め用の貫通孔はこのシリコンウェハーを選択的に異
方性エッチングして形成してもよい。
【００１５】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１６】図１および図２を参照して本発明の第１の
実施例の実装方法を説明する。
実施例の実装方法を説明する。
【００１７】まず、図１（Ａ）に示すように、一辺が４
０〜１００ｍｍの四角平面形状で厚さ３〜５ｍｍのステ
ンレスのブロック１の平滑に仕上げた表面２１上にアル
コール系等の溶剤により溶解するワックス２を膜厚５〜
１０μｍに塗布する。またこのブロック１の周辺部の４
箇所のそれぞれに後で回路基板との位置決めのために使
用する貫通孔３が形成されている。
０〜１００ｍｍの四角平面形状で厚さ３〜５ｍｍのステ
ンレスのブロック１の平滑に仕上げた表面２１上にアル
コール系等の溶剤により溶解するワックス２を膜厚５〜
１０μｍに塗布する。またこのブロック１の周辺部の４
箇所のそれぞれに後で回路基板との位置決めのために使
用する貫通孔３が形成されている。
【００１８】次に、図１（Ｂ）に示すように、半導体素
子、配線等が設けられている表面１５側に半田バンプ電
極５を形成した複数個の半導体チップ４の裏面１４側を
下にし矢印の方向に移動させて、それぞれブロック１の
平滑表面２１の所定位置においてワックス２により半導
体チップ４をその裏面１４側で接着固定する。この実施
例の半田バンプ電極５は、鉛−錫を半田メッキにより平
面形状が一辺１００〜２００μｍの正四角形で高さが５
０〜１５０μｍに形成したものである。
子、配線等が設けられている表面１５側に半田バンプ電
極５を形成した複数個の半導体チップ４の裏面１４側を
下にし矢印の方向に移動させて、それぞれブロック１の
平滑表面２１の所定位置においてワックス２により半導
体チップ４をその裏面１４側で接着固定する。この実施
例の半田バンプ電極５は、鉛−錫を半田メッキにより平
面形状が一辺１００〜２００μｍの正四角形で高さが５
０〜１５０μｍに形成したものである。
【００１９】次に、図１（Ｃ）に示すように、ボンダー
のステージ６上に回路基板７を載置する。回路基板７
は、一辺が３０〜１００ｍｍの四角平面形状で厚さが
０．５〜２．０ｍｍのシリコンから構成され、その表面
２２上にはポリイミド膜と銅、金、アルミニウム等の金
属膜からなる多層配線パターンが形成されそこにボンデ
ィングパッド８が接続形成されている。ボンディングパ
ッド８の平面積は半田バンプ電極５の平面積にマージン
を加えた大きさであり、銅メッキにより、５〜６μｍの
膜厚に表面２２上の位置合せマーク９と同時に形成す
る。そして、ブロック１の平滑表面２１と回路基板７の
表面２２を対向配置させ、顕微鏡により貫通孔３を通し
て位置合せマーク９を視てブロック１と回路基板７との
位置定めを行う。
のステージ６上に回路基板７を載置する。回路基板７
は、一辺が３０〜１００ｍｍの四角平面形状で厚さが
０．５〜２．０ｍｍのシリコンから構成され、その表面
２２上にはポリイミド膜と銅、金、アルミニウム等の金
属膜からなる多層配線パターンが形成されそこにボンデ
ィングパッド８が接続形成されている。ボンディングパ
ッド８の平面積は半田バンプ電極５の平面積にマージン
を加えた大きさであり、銅メッキにより、５〜６μｍの
膜厚に表面２２上の位置合せマーク９と同時に形成す
る。そして、ブロック１の平滑表面２１と回路基板７の
表面２２を対向配置させ、顕微鏡により貫通孔３を通し
て位置合せマーク９を視てブロック１と回路基板７との
位置定めを行う。
【００２０】その後、ブロック１を垂直に下降させて複
数のバンプ電極５と複数のパッド８とをそれぞれ当接す
る。本発明では半田フラックスが存在しないのでリフロ
ーを円滑に行うために２００〜３００℃の温度でハロゲ
ンを含んだ不活性ガス雰囲気の熱処理炉で半田リフロー
を行う。半田バンプ５は溶融した際に表面張力により半
田ボール１０となってバンプ電極がパッドに溶着され
る。冷却後、接着剤２をアルコール系の溶剤で洗浄除去
してブロック１を複数の半導体チップ４の裏面１４から
取りはずす（図２（Ａ））。
数のバンプ電極５と複数のパッド８とをそれぞれ当接す
る。本発明では半田フラックスが存在しないのでリフロ
ーを円滑に行うために２００〜３００℃の温度でハロゲ
ンを含んだ不活性ガス雰囲気の熱処理炉で半田リフロー
を行う。半田バンプ５は溶融した際に表面張力により半
田ボール１０となってバンプ電極がパッドに溶着され
る。冷却後、接着剤２をアルコール系の溶剤で洗浄除去
してブロック１を複数の半導体チップ４の裏面１４から
取りはずす（図２（Ａ））。
【００２１】尚、ハロゲンガス雰囲気による半田リフロ
ー自体に関しては、Ｐ．Ａ．Ｍｏｓｋｏｗｉｔｚ等が
Ｊ．Ｖａｃ．Ｓｃｌ．Ｔｅｃｈｎｏｌ．Ａ４（３），Ｍ
ａｙ／Ｊｕｎｅ １９８６，ｐｐ．８３８−８４０に
「Ｔｈｅｒｍａｌ ｄｒｙ ｐｒｏｃｅｓｓ ｓｏｌｄ
ｅｒｉｎｇ」と題する論文で発表している。
ー自体に関しては、Ｐ．Ａ．Ｍｏｓｋｏｗｉｔｚ等が
Ｊ．Ｖａｃ．Ｓｃｌ．Ｔｅｃｈｎｏｌ．Ａ４（３），Ｍ
ａｙ／Ｊｕｎｅ １９８６，ｐｐ．８３８−８４０に
「Ｔｈｅｒｍａｌ ｄｒｙ ｐｒｏｃｅｓｓ ｓｏｌｄ
ｅｒｉｎｇ」と題する論文で発表している。
【００２２】次に、図２（Ｂ）に示すように、露出した
半導体チップの裏面１４にサーマルグリース１８、例え
ば高熱伝導性シリコーン（エラストマータイプ）を介し
て放熱器１９を取付ける。本実施例ではブロック１の平
坦面２１により、各半導体チップ４の裏面１４の高さの
偏差（ΔＨ）は小さい値となる。例えば、縦列３個横列
３個の計９個の半導体チップ４を同一の回路基板７に搭
載し半田接続した場合、半導体チップ間で裏面の最大高
さと最小高さの差ΔＨは５〜１０μｍにおさめることが
できる。したがってサーマルグリース１８は膜厚が１０
〜７０μｍと薄い膜となり、半導体チップの裏面と放熱
器との間が低熱抵抗となるから、半導体チップの高速＆
高出力の性能を十分に発揮させることができる。このサ
ーマルグリース１８は熱伝導材としての作用と接着材と
しての作用を行うが、放熱器の接着強度を大きくするた
めに図示していない箇所において、ネジ、ピン等の機械
的な固定手段を併設することが好ましい。
半導体チップの裏面１４にサーマルグリース１８、例え
ば高熱伝導性シリコーン（エラストマータイプ）を介し
て放熱器１９を取付ける。本実施例ではブロック１の平
坦面２１により、各半導体チップ４の裏面１４の高さの
偏差（ΔＨ）は小さい値となる。例えば、縦列３個横列
３個の計９個の半導体チップ４を同一の回路基板７に搭
載し半田接続した場合、半導体チップ間で裏面の最大高
さと最小高さの差ΔＨは５〜１０μｍにおさめることが
できる。したがってサーマルグリース１８は膜厚が１０
〜７０μｍと薄い膜となり、半導体チップの裏面と放熱
器との間が低熱抵抗となるから、半導体チップの高速＆
高出力の性能を十分に発揮させることができる。このサ
ーマルグリース１８は熱伝導材としての作用と接着材と
しての作用を行うが、放熱器の接着強度を大きくするた
めに図示していない箇所において、ネジ、ピン等の機械
的な固定手段を併設することが好ましい。
【００２３】また、回路基板と半導体チップとをパッケ
ージに封止する際は、複数の半導体チップの裏面が平坦
な状態であるので、サーマルグリースを介して高熱伝導
材料のパッケージキャップに熱的に接続し、キャップに
放熱フィンを取り付けることで、低熱抵抗の放熱系を形
成することができる。
ージに封止する際は、複数の半導体チップの裏面が平坦
な状態であるので、サーマルグリースを介して高熱伝導
材料のパッケージキャップに熱的に接続し、キャップに
放熱フィンを取り付けることで、低熱抵抗の放熱系を形
成することができる。
【００２４】図３（Ａ）および図３（Ｂ）は、図１のブ
ロック１をシリコンウェハーにより構成した場合を示す
平面図および断面図である。口径が４インチ、厚さ４０
０μｍの（１００）結晶面のシリコンウェハー１６の裏
面２４にフォトリソグラフィ技術により二酸化シリコン
膜（図示省略）をマスク材として形成し、異方性エッチ
ングで４個の貫通孔３を形成する。図３（Ｂ）に示すよ
うに、貫通孔３は異方性エッチング特有の（１１１）面
でストップされた斜面を有する構造となり、裏面２４側
で大きく表面２５側に行くに従って小さくなり、表面２
５では例えば一辺が３μｍの正方形状となる。そして接
着剤２を表面２５上に塗布しパターン形成する。
ロック１をシリコンウェハーにより構成した場合を示す
平面図および断面図である。口径が４インチ、厚さ４０
０μｍの（１００）結晶面のシリコンウェハー１６の裏
面２４にフォトリソグラフィ技術により二酸化シリコン
膜（図示省略）をマスク材として形成し、異方性エッチ
ングで４個の貫通孔３を形成する。図３（Ｂ）に示すよ
うに、貫通孔３は異方性エッチング特有の（１１１）面
でストップされた斜面を有する構造となり、裏面２４側
で大きく表面２５側に行くに従って小さくなり、表面２
５では例えば一辺が３μｍの正方形状となる。そして接
着剤２を表面２５上に塗布しパターン形成する。
【００２５】この方法によれば、半導体ウェハー製造に
おけるフォトリソグラフィ技術およびエッチング技術を
そのまま用いることができるので、回路基板７との位置
合せのための貫通孔を精度良く形成することができる。
おけるフォトリソグラフィ技術およびエッチング技術を
そのまま用いることができるので、回路基板７との位置
合せのための貫通孔を精度良く形成することができる。
【００２６】図４は図１のステンレスによるブロック１
を示す平面図であり、二点鎖線で示された箇所に半導体
チップが搭載接着される。それぞれの箇所に一対の＋字
型の位置合せマーク３５が表面２１より切り込みを入れ
て形成されている。一方、半導体チップにはその表面側
に配線パターンを形成する際に位置合せマークを形成す
る。この半導体チップの表面の位置合せマークは裏面側
から検知する必要があるので半導体チップとブロックと
の位置合せは赤外線を使用する。
を示す平面図であり、二点鎖線で示された箇所に半導体
チップが搭載接着される。それぞれの箇所に一対の＋字
型の位置合せマーク３５が表面２１より切り込みを入れ
て形成されている。一方、半導体チップにはその表面側
に配線パターンを形成する際に位置合せマークを形成す
る。この半導体チップの表面の位置合せマークは裏面側
から検知する必要があるので半導体チップとブロックと
の位置合せは赤外線を使用する。
【００２７】図５はブロック１に半導体チップ４を搭載
する状態を示す斜視図である。基台３１上の所定位置に
ガイドピン３３によりブロック１が載置され、真空孔３
２からの真空引きにより固定され、ブロック１上に半導
体チップ４が逐次搭載され接着される。
する状態を示す斜視図である。基台３１上の所定位置に
ガイドピン３３によりブロック１が載置され、真空孔３
２からの真空引きにより固定され、ブロック１上に半導
体チップ４が逐次搭載され接着される。
【００２８】次に図６を参照して、ブロックに半導体チ
ップを位置合せする方法を説明する。
ップを位置合せする方法を説明する。
【００２９】図６（Ａ）に示すように、基台３１に真空
吸着されたブロック１と、Ｘ方向、Ｙ方向およびθ方向
に移動可能なコレット４３に表面１５側が真空吸着され
た半導体チップ４との間に、ハーフミラー４１が載置さ
れている。赤外線４６を用いてハーフミラー４１を通し
てＣＣＤカメラ４２により、半導体チップ４上の位置合
せマーク４５とブロック１上の位置せマーク３５とを重
ねて視てコレット４３をＸ方向、Ｙ方向およびθ方向に
移動調整することにより両マーク４５，３５を正確に重
畳させ、しかる後にハーフミラーを横方向に引き出し
て、コレットを垂直に下降させて半導体ペレットをブロ
ックに接着させて（図６（Ｂ））、コレットと半導体ペ
レットとの真空吸着を解除する。次に別の半導体ペレッ
トをコレットに真空吸着させて同様の操作を繰り返す。
吸着されたブロック１と、Ｘ方向、Ｙ方向およびθ方向
に移動可能なコレット４３に表面１５側が真空吸着され
た半導体チップ４との間に、ハーフミラー４１が載置さ
れている。赤外線４６を用いてハーフミラー４１を通し
てＣＣＤカメラ４２により、半導体チップ４上の位置合
せマーク４５とブロック１上の位置せマーク３５とを重
ねて視てコレット４３をＸ方向、Ｙ方向およびθ方向に
移動調整することにより両マーク４５，３５を正確に重
畳させ、しかる後にハーフミラーを横方向に引き出し
て、コレットを垂直に下降させて半導体ペレットをブロ
ックに接着させて（図６（Ｂ））、コレットと半導体ペ
レットとの真空吸着を解除する。次に別の半導体ペレッ
トをコレットに真空吸着させて同様の操作を繰り返す。
【００３０】次に図７，図８を参照して本発明の第２の
実施例の実装方法を説明する。尚、図７，図８において
図１，図２と同一もしくは類似の箇所は同一の符号で示
してあるのでその箇所に関する説明は省略する。
実施例の実装方法を説明する。尚、図７，図８において
図１，図２と同一もしくは類似の箇所は同一の符号で示
してあるのでその箇所に関する説明は省略する。
【００３１】まず、図７（Ａ）に示すように、ブロック
１の平滑表面２１上に融点が１００℃のワックス５２を
膜厚５〜１０μｍに塗布する。
１の平滑表面２１上に融点が１００℃のワックス５２を
膜厚５〜１０μｍに塗布する。
【００３２】次に、図７（Ｂ）に示すように、半導体チ
ップ４の裏面１４側をブロック１の平滑表面２１所定位
置にワックス５２により接着する。この実施例の半導体
チップ４の表面１５上の半田バンプ電極５５は半田メッ
キにより形成した高融点半田５６の上に半田メッキによ
り形成した低融点半田５７を重ねた構造になっている。
ップ４の裏面１４側をブロック１の平滑表面２１所定位
置にワックス５２により接着する。この実施例の半導体
チップ４の表面１５上の半田バンプ電極５５は半田メッ
キにより形成した高融点半田５６の上に半田メッキによ
り形成した低融点半田５７を重ねた構造になっている。
【００３３】次に、図７（Ｃ）に示すように、ボンダー
のステージ６上に回路基板７を載置し、ブロック１の平
滑表面２１と回路基板７の表面２２を対向配置させ、貫
通孔３と位置合せマーク９によりブロック１と回路基板
７との位置定めを行なう。
のステージ６上に回路基板７を載置し、ブロック１の平
滑表面２１と回路基板７の表面２２を対向配置させ、貫
通孔３と位置合せマーク９によりブロック１と回路基板
７との位置定めを行なう。
【００３４】次に、図８（Ａ）に示すように、ブロック
１を垂直に下降させて複数のバンプ電極５５と複数のパ
ッド８とをそれぞれ当接する。本発明では半田フラック
スは存在しない。そして１１０〜１３０℃の温度で３０
秒〜３分間、ハロゲンを含んだ不活性ガス雰囲気の熱処
理炉で半田の予備リフローを行ない、半田バンプ５５の
低融点半田５７のみを溶融して局部的な接着を行なう。
この際、ワックス５２は発泡し接着力が喪失してブロッ
ク１が半導体チップ４の裏面１４から除去される。
１を垂直に下降させて複数のバンプ電極５５と複数のパ
ッド８とをそれぞれ当接する。本発明では半田フラック
スは存在しない。そして１１０〜１３０℃の温度で３０
秒〜３分間、ハロゲンを含んだ不活性ガス雰囲気の熱処
理炉で半田の予備リフローを行ない、半田バンプ５５の
低融点半田５７のみを溶融して局部的な接着を行なう。
この際、ワックス５２は発泡し接着力が喪失してブロッ
ク１が半導体チップ４の裏面１４から除去される。
【００３５】次に、図８（Ｂ）に示すように、半導体チ
ップの半田バンプ電極と接続するパッド８を有する配線
パターン５８の先端に位置し、回路基板７の周辺部に形
成されてある外部端子接続用のパッド６４に検査プロー
ブ５９を当接させて、半導体チップを局部的に接続した
回路基板の電気的検査を行う。この電気的試験で合格し
たものは次工程に送られ、不合格のもので修理、修正の
可能のものはそれを行なった後、再度の電気的試験を行
い合格したものは次工程に送られる。
ップの半田バンプ電極と接続するパッド８を有する配線
パターン５８の先端に位置し、回路基板７の周辺部に形
成されてある外部端子接続用のパッド６４に検査プロー
ブ５９を当接させて、半導体チップを局部的に接続した
回路基板の電気的検査を行う。この電気的試験で合格し
たものは次工程に送られ、不合格のもので修理、修正の
可能のものはそれを行なった後、再度の電気的試験を行
い合格したものは次工程に送られる。
【００３６】次工程では図８（Ｃ）に示すように、カー
ボン製の治具６１の平坦な底面６２上に半導体チップの
裏面１４を当接載置し、回路基板７の裏面２３にカーボ
ン製の蓋６３を被せて、２００〜３５０℃の温度で３０
秒〜５分間、ハロゲンを含んだ不活性ガス雰囲気の熱処
理炉で半田の本リフローを行ない、半田バンプ５の高融
点半田５６を溶融しかつ予備リフローで溶融し冷却凝固
した低融点半田５７を再度溶融して、表面張力により半
田ボール１０を形成して半導体チップと回路基板との接
続を行なう。
ボン製の治具６１の平坦な底面６２上に半導体チップの
裏面１４を当接載置し、回路基板７の裏面２３にカーボ
ン製の蓋６３を被せて、２００〜３５０℃の温度で３０
秒〜５分間、ハロゲンを含んだ不活性ガス雰囲気の熱処
理炉で半田の本リフローを行ない、半田バンプ５の高融
点半田５６を溶融しかつ予備リフローで溶融し冷却凝固
した低融点半田５７を再度溶融して、表面張力により半
田ボール１０を形成して半導体チップと回路基板との接
続を行なう。
【００３７】その後、必要に応じて第１の実施例と同様
に、半導体チップの裏面に放熱器手段を設けることがで
きる。
に、半導体チップの裏面に放熱器手段を設けることがで
きる。
【００３８】この第２の実施例では、半導体チップの裏
面は予備リフロー時にはブロック１の平坦面２１上に載
置され、本リフロー時には治具６１の平坦底面６２上に
載置されているから、複数の半導体チップの裏面間の高
さの偏差（ΔＨ）は第１の実施例と同様に小さい値とな
る。
面は予備リフロー時にはブロック１の平坦面２１上に載
置され、本リフロー時には治具６１の平坦底面６２上に
載置されているから、複数の半導体チップの裏面間の高
さの偏差（ΔＨ）は第１の実施例と同様に小さい値とな
る。
【００３９】
【発明の効果】このように本発明では、半導体チップの
仮止めを半導体チップの裏面側で行ない、半導体チップ
の表面側に半田フラックスが存在しないから、半田フラ
ックスに含まれる多くの有害な不純物による信頼性上ま
た歩留り上の問題の発生は皆無となる。
仮止めを半導体チップの裏面側で行ない、半導体チップ
の表面側に半田フラックスが存在しないから、半田フラ
ックスに含まれる多くの有害な不純物による信頼性上ま
た歩留り上の問題の発生は皆無となる。
【００４０】さらに本発明では、ブロックの平坦面もし
くはブロックの平坦面と治具の平坦面に複数の半導体チ
ップの裏面側を接着してリフローを行うから、リフロー
後の複数の半導体チップ間の裏面の高低差はほとんど無
視することができ、全ての裏面が実質的に同一平面に位
置される。したがって、薄い膜厚の、例えばサーマルグ
リースを接着剤として放熱器を熱抵抗を小にして複数の
半導体チップの裏面に共通接続することができる。
くはブロックの平坦面と治具の平坦面に複数の半導体チ
ップの裏面側を接着してリフローを行うから、リフロー
後の複数の半導体チップ間の裏面の高低差はほとんど無
視することができ、全ての裏面が実質的に同一平面に位
置される。したがって、薄い膜厚の、例えばサーマルグ
リースを接着剤として放熱器を熱抵抗を小にして複数の
半導体チップの裏面に共通接続することができる。
【図１】本発明の第１の実施例の実装方法の前半を工程
順に示した断面図である。
順に示した断面図である。
【図２】本発明の第１の実施例の実装方法の後半を工程
順に示した断面図である。
順に示した断面図である。
【図３】図１のブロック１をシリコンウェハーで構成し
た場合を示す図であり、（Ａ）は平面図、（Ｂ）は
（Ａ）を切断線Ａ−Ａ′で切断し矢印の方向を視た断面
図である。
た場合を示す図であり、（Ａ）は平面図、（Ｂ）は
（Ａ）を切断線Ａ−Ａ′で切断し矢印の方向を視た断面
図である。
【図４】ブロックの一例を示す平面図である。
【図５】ブロックに半導体チップを搭載する状態を示す
斜視図である。
斜視図である。
【図６】ブロックに半導体チップを位置合わせする方法
を示す概略図である。
を示す概略図である。
【図７】本発明の第２の実施例の実施方法の前半を工程
順に示した断面図である。
順に示した断面図である。
【図８】本発明の第２の実施方法の後半を工程順に示し
た図であり、（Ａ），（Ｃ）は断面図、（Ｂ）は平面図
である。
た図であり、（Ａ），（Ｃ）は断面図、（Ｂ）は平面図
である。
【図９】従来技術の実装方法を工程順に示した断面図で
ある。
ある。
１ ブロック ２，５２ 仮接着剤としてのワックス ３ 貫通孔 ４ 半導体チップ ５，５５ 半田バンプ電極 ６ ステージ ７ 回路基板 ８ 配線パターンのパッド ９ 回路基板上の位置合せマーク １０ 半田ボール １１ 半田フラックス １４ 半導体チップの裏面 １５ 半導体チップの表面 １６ ブロックを構成するシリコンウェハー １８ サーマルグリース １９ 放熱器 ２１ ブロックの平滑表面 ２２ 回路基板の表面 ２３ 回路基板の裏面 ２４ シリコンウェハーの裏面 ２５ シリコンウェハーの表面 ３１ 基台 ３２ 真空孔 ３３ ガイドピン ３５ ブロック上の位置合せマーク ４１ ハーフミラー ４２ ＣＣＤカメラ ４３ コレット ４５ 半導体ペレット表面上の位置合せマーク ４６ 赤外線 ５６ 高融点半田 ５７ 低融点半田 ５８ 配線パターン ５９ 検査プローブ ６１ 治具 ６２ 治具の平坦な底面 ６３ 治具の蓋 ６４ 配線パターンの外部端子接続用のパッド
Claims (9)
- 【請求項１】 表面側に半田バンプ電極を形成した複数
個の半導体チップの裏面側をブロックの平坦面の所定位
置にそれぞれ接着剤により仮止めする工程と、複数のパ
ッドを有する配線パターンを表面に形成した回路基板を
用意する工程と、前記ブロックの平坦面を前記回路基板
の表面に対向させて前記ブロックと前記回路基板とを位
置決めし、両者を近付けることにより前記半田バンプ電
極と前記パッドとを半田フラックスを介することなく当
接させ、加熱により前記半田バンプ電極の半田を溶融さ
せて前記半田バンプ電極を前記パッドに溶着させこれに
より前記複数個の半導体チップを一括して前記回路基板
に接続することを特徴とするフリップチップ型半導装置
の実装方法。 - 【請求項２】 前記加熱により半田を溶融させる工程は
ハロゲンガス雰囲気で行うことを特徴とする請求項１に
記載の半導体装置の実装方法。 - 【請求項３】 前記ブロックに位置決め用の貫通孔が形
成されており、前記回路基板に位置決め用のパターンが
形成されており、前記貫通孔を通して前記パターンを視
ることにより前記ブロックと前記回路基板との前記位置
決めを行なうことを特徴とする請求項１に記載の半導体
装置の実装方法。 - 【請求項４】 前記ブロックは（１００）面のシリコン
ウェハーであり、前記位置決め用の貫通孔はこのシリコ
ンウェハーを選択的に異方性エッチングして形成したこ
とを特徴とする請求項３に記載の半導体装置の実装方
法。 - 【請求項５】 前記半田バンプ電極は高融点半田とその
上の低融点半田とを有し、前記加熱工程は第１の温度に
よる第１の熱処理工程とこの第１の温度より高い第２の
温度による第２の熱処理工程とを有し、前記第１の熱処
理工程によって前記低融点半田のみを溶融させて局部的
な溶着を行ない、かつ前記ブロックを前記半導体チップ
の裏面より除去し、しかる後に、前記半導体チップの裏
面を治具の平坦面に載置した状態で前記第２の熱処理工
程を行って前記高融点半田および前記低融点半田を溶融
させて最終的な溶着を行なうことを特徴とする請求項１
に記載の半導体装置の実装方法。 - 【請求項６】 前記第１の熱処理工程と前記第２の熱処
理工程との間に、前記半導体チップが局部的に溶着され
ている前記回路基板の電気的試験を行うことを特徴とす
る請求項５に記載の半導体装置の実装方法。 - 【請求項７】 前記接着剤は前記ブロックの平坦面上に
塗布された膜厚５−１０μｍのワックスであることを特
徴とする請求項１に記載の半導体装置の実装方法。 - 【請求項８】 一括して前記回路基板に接続された前記
複数個の半導体チップの裏面側に放熱器を共通接続する
ことを特徴とする請求項１に記載のフリップチップ型半
導装置の実装方法。 - 【請求項９】 前記放熱器は前記半導体チップの裏面に
膜厚１０〜７０μｍのサーマルグリースで接着されてい
ることを特徴とする請求項８に記載の半導体装置の実装
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22369392A JPH0779152B2 (ja) | 1991-09-24 | 1992-08-24 | フリップチップ型半導体装置の実装方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-242249 | 1991-09-24 | ||
| JP24224991 | 1991-09-24 | ||
| JP22369392A JPH0779152B2 (ja) | 1991-09-24 | 1992-08-24 | フリップチップ型半導体装置の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06163634A JPH06163634A (ja) | 1994-06-10 |
| JPH0779152B2 true JPH0779152B2 (ja) | 1995-08-23 |
Family
ID=26525631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22369392A Expired - Fee Related JPH0779152B2 (ja) | 1991-09-24 | 1992-08-24 | フリップチップ型半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0779152B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1434261B1 (en) * | 2001-09-12 | 2010-03-31 | Nikkiso Co., Ltd. | Circuit device mounting method and press |
| JP5007127B2 (ja) | 2004-12-28 | 2012-08-22 | 光正 小柳 | 自己組織化機能を用いた集積回路装置の製造方法及び製造装置 |
| JP2007180456A (ja) * | 2005-12-28 | 2007-07-12 | Toyota Industries Corp | 半田付け方法及び半導体モジュールの製造方法 |
| JP4980632B2 (ja) * | 2006-03-16 | 2012-07-18 | 富士通株式会社 | 半導体装置の製造方法および半導体装置 |
| JP2007281264A (ja) * | 2006-04-10 | 2007-10-25 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP5389490B2 (ja) * | 2009-03-23 | 2014-01-15 | 東京エレクトロン株式会社 | 三次元集積回路の製造方法及び装置 |
| CN102378498A (zh) * | 2010-08-12 | 2012-03-14 | 富葵精密组件(深圳)有限公司 | 电路板模组的制作方法 |
| JP5656609B2 (ja) * | 2010-12-20 | 2015-01-21 | 株式会社ディスコ | 治具プレートを使用した半導体デバイスチップの積層方法 |
| JP6043939B2 (ja) * | 2012-08-24 | 2016-12-14 | ボンドテック株式会社 | 基板上への対象物の位置決め方法及び装置 |
| JP2023062343A (ja) | 2021-10-21 | 2023-05-08 | 株式会社ディスコ | 加工方法 |
-
1992
- 1992-08-24 JP JP22369392A patent/JPH0779152B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06163634A (ja) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5297333A (en) | Packaging method for flip-chip type semiconductor device | |
| US5427301A (en) | Ultrasonic flip chip process and apparatus | |
| TWI514487B (zh) | 半導體晶片的熱壓縮鍵合 | |
| US11587860B2 (en) | Method of forming thin die stack assemblies | |
| KR100555395B1 (ko) | 무세척 플럭스를 사용한 플립칩 상호 접속 | |
| JP2555811B2 (ja) | 半導体チップのフリップチップ接合方法 | |
| EP1386356B1 (en) | Fluxless flip chip interconnection | |
| JP2007516602A (ja) | 流動可能な伝導媒体を含むキャップ付きチップの製造構造および方法 | |
| US7745258B2 (en) | Manufacturing method of semiconductor device | |
| US9120169B2 (en) | Method for device packaging | |
| JP2000156457A (ja) | 半導体デバイスの製造方法 | |
| JP3007497B2 (ja) | 半導体集積回路装置、その製造方法、及びその実装方法 | |
| JPH0779152B2 (ja) | フリップチップ型半導体装置の実装方法 | |
| JP2001024085A (ja) | 半導体装置 | |
| JP2010177604A (ja) | 半導体製造方法及び製造装置 | |
| TW200536646A (en) | Vertical removal of excess solder from a circuit substrate | |
| JP2715793B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0626227B2 (ja) | 半導体チツプの装着方法 | |
| US7666780B2 (en) | Alignment verification for C4NP solder transfer | |
| JPH07106334A (ja) | 光学半導体装置を光学基板に付着する方法 | |
| JP2002026250A (ja) | 積層回路モジュールの製造方法 | |
| JPH10308415A (ja) | 電極、電子部品、電子装置および電子部品の実装方法 | |
| TWI807348B (zh) | 覆晶作業及其應用之接合設備 | |
| JPH05218136A (ja) | フリップチップ・ボンディング方法 | |
| JP4952527B2 (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960206 |
|
| LAPS | Cancellation because of no payment of annual fees |