KR20210037431A - 본딩 헤드, 이를 포함하는 다이 본딩 장치 및 이를 이용한 반도체 패키지의 제조 방법 - Google Patents

본딩 헤드, 이를 포함하는 다이 본딩 장치 및 이를 이용한 반도체 패키지의 제조 방법 Download PDF

Info

Publication number
KR20210037431A
KR20210037431A KR1020190120063A KR20190120063A KR20210037431A KR 20210037431 A KR20210037431 A KR 20210037431A KR 1020190120063 A KR1020190120063 A KR 1020190120063A KR 20190120063 A KR20190120063 A KR 20190120063A KR 20210037431 A KR20210037431 A KR 20210037431A
Authority
KR
South Korea
Prior art keywords
die
thermal compensation
bonding head
heat
compensation block
Prior art date
Application number
KR1020190120063A
Other languages
English (en)
Inventor
이종구
김성협
김병조
이상훈
이석원
최세빈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190120063A priority Critical patent/KR20210037431A/ko
Priority to US16/837,025 priority patent/US11626381B2/en
Publication of KR20210037431A publication Critical patent/KR20210037431A/ko
Priority to US18/128,449 priority patent/US11848301B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C65/00—Joining or sealing of preformed parts, e.g. welding of plastics materials; Apparatus therefor
    • B29C65/02—Joining or sealing of preformed parts, e.g. welding of plastics materials; Apparatus therefor by heating, with or without pressure
    • B29C65/18—Joining or sealing of preformed parts, e.g. welding of plastics materials; Apparatus therefor by heating, with or without pressure using heated tools
    • B29C65/24—Joining or sealing of preformed parts, e.g. welding of plastics materials; Apparatus therefor by heating, with or without pressure using heated tools characterised by the means for heating the tool
    • B29C65/30—Electrical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C66/00—General aspects of processes or apparatus for joining preformed parts
    • B29C66/80—General aspects of machine operations or constructions and parts thereof
    • B29C66/81—General aspects of the pressing elements, i.e. the elements applying pressure on the parts to be joined in the area to be joined, e.g. the welding jaws or clamps
    • B29C66/818—General aspects of the pressing elements, i.e. the elements applying pressure on the parts to be joined in the area to be joined, e.g. the welding jaws or clamps characterised by the cooling constructional aspects, or by the thermal or electrical insulating or conducting constructional aspects of the welding jaws or of the clamps ; comprising means for compensating for the thermal expansion of the welding jaws or of the clamps
    • B29C66/8185—General aspects of the pressing elements, i.e. the elements applying pressure on the parts to be joined in the area to be joined, e.g. the welding jaws or clamps characterised by the cooling constructional aspects, or by the thermal or electrical insulating or conducting constructional aspects of the welding jaws or of the clamps ; comprising means for compensating for the thermal expansion of the welding jaws or of the clamps comprising means for compensating for the thermal expansion of the welding jaws or of the clamps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/755—Cooling means
    • H01L2224/75502—Cooling means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75745—Suction holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75982—Shape
    • H01L2224/75984—Shape of other portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

다이 본딩 장치의 본딩 헤드는 헤드 본체, 상기 헤드 본체의 하부면에 장착되어 적어도 하나의 다이를 흡착 및 가열하고 상기 다이의 흡착면을 향하는 제1 발열면을 갖는 히터를 포함하는 열 가압부, 및 상기 헤드 본체의 하부면 상에서 상기 다이의 외측 영역에서 아래로 연장하고 상기 열 가압부에 흡착된 상기 다이의 측면을 향하며 내부에 구비된 열원에 의하여 발열하는 제2 발열면을 갖는 적어도 하나의 열 보상 블록을 포함하는 열 보상부를 포함한다.

Description

본딩 헤드, 이를 포함하는 다이 본딩 장치 및 이를 이용한 반도체 패키지의 제조 방법{BONDING HEAD, DIE BONDING APPARATUS INCLUDING THE SAME AND METHOD OF MANUFACTURING SEMICONDUCTOR PACKAGE USING THE SAME}
본 발명은 본딩 헤드, 이를 포함하는 다이 본딩 장치 및 이를 이용한 반도체 패키지의 제조 방법에 관한 것이다. 보다 자세하게, 본 발명은 다이를 픽업하여 기판 또는 다이 상에 본딩하기 위한 본딩 헤드, 이를 포함하는 다이 본딩 장치 및 이를 이용한 반도체 패키지의 제조 방법에 관한 것이다.
일반적으로, 다이 본딩 공정에서는 소잉 공정을 통해 개별화된 다이들을 인쇄회로기판과 같은 기판 또는 다이 상에 본딩하기 위하여 상기 다이를 픽업하여 본딩하는 본딩 헤드가 사용될 수 있다. 상기 다이 접합 시, 상기 다이를 가열하여 비전도성 접착 필름과 같은 접착 필름을 녹일 때, 기존 가열 헤드의 면내 온도 분포와 더불어, 상기 다이 측면의 외부 노출로 인해, 상기 다이의 내부 온도 분포에 차이가 발생하고, 이로 인해 상기 접착 필름의 물성(예를 들면, 접착력, 점성 계수, 탄성 계수, 열팽창 계수 등) 차이를 발생시킬 수 있다. 상기 접착 필름의 물성 차이로 인해 상기 접착 필름의 경화 시 불균일한 수축이 유도되고, 결과적으로 본딩 후, 상기 접착 필름의 미충전 현상 및 본딩된 다이의 휨 현상이 발생하는 문제점이 있다.
본 발명의 일 과제는 다이 본딩 시, 다이 내부의 균일한 온도 분포를 제공하기 위한 다이 본딩 장치의 본딩 헤드를 제공하는 데 있다.
본 발명의 다른 과제는 상술한 다이 본딩 장치를 제공하는 데 있다.
상기 본 발명의 일 과제를 달성하기 위한 예시적인 실시예들에 따른 다이 본딩 장치의 본딩 헤드는 헤드 본체, 상기 헤드 본체의 하부면에 장착되어 적어도 하나의 다이를 흡착 및 가열하고 상기 다이의 흡착면을 향하는 제1 발열면을 갖는 히터를 포함하는 열 가압부, 및 상기 헤드 본체의 하부면 상에서 상기 다이의 외측 영역에서 아래로 연장하고 상기 열 가압부에 흡착된 상기 다이의 측면을 향하며 내부에 구비된 열원에 의하여 발열하는 제2 발열면을 갖는 적어도 하나의 열 보상 블록을 포함하는 열 보상부를 포함한다.
상기 본 발명의 일 과제를 달성하기 위한 예시적인 실시예들에 따른 다이 본딩 장치의 본딩 헤드는 헤드 본체, 상기 헤드 본체의 하부면에 장착되어 적어도 하나의 다이를 흡착 및 가열하고 상기 다이의 흡착면을 향하는 제1 발열면을 갖는 히터를 포함하는 열 가압부, 및 상기 헤드 본체의 하부면 상에서 상기 다이의 외측 영역에서 아래로 연장하고 상기 열 가압부에 흡착된 상기 다이로부터의 열을 차단하기 위한 반사면을 적어도 하나의 열 보상 블록을 포함하는 열 보상부를 포함한다.
상기 본 발명의 다른 과제를 달성하기 위한 예시적인 실시예들에 따른 다이 본딩 장치는 적어도 하나의 다이를 흡착 및 가열하여 기판 또는 다이 상에 본딩시키기 위한 본딩 헤드, 상기 본딩 헤드 내의 제1 진공 유로에 연결되어 상기 다이를 진공 흡착하기 위한 진공 모듈, 및 상기 본딩 헤드 내의 제1 냉각 유로에 연결되어 냉각 유체를 순환시기키기 위한 냉각 모듈을 포함한다. 상기 본딩 헤드는 헤드 본체, 상기 헤드 본체의 하부면에 장착되고 상기 다이의 흡착면을 향하는 제1 발열면을 갖는 히터 및 상기 다이를 흡착하기 위한 콜릿을 포함하는 열 가압부, 및 상기 헤드 본체의 하부면 상에서 상기 다이의 외측 영역에서 아래로 연장하고 상기 열 가압부에 흡착된 상기 다이로부터의 열을 차단하기 위한 반사면을 적어도 하나의 열 보상 블록을 포함하는 열 보상부를 포함한다.
예시적인 실시예들에 따르면, 다이 본딩 장치의 본딩 헤드는 적어도 하나의 다이를 흡착 및 가열하고 상기 다이의 흡착면을 향하는 제1 발열면을 갖는 히터를 구비하는 열 가압부 및 상기 다이의 외측 영역에서 상기 열 가압부에 흡착된 상기 다이의 측면을 향하는 제2 발열면을 갖는 적어도 하나의 열 보상 블록을 구비하는 열 보상부를 포함할 수 있다. 상기 열 보상부는 상기 다이로부터 방출된 열을 다시 상기 다이로 반사하는 열 차폐 부재로서의 역할 그리고 상기 다이의 측면부에 능동적으로 열을 가하는 열 기구로서의 역할을 수행할 수 있다.
상기 히터는 1차적으로 상기 제1 발열면 내에서의 2차원 온도 분포를 제어할 수 있고, 상기 열 보상부는 상기 제2 발열면을 통해 상기 제1 발열면으로부터 전달되는 2차원 온도 분포를 2차적으로 추가 제어할 수 있으며, 나아가, 상기 다이의 3차원 온도 구배를 제어할 수 있다. 즉, 상기 열 보상부는 상기 다이(적층된 복수 개의 다이들)의 면내 방향 및 두께 방향(적층 방향)으로의 온도 분포를 제어할 수 있다.
이에 따라, 상기 본딩 헤드로부터 상기 다이 및 접착 필름에 전달되는 열 유속을 원하는 3차원 온도 분포를 갖도록 제어함으로써, 상기 접착 필름의 물성을 균일하게 확보하여 접착 불량 및 본딩 후 상기 다이의 휨 현상을 감소 또는 방지할 수 있다.
다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 예시적인 실시예들에 따른 다이 본딩 장치를 나타내는 블록도이다.
도 2는 도 1의 다이 본딩 장치의 본딩 헤드를 나타내는 단면도이다.
도 3은 도 2의 본딩 헤드의 열 가압부 및 열 보상부를 나타내는 단면도이다.
도 4는 도 2의 본딩 헤드를 나타내는 사시도이다.
도 5는 도 2의 본딩 헤드를 나타내는 저면도이다.
도 6은 도 3의 열 가압부의 히터를 나타내는 평면도이다.
도 7 내지 도 10은 열 보상 블록들의 다양한 배치를 나타내는 평면도들이다.
도 11은 예시적인 실시예들에 따른 다이 본딩 장치를 나타내는 블록도이다.
도 12는 도 11의 다이 본딩 장치의 본딩 헤드를 나타내는 단면도이다.
도 13은 도 12의 본딩 헤드의 열 가압부 및 열 보상부를 나타내는 단면도이다.
도 14a 및 도 14b는 예시적인 실시예들에 따른 다이 본딩 장치의 열 가압부 및 열 보상부를 나타내는 단면도들이다.
도 15는 도 14a의 열 가압부 및 열 보상부를 나타내는 사시도이다.
도 16은 도 15의 열 보상 블록의 다른 구성을 나타내는 사시도이다.
도 17 내지 도 21은 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 도면들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 예시적인 실시예들에 따른 다이 본딩 장치를 나타내는 블록도이다. 도 2는 도 1의 다이 본딩 장치의 본딩 헤드를 나타내는 단면도이다. 도 3은 도 2의 본딩 헤드의 열 가압부 및 열 보상부를 나타내는 단면도이다. 도 4는 도 2의 본딩 헤드를 나타내는 사시도이다. 도 5는 도 2의 본딩 헤드를 나타내는 저면도이다. 도 6은 도 3의 열 가압부의 히터를 나타내는 평면도이다.
도 1 내지 도 6을 참조하면, 다이 본딩 장치(10)는 본딩 헤드(100) 및 본딩 헤드(100)가 장착되는 구동부(도시되지 않음)를 포함할 수 있다. 본딩 헤드(100)는 다이(D)를 흡착하여 가열하기 위한 열 가압부(130) 및 다이(D)의 외측 영역에 구비되어 다이(D)의 3차원 온도 구배를 제어하기 위한 열 보상부(200)를 포함할 수 있다. 또한, 다이 본딩 장치(10)는 본딩 헤드(100)에 연결되어 다이(D)를 흡착하기 위한 진공 모듈(160) 및 열 가압부(130)와 열 보상부(200)를 냉각시키기 위한 냉각 모듈(170)를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 다이 본딩 장치(10)는 소잉 공정을 통해 개별화된 다이(D)(또는 적층된 다이들(D))를 픽업하여 인쇄회로기판과 같은 기판 또는 또 다른 다이 상에 본딩하기 위하여 사용될 수 있다. 상기 구동부는 본딩 헤드(100)를 이용하여 다이(D)(또는 적층된 다이들(D))를 흡착하고 흡착된 다이(D)를 상기 기판(또는 다이)) 상에 본딩하기 위하여 본딩 헤드(100)를 이동시킬 수 있다. 예를 들면, 상기 구동부는 X 방향, Y 방향 및 Z 방향으로 본딩 헤드(100)를 이동시킬 수 있다.
본딩 헤드(100)는 상기 구동부에 장착된 헤드 본체(110), 헤드 본체(110)의 하부면에 장착되는 열 가압부(130), 및 헤드 본체(110)의 하부면 상에서 아래로 연장하는 열 보상부(200)를 포함할 수 있다.
구체적으로, 헤드 본체(110)는 상기 구동부에 장착되는 고정 블록(112) 및 고정 블록(112)의 하부에 장착된 단열 블록(114)을 포함할 수 있다. 단열 블록(114)은 열 가압부(130)의 히터(140)로부터 고정 블록(112)으로의 열 전달을 차단할 수 있다. 예를 들면, 단열 블록(114)은 볼트 등의 체결 부재를 이용하여 고정 블록(112)에 장착될 수 있다. 이에 따라, 히터(140)는 단열 블록(114)에 의해 열적으로 고립될 수 있다.
열 가압부(130)는 헤드 본체(110)의 하부면에 장착되어 적어도 하나의 다이(D)를 흡착 및 가열할 수 있다. 열 가압부(130)는 다이(D)를 가열하기 위한 히터(140) 및 다이(D)를 파지하기 위한 콜릿(collet)(150)을 포함할 수 있다. 열 가압부(130)는 다이(D)를 가열하여 상기 기판 상에 열압착시킬 수 있다.
구체적으로, 히터(140)는 볼트 등의 체결 부재를 이용하여 헤드 본체(110)의 하부면, 즉, 단열 부재(114)의 하부면에 고정될 수 있다. 히터(140)는 플레이트 형상을 가질 수 있다. 히터(140)는 다이(D)의 흡착면을 향하는 제1 발열면(S1)을 가질 수 있다. 제1 발열면(S1)은 XY 평면과 평행한 평면일 수 있다. 예를 들면, 히터(140)는 전기저항열선을 포함하는 세라믹 히터가 사용될 수 있다.
도 6에 도시된 바와 같이, 히터(140)는 독립적으로 온도 제어가 가능한 복수 개의 열원들(141)을 포함할 수 있다. 따라서, 제1 발열면(S1)은 열원들(141)에 대응하여 서로 다른 온도 범위를 갖는 영역들로 분할될 수 있다. 상기 영역들의 온도 범위들을 조정함으로써 제1 발열면(S1) 내에서의 2차원 온도 분포를 제어할 수 있다.
콜릿(150)은 다이(D)의 픽업 및 이송을 위하여 다이(D)를 파지하는 본딩 툴로서의 역할을 수행할 수 있다. 예를 들면, 콜릿(150)은 진공압을 이용하여 다이(D)를 진공 흡착할 수 있으며, 다이(D)를 가압하여 상기 기판(또는 다이) 상에 본딩할 수 있다.
도 2에 도시된 바와 같이, 히터(140)와 콜릿(150)에는 서로 연통하는 관통홀들(142, 152)이 각각 구비되고, 헤드 본체(110)에는 히터(140)의 관통홀(142)과 연통되는 제1 진공 유로(116)가 구비될 수 있다. 예를 들면, 관통홀들(142, 152)은 히터(140)와 콜릿(150)의 중앙 부위들에 각각 형성되고, 제1 진공 유로(116)는 헤드 본체(110)의 중앙 부위를 관통하도록 구비될 수 있다.
진공 모듈(160)은 진공 펌프와 밸브 등을 포함하고, 제1 진공 유로(116)에 연결될 수 있다. 이에 따라, 콜릿(150)의 관통홀(152)에 진공이 형성되어 다이(D)를 흡착할 수 있다.
콜릿(150)은 히터(140)의 하부면에 탈착 가능하도록 장착될 수 있다. 예를 들면, 히터(140)의 하부면에는 콜릿(150)을 진공 흡착하기 위한 진공 채널이 구비되고, 히터(140)에는 상기 진공 채널과 연통된 유로들(144, 146)이 구비되고, 헤드 본체(110)에는 히터(140)의 유로들(144, 146)과 각각 연통된 제2 진공 유로들(118, 120)이 구비될 수 있다. 진공 모듈(160)은 제2 진공 유로들(118, 120)과 연결될 수 있다. 이에 따라, 콜릿(150)은 진공압을 이용하여 히터(140)의 하부면에 장착될 수 있다.
도면에 도시되지는 않았지만, 헤드 본체(110)의 하부면에는 히터(140)를 냉각시키기 위한 제1 냉각 채널이 구비될 수 있다. 상기 제1 냉각 채널은 단열 부재(114)의 하부면에 장착되는 히터(140)의 상부면과 접촉하여 쿨러(cooler)의 역할을 수행할 수 있다. 헤드 본체(110)에는 상기 제1 냉각 채널과 연통된 제1 냉각 유로가 구비될 수 있다.
냉각 모듈(170)은 냉각 유체 펌프 및 밸브 등을 포함하고, 상기 제1 냉각 유로와 연결되어 냉각 유체를 순환시킬 수 있다. 이에 따라, 히터(140)은 상기 냉각 유체의 순환에 의해 냉각될 수 있다.
예시적인 실시예들에 있어서, 열 보상부(200)는 헤드 본체(110)의 하부면 상에서 열 가압부(130)에 흡착된 다이(D)의 외측 영역에서 아래로 연장하는 적어도 하나의 열 보상 블록(210)을 포함할 수 있다.
열 보상 블록(210)은 단열재를 포함하는 단열 블록일 수 있다. 열 보상 블록(210)은 다이(D)로부터 방출된 열을 다시 다이(D)로 반사하기 위한 반사면을 가질 수 있다. 열 보상 블록(210)은 다이(D)를 둘러싸는 열 차폐 부재의 역할을 수행할 수 있다. 열 보상 블록(210)은 내부의 열원을 포함할 수 있고, 상기 반사면은 다이(D)의 측면을 향하는 제2 발열면(S2)으로 제공될 수 있다. 상기 열원은 전기저항열선을 포함할 수 있다. 이와 다르게, 상기 열원은 열전 소자와 같은 능동형 열원을 포함할 수 있다.
도 3에 도시된 바와 같이, 열 보상 블록(210)은 히터(140)의 하부면 상에서 다이(D)의 외측 영역에서 아래로 연장할 수 있다. 열 보상 블록(210)의 제2 발열면(S2)은 히터(140)의 제1 발열면(S1)과 직교할 수 있다. 열 보상 블록(210)의 제2 발열면(S2)은 XY 평면에 직교할 수 있다.
열 보상 블록(210)은 히터(140)의 하부면 상에 탈착 가능하도록 장착될 수 있다. 이와 다르게, 열 보상 블록(210)은 볼트 등의 체결 부재를 이용하여 히터(140)에 장착될 수 있다.
열 가압부(130)는 다이(D) 면적에 대응하는 면적을 가질 수 있다. 예를 들면, 히터(140)의 제1 측부는 제1 길이(L1)를 갖고, 콜릿(150)의 제1 측부는 제2 길이(L2)를 가질 수 있다. 제1 길이(L1)는 20mm 내지 50mm의 범위 이내에 있고, 제2 길이(L2)는 5mm 내지 15mm의 범위 이내에 있을 수 있다. 열 보상 블록(210)의 폭은 5mm 내지 20mm의 범위 이내에 있을 수 있다.
열 보상 블록(210)은 다이(D)의 측면과 기 설정된 거리만큼 이격될 수 있다. 예를 들면, 열 보상 블록(210)의 제2 발열면(S2)과 다이(D)의 측면 사이의 간격(G)은 10mm 이하일 수 있다. 열 보상 블록(210)의 제2 발열면(S2)과 다이(D2)의 측면 사이의 간격(G)이 10mm보다 클 경우, 다이(D)로부터 방출되는 열을 차폐하는 성능이 저하되어, 비전도성 필름의 균일한 접착 특성을 확보하기가 용이하지 않을 수 있다.
또한, 열 보상 블록(210)은 헤드 몸체(110)의 하부면으로부터 다이(D)의 높이(H1)보다 작은 높이(H2)를 가질 수 있다. 열 보상 블록(210)의 높이(H2)는 다이(D) 높이(H1)의 적어도 절반일 수 있다. 이에 따라. 열 보상 블록(210)은 다이(D)의 측면의 적어도 일부를 커버할 수 있다. 적층된 복수 개의 다이들(D)이 열 가압부(130)에 흡착된 경우, 열 보상 블록(210)의 높이(H2)는 다이들(D)의 전체 높이의 적어도 절반일 수 있다.
도 4 및 도 5에 도시된 바와 같이, 복수 개의 열 보상 블록들(210)이 다이(D)의 외측 영역을 따라 이격 배치될 수 있다. 예를 들면, 4개의 열 보상 블록들(210)의 다이(D)의 4개의 코너부들을 둘러싸도록 배치될 수 있다. 열 보상 블록(210)의 제2 발열면(S2)이 다이(D)의 코너부 측면을 대향함으로써, 상대적으로 낮은 온도는 갖는 다이(D)의 코너부를 가열하여 다이(D)는 균일한 온도 분포를 가질 수 있다.
따라서, 다이(D)의 중심부와 상기 코너부 사이의 온도 편차를 감소시킬 수 있다. 이에 따라, 다이(D)의 코너부의 낮은 온도로 인해 발생하는 접착 필름의 미충전 현상을 방지할 수 있다.
예시적인 실시예들에 있어서, 히터(140)의 하부면에는 열 보상 블록(210)을 냉각시키기 위한 제2 냉각 채널이 구비될 수 있다. 도 2에 도시된 바와 같이, 히터(140)에는 상기 제2 냉각 채널과 연통된 냉각 유로(148)가 구비되고, 헤드 본체(110)에는 히터(140)의 냉각 유로(148)와 연통되는 제2 냉각 유로(119, 121)가 구비될 수 있다. 냉각 모듈(170)은 제2 냉각 유로(119, 121)와 연결될 수 있다. 이에 따라, 열 보상 블록(210)은 상기 냉각 유체의 순환에 의해 냉각될 수 있다.
상술한 바와 같이, 다이 본딩 장치(10)의 본딩 헤드(100)는 적어도 하나의 다이(D)를 흡착 및 가열하고 다이(D)의 흡착면을 향하는 제1 발열면(S1)을 갖는 히터(140)를 구비하는 열 가압부(130) 및 다이(D)의 외측 영역에서 열 가압부(130)에 흡착된 다이(D)의 측면을 향하는 제2 발열면(S2)을 갖는 적어도 하나의 열 보상 블록(210)을 구비하는 열 보상부(200)를 포함할 수 있다. 또한, 열 보상부(200)는 다이(D)로부터 방출된 열을 다시 다이(D)로 반사하는 열 차폐 부재로서의 역할을 수행할 수 있다.
히터(140)는 제1 발열면(S1) 내에서의 2차원 온도 분포를 제어할 수 있고, 열 보상부(200)는 제2 발열면(S2)을 통해 다이(D)의 3차원 온도 구배를 제어할 수 있다. 즉, 열 보상부(200)는 상기 다이(적층된 복수 개의 다이들)의 두께 방향(적층 방향)으로의 온도 분포를 제어할 수 있다.
이에 따라, 본딩 헤드(100)로부터 다이(D) 및 접착 필름에 전달되는 열 유속을 원하는 3차원 온도 분포를 갖도록 제어함으로써, 상기 접착 필름의 물성을 균일하게 확보하여 접착 불량을 방지할 수 있다.
도 7 내지 도 10은 열 보상 블록들의 다양한 배치를 나타내는 평면도들이다.
도 7 및 도 8을 참조하면, 하나의 열 보상 블록(210)이 히터(140) 하부면 상에 흡착된 다이(D)를 둘러싸도록 연장할 수 있다. 다이(D)의 외측면 전체는 열 보상 블록(210)에 의해 커버될 수 있다. 열 보상 블록(210)은 다이(D)를 완전히 둘러쌈으로써, 열 차폐 부재의 역할을 수행할 수 있다. 열 보상 블록(210)의 내부 반사면과 다이(D)의 측면 사이에는 열 차폐 공간이 형성될 수 있다.
도 7에 도시된 바와 같이, 열 보상 블록(210)의 반사면은 사각 형상을 가질 수 있다. 도 8에 도시된 바와 같이, 열 보상 블록(210)은 반사면은 원형 형상을 가질 수 있다. 열 보상 블록(210)의 제2 발열면(S2)은 상기 반사면의 일부 영역들에 구비될 수 있다. 예를 들면, 열 보상 블록(210)의 제2 발열면(S2)은 다이(D)의 코너부를 커버하도록 구비될 수 있다.
도 9를 참조하면, 4개의 열 보상 블록들(210)이 히터(140) 하부면 상에 흡착된 다이(D)의 코너부들을 커버하도록 배치될 수 있다. 열 보상 블록(210)의 제2 발열면(S2)은 부채꼴 형상을 가질 수 있다. 열 보상 블록(210)의 제2 발열면(S2)의 중심 영역이 다이(D)의 코너부에 가장 근접하게 배치될 수 있다.
도 10을 참조하면, 열 보상부는 다이(D)의 코너부들을 커버하는 4개의 열 보상 블록들(210) 및 다이(D)의 측부들을 커버하는 4개의 제2 열 보상 블록들(212)을 포함할 수 있다. 제2 열 보상 블록(212)은 다이(D)의 측부를 따라 연장할 수 있다.
열 보상 블록(210)의 제2 발열면(S2)은 제1 온도로 가열되고, 제2 열 보상 블록(212)의 제2 발열면(S2)은 상기 제1 온도와 다른 제2 온도로 가열될 수 있다. 예를 들면, 상기 제1 온도는 상기 제2 온도보다 높을 수 잇다.
상기 열 보상 블록들 및 상기 제2 열 보상 블록들의 개수 및 배치들은 예시적인 것이며, 이에 제한되지 않음을 이해할 수 있을 것이다.
도 11은 예시적인 실시예들에 따른 다이 본딩 장치를 나타내는 블록도이다. 도 12는 도 11의 다이 본딩 장치의 본딩 헤드를 나타내는 단면도이다. 도 13은 도 12의 본딩 헤드의 열 가압부 및 열 보상부를 나타내는 단면도이다. 상기 다이 본딩 장치는 상기 열 보상부의 배치를 제외하고는 도 1을 참조로 설명한 다이 본딩 장치와 실질적으로 동일하다. 이에 따라, 동일한 구성요소들에 대해서는 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 11 내지 도 13을 참조하면, 다이 본딩 장치(11)의 열 보상 블록(210)은 헤드 본체(110)의 하부면 상에서 다이(D)의 외측 영역에서 아래로 연장할 수 있다. 열 보상 블록(210)은 헤드 본체(110)의 하부면 상에 탈착 가능하도록 장착될 수 있다. 이와 다르게, 열 보상 블록(210)은 볼트 등의 체결 부재를 이용하여 헤드 본체(110)에 장착될 수 있다. 열 보상 블록(210)은 열 가압부(130)와 이격 배치될 수 있다. 열 보상 블록(210)은 다이(D)의 측면과 기 설정된 거리만큼 이격될 수 있다.
예시적인 실시예들에 있어서, 헤드 본체(110)의 단열 블록(114)의 하부면에는 열 보상 블록(210)을 냉각시키기 위한 제2 냉각 채널이 구비될 수 있다. 도 12에 도시된 바와 같이, 헤드 본체(110)의 단열 블록(114)에는 상기 제2 냉각 채널과 연통된 냉각 유로(148)가 구비되고, 헤드 본체(110)의 고정 블록(112)에는 냉각 유로(148)과 연통된 제2 냉각 유로(119, 121)가 구비될 수 있다. 냉각 모듈(170)은 제2 냉각 유로(119, 121)와 연결될 수 있다. 이에 따라, 열 보상 블록(210)은 냉각 유체의 순환에 의해 냉각될 수 있다.
도 14a 및 도 14b는 예시적인 실시예들에 따른 다이 본딩 장치의 열 가압부 및 열 보상부를 나타내는 단면도들이다. 도 15는 도 14a의 열 가압부 및 열 보상부를 나타내는 사시도이다. 상기 다이 본딩 장치는 상기 열 보상부의 구성을 제외하고는 도 1을 참조로 설명한 다이 본딩 장치와 실질적으로 동일하다. 이에 따라, 동일한 구성요소들에 대해서는 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
도 14a, 도 14b 및 도 15를 참조하면, 다이 본딩 장치의 열 가압부(130)는 적층된 다이들(D)을 흡착 및 가열하고, 열 보상부(200)는 적층된 다이들(D)의 외측 영역에 구비되어 다이들(D)의 3차원 온도 구배를 제어하기 위한 열 보상 블록(210)을 포함할 수 있다.
예시적인 실시예들에 있어서, 도 14a에 도시된 바와 같이, 열 보상 블록(210)은 복수 개의 적층된 블록들(210a, 210b, 210c)을 포함할 수 있다. 블록들(210a, 210b, 210c)은 다이들(D)의 코너부를 둘러싸도록 다이들(D)의 외측 영역에 순차적으로 적층될 수 있다. 블록들(210a, 210b, 210b)은 다이(D)를 둘러쌈으로써, 열 차폐 부재의 역할을 수행할 수 있다. 상기 블록들은 분리 가능하도록 조립될 수 있다. 상기 블록들 중 일부만이 다이(D)의 외측 영역에 조립될 수 있다.
블록들(210a, 210b, 210c)은 다이들(D)의 측면을 향하는 반사면들(S2a, S2b, S2c)을 각각 구비할 수 있다. 블록들(210a, 210b, 210c)의 내부 반사면들과 다이들(D)의 측면들 사이에는 열 차폐 공간이 형성될 수 있다. 블록들(210a, 210b, 210c) 각각은 내부의 열원을 포함할 수 있고, 상기 반사면은 다이(D)의 측면을 향하는 제2 발열면(S2)으로 제공될 수 있다.
블록들(210a, 210b, 210c) 중 일부가 적층된 다이들(D)의 높이에 따라 조립될 수 있다. 블록들(210a, 210b, 210c)은 다이들(D)의 적층 방향을 따라 적층되어 3차원 온도 열전달의 자유도를 확보할 수 있다.
도 14b에 도시된 바와 같이, 열 보상 블록(210)은 복수 개의 적층된 제1 내지 제4 블록들(210a, 210b, 210c, 210d)을 포함할 수 있다. 제1 내지 제4 블록들(210a, 210b, 210c, 210d)은 다이(D)의 측면으로부터 서로 다른 이격 거리들(G1, G2, G3, G4)을 각각 가질 수 있다. 예를 들면, 제1 블록(210a)의 반사면(S2a)과 다이(D)의 측면 사이의 제1 이격 거리(G1)는 1mm이고, 제2 블록(210b)의 반사면(S2b)과 다이(D)의 측면 사이의 제2 이격 거리(G2)는 2mm이고, 제3 블록(210c)의 반사면(S2c)과 다이(D)의 측면 사이의 제3 이격 거리(G3)는 3mm이고, 제4 블록(210d)의 반사면(S2d)과 다이(D)의 측면 사이의 제4 이격 거리(G4)는 2mm일 수 있다.
도 16은 도 15의 열 보상 블록의 다른 구성을 나타내는 사시도이다.
도 16을 참조하면, 열 보상 블록(210)의 복수 개의 적층된 블록들(210a, 210b, 210c) 각각은 히터(140) 하부면 상에 흡착된 다이(D)를 둘러싸도록 연장할 수 있다. 적층된 다이들(D)의 외측면 전체는 블록들(210a, 210b, 210c)에 의해 커버될 수 있다. 열 보상 블록(210)은 적층된 다이들(D)을 완전히 둘러쌈으로써, 열 차폐 부재의 역할을 수행할 수 있다. 블록들(210a, 210b, 210c)의 내부 반사면들과 다이들(D)의 측면들 사이에는 열 차폐 공간이 형성될 수 있다.
이하에서는, 상기 다이 본딩 장치를 이용하여 반도체 패키지를 제조하는 방법에 대하여 설명하기로 한다.
도 17 내지 도 21은 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 도면들이다.
도 17 내지 도 21을 참조하면, 패키지 기판(510) 상에 제1 반도체 장치(400)를 적층하고, 제1 반도체 장치(400) 상에 제2 반도체 장치(300a, 300b)를 적층하여 반도체 패키지(500)를 형성할 수 있다.
도 17을 참조하면, 먼저, 패키지 기판(510)의 상부면 상에 제1 반도체 장치(400)를 적층시킬 수 있다. 패키지 기판(510)은 인쇄회로기판(PCB), 유기 기판, 세라믹 기판, 모듈 보드 등을 포함할 수 있다.
제1 반도체 장치(400)는 패키지 기판(510) 상에 플립 칩 본딩(flip chip bonding) 방식으로 실장될 수 있다. 제1 반도체 장치(400)은 도전성 범프들(410)을 매개로 하여 패키지 기판(510)과 전기적으로 연결될 수 있다. 복수 개의 도전성 범프들(410)은 패키지 기판(510)의 상기 상부면 상의 복수 개의 기판 패드들 상에 각각 배치되어 제1 반도체 장치(410)와 패키지 기판(510)이 접합될 수 있다.
제1 반도체 장치(400)가 패키지 기판(510)에 접합되면, 제1 반도체 장치(400)와 패키지 기판(510) 사이에는 접착제(412)가 언더필(underfill)될 수 있다. 상기 접착제는 에폭시 물질을 포함하여 제1 반도체 장치(400)와 패키지 기판(510) 사이의 틈을 보강할 수 있다.
이어서, 제1 반도체 장치(400) 상에 2개의 제2 반도체 장치들(300a, 300b)을 적층시킬 수 있다. 제2 반도체 장치(300a, 300b)는 순차적으로 적층된 버퍼 다이(310a) 및 제1 내지 제3 메모리 다이들(310b, 310c, 310d)을 포함할 수 있다. 버퍼 다이(310a) 및 제1 내지 제3 메모리 다이들(310b, 310c, 310d)은 실리콘 관통 비아들(330)을 통해 데이터 신호 및 제어 신호를 통신할 수 있다. 버퍼 다이(310a)는 복수 개의 도전성 범프들(340)에 의해 제1 반도체 장치(400)와 전기적으로 연결될 수 있다. 본 실시예에서는, 고대역폭 메모리(HBM, High Bandwidth Memory) 장치로서 4개의 적층된 다이들(칩들)을 포함하는 것으로 예시하였다. 하지만, 이에 제한되지 않음을 이해할 수 있을 것이다.
예시적인 실시예들에 있어서, 버퍼 다이(310a) 및 제1 내지 제3 메모리 다이들(310b, 310c, 310d)은 도 1(도 11)의 다이 본딩 장치를 이용하여 본딩될 수 있다.
도 18 및 도 19를 참조하면, 다이 본딩 장치의 본딩 헤드는 소잉 공정에 의해 개별화된 제3 메모리 다이(310d)를 흡착하고 스테이지(S) 상의 제2 메모리 다이(310c) 상에 배치시킬 수 있다. 이어서, 상기 본딩 헤드의 열 가압부(130)는 제3 메모리 다이(310d)를 가압 및 가열할 수 있다.
제3 메모리 다이(310d)의 접속 패드들 상에는 범프들(350)이 형성될 수 있고, 제3 메모리 다이(310d)의 접합면 상에는 비전도성 접착 필름(NCF)과 같은 접착 필름(360)이 도포될 수 있다. 이와 다르게, 상기 접착 필름은 제2 메모리 다이(310c)의 접합면 상에 도포될 수 있다.
상기 본딩 헤드의 열 가압부(130)는 제3 메모리 다이(310d)를 가열함으로써, 상기 범프들이 리플로우되어 제3 메모리 다이(310d)와 제2 메모리 다이(310c) 사이에는 도전성 범프가 형성될 수 있다. 또한, 제3 메모리 다이(310d)와 제2 메모리 다이(310c)는 접착 필름(360)에 의해 접합될 수 있다.
이 경우에 있어서, 상기 본딩 헤드의 열 보상부(200)는 제3 메모리 다이(310d) 및 접착 필름(360)에 전달되는 열 유속을 원하는 3차원 온도 분포를 갖도록 제어할 수 있다. 열 보상부(200)의 열 보상 블록(210)은 제3 메모리 다이(310d)의 측면(코너부)로부터 방출된 열을 다시 반사하는 열 차폐 부재로서의 역할을 수행할 수 있다. 또한, 열 보상 블록(210)은 내부에 구비된 열원에 의하여 발열하는 제2 발열면(S2)을 구비하여, 상대적으로 낮은 온도는 갖는 제3 메모리 다이(310d)의 코너부를 가열하여 제3 메모리 다이(310d)가 균일한 온도 분포를 갖도록 할 수 있다.
따라서, 제3 메모리 다이(310d)의 중심부와 상기 코너부 사이의 온도 편차를 감소시킬 수 있다. 이에 따라, 제3 메모리 다이(310d)의 코너부의 낮은 온도로 인해 발생하는 상기 접착 필름의 미충전 현상을 방지할 수 있다.
이어서, 도 18 및 도 19를 참조로 설명한 공정들과 유사한 공정들을 수행하여, 적층된 제3 및 제2 메모리 다이들(310d, 310c)을 제1 메모리 다이(310b)에 본딩하고, 적층된 제3 내지 제1 메모리 다이들(310d, 310c, 310b)을 버퍼 다이(310a)에 본딩할 수 있다.
도 20 및 도 21을 참조하면, 다이 본딩 장치의 본딩 헤드는 적층된 제3 내지 제1 메모리 다이들(310d, 310c, 310b)을 흡착하고 스테이지(S) 상의 버퍼 다이(310a) 상에 배치시킬 수 있다. 이어서, 상기 본딩 헤드의 열 가압부(130)는 제3 내지 제1 메모리 다이들(310d, 310c, 310b)를 가압 및 가열할 수 있다.
이 경우에 있어서, 열 보상부(200)의 열 보상 블록(210)은 적층된 메모리 다이들(310d, 310c, 310b)의 높이에 따라 조립된 3개의 블록들(210a, 210b, 210c)을 포함할 수 있다. 블록들(210a, 210b, 210c) 각각은 내부의 열원을 포함할 수 있고, 블록들(210a, 210b, 210c)은 다이들(D)의 적층 방향을 따라 적층되어 3차원 온도 열전달의 자유도를 확보할 수 있다.
따라서, 상기 본딩 헤드의 열 보상부(200)는 제3 내지 제1 메모리 다이들(310d, 310c, 310a) 및 접착 필름들(360)에 전달되는 열 유속을 원하는 3차원 온도 분포를 갖도록 제어할 수 있다. 이에 따라, 온도의 분균일한 분포에 의한 상기 접착 필름의 미충전 현상을 방지할 수 있다.
예시적인 실시예들에 따른 반도체 패키지는, 예를 들어 중앙처리장치(CPU, MPU), 애플리케이션 프로세서(AP) 등과 같은 로직 소자, 예를 들어 에스램(SRAM) 장치, 디램(DRAM) 장치, 고대역폭 메모리(HBM) 장치 등과 같은 휘발성 메모리 장치, 및 예를 들어 플래시 메모리 장치, 피램(PRAM) 장치, 엠램(MRAM) 장치, 알램(RRAM) 장치 등과 같은 불휘발성 메모리 장치를 포함할 수 있다. 상기 전자 장치는 TV, 컴퓨터, 휴대용 컴퓨터, 랩톱 컴퓨터, 개인휴대단말기, 태블릿, 휴대폰, 디지털 음악 재생기 등에 적용될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10, 11: 다이 본딩 장치 100: 본딩 헤드
110: 헤드 본체 112: 고정 블록
114: 단열 블록 130: 열 가압부
140: 히터 141: 열원
150: 콜릿 160: 진공 모듈
170: 냉각 모듈 200: 열 보상부
210: 열 보상 블록 212: 제2 열 보상 블록
210a, 210b, 210c: 블록 300a, 300b: 제2 반도체 장치
310a: 버퍼 다이 310b: 제1 메모리 다이
310c: 제2 메모리 다이 310d: 제3 메모리 다이
330: 실리콘 관통 비아 340, 350: 도전성 범프
360: 접착 필름 400: 제1 반도체 장치
500: 반도체 패키지 510: 패키지 기판

Claims (20)

  1. 헤드 본체;
    상기 헤드 본체의 하부면에 장착되어 적어도 하나의 다이를 흡착 및 가열하고, 상기 다이의 흡착면을 향하는 제1 발열면을 갖는 히터를 포함하는 열 가압부; 및
    상기 헤드 본체의 하부면 상에서 상기 다이의 외측 영역에서 아래로 연장하고, 상기 열 가압부에 흡착된 상기 다이의 측면을 향하며 내부에 구비된 열원에 의하여 발열하는 제2 발열면을 갖는 적어도 하나의 열 보상 블록을 포함하는 열 보상부를 포함하는 다이 본딩 장치의 본딩 헤드.
  2. 제 1 항에 있어서, 상기 열 보상 블록은 상기 다이의 코너부를 둘러싸도록 연장하는 다이 본딩 장치의 본딩 헤드.
  3. 제 1 항에 있어서, 상기 열 보상 블록은 상기 다이를 둘러싸도록 연장하는 다이 본딩 장치의 본딩 헤드.
  4. 제 1 항에 있어서, 상기 열 보상 블록은 단열재를 포함하는 다이 본딩 장치의 본딩 헤드.
  5. 제 1 항에 있어서, 상기 제2 발열면과 상기 다이의 측면 사이의 간격은 10mm 이하인 다이 본딩 장치의 본딩 헤드.
  6. 제 1 항에 있어서, 상기 열 보상 블록은 상기 헤드 몸체의 하부면으로부터 상기 다이의 높이보다 작은 높이를 갖는 다이 본딩 장치의 본딩 헤드.
  7. 제 1 항에 있어서, 상기 열 보상 블록은 적층된 복수 개의 블록들을 포함하는 다이 본딩 장치의 본딩 헤드.
  8. 제 7 항에 있어서, 상기 블록들은 상기 다이의 측면으로부터 서로 다른 이격 거리들을 갖는 다이 본딩 장치의 본딩 헤드.
  9. 제 1 항에 있어서, 상기 제1 발열면과 상기 제2 발열면은 서로 직교하는 다이 본딩 장치의 본딩 헤드.
  10. 제 1 항에 있어서, 상기 히터는 독립적으로 온도 제어가 가능한 복수 개의 열원들을 포함하는 다이 본딩 장치의 본딩 헤드.
  11. 헤드 본체;
    상기 헤드 본체의 하부면에 장착되어 적어도 하나의 다이를 흡착 및 가열하고, 상기 다이의 흡착면을 향하는 제1 발열면을 갖는 히터를 포함하는 열 가압부; 및
    상기 헤드 본체의 하부면 상에서 상기 다이의 외측 영역에서 아래로 연장하고, 상기 열 가압부에 흡착된 상기 다이로부터의 열을 차단하기 위한 반사면을 적어도 하나의 열 보상 블록을 포함하는 열 보상부를 포함하는 다이 본딩 장치의 본딩 헤드.
  12. 제 11 항에 있어서, 상기 열 보상 블록은 단열재를 포함하는 다이 본딩 장치의 본딩 헤드.
  13. 제 11 항에 있어서, 상기 열 보상 블록은 내부에 열원을 포함하고, 상기 반사면은 상기 다이의 측면을 향하는 제2 발열면으로 제공되는 다이 본딩 장치의 본딩 헤드.
  14. 제 11 항에 있어서, 상기 열 보상 블록은 상기 다이의 코너부를 둘러싸도록 연장하는 다이 본딩 장치의 본딩 헤드.
  15. 제 11 항에 있어서, 상기 열 보상 블록은 상기 다이를 둘러싸도록 연장하는 다이 본딩 장치의 본딩 헤드.
  16. 제 11 항에 있어서, 상기 반사면과 상기 다이의 측면 사이의 간격은 10mm 이하인 다이 본딩 장치의 본딩 헤드.
  17. 제 11 항에 있어서, 상기 열 보상 블록은 상기 헤드 몸체의 하부면으로부터 상기 다이의 높이보다 작은 높이를 갖는 다이 본딩 장치의 본딩 헤드.
  18. 제 11 항에 있어서, 상기 열 보상 블록은 적층된 복수 개의 블록들을 포함하는 다이 본딩 장치의 본딩 헤드.
  19. 제 18 항에 있어서, 상기 블록들은 상기 다이의 측면으로부터 서로 다른 이격 거리들을 갖는 다이 본딩 장치의 본딩 헤드.
  20. 제 11 항에 있어서, 상기 히터는 독립적으로 온도 제어가 가능한 복수 개의 열원들을 포함하는 다이 본딩 장치의 본딩 헤드.
KR1020190120063A 2019-09-27 2019-09-27 본딩 헤드, 이를 포함하는 다이 본딩 장치 및 이를 이용한 반도체 패키지의 제조 방법 KR20210037431A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190120063A KR20210037431A (ko) 2019-09-27 2019-09-27 본딩 헤드, 이를 포함하는 다이 본딩 장치 및 이를 이용한 반도체 패키지의 제조 방법
US16/837,025 US11626381B2 (en) 2019-09-27 2020-04-01 Bonding head including a thermal compensator, die bonding apparatus including the same and method of manufacturing semiconductor package using the same
US18/128,449 US11848301B2 (en) 2019-09-27 2023-03-30 Method of manufacturing a semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190120063A KR20210037431A (ko) 2019-09-27 2019-09-27 본딩 헤드, 이를 포함하는 다이 본딩 장치 및 이를 이용한 반도체 패키지의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210037431A true KR20210037431A (ko) 2021-04-06

Family

ID=75162164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190120063A KR20210037431A (ko) 2019-09-27 2019-09-27 본딩 헤드, 이를 포함하는 다이 본딩 장치 및 이를 이용한 반도체 패키지의 제조 방법

Country Status (2)

Country Link
US (2) US11626381B2 (ko)
KR (1) KR20210037431A (ko)

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4544755B2 (ja) * 2001-01-17 2010-09-15 パナソニック株式会社 ボンディングヘッド及び部品装着装置
JP2005026608A (ja) * 2003-07-02 2005-01-27 Tokyo Electron Ltd 接合方法および接合装置
US7736950B2 (en) 2003-11-10 2010-06-15 Stats Chippac, Ltd. Flip chip interconnection
US6940053B2 (en) 2003-11-18 2005-09-06 Intel Corporation Chip bonding heater with differential heat transfer
TWI232165B (en) * 2004-06-25 2005-05-11 Innolux Display Corp Bonding apparatus and method
US20060273450A1 (en) * 2005-06-02 2006-12-07 Intel Corporation Solid-diffusion, die-to-heat spreader bonding methods, articles achieved thereby, and apparatus used therefor
JP4786226B2 (ja) * 2005-06-07 2011-10-05 富士通株式会社 加熱装置
JP4941305B2 (ja) * 2005-10-12 2012-05-30 株式会社村田製作所 接合装置
US8278142B2 (en) * 2008-05-22 2012-10-02 Texas Instruments Incorporated Combined metallic bonding and molding for electronic assemblies including void-reduced underfill
JP2010034423A (ja) * 2008-07-30 2010-02-12 Fujitsu Ltd 加圧加熱装置及び方法
JP2011009357A (ja) * 2009-06-24 2011-01-13 Fujitsu Ltd 実装装置
JP2011109046A (ja) * 2009-11-20 2011-06-02 Sony Chemical & Information Device Corp 実装装置および電子モジュールの製造方法
US8470641B2 (en) * 2009-12-17 2013-06-25 Texas Instruments Incorporated Exposed mold
JP4808283B1 (ja) * 2010-06-30 2011-11-02 株式会社新川 電子部品実装装置及び電子部品実装方法
US8651359B2 (en) * 2010-08-23 2014-02-18 International Business Machines Corporation Flip chip bonder head for forming a uniform fillet
US8177862B2 (en) * 2010-10-08 2012-05-15 Taiwan Semiconductor Manufacturing Co., Ltd Thermal compressive bond head
TWI564106B (zh) * 2011-03-28 2017-01-01 山田尖端科技股份有限公司 接合裝置以及接合方法
US20130032270A1 (en) * 2011-08-01 2013-02-07 Texas Instruments Incorporated Thermal compression bonding with separate bond heads
JP6043058B2 (ja) * 2011-11-07 2016-12-14 デクセリアルズ株式会社 接続装置、接続構造体の製造方法、チップスタック部品の製造方法及び電子部品の実装方法
US9842817B2 (en) * 2012-02-27 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Solder bump stretching method and device for performing the same
US8685833B2 (en) * 2012-04-02 2014-04-01 International Business Machines Corporation Stress reduction means for warp control of substrates through clamping
US8967452B2 (en) 2012-04-17 2015-03-03 Asm Technology Singapore Pte Ltd Thermal compression bonding of semiconductor chips
US8870051B2 (en) * 2012-05-03 2014-10-28 International Business Machines Corporation Flip chip assembly apparatus employing a warpage-suppressor assembly
US8987130B2 (en) * 2012-05-29 2015-03-24 International Business Machines Corporation Reactive bonding of a flip chip package
CH707480B1 (de) 2013-01-21 2016-08-31 Besi Switzerland Ag Bondkopf mit einem heiz- und kühlbaren Saugorgan.
US9331032B2 (en) * 2013-03-06 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding and apparatus for performing the same
US9105629B2 (en) 2013-03-07 2015-08-11 International Business Machines Corporation Selective area heating for 3D chip stack
KR101458710B1 (ko) 2013-06-19 2014-11-06 하이디스 테크놀로지 주식회사 Ｉｃ 칩 접착 장치 및 접착 방법
DE102014103013B4 (de) * 2014-03-06 2017-09-21 Infineon Technologies Ag Verfahren zum Erzeugen einer getrockneten Pastenschicht, Verfahren zum Erzeugen einer Sinterverbindung und Durchlaufanlage zur Durchführung der Verfahren
US9875985B2 (en) * 2014-11-18 2018-01-23 International Business Machines Corporation Flip-chip bonder with induction coils and a heating element
JP6405999B2 (ja) 2014-12-25 2018-10-17 富士通株式会社 チップボンディング装置およびチップボンディング方法
US9496188B2 (en) * 2015-03-30 2016-11-15 International Business Machines Corporation Soldering three dimensional integrated circuits
US10083844B2 (en) * 2015-03-31 2018-09-25 Shindengen Electric Manufacturing Co., Ltd. Method of manufacturing bonded body
CN106605296A (zh) * 2015-03-31 2017-04-26 新电元工业株式会社 加压单元
US10037903B2 (en) * 2015-03-31 2018-07-31 Shindengen Electric Manufacturing Co., Ltd. Bonding device, bonding method and pressure applying unit
US9508680B1 (en) * 2015-06-17 2016-11-29 Globalfoundries Inc. Induction heating for underfill removal and chip rework
TWI671827B (zh) * 2017-03-30 2019-09-11 日商新川股份有限公司 接合裝置以及接合方法
CN111727494B (zh) * 2018-02-14 2023-09-08 库利克和索夫工业公司 包含还原气体的使用的将半导体元件焊接到基板的方法及相关焊接机

Also Published As

Publication number Publication date
US20210098415A1 (en) 2021-04-01
US11848301B2 (en) 2023-12-19
US11626381B2 (en) 2023-04-11
US20230238351A1 (en) 2023-07-27

Similar Documents

Publication Publication Date Title
US9972605B2 (en) Method for fabricating fan-out wafer level package and fan-out wafer level package fabricated thereby
US7781883B2 (en) Electronic package with a thermal interposer and method of manufacturing the same
US10079192B2 (en) Semiconductor chip package assembly with improved heat dissipation performance
US6339254B1 (en) Stacked flip-chip integrated circuit assemblage
US20150221625A1 (en) Semiconductor package having a dissipating plate
JP6639931B2 (ja) 電子部品の製造装置及び製造方法並びに電子部品
US10978409B2 (en) Semiconductor package
US20150228591A1 (en) Semiconductor package and method of manufacturing the same
KR20180027679A (ko) 반도체 패키지 및 그의 제조 방법
JP2004111656A (ja) 半導体装置及び半導体装置の製造方法
US10825774B2 (en) Semiconductor package
WO2011121779A1 (ja) マルチチップモジュール、プリント配線基板ユニット、マルチチップモジュールの製造方法およびプリント配線基板ユニットの製造方法
KR20210059866A (ko) 언더 필 물질 층을 포함하는 반도체 패키지 및 그 형성방법
KR20200115796A (ko) 반도체 패키지 및 그 제조 방법
TW201802975A (zh) 安裝裝置及安裝方法
JP2016063178A (ja) 半導体装置及びその製造方法
KR102492530B1 (ko) 열 방출 소자, 이를 포함하는 반도체 패키지 및 반도체 소자
TW201620091A (zh) 製造半導體裝置的方法
JP5299837B2 (ja) 支持装置、加熱加圧装置及び加熱加圧方法
JP2022014121A (ja) 半導体装置およびその製造方法
KR20210037431A (ko) 본딩 헤드, 이를 포함하는 다이 본딩 장치 및 이를 이용한 반도체 패키지의 제조 방법
TW201501249A (zh) 半導體裝置
JP6732262B2 (ja) 実装装置および実装システム
JP4657262B2 (ja) 半導体装置
TWI837021B (zh) 電子封裝件

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal