KR20240033314A - 반도체 패키지 리플로우 장치 및 반도체 패키지 리플로우 방법 - Google Patents

반도체 패키지 리플로우 장치 및 반도체 패키지 리플로우 방법 Download PDF

Info

Publication number
KR20240033314A
KR20240033314A KR1020220111790A KR20220111790A KR20240033314A KR 20240033314 A KR20240033314 A KR 20240033314A KR 1020220111790 A KR1020220111790 A KR 1020220111790A KR 20220111790 A KR20220111790 A KR 20220111790A KR 20240033314 A KR20240033314 A KR 20240033314A
Authority
KR
South Korea
Prior art keywords
semiconductor package
reflow
semiconductor
heat source
thermal expansion
Prior art date
Application number
KR1020220111790A
Other languages
English (en)
Inventor
김학성
한봉태
주영민
장용래
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020220111790A priority Critical patent/KR20240033314A/ko
Publication of KR20240033314A publication Critical patent/KR20240033314A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75261—Laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75272—Oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/81224—Applying energy for connecting with energy being in the form of electromagnetic radiation using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/81948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/40—Details of apparatuses used for either manufacturing connectors or connecting the semiconductor or solid-state body
    • H01L2924/401—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 패키지 리플로우 장치가 제공된다. 상기 반도체 패키지 리플로우 장치는, 반도체 패키지가 수용되는 공간이 내부에 마련되는 리플로우 오븐; 상기 리플로우 오븐의 내부에 수용되어 있는 반도체 패키지 전체를 대상으로 균일하게 열을 가하는 주 열원; 및 상기 반도체 패키지를 이루는 복수 개의 반도체 부품 간의 열팽창 계수 차이에 기반하여, 열팽창 계수에 차이가 있는 반도체 부품들이 서로 비 균일한 온도로 가열되도록 상기 복수 개의 반도체 부품에 대하여 선택적으로 열을 가하는 보조 열원을 포함할 수 있다.

Description

반도체 패키지 리플로우 장치 및 반도체 패키지 리플로우 방법{Device for semiconductor package reflow and method for semiconductor package reflow}
본 발명은 반도체 패키지 리플로우 장치 및 반도체 패키지 리플로우 방법에 관련된 것으로 보다 구체적으로는, 부품 실장 중 발생하는 반도체 패키지의 휨을 방지 혹은 최소화할 수 있는, 반도체 패키지 리플로우 장치 및 반도체 패키지 리플로우 방법에 관련된 것이다.
반도체 제공 공정은 웨이퍼에 회로를 인쇄하는 전공정(Fabrication)과 개별 칩으로 분리하여 조립 및 검사하는 후공정으로 분류할 수 있다. 반도체 전공정에서는 웨이퍼에 회로를 구현하기 위해 노광, 식각, 증착, 세정, 연마 등과 같은 공정을 반복 수행하여 반도체 소자를 제작하는 작업이 수행된다. 반도체 후공정은 회로 패턴이 형성된 웨이퍼를 개별 칩 단위로 분리 및 조립하여 최종 제품인 반도체 칩을 제품화(패키징)하고 성능 및 신뢰성 테스트를 수행하는 단계이다. 이 단계에서, 웨이퍼 칩과 전기적으로 연결되어 있는 캐리어는 온도 변화, 전기적 충격, 화학적 및 물리적 외부 충격을 방지하기 위해 몰딩을 진행한다.
패키지 내부에서의 칩과 캐리어를 전기적으로 연결하는 방식은 칩 상의 패드(Pad)에서 캐리어 상의 패드까지 와이어(Wire)로 연결하는 와이어 본딩(Wire bonding) 방식이 주류였다. 최근, 반도체 소형화 및 집적화에 따라 수많은 데이터를 빠른 시간 내에 처리하기 위해서 많은 입출력 단자를 요구하게 되었다. 와이어 본딩에 사용되는 칩 위의 금속 패드 배치는 일 차원적이어서 공간적으로 제약이 많아 입출력 단자를 늘리는데 한계점이 분명했다. 이러한 한계점을 극복하기 위해 와이어 본딩 방식에서 범프(Bump) 소재를 이용한 Flip-Chip 패키징 방식에 대한 기술 수요가 증가하였다. 상기 방식은 와이어 대신 범프를 결합 소재로 사용하는 방식으로, 와이어 본딩 방식에 비해 입출력 단자가 많고 전기적 특성이 우수하며 고밀도의 반도체를 제작할 수 있다는 특징이 있다. 패키지와 시스템보드(PCB)를 전기적으로 연결하는 방식도 와이어 본딩 방식과 같은 단점을 가지고 있는 리드 프레임(Lead frame) 방식에서 볼(Ball)을 사용하는 방식으로 변화하였다.
한편, 전자기기의 경박단소화에 따라 시스템보드에 올라가는 패키지의 풋프린트(Footprint) 면적을 줄이는 고밀도 패키지의 기술적 요구가 증가하고 있다. 삽입 실장 방식의 경우 홀(Hole)이 차지하는 면적이 크기 때문에 실장 시 패키지가 차지하는 면적을 줄이기 어렵다. 이에 따라, 패키지와 시스템보드에 연결하는 방식이 삽입 실장 방식에서 표면 실장 방식(Surface mounting technology; SMT)으로 발전되었다. 이 기술은 기판 상에 실장하는 부품 간의 배선 거리를 최소화하는 기술로, 기판 모듈 및 반도체 패키지에 솔더(Solder)를 도포하고, 정해진 위치에 부품을 실장한 후, 리플로우 솔더링 장치(Reflow soldering machine)를 통해 열을 가하여 솔더 페이스트를 용융시키고 다시 응고시켜 회로 기판을 제작한다. 대표적인 표면 실장 패키지는 볼 그리드 배열(Ball grid array; BGA)이 있다.
한편, 리플로우 공정에서는 다양한 가열 방식이 존재하는데, 이중 대류 가열 방식(Hot-air-convection)은 발열 장치를 통해 발생한 열을, 팬을 통해 순환시켜 가열하는 방식을 의미한다. 직접적으로 부품에 열을 가하지 않기 때문에 복사열을 사용하는 방식에 비해 열 손상이 적고 반도체 패키지 전체에 비교적 균일한 가열이 가능하다는 것이 특징이다. 하지만, 기존의 대류 가열 방식의 리플로우 공정은 주요 가열 대상인 솔더 외의 기판 및 반도체 패키지까지 가열하는 문제점이 있다. 반도체 패키지에서 반도체 소자들은 각각의 열 팽창률이 상이하기 때문에 열원에 의한 열응력으로 인해 일부의 소자가 파손되거나 부품의 휨(Warpage)이 발생하여 접합이 정확하게 이루어지지 않는 등의 문제점이 있다.
최근에는 반도체 고직접화/미세화에 따라 패키지의 두께가 얇아지고 다양한 소자 및 이를 포함한 반도체 패키지를 하나의 패키지 기판 및 보드에 부착하는 방식으로 형상이 복잡해지고 있다. 이러한 패키지 실장 과정에서는 미세한 온도 차이로도 휨이 더 많이 발생하게 된다. 따라서, 기존의 리플로우 공정은 공기의 대류 과정에서 발생하는 높이에 따른 온도 차이가 반도체 부품의 휨에 많은 영향을 미칠 수 있다. 또한, 기존의 리플로우 공정은 부품 전체를 실장하기 위해 실장에 필요한 온도 보다 높은 조건에서 공정을 진행하게 되는데, 이는 각 부품을 최적의 온도 조건에서 진행하지 않기 때문에 열에 민감한 소자의 경우 수작업으로 진행해야 하는 문제점이 있다.
상기와 같은 문제점을 해결하기 위해 기판 상의 일부 영역을 단시간에 가열하여 솔더링하는 LAB(Laser assisted bonding) 방법이 제안되었다. LAB 기반 접합 기술은 레이어가 상부 부품에 조사되면 그 중 일 부분이 열 에너지 형태로 흡수된다. 흡수된 열 에너지로 인해 상부 부품의 온도가 올라가면 열 전도 현상으로 접합부의 온도 또한 올라가게 된다. 적절한 조건에서 접합부의 온도가 접합 공정에 필요한 온도까지 상승하면, 이때, 기판의 온도는 접합부의 온도에 비해 낮게 유지될 수 있다는 특징이 있다. 일반적으로, 상부 부품의 열팽창 계수가 기판의 열팽창 계수보다 낮기 때문에 상하부 부품의 열팽창 차이가 작아지고, 기존의 리플로우 공정 방식에서의 문제점들을 줄일 수 있다는 것이 특징이다. 또한, 레이어 조사 시간이 매우 짧은 것이 특징이다. 플럭스(flux)에 따라 레이저 조사 시간은 1초 ~ 5초 이내로 짧은 공정 시간을 갖는다. 이는 국부적인 영역을 조사하는 레이저의 특성상, 생산성의 문제를 일부 해결할 수 있는 기술적인 장점으로 볼 수 있다. 상기 공정은 기능성 소재를 기판 위에 도포하는 Fluxing underfill dispense 과정, Chip 혹은 Package를 기판에 정렬하는 Alignment 과정, 레이저를 반도체 패키지에 조사하는 Laser irradiation 과정으로 분류할 수 있다.
하지만, LAB 공정에서는 기존의 리플로우 공정에서 사용하던 플럭스를 그대로 사용하면, 공정 효율이 낮아지는 단점이 있어, 플럭스 소재의 최적화가 필요한 실정이다. 또한, LAB 공정에서의 집광된 레이저 빔은 조사 영역 내의 위치에 따라 가우시한 분포(Gaussian distribution) 형태의 에너지 분포를 갖는데, 이는 레이저 빔 조사영역의 중심부로 갈수록 에너지 세기가 증가하고 조사영역의 변두리로 갈수록 에너지의 세기가 약해지는 문제점이 있다. 따라서, 레이저 빔을 이용한 솔더링 방식은 소자와 기판의 접합이 제대로 이루어지지 않는 문제가 발생할 수 있다. 또한, 상기 기술은 레이저 빔의 에너지가 조사영역의 중심부에 집중되는 특성에 따라 솔더링에 필요한 에너지 조건을 만족하는 좁은 영역에서만 이루어지기 때문에 기판 어레이 전체를 솔더링하기 위해서는 많은 시간이 소요되는 단점이 있다. 이를 위해서는 대면적에 균일한 에너지를 가할 수 있는 균질화된 빔 기술이 필요하나, 이는 공정 비용을 증대시키는 원인 중 하나로 볼 수 있다.
본 발명이 해결하고자 하는 일 기술적 과제는, 부품 실장 중 발생하는 반도체 패키지의 휨을 방지 혹은 최소화할 수 있는, 반도체 패키지 리플로우 장치 및 반도체 패키지 리플로우 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 기술적 과제는 상술된 것에 제한되지 않는다.
상기 기술적 과제를 해결하기 위해, 본 발명은 반도체 패키지 리플로우 장치를 제공한다.
일 실시 예에 따르면, 상기 반도체 패키지 리플로우 장치는, 반도체 패키지가 수용되는 공간이 내부에 마련되는 리플로우 오븐; 상기 리플로우 오븐의 내부에 수용되어 있는 반도체 패키지 전체를 대상으로 균일하게 열을 가하는 주 열원; 및 상기 반도체 패키지를 이루는 복수 개의 반도체 부품 간의 열팽창 계수 차이에 기반하여, 열팽창 계수에 차이가 있는 반도체 부품들이 서로 비 균일한 온도로 가열되도록 상기 복수 개의 반도체 부품에 대하여 선택적으로 열을 가하는 보조 열원을 포함할 수 있다.
일 실시 예에 따르면, 상기 보조 열원은 상기 복수 개의 반도체 부품 중에서 상대적으로 열팽창 계수가 작은 반도체 부품에 대하여 열을 더 가할 수 있다.
일 실시 예에 따르면, 상기 보조 열원은 저항 가열, 아크 가열, 유도 가열, 유전 가열, 적외선 가열, 전자빔 가열 및 레이저 가열 중 어느 하나의 가열 방식으로 이루어질 수 있다.
일 실시 예에 따르면, 상기 보조 열원은 적외선 레이저가 사용되는 레이저 가열 방식으로 이루어질 수 있다.
일 실시 예에 따르면, 상기 적외선 레이저를 투과시키는 윈도우 유닛을 더 포함하며, 상기 윈도우 유닛은 상기 리플로우 오븐의 일측면에 마련되어 상기 보조 열원과 마주할 수 있다.
일 실시 예에 따르면, 상기 윈도우 유닛은 1,000 ㎚ 내지 3,000 ㎚ 파장 영역의 적외선을 90% 이상 투과시킬 수 있는 재질로 구비될 수 있다.
일 실시 예에 따르면, 레이저 조절 유닛을 더 포함하며, 상기 레이저 조절 유닛은, 상기 보조 열원을 통하여 상기 반도체 패키지에 조사되는 상기 적외선 레이저의 조사 위치 및 조사 세기를 조절할 수 있다.
일 실시 예에 따르면, 상기 레이저 조절 유닛은 포토 마스크, 빔렛 및 광원 렌즈 중 어느 하나로 구비될 수 있다.
일 실시 예에 따르면, 상기 보조 열원은, 적외선을 발생시키는 발광부; 및 상기 반도체 패키지로부터 반사되는 적외선을 감지하는 수광부;를 포함하되, 상기 수광부는, 상기 감지되는 적외선을 통하여 상기 반도체 패키지의 온도와 휨(warpage)을 실시간으로 모니터링할 수 있는 IR 카메라로 이루어지며, 제어부를 더 포함하되, 상기 제어부는 상기 IR 카메라를 통하여 실시간으로 모니터링되는 상기 반도체 패키지의 온도와 휨 정보에 기반하여 상기 반도체 부품 간의 열팽창 계수에 따른 열팽창 차이가 최소화되었는지 판단할 수 있다.
한편, 본 발명은, 반도체 패키지 리플로우 방법을 제공한다.
일 실시 예에 따르면, 상기 반도체 패키지 리플로우 방법은, 주 열원을 통하여, 반도체 패키지 전체를 대상으로 균일하게 열을 가하는 주 가열 단계; 보조 열원을 통하여, 상기 반도체 패키지를 이루는 복수 개의 반도체 부품 간의 열팽창 계수 차이에 기반하여, 열팽창 계수에 차이가 있는 반도체 부품들이 서로 비 균일한 온도로 가열되도록 상기 복수 개의 반도체 부품에 대하여 선택적으로 열을 가하는 보조 가열 단계; 및 상기 가열된 반도체 패키지를 냉각시키는 냉각 단계를 포함할 수 있다.
일 실시 예에 따르면, 상기 보조 가열 단계에서는 상기 복수 개의 반도체 부품 중에서 상대적으로 열팽창 계수가 작은 반도체 부품에 대하여 열을 더 가할 수 있다.
일 실시 예에 따르면, 상기 보조 가열 단계에서는 상기 보조 열원으로 적외선 레이저를 사용할 수 있다.
일 실시 예에 따르면, 상기 보조 가열 단계에서는 상기 보조 열원을 통하여 상기 반도체 패키지에 조사되는 상기 적외선 레이저의 조사 위치 및 조사 세기를 조절할 수 있다.
일 실시 예에 따르면, 상기 주 가열 단계는 적외선 리플로우(infrared reflow), 기상 리플로우(vapor phase reflow), 강제 대류 리플로우(forced convection reflow), 인라인 전도 리플로우(in line conduction reflow), 레이저 리플로우(laser reflow), 소프트 빔 리플로우(soft beam reflow), 핫-바 리플로우(hot-bar reflow) 및 콜릿 솔더링(collet soldering) 중 어느 하나의 가열 방식으로 진행될 수 있다.
본 발명의 실시 예에 따르면, 반도체 패키지가 수용되는 공간이 내부에 마련되는 리플로우 오븐; 상기 리플로우 오븐의 내부에 수용되어 있는 반도체 패키지 전체를 대상으로 균일하게 열을 가하는 주 열원; 및 상기 반도체 패키지를 이루는 복수 개의 반도체 부품 간의 열팽창 계수 차이에 기반하여, 열팽창 계수에 차이가 있는 반도체 부품들이 서로 비 균일한 온도로 가열되도록 상기 복수 개의 반도체 부품에 대하여 선택적으로 열을 가하는 보조 열원을 포함할 수 있다.
이에 따라, 부품 실장 공정 시 반도체 부품 간의 열팽창 차이를 최소화할 수 있는, 반도체 패키지 리플로우 장치 및 반도체 패키지 리플로우 방법이 제공될 수 있으며, 이를 통하여, 부품 실장 중 발생되는 반도체 패키지의 휨(warpage)을 방지 혹은 최소화할 수 있다.
이와 같이, 본 발명의 실시 예에 따르면, 고도화/미세화된 반도체 패키지 및 소자를 다양한 기판에 기계적 손상 없이 안정적으로 실장할 수 있다는 점에서 높은 수준의 신뢰성을 요구하는 반도체 산업에서 고 부가가치 상품을 제작할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 반도체 패키지 리플로우 장치를 설명하기 위한 모식도이다.
도 2는 본 발명의 일 실시 예에 따른 반도체 패키지 리플로우 장치의 보조 열원을 설명하기 위한 참고도이다.
도 3은 본 발명의 일 실시 예에 따른 반도체 패키지 리플로우 장치에서, 반도체 패키지에 조사되는 적외선 레이저의 조사 영역, 위치 및 세기를 조절하는 보조 열원을 설명하기 위한 예시도이다.
도 4는 탑 모듈과 바텀 모듈 간의 열팽창 계수에 차이가 있을 때, 보조 열원을 사용하지 않은 경우를 설명하기 위한 모식도이다.
도 5는 탑 모듈과 바텀 모듈 간의 열팽창 계수에 차이가 있을 때, 보조 열원으로 탑 모듈을 더 가열한 경우를 설명하기 위한 모식도이다.
도 6은 반도체 칩 간의 열팽창 계수에 차이가 있을 때, 보조 열원을 사용하지 않은 경우를 설명하기 위한 모식도이다.
도 7은 반도체 칩 간의 열팽창 계수에 차이가 있을 때, 보조 열원으로 열팽창 계수가 상대적으로 작은 반도체 칩을 더 가열한 경우를 설명하기 위한 모식도이다.
도 8은 본 발명의 일 실시 예에 따른 반도체 패키지 리플로우 방법을 공정 순으로 나타낸 흐름도이다.
도 9는 본 발명의 일 실시 예에 따른 반도체 패키지 리플로우 방법의 각 단계를 설명하기 위한 그래프이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명할 것이다. 그러나 본 발명의 기술적 사상은 여기서 설명되는 실시 예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 형상 및 크기는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
또한, 본 명세서의 다양한 실시 예 들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시 예에 제1 구성요소로 언급된 것이 다른 실시 예에서는 제2 구성요소로 언급될 수도 있다. 여기에 설명되고 예시되는 각 실시 예는 그것의 상보적인 실시 예도 포함한다. 또한, 본 명세서에서 '및/또는'은 전후에 나열한 구성요소들 중 적어도 하나를 포함하는 의미로 사용되었다.
명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 또한, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 구성요소 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 구성요소 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 배제하는 것으로 이해되어서는 안 된다. 또한, 본 명세서에서 "연결"은 복수의 구성 요소를 간접적으로 연결하는 것, 및 직접적으로 연결하는 것을 모두 포함하는 의미로 사용된다.
또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.
도 1은 본 발명의 일 실시 예에 따른 반도체 패키지 리플로우 장치를 설명하기 위한 모식도이고, 도 2는 본 발명의 일 실시 예에 따른 반도체 패키지 리플로우 장치의 보조 열원을 설명하기 위한 참고도이며, 도 3은 본 발명의 일 실시 예에 따른 반도체 패키지 리플로우 장치에서, 반도체 패키지에 조사되는 적외선 레이저의 조사 영역, 위치 및 세기를 조절하는 보조 열원을 설명하기 위한 예시도이고, 도 4는 탑 모듈과 바텀 모듈 간의 열팽창 계수에 차이가 있을 때, 보조 열원을 사용하지 않은 경우를 설명하기 위한 모식도이며, 도 5는 탑 모듈과 바텀 모듈 간의 열팽창 계수에 차이가 있을 때, 보조 열원으로 탑 모듈을 더 가열한 경우를 설명하기 위한 모식도이고, 도 6은 반도체 칩 간의 열팽창 계수에 차이가 있을 때, 보조 열원을 사용하지 않은 경우를 설명하기 위한 모식도이며, 도 7은 반도체 칩 간의 열팽창 계수에 차이가 있을 때, 보조 열원으로 열팽창 계수가 상대적으로 작은 반도체 칩을 더 가열한 경우를 설명하기 위한 모식도이다.
도 1에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 반도체 패키지 리플로우 장치(100)는, 반도체 패키지(10)를 이루는 복수 개의 반도체 부품, 예를 들어, 패키지 기판(11)과 인터포저(interposer)(12) 사이 및 인터포저(12)와 반도체 칩(13) 사이에 개재되어 있는 솔더 물질을 용융 및 응고시켜 솔더링(soldering)하는 장치이다.
여기서, 상기 반도체 패키지(10)는 개별 소자, 집적회로(IC), PCB(Printed Circuit Board), EMC(Epoxy Compound Molding) 중 어느 하나 또는 이들의 조합으로 이루어질 수 있다. 또한, 상기 반도체 부품은 트랜지스터(Transistor), 다이오드(Diode), LED, 포토 다이오드 등을 포함할 수 있다.
이때, 본 발명의 일 실시 예에 따른 반도체 패키지 리플로우 장치(100)는, 솔더 물질만을 용융하는 것이 아니라, 열팽창 계수가 상대적으로 작은 반도체 부품에 대한 추가 가열을 통하여, 반도체 부품 간의 열팽창 차이를 최소화할 수 있으며, 이를 통해, 부품 실장 중 발생되는 반도체 패키지의 휨(warpage)을 방지 혹은 최소화하여, 기계적 안정성을 확보할 수 있다.
이를 위해, 본 발명의 일 실시 예에 따른 반도체 패키지 리플로우 장치(100)는 리플로우 오븐(110), 주 열원(120) 및 보조 열원(130)을 포함하여 형성될 수 있다.
상기 리플로우 오븐(110)는 반도체 패키지(10)가 수용되는 공간이 내부에 마련될 수 있다. 즉, 상기 리플로우 오븐(110)은 리플로우 공정 공간을 제공할 수 있다.
여기서, 상기 반도체 패키지(10)는 Chiplet 구조의 반도체 패키지를 예시한 것으로, Chiplet은 기존의 칩 다이(chip die)에 탑재된 기능을 작은 다이들로 분리하여 인터포저(12) 또는 기판(11) 위에 서로 전기적으로 연결되는 구조를 가지고 있다. 인터포저(12) 위에 있는 다이들 혹은 반도체 칩(13)들은 서로 다른 구조 및 형상을 가지고 있으며, 실장되는 반도체 칩(13)의 개수가 증가함에 따라 반도체 칩(13) 간의 전기선 배열이 증가하여 전체 반도체 패키지(10)의 구조는 복합하다. 복잡한 구조를 가지는 반도체 패키지(10)는 비 대칭적인 형상을 가지고 있으므로, 열팽창에 의한 휨(Warpage)도 복잡한 형상을 갖는다.
본 발명의 일 실시 예에 따른 반도체 패키지 리플로우 장치(100)는 보조 열원(130)을 통하여, 열팽창에 의한 휨을 방지 혹은 최소화하는데 이에 대해서는 하기에서 보다 상세히 설명하기로 한다.
상기 주 열원(120)은 패키지 기판(11)과 인터포저(interposer)(12) 사이에 개재되어 있는 솔더 물질(도 2의 bump) 및 인터포저(12)와 반도체 칩(13) 사이에 개재되어 있는 솔더 물질(도 2의 micro bump)을 용융시키기 위하여, 반도체 패키지(10)에 열을 가하는 장치이다.
이때, 본 발명의 일 실시 예에 따르면, 상기 주 열원(120)은 리플로우 오븐(110)의 내부에 수용되어 있는 반도체 패키지(10) 전체를 대상으로 열을 가할 수 있다.
상기 주 열원(120)은 대류, 복사, 전도 및 이들의 조합을 통하여 반도체 패키지(10) 전체를 대상으로 열을 가할 수 있다.
예를 들어, 상기 주 열원(120)은 적외선 리플로우(infrared reflow), 기상 리플로우(vapor phase reflow), 강제 대류 리플로우(forced convection reflow), 인라인 전도 리플로우(in line conduction reflow), 레이저 리플로우(laser reflow), 소프트 빔 리플로우(soft beam reflow), 핫-바 리플로우(hot-bar reflow) 및 콜릿 솔더링(collet soldering) 중 어느 하나의 가열 방식을 통하여 상기 반도체 패키지(10) 전체를 대상으로 열을 가할 수 있다.
상기 보조 열원(130)은 반도체 패키지(10)를 이루는 복수 개의 반도체 부품 간의 열팽창 계수(CTE) 차이에 기반하여, 열팽창 계수에 차이가 있는 반도체 부품들이 서로 비 균일한 온도로 가열되도록, 복수 개의 반도체 부품에 대하여 선택적으로 열을 가할 수 있다.
반도체 패키지(10) 내의 부품, 예를 들어, 패키지 기판(11), 인터포저(12) 및 다수 개의 반도체 칩(13)은 서로 다른 열팽창 계수(CTE)를 가지고 있기 때문에 동일한 온도 조건에서 팽창 및 수축하는 정도가 다르다. 이에 따라, 기존의 리플로우 공정은 반도체 부품을 전체적으로 균일하게 가열하는 공정이므로, 열응력에 의해 반도체 패키지에 휨(Warpage)이 발생되는 문제가 있었다.
이에 반해, 본 발명의 일 실시 예에 따르면, 보조 열원(130)을 통하여, 반도체 패키지(10)를 이루는 복수 개의 반도체 부품 간의 열팽창 계수(CTE) 차이에 기반하여, 복수 개의 반도체 부품에 대하여 선택적으로 열을 가함으로써, 열팽창 계수(CTE)에 차이가 있는 반도체 부품들 간의 열팽창 차이를 최소화할 수 있으며, 이를 통하여, 부품 실장 중 발생되는 반도체 패키지의 휨(warpage)을 방지 혹은 최소화할 수 있다.
이때, 본 발명의 일 실시 예에 따르면, 상기 보조 열원(130)은 복수 개의 반도체 부품 중에서 상대적으로 열팽창 계수(CTE)가 작은 반도체 부품에 대하여 열을 더 가할 수 있다. 이에 따라, 열팽창 계수(CTE)가 작은 반도체 부품이 열팽창 계수(CTE)가 큰 반도체 부품보다 높은 온도로 가열되어, 결과적으로, 열팽창 계수(CTE)가 큰 반도체 부품과 유사한 열팽창 거동을 보일 수 있다. 즉, 본 발명의 일 실시 예에 따르면, 상기 보조 열원(130)을 통하여, 열팽창 계수(CTE)가 작은 반도체 부품과 열팽창 계수(CTE)가 큰 반도체 부품 간의 열팽창 차이는 최소화될 수 있다.
상기 보조 열원(130)을 통하여 특정 반도체 부품을 선택적으로 가열하는 방식은 솔더 물질만을 용융시키기 위한 것이 아닌, 반도체 부품 간의 열팽창 차이에 의해 발생되는 휨을 저감시키기 위하여 주 열원(120)에 더해 추가적으로 열을 더 가하기 위함이다.
이러한 보조 열원(130)은 저항 가열, 아크 가열, 유도 가열, 유전 가열, 적외선 가열, 전자빔 가열 및 레이저 가열 중 어느 하나의 가열 방식으로 이루어질 수 있다.
이때 본 발명의 일 실시 예에 따르면, 상기 레이저 가열 방식에는 적외선 레이저가 사용될 수 있다. 상기 적외선 레이저는 국부 영역의 열처리 정도를 신속, 정밀하게 제어할 수 있다. 또한, 상기 적외선 레이저는 다양한 빔렛을 사용하여 레이저 광을 제어할 수 있으므로, 열처리가 필요한 부분에 복합적으로 조사 면적 조절 및 세기 조절이 용이할 수 있다.
본 발명의 일 실시 예에 따르면, 상기 적외선 레이저는 0.9 ㎛ 내지 100 ㎛ 파장 및 0.1 ㎽ 내지 100 ㎾ 출력을 가질 수 있다.
예를 들어, 상기 적외선 레이저로는 10.6 ㎛ 파장을 갖는 CO2 레이저, 1064 ㎚ 파장을 가지는 IR 레이저, 1063 ㎚ 파장을 가지는 Nd: YAG 및 Nd: YVO4 레이저 중에서 어느 하나의 적외선 레이저가 사용될 수 있다. 이때, 상기 적외선 레이저의 조사 영역은 0.1 ㎟ 내지 100,000 ㎟일 수 있다.
이러한 적외선 레이저가 사용되는 레이저 가열 방식으로 이루어지는 보조 열원(130)은 리플로우 오븐(110)의 외부에 마련될 수 있다.
이에 따라, 본 발명의 일 실시 예에 따른 반도체 패키지 리플로우 장치(100)는 리플로우 오븐(110)의 외부에 마련되어 있는 보조 열원(130)으로부터 방출되는 적외선 레이저가, 상기 리플로우 오븐(110)의 내부에 수용되어 있는 반도체 패키지(10)에 조사될 수 있도록, 상기 적외선 레이저를 투과시키는 윈도우 유닛(111)을 더 포함할 수 있다.
본 발명의 일 실시 예에 따르면, 상기 윈도우 유닛(111)은 상기 리플로우 오븐(110)의 일측면에 마련될 수 있다. 또한, 상기 윈도우 유닛(111)은 상기 보조 열원(130)과 마주할 수 있다.
이러한 윈도우 유닛(111)은 1,000 ㎚ 내지 3,000 ㎚ 파장 영역의 적외선을 90% 이상 투과시킬 수 있는 재질로 구비될 수 있다.
예를 들어, 상기 윈도우 유닛(111)은 쿼츠(Quartz), 사파이어(Sapphire), 용융 실리카 유리(Fused silica glass) 또는 다이아몬드 중 하나로 구비될 수 있다.
이때, 상기 윈도우 유닛(111)은 적외선 레이저에 대한 투과 특성은 물론, 내열성 또한 우수한 재질로 구비되어야 함은 물론이다.
도 2에 도시된 바와 같이, 본 발명의 일 실시 예에 따르면, 이러한 보조 열원(130)은 발광부(131), 수광부(132) 및 제어부(133)를 포함할 수 있다.
상기 발광부(131)는 적외선을 발생시키는 장치로, 상기 윈도우 유닛(111)을 향하도록 배치될 수 있다. 이러한 발광부(131)는 수광부(132)와 나란하게 배치될 수 있다.
상기 수광부(132)는 상기 발광부(131)로부터 반도체 패키지(10)에 조사된 후 반사되는 적외선을 감지하는 장치이다.
이때, 본 발명의 일 실시 예에 따른 상기 수광부(132)는, 상기 감지되는 적외선을 통하여 반도체 패키지(10)의 온도와 휨(warpage)을 실시간으로 모니터링할 수 있는 IR 카메라로 이루어질 수 있다.
상기 제어부(133)는 상기 IR 카메라를 통하여 실시간으로 모니터링되는 반도체 패키지(10)의 온도와 휨 정보에 기반하여 반도체 부품 간의 열팽창 계수(CTE)에 따른 열팽창 차이가 최소화되었는지 판단할 수 있으며, 이를 통하여, 반도체 패키지(10)에 대한 리플로우 공정을 더 진행할지 여부를 결정할 수 있다.
한편, 다시 도 1을 참조하면, 본 발명의 일 실시 예에 따른 반도체 패키지 리플로우 장치(100)는 레이저 조절 유닛(140)을 더 포함할 수 있다. 이러한 레이저 조절 유닛(140)은 보조 열원(130)으로부터 반도체 패키지(10)에 조사되는 적외선 레이저의 조사 경로 상에 배치될 수 있다. 예를 들어, 상기 레이저 조절 유닛(140)은 보조 열원(130)과 윈도우 유닛(111) 사이에 배치될 수 있다.
상기 레이저 조절 유닛(140)은, 상기 보조 열원(130)을 통하여 반도체 패키지(10)에 조사되는 적외선 레이저의 조사 위치 및 조사 세기를 조절할 수 있다.
이를 위해, 본 발명의 일 실시 예에 따르면, 상기 레이저 조절 유닛(140)은 포토 마스크, 빔렛 및 광원 렌즈 중에서 선택된 어느 하나로 구비될 수 있다.
보조 열원(130)으로부터 Chiplet 구조로 이루어진 반도체 패키지(10)에 조사되는 적외선 레이저는 반도체 부품의 종류, 솔더의 종류 및 화학적 특징에 따라 국소 면적은 물론, 반도체 패키지(10) 전체에 조사될 수 있다. 적외선 레이저의 조사 면적은 레이저 조절 유닛(140), 예를 들어, 오목 렌즈나 볼록 렌즈를 통하여 적외선 레이저를 집중시키거나 확산시킴으로써 조절될 수 있다. 또한, 빔 스플리터(beam splitter)와 같은 레이저 조절 유닛(140)을 통해 적외선 레이저의 조사 경로를 변경하여 적외선 레이저의 조사 영역을 변경할 수 있다.
또한, 도 3에 도시된 바와 같이, 적외선 레이저를 통하여 다수의 면적을 조사해야 하는 경우, 빛을 차단하는 마스크 혹은 필터와 같은 레이저 조절 유닛(140)을 사용하여 선택적으로 원하는 영역에 조사할 수 있다. 이때, 적외선 레이저의 출력은 반도체 부품의 종류, 솔더의 종류에 따라 달라지며, 패키지 기판(11) 및 반도체 칩(13)이 급격한 열충격에 의해 손상되지 않을 조건 내에서 설정되어야 함은 물론이다.
도 4는 탑 모듈과 바텀 모듈 간의 열팽창 계수에 차이가 있을 때, 보조 열원을 사용하지 않은 경우, 휨이 발생되는 메커니즘을 설명하기 위한 모식도이다.
도 4 및 도 5를 참조하면, 중립 축으로부터 떨어진 거리를 x, T는 리플로우 공정 피크 온도(Peak temperature), ΔT는 적외선 레이저 보조 가열에 의한 추가 온도 변화, α는 각 반도체 부품의 열팽창 계수, Δx는 x 방향으로 동일 선상에서 열에 의한 열팽창 정도를 의미한다.
일반적으로 기존 리플로우 공정의 경우, 부품 전체를 균일하게 가열하는 방식을 사용하기 때문에 각 부품의 T가 동일하다. 따라서, 같은 온도 조건에서는 열팽창 계수 차이로 인해 중립 축으로부터 동일 선상에 있는 두 부품(top module, bottom module)의 팽창 및 수축 정도가 다르게 되고, 두 부품이 솔더에 의해 기계적으로 접합이 된 상태에서는 층간 계면에서 발생하는 전단 응력으로 인하여 부품에 휨이 불가피하게 발생된다(도 4).
반면, 도 5에 도시된 바와 같이, 본 발명의 일 실시 예에 따르면, 반도체 패키지 전체를 균일하게 가열하는 열원 이외에 적외선 레이저를 통해 보조적인 열원을 가하게 되므로, 열응력을 저감할 수 있는 온도 차이(ΔT)를 유도할 수 있다. 본 발명의 일 실시 예와 같이, 적외선 레이저를 통하여 선택적으로 열을 가하게 되면, 상부 모듈의 피크 온도를 T + ΔT, 하부 모듈의 피크 온도를 T라고 할 때, α1 × T × x = α2 × (T + ΔT) × x가 되도록 상부 모듈의 가열 온도를 조절할 수 있다. 이를 통하여, 상/하부 모듈의 열팽창 차이를 최소화할 수 있으며, 이에 따라, 상/하부 모듈 간의 열팽창 계수 차이로 인한 휨을 저감할 수 있다.
도 6 및 도 7은 인터포저(12) 상에 올려진 반도체 칩(13)들 간의 열팽창 계수에 차이가 있을 때, 보조 열원 사용 여부에 따른 휨 발생 여부를 나타낸 모식도들이다.
먼저, 도 6을 참조하면, 반도체 칩(13) 간의 열팽창 계수에 차이가 있을 때, 보조 열원을 통하여 열을 더 가하지 않으면, 같은 온도 조건에서, 열팽창 계수 차이로 인해 반도체 칩(13) 간의 팽창 및 수축 정도가 다르게 되고, 이에 따라, 반도체 패키지(10) 휨이 불가피하게 발생된다.
반면, 도 7을 참조하면, 반도체 칩(13) 간의 열팽창 계수에 차이가 있을 때, 보조 열원으로 열팽창 계수가 상대적으로 작은 반도체 칩(13)을 더 가열하게 되면, 열팽창 계수가 상대적으로 작은 반도체 칩(13)의 온도가 열팽창 계수가 상대적으로 큰 반도체 칩(13)의 온도보다 높아져, 결과적으로, 열팽창 계수가 상대적으로 작은 반도체 칩(13)과 열팽창 계수가 상대적으로 큰 반도체 칩(13)이 거의 유사하게 열팽창될 수 있고, 이를 통하여, 반도체 칩(13)에 손상을 입히지 않으면서 실장을 가능하게 하며, 반도체 칩(13) 간의 열팽창 계수 차이로 인한 휨을 최소화하여 기계적 안정성을 향상시킬 수 있다.
이하, 본 발명의 일 실시 예에 따른 반도체 패키지 리플로우 방법에 대하여, 도 8 및 도 9를 참조하여 설명하기로 한다. 이때, 각 구성 요소들의 도면 부호는 도 1 내지 도 3을 참조한다.
도 8은 본 발명의 일 실시 예에 따른 반도체 패키지 리플로우 방법을 공정 순으로 나타낸 흐름도이고, 도 9는 본 발명의 일 실시 예에 따른 반도체 패키지 리플로우 방법의 각 단계를 설명하기 위한 그래프이다.
도 8을 참조하면, 본 발명의 일 실시 예에 따른 반도체 패키지 리플로우 방법은 주 가열 단계(S110), 보조 가열 단계(S120) 및 냉각 단계(S130)를 포함할 수 있다.
이때, 도 9을 참조하면, 본 발명의 일 실시 예에 따른 반도체 패키지 리플로우 방법은 상기 주 가열 단계(S110)를 진행하기 전, pre-heating 단계를 먼저 진행할 수 있다.
상기 pre-heating 단계에서는 반도체 패키지를 균일한 속도로 천천히 예열하여 솔더의 수분과 솔벤트(solvent)를 제거하고, 부품에 대한 열 충격 및 손상을 방지할 수 있다. 이때, 예열 온도는 0.75℃/sec 내지 2℃/sec의 승온 속도로 약 150℃ 내지 190℃까지 도달하며, 이 과정은 대략 60초 내지 120초 동안 지속될 수 있다.
또한, 본 발명의 일 실시 예에 따른 반도체 패키지 리플로우 방법은 상기 pre-heating 단계와 주 가열 단계(S110) 사이에 Soak 단계를 더 진행할 수 있다.
상기 Soak 단계는 솔더의 잔여 수분을 제거하고 플럭스(flux)가 활성화되어 솔더리을 준비하는 단계로, 부품 및 PCB 패드 표면의 산화물도 제거할 수 있다. 상기 Soak 단계에서는 0.5℃/sec 내지 1℃/sec의 승온 속도로 약 217℃까지 도달하며, 이 과정은 대략 60초 내지 120초 동안 지속될 수 있다.
상기 주 가열 단계(S110)는 솔더가 완전히 리플로우되는 단계로, 이를 위해, 주 열원(120)을 통하여, 반도체 패키지(10)에 열을 가하는 단계이다. 구체적으로 상기 주 가열 단계(S110)에서는 인터포저(12) 사이에 개재되어 있는 솔더 물질 및 인터포저(12)와 반도체 칩(13) 사이에 개재되어 있는 솔더 물질을 용융시키기 위하여, 반도체 패키지(10)에 열을 가할 수 있다.
이때, 상기 주 가열 단계(S110)에서는 상기 주 열원(120)을 통하여, 반도체 패키지(10) 전체를 대상으로 열을 가할 수 있다.
본 발명의 일 실시 예에 따르면, 상기 주 가열 단계(S110)에서는 대류, 복사, 전도 및 이들의 조합으로 이루어진 열원을 주 열원(120)으로 사용할 수 있다.
예를 들어, 상기 주 가열 단계(S110)에서는 적외선 리플로우(infrared reflow), 기상 리플로우(vapor phase reflow), 강제 대류 리플로우(forced convection reflow), 인라인 전도 리플로우(in line conduction reflow), 레이저 리플로우(laser reflow), 소프트 빔 리플로우(soft beam reflow), 핫-바 리플로우(hot-bar reflow) 및 콜릿 솔더링(collet soldering) 중 어느 하나의 가열 방식으로 이루어진 주 열원(120)을 사용할 수 있다.
상기 주 가열 단계(S110)에서는 상기 반도체 패키지(10)가 약 240℃ 내지 248℃의 고온 환경에 노출될 수 있다. 이러한 주 가열 단계(S110)는 대략 40초 내지 70초 정도 지속되며, 피크 온도는 약 10초 내지 30초 동안 지속될 수 있다.
상기 보조 가열 단계(S120)는 보조 열원(130)을 통하여, 반도체 패키지(10)를 이루는 복수 개의 반도체 부품에 대하여 선택적으로 열을 가하는 단계이다.
상기 보조 가열 단계(S120)에서는 상기 복수 개의 반도체 부품 간의 열팽창 계수(CTE) 차이에 기반하여, 열팽창 계수(CTE) 차이가 있는 반도체 부품들이 서로 비 균일한 온도로 가열되도록, 상기 복수 개의 반도체 부품에 대하여 선택적으로 열을 가할 수 있다.
상기 보조 가열 단계(S120)에서는 이를 통하여, 열팽창 계수(CTE)에 차이가 있는 반도체 부품들 간의 열팽창 차이를 최소화할 수 있으며, 이를 통하여, 부품 실장 중 발생되는 반도체 패키지의 휨을 방지 혹은 최소화할 수 있다.
본 발명의 일 실시 예에 따르면, 상기 보조 가열 단계(S120)에서는 복수 개의 반도체 부품 중에서 상대적으로 열팽창 계수(CTE)가 작은 반도체 부품에 대하여 열을 더 가할 수 있다. 이에 따라, 열팽창 계수(CTE)가 작은 반도체 부품이 열팽창 계수(CTE)가 큰 반도체 부품보다 높은 온도로 가열되어, 결과적으로, 열팽창 계수(CTE)가 큰 반도체 부품과 유사한 열팽창 거동을 보일 수 있다.
이때, 본 발명의 일 실시 예에 따르면, 상기 보조 가열 단계(S120)에서는 상기 보조 열원(130)으로 적외선 레이저를 사용할 수 있다. 예를 들어, 상기 보조 가열 단계(S120)에서는 10.6 ㎛ 파장을 갖는 CO2 레이저, 1064 ㎚ 파장을 가지는 IR 레이저, 1063 ㎚ 파장을 가지는 Nd: YAG 및 Nd: YVO4 레이저 중에서 어느 하나의 적외선 레이저가 보조 열원(130)으로 사용될 수 있다.
이때, 본 발명의 일 실시 예에 따르면, 상기 보조 가열 단계(S120)에서는 보조 열원(130)을 통하여 반도체 패키지(10)에 조사되는 적외선 레이저의 조사 위치, 조사 영역 및 조사 세기를 조절할 수 있다.
이를 위하여, 보조 가열 단계(S120)에서는 보조 열원(130)과 반도체 패키지(10) 사이에 포토 마스크, 빔렛, 오목 렌즈, 볼록 렌즈, 스플리터 등과 같은 레이저 조절 유닛(140)을 배치하여, 반도체 패키지(10)에 조사되는 적외선 레이저의 조사 위치, 조사 영역 및 조사 세기를 조절할 수 있다.
이때, 본 발명의 일 실시 예에 따르면, 보조 열원(130)으로 적외선 레이저를 사용함에 따라, 반도체 패키지(10)에 조사된 후 반사되는 적외선을 감지하여, 반도체 패키지(10)의 온도와 휨(warpage)을 실시간으로 모니터링할 수 있다.
이를 위해, 상기 보조 가열 단계(S120)에서는 예를 들어, IR 카메라를 사용하여, 반도체 패키지(10)로부터 반사되는 적외선을 감지할 수 있다.
본 발명의 일 실시 예에 따르면, 상기 IR 카메라를 통하여 실시간으로 모니터링되는 반도체 패키지(10)의 온도와 휨 정보에 기반하여 반도체 부품 간의 열팽창 계수(CTE)에 따른 열팽창 차이가 최소화되었는지 판단할 수 있으며, 이를 통하여, 리플로우 공정에 대한 계속 진행 여부를 결정할 수 있다.
본 발명의 일 실시 예에 따르면, 상기 주 가열 단계(S110)와 상기 보조 가열 단계(S120)에서는 반도체 패키지(10)가 약 255℃ 내지 260℃의 고온 환경에 노출될 수 있는데, 세부적으로는, 열팽창 계수(CTE)가 상대적으로 작은 반도체 부품이 약 255℃ 내지 260℃의 고온 환경에 노출되고, 열팽창 계수(CTE)가 상대적으로 큰 반도체 부품은 이보다 낮은 온도에 노출될 수 있다. 이에 따라, 열팽창 계수(CTE)가 작은 반도체 부품과 열팽창 계수(CTE)가 큰 반도체 부품이 유사한 열팽창 거동을 보이게 된다.
상기 주 가열 단계(S110)와 상기 보조 가열 단계(S120)로 이루어진 리플로우 공정은 약 60초 내지 150초 동안 지속될 수 있다.
상기 냉각 단계(S130)는 주 가열 단계(S110)와 보조 가열 단계(S120)를 통하여 가열된 반도체 패키지(10)를 냉각시키는 단계이다.
상기 냉각 단계(S120)에서는 솔더 물질이 응고되도록, 리플로우 오븐(110)의 온도를 피크 온도에서 약 75℃까지 떨어뜨릴 수 있다.
전술한 바와 같이, 본 발명의 일 실시 예에 따르면, 반도체 패키지(10)를 이루는 복수 개의 반도체 부품 간의 열팽창 계수(CTE) 차이에 기반하여, 열팽창 계수(CTE) 차이가 있는 반도체 부품들이 서로 비 균일한 온도로 가열되도록, 상기 복수 개의 반도체 부품에 대하여 선택적으로 열을 가함으로써, 부품 실장 공정 시 반도체 부품 간의 열팽창 차이를 최소화할 수 있으며, 이를 통하여, 부품 실장 중 발생되는 반도체 패키지(10)의 휨(warpage)을 방지 혹은 최소화할 수 있다.
이와 같이, 본 발명의 실시 예에 따르면, 고도화/미세화된 반도체 패키지 및 소자를 다양한 기판에 기계적 손상 없이 안정적으로 실장할 수 있다는 점에서 높은 수준의 신뢰성을 요구하는 반도체 산업에서 고 부가가치 상품을 제작할 수 있다.
이상, 본 발명을 바람직한 실시 예를 사용하여 상세히 설명하였으나, 본 발명의 범위는 특정 실시 예에 한정되는 것은 아니며, 첨부된 특허청구범위에 의하여 해석되어야 할 것이다. 또한, 이 기술분야에서 통상의 지식을 습득한 자라면, 본 발명의 범위에서 벗어나지 않으면서도 많은 수정과 변형이 가능함을 이해하여야 할 것이다.
100; 반도체 패키지 리플로우 장치
110; 리플로우 오븐
111; 윈도우 유닛
120; 주 열원
130; 보조 열원
131; 발광부
132; 수광부
133; 제어부
140; 레이저 조절 유닛
10; 반도체 패키지
11; 패키지 기판
12; 인터포저
13; 반도체 칩

Claims (14)

  1. 반도체 패키지가 수용되는 공간이 내부에 마련되는 리플로우 오븐;
    상기 리플로우 오븐의 내부에 수용되어 있는 반도체 패키지 전체를 대상으로 균일하게 열을 가하는 주 열원; 및
    상기 반도체 패키지를 이루는 복수 개의 반도체 부품 간의 열팽창 계수 차이에 기반하여, 열팽창 계수에 차이가 있는 반도체 부품들이 서로 비 균일한 온도로 가열되도록 상기 복수 개의 반도체 부품에 대하여 선택적으로 열을 가하는 보조 열원;을 포함하는, 반도체 패키지 리플로우 장치.
  2. 제1 항에 있어서,
    상기 보조 열원은 상기 복수 개의 반도체 부품 중에서 상대적으로 열팽창 계수가 작은 반도체 부품에 대하여 열을 더 가하는, 반도체 패키지 리플로우 장치.
  3. 제2 항에 있어서,
    상기 보조 열원은 저항 가열, 아크 가열, 유도 가열, 유전 가열, 적외선 가열, 전자빔 가열 및 레이저 가열 중 어느 하나의 가열 방식으로 이루어지는, 반도체 패키지 리플로우 장치.
  4. 제2 항에 있어서,
    상기 보조 열원은 적외선 레이저가 사용되는 레이저 가열 방식으로 이루어지는, 반도체 패키지 리플로우 장치.
  5. 제4 항에 있어서,
    상기 적외선 레이저를 투과시키는 윈도우 유닛을 더 포함하며,
    상기 윈도우 유닛은 상기 리플로우 오븐의 일측면에 마련되어 상기 보조 열원과 마주하는, 반도체 패키지 리플로우 장치.
  6. 제4 항에 있어서,
    상기 윈도우 유닛은 1,000 ㎚ 내지 3,000 ㎚ 파장 영역의 적외선을 90% 이상 투과시킬 수 있는 재질로 구비되는, 반도체 패키지 리플로우 장치.
  7. 제4 항에 있어서,
    레이저 조절 유닛을 더 포함하며,
    상기 레이저 조절 유닛은, 상기 보조 열원을 통하여 상기 반도체 패키지에 조사되는 상기 적외선 레이저의 조사 위치 및 조사 세기를 조절하는, 반도체 패키지 리플로우 장치.
  8. 제7 항에 있어서,
    상기 레이저 조절 유닛은 포토 마스크, 빔렛 및 광원 렌즈 중 어느 하나로 구비되는, 반도체 패키지 리플로우 장치.
  9. 제4 항에 있어서,
    상기 보조 열원은,
    적외선을 발생시키는 발광부; 및
    상기 반도체 패키지로부터 반사되는 적외선을 감지하는 수광부;를 포함하되,
    상기 수광부는, 상기 감지되는 적외선을 통하여 상기 반도체 패키지의 온도와 휨(warpage)을 실시간으로 모니터링할 수 있는 IR 카메라로 이루어지며,
    제어부를 더 포함하되,
    상기 제어부는 상기 IR 카메라를 통하여 실시간으로 모니터링되는 상기 반도체 패키지의 온도와 휨 정보에 기반하여 상기 반도체 부품 간의 열팽창 계수에 따른 열팽창 차이가 최소화되었는지 판단하는, 반도체 패키지 리플로우 장치.
  10. 주 열원을 통하여, 반도체 패키지 전체를 대상으로 균일하게 열을 가하는 주 가열 단계;
    보조 열원을 통하여, 상기 반도체 패키지를 이루는 복수 개의 반도체 부품 간의 열팽창 계수 차이에 기반하여, 열팽창 계수에 차이가 있는 반도체 부품들이 서로 비 균일한 온도로 가열되도록 상기 복수 개의 반도체 부품에 대하여 선택적으로 열을 가하는 보조 가열 단계; 및
    상기 가열된 반도체 패키지를 냉각시키는 냉각 단계;를 포함하는, 반도체 패키지 리플로우 방법.
  11. 제10 항에 있어서,
    상기 보조 가열 단계에서는 상기 복수 개의 반도체 부품 중에서 상대적으로 열팽창 계수가 작은 반도체 부품에 대하여 열을 더 가하는, 반도체 패키지 리플로우 방법.
  12. 제10 항에 있어서,
    상기 보조 가열 단계에서는 상기 보조 열원으로 적외선 레이저를 사용하는, 반도체 패키지 리플로우 방법.
  13. 제12 항에 있어서,
    상기 보조 가열 단계에서는 상기 보조 열원을 통하여 상기 반도체 패키지에 조사되는 상기 적외선 레이저의 조사 위치 및 조사 세기를 조절하는, 반도체 패키지 리플로우 방법.
  14. 제10 항에 있어서,
    상기 주 가열 단계는 적외선 리플로우(infrared reflow), 기상 리플로우(vapor phase reflow), 강제 대류 리플로우(forced convection reflow), 인라인 전도 리플로우(in line conduction reflow), 레이저 리플로우(laser reflow), 소프트 빔 리플로우(soft beam reflow), 핫-바 리플로우(hot-bar reflow) 및 콜릿 솔더링(collet soldering) 중 어느 하나의 가열 방식으로 진행되는, 반도체 패키지 리플로우 방법.
KR1020220111790A 2022-09-05 2022-09-05 반도체 패키지 리플로우 장치 및 반도체 패키지 리플로우 방법 KR20240033314A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220111790A KR20240033314A (ko) 2022-09-05 2022-09-05 반도체 패키지 리플로우 장치 및 반도체 패키지 리플로우 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220111790A KR20240033314A (ko) 2022-09-05 2022-09-05 반도체 패키지 리플로우 장치 및 반도체 패키지 리플로우 방법

Publications (1)

Publication Number Publication Date
KR20240033314A true KR20240033314A (ko) 2024-03-12

Family

ID=90299821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220111790A KR20240033314A (ko) 2022-09-05 2022-09-05 반도체 패키지 리플로우 장치 및 반도체 패키지 리플로우 방법

Country Status (1)

Country Link
KR (1) KR20240033314A (ko)

Similar Documents

Publication Publication Date Title
TWI514487B (zh) 半導體晶片的熱壓縮鍵合
TWI610411B (zh) 用於半導體晶粒互連的雷射輔助接合
KR101165029B1 (ko) 칩 가열장치, 이를 구비한 플립 칩 본더 및 이를 이용한플립 칩 본딩 방법
TWI680558B (zh) 接合半導體晶片的裝置以及接合半導體晶片的方法
KR100919931B1 (ko) 레이저 솔더링 장치 및 방법과 이를 이용한 전력용 반도체모듈의 제조방법
US8440503B1 (en) Methods for performing reflow in bonding processes
KR102376989B1 (ko) 선형 이송 방식의 레이저 리플로우 장치
KR20240033314A (ko) 반도체 패키지 리플로우 장치 및 반도체 패키지 리플로우 방법
KR102377003B1 (ko) 선형 이송 방식의 레이저 리플로우 방법
TWI765143B (zh) 電子部件的回流及返工裝置
CN107978535B (zh) 半导体组件的回焊方法
KR102174929B1 (ko) 레이저 리플로우 장치의 레이저 리플로우 방법
KR20210099782A (ko) 레이저 디본딩 장치
KR102369108B1 (ko) 기판에 배치된 디바이스 모듈 처리 장치
KR102297954B1 (ko) 칩 솔더링 장치
KR20200125205A (ko) 레이저 디본딩 장치의 히팅모듈
CN112151398B (zh) 一种芯片封装方法
US20210398936A1 (en) Laser bonded devices, laser bonding tools, and related methods
TW201822930A (zh) 雷射回流焊方法
KR20210029344A (ko) 레이저스캐너를 포함한 레이저 리플로우 장치
JPH10190210A (ja) 回路モジュールの製造方法
JP2004207701A (ja) 半導体装置の製造方法
JP2006237057A (ja) 半導体装置の製造方法
KR20220071383A (ko) 레이저 본딩 장치의 본딩헤드
JPH11121531A (ja) 電子部品の実装方法および実装装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal