KR101103239B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101103239B1
KR101103239B1 KR1020040079404A KR20040079404A KR101103239B1 KR 101103239 B1 KR101103239 B1 KR 101103239B1 KR 1020040079404 A KR1020040079404 A KR 1020040079404A KR 20040079404 A KR20040079404 A KR 20040079404A KR 101103239 B1 KR101103239 B1 KR 101103239B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
delete delete
film
electrode
semiconductor
Prior art date
Application number
KR1020040079404A
Other languages
English (en)
Other versions
KR20050033487A (ko
Inventor
니시카주오
아다치히로키
마루야마준야
쿠수모토나오토
수가와라유우수케
아오키토모유키
수기야마에이지
타카하시히로노부
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20050033487A publication Critical patent/KR20050033487A/ko
Application granted granted Critical
Publication of KR101103239B1 publication Critical patent/KR101103239B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042—PV modules or arrays of single PV cells
    • H01L31/048—Encapsulation of modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은, 절연 기판 위에 형성된 반도체 장치로서, 통상적으로, 광 센서, 태양 전지, 또는 TFT를 사용하는 회로에서 배선 보드에 대한 장착 세기가 증가될 수 있고, 고밀도로 배선 보드 상에 장착시킬 수 있는 구조를 가지는 상기 반도체 장치와, 이를 제조하는 방법을 제공한다. 본 발명에 따라, 반도체 장치에서, 반도체 소자가 절연 기판 상에 형성되고, 오목부가 반도체 장치의 측면에 형성되며, 반도체 소자에 전기적으로 접속된 도전막이 오목부에 형성된다.
Figure 112004045302428-pat00001
반도체 장치, 배선 보드, 오목부, 도전막, 절연 기판, 반도체 소자

Description

반도체 장치 및 그 제조 방법{Semiconductor device and method for manufacturing the same}
도 1a 및 도 1b는 본 발명의 반도체 장치의 사선도 및 횡단면도.
도 2a 및 도 2b는 본 발명의 반도체 장치의 사선도 및 횡단면도.
도 3은 본 발명의 반도체 장치의 구동기 회로.
도 4의 a 내지 d는 본 발명의 반도체 장치의 제조 단계를 각각 도시한 도면들.
도 5a 및 도 5b는 본 발명의 반도체 장치가 배선 보드 상에 장착된 정면도 및 횡단면도.
도 6a 내지 도 6d는 본 발명의 반도체 장치를 제조하는 단계를 각각 도시한 도면.
도 7a 내지 도 7d는 본 발명의 반도체 장치를 제조하는 단계를 각각 도시한 도면.
도 8a 내지 도 8d는 본 발명의 반도체 장치를 제조하는 단계를 각각 도시한 도면.
도 9a 및 도 9b는 본 발명의 반도체 장치의 사선도 및 횡단면도.
도 10a 내지 도 10c는 본 발명의 반도체 장치의 횡단면도.
도 11a 및 도 11b는 본 발명의 반도체 장치의 횡단면도.
*도면의 주요 부분에 대한 부호의 설명*
100 : 광 센서 101 : 플라스틱 기판
101 : 반도체 소자 103a, 103b : 접속 단자들
111 : 제 1 전극 112 : 수광부
113 : 제 2 전극 114 : 제 1 전극 단자
115 : 제 2 전극 단자 116 : 층간 절연막
본 발명은 얇고 가벼운 반도체 장치와, 상기 장치를 제조하는 방법에 관한 것이다.
최근, 셀룰러 폰들은 통신 기술의 향상과 함께 발전되었다. 더욱이, 미래에는 더 많은 이동 영상들 및 더 많은 정보가 전송될 것이라고 크게 예상된다. 한편, 중량 감소에 의해 이동용 개인 컴퓨터들이 생성되었다. 전자 노트북으로부터 시작된 PDA(personal digital assistants)와 같은 다수의 휴대용 정보 단말이 생성되어 광범위하게 사용되었다. 더욱이, 그러한 휴대 정보 단말들의 대부분은 디스플레이 장치의 발달로 평면 패널 디스플레이가 각각 장착되어 있다.
그러한 디스플레이 장치에서, 디스플레이 장치의 주변부의 밝기가 검출되고, 그 디스플레이 밝기가 조정된다. 따라서, 주변부에서 밝기를 검출하고 적절한 디 스플레이 밝기를 얻음으로써 불필요한 전력 소비가 제거될 수 있다. 예를 들어, 밝기 제어를 위한 그러한 광 센서 장치는 셀룰러 폰들 및 개인용 컴퓨터들에 사용된다(예를 들어, 참조 1: 일본 특허 공개 번호 제2003-60744호).
광 센서의 재료로서 반도체가 주로 사용되며, 실리콘은 반도체 재료의 대표적인 예로서 주어진다. 실리콘을 사용하는 광 센서들로서, 단일 결정질 실리콘 또는 폴리실리콘을 사용하는 광 센서와 비결정질 실리콘을 사용하는 광 센서가 있다. 단 결정질 실리콘 E도는 폴리실리콘을 사용하는 광 센서에 대해, 대략 800nm의 적외선 영역에서 감도가 가장 높고, 대략 1100nm에서도 감도를 가진다. 따라서, 적외선 영역의 스펙트럼을 거의 포함하지 않는 백색 형광 빛과, 자외선 영역으로부터 적외선 영역까지 광범위한 스펙트럼을 갖는 햇빛을 감지하는 경우에, 각 광의 감지 결과들은 상이하지만 실제 조도는 동일한 문제점이 있다.
또한, 단일 결정질 실리콘을 사용하는 광 센서는 배선 보드 등 상에 장착된 리드 프레임을 사용하는 수지 밀봉 패키지, 또는 회로 패턴이 제공되는 수지 기판 상에 와이어 본딩 방법 또는 페이스다운 방법(face down method)에 의해 단일 결정질 실리콘이 장착되는 패키지로서 사용된다.
한편, 비정질 실리콘을 사용하는 광 센서는 적외선 영역에서 반광 감도(sensitivity against light)를 거의 가지지 않고, 가시 광 영역의 파장 중심에 있는 약 500nm 내지 600nm의 영역에서 최고 감도를 가진다. 즉, 비정질 실리콘을 사용하는 광 센서는 인간의 가시성과 유사한 감지 특성들을 가진다. 따라서, 비정질 실리콘을 사용하는 광 센서가 바람직하다.
한편, 광 투과 플라스틱 기판은 유리 기판 대신에 사용되는 것이 바람직하다. 이것은 유리 기판보다 얇고 더 가볍기 때문이며, 이들을 장착한 배선 보드 및 이를 사용한 전자 장치도 또한 더 얇고 더 작게 될 수 있다. 또한, 이것은 플라스틱 기판이 유연하고(flexible) 곡면 상에 배치될 수 있다. 더욱이, 유연성을 갖는 플라스틱 기판을 사용하여 충격에 견딜 수 있는 소자가 제공될 수 있다.
그러나, 플라스틱 기판은 얇고, 접속 단자는 기판의 측면 상에 형성될 수 없다. 따라서, 접속 단자는 배선 보드가 되도록 기판의 하나의 표면 상에 형성된다. 배선 보드 및 광 센서는 하나의 표면 상에 의해서만 납땜으로 고정되고, 본딩을 위한 면적은 작다. 따라서, 본딩 면적이 작기 때문에, 장착 세기가 측면 전극 구조에 비해 약하다는 문제점이 있다.
그 외에도, 보드가 광 센서에 접속된 면적이 광 센서의 기판의 하위 부분에 있기 때문에, 광 센서의 전극과 전극 단자의 접속 부분을 보기가 어렵고 이들이 서로 확실히 접속하는지 여부를 판단하기 어렵다.
그 외에도, 일부 종래의 유기 수지 재료들 또는 플라스틱 기판들이 불량한 열-저항을 가지기 때문에, 그들은 리플로우 단계에 의해 납땜들을 사용하여 배선 보드 상에 장착될 수 없다.
또한, 단일 결정질 실리콘을 사용하는 광 센서는 패키징 구조를 가지며, 여기서, 광 센서를 장착하기 위한 배선 면적(예를 들어, 리드 프레임 및 회로 기판이 제공된 면적)은 광 센서로서 기능하기 위한 면적보다 더 크다. 따라서, 광 센서의 그러한 패키징 구조는 배선 보드 상의 고집적화에 저촉된다.
상술된 문제점들의 관점에서, 본 발명의 목적은, 절연 기판 위에 형성된 반도체 장치로서, 통상적으로 광 센서, 태양 전지, 또는 TFT를 사용하는 회로에서 배선 보드에 대한 장착 세기가 증가될 수 있고, 고밀도로 배선 보드 상에 장착시킬 수 있는 구조를 가지는 상기 반도체 장치와, 이를 제조하는 방법을 제공하는 것이다.
본 발명의 하나의 특징은, 반도체 소자가 절연 기판 상에 형성되고, 오목부가 반도체 장치의 측면에 형성되며, 반도체 소자에 전기적으로 접속된 도전막이 오목부에 형성되는 반도체 장치이다.
본 발명의 다른 특징은, 절연 기판 위에 형성된 반도체 소자, 반도체 소자에 접속된 전극 단자, 및 전극 단자에 접속된 접속 단자를 구비하는 반도체 장치이며, 절연 기판 및 반도체 소자의 측면들에 오목부를 가지며, 상기 접속 단자는 오목부의 절연 기판 및 반도체 소자를 덮는다(cover).
본 발명의 다른 특징은, 측면에 오목부를 가지는 반도체 장치이며, 상기 장치는 절연 기판 위에 형성된 반도체 소자, 반도체 소자를 덮는 절연막; 및 반도체 소자에 전기적으로 접속된 도전막을 포함하고, 상기 도전막은 오목부에 형성되고 절연 기판과 절연막의 측면들을 덮는다.
본 발명의 하나의 특징은 측면에 오목부를 가지는 반도체 장치이며, 상기 장치는 절연 기판 위에 형성된 반도체 소자, 반도체 소자에 접속된 전극 단자, 반도체 소자 및 전극 단자를 덮는 절연막; 및 절연막을 통해 전극 단자에 접속된 접속 단자를 포함하고, 상기 접속 단자는 오목부의 절연 기판, 반도체 소자 및 절연막의 측면들과 접촉한다.
절연 기판의 면적 및 반도체 소자를 형성하는 면적은 본 발명에 따라 거의 동일하다.
장착용 보드 상에 장착하는 단계에서 충분히 견딜 수 있는 내열성을 가지는 기판은 절연 기판을 위해 사용되는 것이 바람직하다. 260℃ 이상의 유리 전이 온도를 갖는 기판이 더 바람직하다. 광 투과 기판도 또한 바람직하다. 통상적인 예로서, 플라스틱 기판, 유리 기판 및 유기 수지로 이루어진 기판이 언급된다.
상술된 도전막은 접속 단자이다. 접속 단자는 반도체 장치와 반도체 장치의 반도체 소자를 장착하기 위해 기판을 전기적으로 접속하는 단자, 예를 들면, 배선 보드 상에 형성된 전극 단자이다. 접속 단자는 도전 판, 이방성 도전 접착 작용제, 이방성 도전막 등에 의해 배선 보드 상의 전극 단자에 전기적으로 접속되어 고정된다.
상술된 오목부는 반원통형 또는 사각 기둥형이며, 곡면 또는 평면을 가진다. 또한, 오목부는 곡면 및 평면을 가지는 형상일 수 있다.
반도체 소자는 액티브 영역이 반도체 박막으로 만들어지고, 다이오드, TFT, 커패시터 소자 등으로 대표되는 소자이다. 그 외에도, 반도체 박막은 무기 재료 또는 유기 재료로 형성된다.
무기 재료로 형성된 반도체 막의 대표적 예로는, 실리콘막, 갈륨막, 갈륨 첨 가된 실리콘막, 실리콘 탄화막 등이 주어질 수 있다. 그 외에도, 유기 재료로 형성된 반도체의 대표적 예는 폴리페닐렌비닐렌 파생물, 폴리플루오렌 파생물, 폴리티오펜 파생물, 폴리페닐렌 파생물과 같은 결합 폴리머들(conjugated polymer)에 의해 표현되는 폴리머 또는 올리고머, 및 올리고페닐렌과 올리고티오펜과 같은 혼성 중합체(copolymer)를 포함한다. 또한, 펜타센, 테트라센, 구리 프탈로시아닌, 수소를 불소로 치환한 프타로시아닌(perfluorinated phthalocyanine), 퍼릴렌 파생물 등이 저분자 물질의 예로서 주어진다.
본 발명에서, 반도체 장치가 광 센서, 광전 변환 장치, 태양 전지일 때, 반도체 막은 실리콘을 포함하는 막으로 형성된다. 실리콘을 갖는 반도체막의 대표적 예로서, 실리콘막, 실리콘 게르마늄막, 실리콘 탄화막 및 PN 접합막 또는 PIN 접합막이 주어진다. PIN 접합막의 I층들이 비정질 실리콘막으로 형성되는 것이 바람직하다.
그 외에도, 증폭기 회로 또는 증폭기 소자는 수광부에서 수신되는 광의 검출량을 증폭하기 위해 수광부 내에 제공될 수 있다. TFT로부터 형성된 전류 미러 회로는 증폭기 회로의 대표적 예로서 주어지고, 연산 증폭기(op-amp)는 증폭기 소자의 대표적 예로서 주어진다.
더욱이, 본 발명의 반도체 장치로서, 광 센서, 광전 변환 장치 또는 태양 전지를 사용함으로써 형성되고, TFT, 커패시터 소자 등을 포함하는 집적 회로가 주어진다. 그 외에도, 메모리 또는 CPU와 같은 기능 회로는 TFT를 사용하는 집적 회로로서 언급된다.
또한, 본 발명은 반도체 장치를 제조하는 방법에 관한 것이며, 복수의 반도체 소자들은 절연 기판 위에 형성되고, 개구부는 상기 기판의 원하는 부분에 형성되고, 반도체 소자에 전기적으로 접속된 도전막은 개구부 내에 형성되며, 반도체 소자들은 칩형 반도체 장치들을 형성하도록 절단된다.
개구부를 형성하는 방법과 같이, 레이저 조사 방법, 에칭 방법, 몰드로 압축하는 방법 등이 주어진다.
본 발명의 반도체 장치는, 절연 기판의 측면에 오목부를 가지고, 접속 단자는 그 부분에 형성될 수 있다. 달리 말하면, 측면 전극을 가지는 반도체 장치가 형성될 수 있다. 따라서, 배선 보드와의 접속을 위한 면적은 증가될 수 있고, 장착 세기도 또한 증가되고, 동시에, 접속 상태는 가시적으로 보여질 수 있고 확인될 수 있다. 따라서, 공정에 대한 신뢰도는 향상될 수 있다. 또한, 접속 단자는 기판 내에 개구부를 형성하고 개구부를 따라 도전막을 형성함으로써 형성될 수 있고, 복수의 반도체 장치의 접속 단자들은 하나의 기판 상에 제공될 수 있다. 따라서, 하나의 기판을 사용함으로써 복수의 반도체 장치들을 형성하고, 접속 단자를 형성하는 단계에서의 처리량을 증가시키며, 대량 생산하는 것이 가능하다. 더욱이, 반도체 소자는 기판 위에 형성되고, 반도체 소자로서 기능하기 위해 필요한 유효 영역의 면적과 기판 면적은 거의 동일하다. 따라서, 다수의 반도체 소자들은 배선 보드 등 상에서 매우 집적화될 수 있다.
본 발명의 이들 및 다른 목적들, 특징들 및 장점들은 첨부 도면들과 함께 다음의 상세한 설명을 판독할 때 보다 명백해진다.
이후, 본 발명의 실시예 모드들은 첨부 도면들을 참조하여 기술된다. 본 발명은 다양한 상이한 모드들로 구현될 수 있다. 당업자에게는 본 발명의 범위를 벗어나지 않고 다양한 변경들이 이루어질 수 있음이 분명하다. 따라서, 본 발명은 실시예 모드들에 제한되어서는 안 된다. 이후, 광 센서는 반도체 장치들의 대표적 예로서 기술되지만, 본 발명은 이에 제한되지 않고, 광전 변환 장치, 태양 전지, TFT 등을 사용함으로써 형성된 집적 회로에 적용될 수 있다. 플라스틱 기판은 절연 기판으로 사용되지만, 본 발명은 이에 제한되지 않는다. 유리 기판, 유기 수지로 만들어진 기판 등이 사용될 수 있다.
[실시예 모드 1]
플라스틱 기판 위에 형성되고, 그 측면에 오목부를 가진 광 센서는 본 실시예 모드에서 도 1a 및 도 1b를 참조하여 기술된다.
도 1a는 본 발명의 광 센서(100)의 사선도를 도시한다. 반도체 소자(102)는 플라스틱 기판(101) 위에 형성된다. 광 센서(100)의 측면은 오목 형상을 가지고, 접속 단자들(103a 및 103b)이 되는 도전막이 상기 면적에 형성된다.
반도체 소자(102)는 반도체막, 바람직하게 반도체 박막을 사용함으로써 기판 상에 집적적으로 형성될 수 있고, 따라서 반도체 장치의 소형화 및 박막화가 달성될 수 있다.
광 센서 측면의 오목 형상은 본 실시예 모드에서 굴곡(curve)된다. 오목 형상은 평면을 가질 수 있음을 주지한다. 즉, 오목 형상은 곡면을 갖는 반원통 또는 평면을 갖는 사각형 기둥이다.
또한, 오목부는 곡면 및 평면 모두를 갖는 형상을 가질 수 있다.
다음, 도 1b는 도 1a의 라인 (A) - (A')를 따라 취해진 횡단면을 도시한다. 반도체 소자(102)는 플라스틱 기판(101) 위에 형성된다. 반도체 소자(102)는 제 1 전극(111), 수광부(112) 및 제 2 전극(113)을 포함한다. 제 1 전극 단자(114)는 제 1 전극(111)에 접속되고, 제 2 전극 단자(115)는 제 2 전극(113)에 접속된다. 그 외에도 제 1 전극 단자(114)는 제 2 전극 단자(115)로부터 그 사이에 삽입된 층간 절연막(116)으로 전기적으로 절연된다. 제 1 접속 단자(103a)는 제 1 전극 단자(114)에 접속되고, 제 2 접속 단자(103b)는 제 2 전극 단자(115)에 접속된다. 제 1 접속 단자(103a) 및 제 2 접속 단자(103b) 각각은 배선 보드 상의 전극 단자에 접속하기 위한 단자이다.
플라스틱 기판에서와 같이, 배선 보드 상에 장착하는 단계에서 열에 견딜 수 있는 기판(통상적으로, 260℃ 이상의 유리 전이 온도를 갖는 기판)이 바람직하다. 또한, 직경이 수 nm의 무기 입자들이 분산된 유기 재료를 포함하는 기판은 대표적 예로서 주어진다.
배선 보드 상에 장착하는 대표적 예를 위해, 납땜과 같은 전도성 접착 작용제(adhesive agent)를 사용하는 리플로우 방법, 이방성 도전 접착 작용제를 사용하는 압력 본딩 방법 등이 있다. 압력 본딩 방법이 사용될 때, 이방성 도전 접착 작 용제 또는 이방성 도전막을 사용하는 배선 보드 상에 장착되기 때문에, 열 저항이 불량한 플라스틱 기판이 사용될 수 있다.
특정 정도의 두께를 가지는 기판은 접합 면적을 증가시키기 위하여 플라스틱 기판을 위해 사용되는 것이 바람직하다. 대표적으로, 100 내지 1000㎛ 두께, 바람직하게는 20 내지 500㎛ 두께인 플라스틱 기판이 바람직하다.
폴리타보네이트(PC), JSR 코포레이션에 의해 제조되고 극성 그룹을 포함하는 노르보르넨(norbornene) 수지로 이루어진 ARTON, 폴리에틸렌 테레프탈염산(PET), 폴리에테르술폰(PES), 폴리에틸렌 나프탈린(PEN), 나일론, 폴리에테르에테르케톤(PEEK), 폴리술폰(PSF), 폴리에테르이미드(PEI), 폴리아릴린(PAR; polyarylate), 폴리부틸렌 테레프탈염산(PBT), 폴리이미드, 니폰 스틸 코포레이션에 의해 제조되고 직경이 수 nm의 무기 입자들이 분산된 유기 재료로 이루어진 HT 기판 등은 플라스틱 기판의 대표적인 예로서 주어질 수 있다.
플라스틱 기판(101) 쪽으로부터 광이 들어올 때, 제 1 전극(111)은 광 투과 도전막으로 만들어지며, 상기 도전막은 실리콘으로 이루어진 반도체막과 저항 접촉을 가질 수 있다. ITO(인듐-주석 산화물 합금), 인듐 아연 합금(In2O3-ZnO), 아연 산화물(ZnO), 인듐-주석 산화물, 실리콘 산화물을 포함하는 인듐-주석 산화물이 통상적으로 사용될 수 있다. 제 2 전극(113)은, 실리콘으로 만들어진 반도체막과 접촉한 저항을 가질 수 있는 금속막으로 형성된다. 그것은 알루미늄(Al), 티탄(Ti), 크롬(Cr), 니켈(Ni), 몰리브덴(Mo), 팔라듐(Pd), 탄탈(Ta), 텅스텐(W), 백금(Pt), 금(Au)으로부터 선택된 하나의 원소 또는 상기 원소의 50%이상 각각 함유한 합금 재료로부터 형성된다. 다른 한편, 광이 층간 절연막(116)쪽으로부터 들어올 때, 제 1 전극(111)은 실리콘으로 만들어진 반도체막과 저항 접촉을 가질 수 있는 금속막으로 만들어지고, 제 2 전극(113)은 실리콘으로 만들어진 반도체막과 저항 접촉을 가질 수 있는 광 투과 도전막으로 만들어진다.
수광부(112)는 실리콘을 갖는 반도체층으로부터 형성될 수 있다. 실리콘층, 실리콘 게르마늄층, 실리콘 탄화물층 및 PN 접합층 또는 PIN 접합층은 대표적 예로서 주어진다. 이 실시예 모드에서, 수광부(112)는 PIN 접합과 비정질 실리콘으로 형성된다.
제 1 전극 단자(114) 및 제 2 전극 단자(115) 각각은 리드아웃 전극이고, 제 1 및 제 2 전극들(111 및 113) 각각을 배선 보드 상에 형성된 전극 단자들에 전기적으로 접속하기 위한 단자이다. 따라서, 제 1 및 제 2 전극 단자들(114 및 115)은 제 1 및 제 2 전극들 및 배선들을 접속하기 위한 매체로 형성되며, 예를 들어, 은, 금, 구리, 백금, 팔라듐, 주석 및 아연으로부터 선택된 하나 또는 복수의 원소들을 함유하는 도전판, 또는 납땜 판 등에 접속될 수 있는 재료이다. 니켈(Ni), 구리(Cu), 아연(Zn), 팔라듐(Pd), 은(Ag), 주석(Sn), 백금(Pt) 또는 금(Au), 및 바람직하게, 니켈(Ni), 구리(Cu), 은(Ag), 백금(Pt) 및 금(Au)으로부터 선택된 하나의 원소 또는 상기 원소의 50%이상 함유한 합금 재료가 대표적인 예로서 주어진다. 제 1 및 제 2 전극 단자들(114 및 115)은 단일층 구조 또는 다중층 구조를 가질 수 있음을 주지한다.
제 1 및 제 2 접속 단자들(103a 및 103b)은 광 센서의 표면 상의 부분들 및 가판의 측면에서의 오목부들 내에 형성된다. 접속 단자들은 각각의 전극 단자들에 각각 접속된다. 접속 단자들은 은, 금, 구리, 백금, 팔라듐, 주석 및 아연으로부터 선택된 하나 또는 복수의 원소들을 함유한 도전 판, 또는 납땜 판에 본딩될 수 있는 재료를 포함한다. 니켈(Ni), 구리(Cu), 아연(Zn), 팔라듐(Pd), 은(Ag), 주석(Sn), 백금(Pt) 또는 금(Au), 및 바람직하게, 니켈(Ni), 구리(Cu), 은(Ag), 백금(Pt) 및 금(Au)으로부터 선택된 하나의 원소 또는 상기 원소의 50%이상 함유한 합금 재료가 대표적인 예로서 주어진다. 금속들이 단일 구성(한 원소)일 필요는 없지만, 원소를 포함하는 합금 구성일 수도 있음을 주지한다. 합금은 주성분으로서 50% 이상의 금속들을 포함하는 합금임을 주지한다. 제 1 전극 단자(114) 및 제 2 전극 단자(115)는 단일층 구조 또는 다중층 구조를 가질 수 있음을 주지한다.
층간 절연막(116)은 각각의 전극들(111 및 113) 및 반도체 소자(102)를 봉합하고 열화를 억제할 뿐만 아니라 리드 아웃 전극들로서 역할하는 전극 단자들(114 및 115)을 전기적으로 절연되도록 형성된다. 층간 절연막(116)은 아크릴, 폴리이미드, 폴리아미드, 폴리이미드아미드, 또는 벤조사이클로부틸렌과 같은 유기 수지, 또는 실리콘 산화막, 실리콘 질화막 또는 실리콘 산화질화막과 같은 무기 재료로부터 형성될 수 있다.
접속 단자들이 될 도전막이 형성되는 광 센서의 측면들이 경사지는 것이 바람직하다. 이때의 구조는 도 9a 및 도 9b에 도시되어 있다. 도 9a는 광 센서(120)의 사선도이다. 도 9b는 도 9a의 라인(E)-(E')을 따라 취해진 횡단면도를 도시한다. 기판(121) 및 층간 절연막(125)의 측면들은 기울기들을 가지고 있고, 접속 단자들(123a 및 123b)은 각각 그 위에 형성된다. 구조에서, 도전막이 증착법, 스퍼터링 방법 등의 증착 단계에서 형성될 때, 도전막의 커버리지(coverage)는 강화될 수 있고, 막들 사이의 비접속(disconnection)은 방지될 수 있다. 기판의 측면들의 형상은 이에 제한되지 않지만, 외부에서 볼록 곡면 또는 계단 같은 형상을 가질 수 있다는 것을 주지한다.
광 센서의 반도체 소자의 구조는 도 1b에서 횡단면에 의해 도시된 구조 이외의 다른 구조들을 사용할 수 있다. 상이한 반도체 소자 구조를 갖는 광 센서의 횡단면은 도 11a 및 도 11b에 도시된다.
도 11a는 광 센서의 횡단면도의 예이며, 이는 수광부(112), 수광부(112)와 접촉하는 제 1 전극 단자(114), 제 2 전극(113), 제 2 전극(113)에 접속된 제 2 전극 단자(115), 및 전극 단자들(114 및 115)에 접속된 접속 단자들(103a 및 103b)로 형성된다. 제 1 전극은 도 11a에 제공되지 않았으며, 이는 도 1b의 광 센서와 상이하다. 따라서, 제 1 전극 단자(114)가 수광부(112)와 접촉하는 면적을 증가시킴으로써 장치의 신뢰도가 향상되기 때문에, 접속 부분들(접촉 부분)의 수는 큰 것이 바람직하다. 이러한 구조에서, 제 1 전극이 제공되지 않기 때문에, 공정들의 수를 감소시키고 기판(101)으로부터 전송되는 광의 투과율을 증가시키는 것이 가능하다.
도 11b는 광 센서의 횡단면도의 예이며, 이는 수광부(132) 수광부(132)와 접촉하는 제 1 전극 단자(114), 제 2 전극(113), 제 2 전극에 접속된 제 2 전극 단자(115), 및 전극 단자들(114 및 115)에 접속된 전극 단자들(103a 및 103b)로부터 형성된다. 수광부(132)의 층은 패터닝되지 않고, 기판(101)의 전체 표면 위에 형성되며, 이것은 도 11a에서 광 센서와 상이하다. 따라서, 수광부는 마스크를 사용하지 않고 형성될 수 있고, 따라서, 마스크를 위한 정렬 제어는 요구되지 않는다. 따라서 수율이 개선될 수 있다.
본 발명에 따라, 반도체 장치는 절연 기판 위에 형성될 수 있다. 본 발명의 반도체 장치는 측면에 오목부를 가지고, 전극 단자는 이 영역 내에 형성될 수 있다. 배선 보드 상의 전극 단자와의 접속은 접속 단자 및 전극 단자에 의해 만들어진다. 따라서, 배선 보드와의 접속 면적은 증가될 수 있고, 장착 세기도 또한 증가될 수 있으며, 동시에 접속 상태는 가시적으로 보여지고 확인될 수 있다. 따라서, 공정에 대한 신뢰도는 향상될 수 있다.
[실시예 모드 2]
수광부에서 검출된 전류를 증폭하기 위한 회로를 갖는 광 센서는 도 2a 및 도 2b를 참조하여 기술된다. 증폭기 회로를 구성하는 소자로서 박막 트랜지스터(이후, TFT라 칭함)를 사용하는 예가 도시되지만, 본 발명은 이에 제한되지 않고, 연산 증폭기(op-amp) 등을 사용할 수 있다.
도 2a는 이 실시예 모드의 광 센서의 사선도이다. 실시예 모드 1에서와 같이, 반도체 소자(202)는 플라스틱 기판(101)의 표면상에 형성된다. 실시예 모드 1에 도시된 그러한 구조를 갖는 다이오드 또는 TFT는 반도체 소자에 적절히 적용될 수 있다. 그 외에도, 광 센서(200)의 측면은 오목부를 가지고, 접속 단자들(103a 및 103b)이 될 도전막은 그 내에 형성된다. 실시예 모드 1에 도시된 형상은 광 센서의 측면에 있는 오목부의 형상에 적용될 수 있다.
도 2b는 도 2a의 라인(B)-(B')을 따라 취해진 횡단면도이다. 제 1 절연막(211)은 플라스틱 기판(101) 위에 형성되고 TFT(212)는 그 위에 형성된다. TFT(212)는 채널 형성 영역, 소스 영역 및 드레인 영역을 갖는 반도체 영역(213); 게이트 전극(214); 소스 영역에 접속된 소스 전극(215); 및 드레인 영역에 접속된 드레인 전극(216)을 포함한다. TFT(212)에서, 채널 형성 영역, 게이트 전극, 소스 전극 및 드레인 전극은 복수의 절연막들(217)에 의해 서로 절연된다. 이 실시예 모드에서, n-채널 TFT는 TFT(212)에 사용된다. 단 하나의 TFT가 도 2b에 도시되었지만, 복수의 TFT들이 형성될 수 있다.
TFT(212)의 반도체 영역은 비정질 반도체막, 결정질 반도체막 또는 마이크로결정 반도체막을 사용함으로써 형성될 수 있다. 비정질 반도체막은 플라즈마 CVD, 저압 CVD 또는 스퍼터링에 의해 형성될 수 있다. 결정질 반도체막은 상기 언급된 방법에 의해 형성된 다음, 레이저 결정화 방법, 가열에 의한 결정화 방법, 또는 일본 특허 공개 공보 제 H8-78329호에 개시된 방법에 의해 결정화될 수 있다. 거제트(gazette)의 기술에 따라, 결정화를 촉진시키는 금속 원소는 비정질 실리콘막으로 선택적으로 부가되고, 시작점인 부가된 영역으로부터 원소를 확장하도록 가열 처리되고, 그에 의해 결정 구조를 갖는 반도체막을 형성한다. 이 처리에서 결정화 후에 금속 원소를 제거하는 것이 바람직하다는 것을 주지한다.
마이크로결정 반도체막은 비정질 구조와 결정 구조(단결정 및 다중 결정을 포함) 사이의 중간 구조, 및 자유 에너지(free energy)가 안정된 제 3 상태를 가지고, 단거리 순서 및 래티스 왜곡을 갖는 결정질 영역을 포함한다. 0.5 내지 20nm의 결정 입자는 막의 적어도 특정 영역 내에 포함된다.
마이크로결정질 반도체막은 규화물 가스 상의 백열 방전 분해(플라즈마 CVD)를 수행함으로써 형성된다. 규화물 가스와 같이, SiH4, Si2H6, SiH2 Cl2, SiHCl3, SiCl4, SiF4 등이 사용될 수 있다. 규화물 가스는 H2, 또는 H2와 하나 이상의 비활성 기체 원소들(H3, Ar, Kr 및 Ne)로 희석될 수 있다. 희석 비율은 2 내지 1000번의 범위 내이다. 이때, 압력은 대충 0.1Pa 내지 133Pa의 범위 내이며; 전력 주파수는 1MHz 내지 120MHz이며, 바람직하게는 13MHz 내지 60MHz이고; 기판 가열 온도는 많아야 300℃이고, 바람직하게는 100℃ 내지 250℃이다. 막 내의 불순물 원소로서 산소, 질소 또는 탄소와 같은 대기 구성 불순물은 바람직하게 많아야 1 x 1020/cm3 이하, 특히 산소 농도는 많아야 5 x 1019/cm3이하, 바람직하게 많아야 1 x 1019/cm3이하이다.
제 1 전극(111), 수광부(112), 제 2 전극(113) 및 층간 절연막(218)은 절연막들(217) 위에 후속으로 적층된다. 그들에 대한 구조 및 재료는 실시예 모드 1에 기술된 것으로 적절히 적응될 수 있다.
여기에서, 수광부의 절연막들(217) 상에 각각 형성되는 제 1 전극 및 드레인 전극의 접속은 도 10a 내지 도 10c를 참조하여 기술된다.
도 10a는 배선(드레인 전극)(1301), 상기 배선(1301)에 접속된 제 1 전극(1302), 제 1 전극(1302) 상에 형성된 수광부(1303), 및 수광부(1303) 상에 형성된 제 2 전극(1304)을 도시한다. 이 구조에서, 수광부(1303)의 한쪽의 전체면은 제 1 전극(1302)과 접촉되어 있다. 또한, 절연막들(217) 및 제 1 전극(1302)의 접착들이 증가되고, 따라서, 수광부(1303)와 절연막들(217) 사이에 발생하는 막-필링(film-peeling)은 이 구조에서 방지될 수 있다.
도 10b는 배선(드레인 전극(1311), 상기 배선(1311)의 부분을 덮는 수광부(1313), 및 제 2 전극(1314)을 도시한다. 이 구조에서, 도 10a에서 배선(1311)은 제 1 전극(1302)으로서 또한 역할한다. 또한, 이 구조에서, 공정들의 수를 감소시키고 제 1 전극이 제공되지 않기 때문에, 절연막들(217)로부터 투과되는 광 투과율이 증가될 수 있다.
도 10c는 배선(드레인 전극(1321), 상기 배선(1321)에 접속된 제 1 전극(1322), 절연막들(217)과 제 1 전극(1322)의 부분을 덮는 수광부(1323) 및 제 2 전극(1324)을 도시한다. 이 구조에서, 제 1 전극의 면적은 작고, 수광부의 부분은 절연막들(217)과 접촉되어 있다. 따라서, 층간 절연막(217)으로부터 투과된 광의 투과율이 증가되는 효과가 있다.
그 다음, 도 2b에 도시된 바와 같이, 제 1 전극 단자(114)는 TFT(212)의 소스 전극에 접속되고, 제 2 전극 단자(115)는 수광부(112)의 제 2 전극(113)에 접속된다. 제 1 전극 단자(103a)는 제 1 전극 단자(114)에 접속되고, 제 2 접속 단자(103b) 및 제 2 전극 단자(115)에 접속된다. 제 1 접속 단자(103a) 및 제 2 접속 단자(10b)는 배선 보드 상의 배선들에 접속시키기 위한 단자들이다. 이들 재료들에 대해, 실시예 모드 1에 도시된 재료들은 단순하게 사용될 수 있다.
이러한 실시예 모드에서, TFT로서 상부 게이트형 TFT가 도시되었지만, TFT는 이에 제한되지 않고, 하부 게이트형 TFT, 반대로 엇물린 TFT(inversely staggered TFT) 등 일 수 있다.
본 발명에 따라, 반도체 장치는 절연 기판 상에 형성될 수 있다. 이 실시예 모드의 반도체 장치는 증폭기 회로를 갖는 광 센서이다. 따라서, 약한 광도 또한 검출될 수 있다. 광 센서의 광을 수신하기 위한 면적이 작을 때에도, 높은 출력이 얻어질 수 있다. 오목부는 광 센서의 측면 상에 형성되고, 접속 단자는 이 영역 내에 형성될 수 있다. 따라서, 배선 보드와의 접속 면적은 증가될 수 있고, 장착 세기도 또한 증가될 수 있고, 이때, 접속 상태는 가시적으로 보여질 수 있고 확인될 수 있다. 따라서, 공정에 대한 신뢰도는 향상될 수 있다.
[실시예 모드 3]
실시예 모드 2에서의 광 센서의 구동기 회로의 예는 도 3을 참조하여 도시된다. 이 실시예 모드에서, 전류 미러 회로는 광 센서에서 증폭기 회로로서 사용된다.
여기에서, 2개의 트랜지스터들은 서로 접속되고, 이들 중 하나는 다이오드(수광부)에 접속된다. 다이오드(301)에 접속된 TFT는 제 1 TFT(302)이고, 제 1 TFT에 병렬로 접속된 TFT는 제 2 TFT(303)이다. 제 1 TFT(302) 및 제 2 TFT(303)의 게이트 전극들 및 소스 배선들은 서로 접속된다. 제 1 TFT(302)의 드레인은 다이오드(301)의 캐소드에 접속되고, 다이오드(301)의 애노드는 제 2 TFT(303)의 드레인에 접속된다. 제 1 TFT 및 제 2 TFT의 소스들은 VSS(304)에 접속된다. 다이오드의 애노드 및 제 2 TFT의 드레인은 출력 단자인 VDD(305)에 접속되고, 광의 밝기는 그 지점에서 흐르는 전류의 값에 의해 검출될 수 있다.
광이 다이오드(301)를 들어갈 때, 광 전류는 다이오드(301)에서 애노드로부터 캐소드로 흐른다. 따라서, 전류 I1은 제 1 TFT(302)의 소스와 드레인 사이를 흐른다. 전압 V1은 제 1 TFT(302)의 드레인이 그 게이트 전극에 접속되기 때문에, 제 1 TFT(302)의 소스와 드레인 사이에서 발생된다. 전압 V2는 제 2 TFT(303)의 소스와 드레인 사이에서 발생된다. 제 1 TFT(302) 및 제 2 TFT(303)의 소스들 및 게이트들은 서로 접속된다. 제 1 TFT(302) 및 제 2 TFT(303)이 선형 영역에서 구동될 때, 전압 V1 및 전압 V2에서의 전류는 전류 I1에 근사시킬 수 있다. 따라서, 전류 I1은 또한 제 2 TFT(303)의 소스와 드레인 사이를 흐른다. 2개의 TFT들(302 및 303)은 서로 병렬로 접속되고, 따라서 전류 2I1은 출력 단자(305)에서 흐른다.
제 1 TFT(302)는 다이오드(301)가 광으로 방사될 때 발생하는 전류를 전압으로 변환하고, 제 2 TFT(303)은 제 1 TFT(302)를 통해 다이오드(301)에서 발생된 전류를 증폭한다. 다이오드에서 발생된 전류는 병렬로 증폭시키기 위해 복수의 TFT들을 접속시킴으로서 더 많이 증폭될 수 있음을 주지한다. 달리 말하면, 증폭시키 기 위한 n개의 TFT들이 제 1 TFT(302)와 병렬로 접속될 때, 다이오드(301)에서 발생된 전류만큼의 전류의 (1 + n) 배는 출력 단자(305)에서 흐른다.
그 외에도, 전류 소스인 다이오드에서 발생된 전류를 증폭시키도록 제 2 TFT의 W/L비를 증가시키는 것은 또한 효과적이다. 특히, 제 2 TFT에서 흐르는 전류가 제 2 TFT의 채널 폭(W)을 증가시키거나 그 채널 길이(L)를 감소시킴으로써 증가되기 때문에, 전류 소스에서 발생된 전류는 증폭 및 검출될 수 있다.
이 실시예 모드에서, 전류 미러 회로를 사용하는 광 센서가 도시되었지만, 본 발명은 이에 제한되지 않는다. 예를 들어, 전류 미러 회로 대신에 연산 증폭기 등이 사용될 수 있다.
본 발명에 따라, 반도체 장치는 절연 기판 상에 형성될 수 있다. 접속 단자가 이 실시예 모드의 반도체 장치에서 2개의 단자들을 갖기 때문에, 핀들의 수 및 장착 면적들이 감소될 수 있다. 그 외에도, 증폭기 회로가 제공되기 때문에, 약한 광이 검출될 수 있다. 공 센서의 수광부의 면적이 작을 때에도, 높은 출력이 얻어질 수 있다. 또한, 오목부는 광 센서의 측면에 있고, 접촉 단자가 이 영역에서 형성될 수 있다. 따라서, 배선 보드와의 접속을 위한 면적은 증가될 수 있고, 장착 세기가 또한 증가될 수 있으며, 이때, 접속 상태는 가시적으로 보여질 수 있고 확인될 수 있다. 따라서, 공정에 대한 신뢰도가 향상될 수 있다.
[실시예 모드 4]
이 실시예 모드에서, 실시예 모드 1 내지 3에서 도시된 광 센서를 제조하는 단계는 도 4의 a 내지 d를 참조하여 기술된다.
도 4의 a에 도시된 바와 같이, 반도체 소자(402)(수광부(도시되지 않음), 전극(403) 및 전극 단자들(404a 및 404b))가 공지된 기술에 의해 플라스틱 기판(401) 상에 형성된다. 플렉시블 플라스틱 기판을 사용하는 경우에, 반도체 소자가 롤 투 롤(Roll to Roll) 타입 플라즈마 CVD 장치로 기판 상에 형성될 수 있음을 주지한다. 상기 장치를 사용함으로써, 대량 생산이 가능하고, 따라서 광 센서의 비용 감소가 달성될 수 있다.
그 다음, 도 4의 b에 도시된 바와 같이, 개구부(411)가 레이저 방사에 의해 플라스틱 기판의 원하는 부분에 형성될 수 있다. 개구부의 위치는 각 센서 소자의 구조에 의존하여 상이하지만, 접속 단자를 제공하기 위한 영역에 형성될 수 있다. 이 실시예 모드에서, 한 쌍의 개구부들은 반도체 소자의 양측에 형성된다.
도 4의 c에 도시된 바와 같이, 도전막(421)은 개구부(411)에 형성된다. 막 형성 방법에 대해, 스퍼터링 방법, 증착 방법 또는 마스크를 사용한 화학 증착, 전해 플레이팅 방법 등이 사용될 수 있다. 다음, 플라스틱 기판이 플라스틱 기판에서 홈(groove)을 형성하기 위해 레이저광으로 조사되고, 그에 의해, 도 4의 d에 도시된 광 센서(431)를 얻는다. 접속 단자들(432)은 광 센서(431)의 측면들 상에서 오목부들 내에 형성된다.
반도체 장치는 상기 원하는 단계들을 통해 절연 기판 상에 형성될 수 있다. 또한, 오목부는 본 발명의 반도체 소자의 측면 상에 형성되고, 접속 단자는 오목부 위에 형성될 수 있다. 따라서, 배선 보드와 접속을 위한 면적이 증가될 수 있고, 장착 세기가 또한 증가되며, 이때, 접속 상태는 가시적으로 보여질 수 있고 확인될 수 있다. 따라서, 공정에 대한 신뢰도는 향상될 수 있다. 더욱이, 반도체 소자가 기판 상에 직접 형성되고, 기판 상에 반도체 소자를 장착하는 단계가 생략되기 때문에, 높은 수율을 제공할 수 있고 배선 보드 상의 고밀도 장착뿐만 아니라 비용 감소를 실현할 수 있는 반도체 장치를 제조하는 것이 가능하다. 그 외에도, 기판 내에 개구부를 형성한 다음, 개구부를 따라 도전막을 형성함으로써, 접속 단자가 얻어질 수 있다. 따라서, 복수의 반도체 장치들의 접속 단자들은 하나의 기판 상에 제공될 수 있다. 따라서, 접속 단자를 형성하는 단계에서 처리량을 증가시키고, 대량 생산하는 것이 가능하다.
[실시예 모드 5]
이 실시예 모드에서, 배선 보드 상에 실시예 모드 1 내지 4에서 형성된 광 센서를 장착하는 방법은 도 5a 및 도 5b를 참조하여 기술된다.
도 5a는 광 센서가 배선 보드(1101) 상에 장착되는 상부도이다. 반도체 소자(102) 및 접속 단자들(103a 및 103b)은 광 센서(100) 내에 형성된다. 광 센서(100)는 도전판(1102 및 1103) 등에 의해 배선 보드(1101) 상에 장착된다. 이 실시예 모드에서, 반도체 소자(102)는 배선 보드(1101) 상에 면 대 면으로 장착된다.
도 5b는 도 5a의 라인(C)-(C')을 따라 취해진 횡단면 구조이다.
반도체 소자(102)는 플라스틱 기판(101) 상에 형성된다. 반도체 소자는 제 1 전극, 수광부 및 제 2 전극을 포함한다. 제 1 전극 및 제 2 전극에 각각 접속된 전극 단자들(113 및 114)은 센서의 측면들 내에 형성된 접속 단자들(103a 및 103b)에 각각 접속된다. 접속 단자들(103a 및 103b)은 도전판들(1102 및 1103) 각각에 의해 배선 보드(1101) 상의 전극 단자들(1104 및 1105)에 접속된다.
실시예 모드 1에 도시된 판들은 도전판들에 적절히 사용될 수 있다. 이 실시예 모드에서, 은을 함유한 도전판이 사용된다.
이 실시예 모드에서, 광 센서(100)는 리플로우 단계에 의해 배선 보드(1101) 상에 장착된다. 특히, 도전판들(1102 및 1103)은 스크린 프린팅 방법 또는 디스펜서에 의해 전극 단자들(1104 및 1105) 상의 미리 결정된 부분들에 적용되고, 광 센서(100)는 장착기에 의해 그 위에 장착된다. 그 후, 도전판들은 광 센서(100)의 전극 단자들(1104 및 1105) 및 접속 단자들(103a 및 103b)과 배선 보드(1101) 상의 전극 단자들(1104 및 1105)을 전기적 및 기계적으로 접속시키기 위해 250 내지 350℃의 온도들로 가열함으로써 녹일 수 있다.
적외선 가열 방법, 증기식 납땜 방법, 뜨거운 공기 가열 방법, 뜨거운 판을 사용하는 가열 방법, 레이저 조사에 의한 가열 방법 등은 가열 방법으로서 주어진다.
대안적으로, 광 센서는 리플로우 단계에 의해 도전판을 사용하여 장착하는 방법을 사용하는 대신에, 이방성 도전 접착 작용제 또는 이방성 도전막을 사용하여 국부적으로 압력 본딩함으로써 배선 보드 상에 장착될 수 있다.
또한, 광 센서는 이 실시예 모드에서 접속 단자가 광 센서의 측면에 형성되기 때문에, 배선 보드가 플라스틱 기판과 마주하는 상태에서 장착될 수 있다.
본 발명에 따라, 반도체 장치는 장착 단계에서 가열 처리에 대한 가열 저항을 갖는 플라스틱 기판 상에 형성될 수 있다. 본 발명의 광 센서는 기판의 측면에서 오목부를 가지고, 이 영역 내에 접속 단자가 형성될 수 있다. 배선 보드 상의 전극 단자와의 접속은 접속 단자 및 전극 단자에 의해 만들어진다. 따라서, 배선 보드와의 접속을 위한 면적은 증가될 수 있고, 장착 세기도 또한 증가될 수 있으며, 이 때, 접속 상태는 가시적으로 보여질 수 있고 확인될 수 있다. 따라서, 공정에 대한 신뢰도는 향상될 수 있다.
[실시예 1]
본 발명의 실시예들은 도 6a 내지 도 6d, 도 7a 내지 도 7d 및 도 8a 내지 도 8d를 참조하여 기술된다. 도 6a, 도 6c, 도 7a, 도 7c, 도 8a 및 도 8c는 기판들의 상부도들이고, 도 6b, 도 6d, 도 7b, 또 7d, 도 8b 및 도 8d는 도면들에서 라인(D)-(D')를 따라 취해진 횡단면도들이다.
도 6a 및 도 6b에 도시된 바와 같이, 반도체막은 플라즈마 CVD 장치로 플라스틱 기판(601)상에 형성된다. 여기에서, 도전 타입 p, i 및 n을 각각 갖는 실리콘 반도체막(602)은 반도체막으로서 형성된다. 여기에서, 수광부인 i-층은 비정질 상(amorphous phase)이고, p 및 n의 상 상태들은 고려되지 않는다. i-층의 막두께는 100 내지 1000nm으로 설정되도록 의도된 소자의 조명 범위에 맞춰진다. 이 실시예에서, 니폰 스틸 코포레이션에 의해 제조된 HT 기판이 플라스틱 기판으로 사용되고, 실리콘 반도체막은 800nm의 두께를 가지고 그 위에 형성된다. 플라스틱 기판은 200 내지 500㎛임을 주지한다.
그 다음, 접촉 홀(603)은 형성된 반도체막의 낮은 부분에 있는 p 타입 실리콘막이 도 6c 및 도 6d에 도시된 바와 같이 다음 단계에서 형성될 금속 전극과 접촉되도록 하기 위해 레이저 스크라이브 단계에서 미리 결정된 부분에서 형성된다. 이 단계에서, 스크라이빙은 접촉 홀의 하부에 p 타입 반도체층을 남겨 두도록 수행되는 것이 바람직하지만, 레이저에 의해 깊이 방향으로 제어하기가 어렵고, 따라서 접촉 홀은 공정 마진을 보증하기 위해 플라스틱 기판의 표면을 통과하지 않고 플라스틱 기판의 표면으로 형성될 수 있다. 따라서, 그것이 접촉 홀 내의 p 타입 반도체층의 노출된 부분의 면적과 동등하기 때문에, 달리 말하면, 그 면적의 폭이 p 타입 반도체층의 두께와 동등하기 때문에, 금속 전극과 p 타입 반도체층 사이의 실제 접촉 부분은 작은 면적이다. 따라서, 다수의 독립된 홀들은 접속을 위한 면적을 증가시키기 위하여 기판 상에 형성된다. 또한, 레이저빔의 포커스 제어가 집광 시스템(condensing optical system)을 사용함으로써 가능하다고 가정될 때, 빔의 에지와 중앙의 에너지 밀도들은 고의적으로 초점을 흐리게 함으로써 완만한 경사로 순차적으로 변경될 수 있다. 이때, 레이저 스크라이빙은 스크라이빙된 부분의 벽면에서 타이퍼(taper)를 형성하기 위해 수행되고, 그에 의해 더 많은 접촉 면적들을 크게 할 수 있다. 이 실시예에서, 1.06㎛의 파장과 60㎛의 빔 직경(Φ)을 가진 YAG 레이저는 오버랩되지 않은 레이트에서의 1kHz의 오실레이션 주파수로 레이저빔을 스캔하기 위해 사용된다.
그 다음, 도 7a 및 도 7b에 도시된 바와 같이, 제 1 전극(604) 및 제 2 전극 (605)이 형성된다. 금속 도전막은 제 1 전극 및 제 2 전극으로서 단층 구조 또는 적층 구조를 가지도록 형성된다. 막 형성 방법으로서, 스퍼터링 방법, 증착 방법 또는 플레이팅 방법이 사용될 수 있거나, 그 방법들이 함께 사용될 수 있다. 원하는 전극 형상은 스퍼터링 또는 증착과 같은 증기식 방법을 사용하는 경우에, 금속 마스크를 사용함으로써 쉽게 얻어질 수 있다. 하나의 소자에 대해 2개의 개구부들은 금속 마스크에서 형성되며, 양쪽 극들의 전극들은 동시에 형성된다. 금속 마스크, 플라스틱 기판 및 자석판은 이러한 순서로 오버랩되고, 그들은 그 상태에서 스퍼터링 장치에서 세팅된다. 금속 마스크를 플라스틱 기판에 조밀하게 완전히 접착함으로써, 그 사이에 침착된 막의 침입으로 인한 전극 영역의 비균질(inhomogeneous)은 방지된다. 플레이팅 방법이 사용될 때, 마스킹은 금속 전극이 요구되지 않는 영역 내의 스크린 프린팅 방법에 의해 미리 수지 상에서 행해지고, 원하는 전극 형상은 제 1 전극 및 제 2 전극을 형성한 후에 리프트-오프 방법 (lift-off method)에 의해 얻어질 수 있다. 0.5 내지 100㎛ 두께의 제 1 및 제 2 전극들(604 및 605)은 앞서 말한 조건들 하에서 형성된다.
Ni 금속은 이 실시예에서 스퍼터링 방법에 의해 금속 마스크를 사용함으로써 형성된다. 금속 마스크는 0.1mm두께이며, 니켈을 포함한다. 금속 마스크 및 플라스틱 기판은 자석판으로 조밀하게 접착되는 상태에서 스퍼터링 장치에서 세팅된다. 니켈로 만들어진 막은 순도 99.99%로 직경 6인치의 Ni 타겟을 사용하여 스퍼터링하고, 1.0kW의 RF 출력과 1.0Pa의 아르곤 분위기에서 방전함으로써 형성된다.
그 다음, 도 7c 및 도 7d에 도시된 바와 같이, 절연막(606)이 형성되며, 제 1 전극(604) 및 제 2 전극(605)의 부분들은 접촉 홀들을 통해 각각 노출된다. 스크린 프린팅 방법은 절연막을 형성하기 위해 사용된다. 절연막(606)은 1.6㎛ 두께이다. 스크린 프린팅 방법 대시에, 절연막은 CVD 방법 또는 응용 방법에 의해 기판의 전체면 위에 형성될 수 있고, 그 다음, 그 부분은 각 전극을 노출시키기 위해 접촉 홀을 형성하도록 에칭될 수 있다. 광 센서가 배선 보드 상에 장착될 때 대칭으로 접촉 홀을 형성함으로써 광 센서가 기울어지는 것을 방지하는 것이 가능하다.
리드 아웃 전극들인 전극 단자들(607 및 608)은 금속 전극의 부분들을 노출함으로써 형성된 접촉 홀들 내에 형성된다. 전극 단자들(607 및 608)은 은, 금, 구리, 백금 또는 니켈과 같은 금속 원소를 갖는 금속막으로 형성될 수 있다. 리드 아웃 전극들 각각은 이 실시예에서 1.35 x 1.8mm2의 면적을 가지도록 형성된다. 티탄/니켈/금의 적층 구조를 갖는 도전막은 이 실시예에서 마스크를 사용하여 스퍼터링 방법에 의해 전극 단자들(607 및 608)의 부분들과 오버랩되도록 형성된다.
도 8a 및 도 8b에 도시된 바와 같이, 개구부들(609)이 형성된다. 개구부들은 광 센서로 역할하기 위해 영역의 양쪽, 즉 2개의 금속 전극들의 외부에 레이저 조사에 의해 형성된다. 개구부를 형성하는 방법에 대해, 개구부들은 레이저 조사 등에 의해 플라스틱 기판(601)의 표면에 절연막(606)으로 관통하도록 형성된다. 접촉 홀(603)을 형성하기 위해 사용된 레이저 조사 조건과 동일한 조건하에서, 개구부들(609)은 이 실시예에서 센서 소자의 소축(minor axis)의 양쪽 상에 형성된다.
도 8c 및 도 8d에 도시된 바와 같이, 접속 단자들이 될 도전막은 개구부들(609)의 표면들 상에 형성된다. 도전막은 제 1 전극(604) 및 제 2 전극(605)을 형성하는 방법과 동일한 방법에 의해 형성될 수 있다. 이 실시예에서, 니켈 도전막은 금속 마스크를 사용하는 스퍼터링 방법에 의해 형성된다. 접속 단자들(610 및 611)은 전극 단자들을 부분적으로 덮도록 형성된다.
광 센서는 레이저 스크라이빙 단계에서 절단된다. 이 실시예에서, 레이저광은 개구부들이 축들 A(612a 내지 612d)를 따라 형성되는 영역들과, 축 A에 오른쪽 각도가 되고 센서 소자가 광 센서를 절단하기 위해 축들 B(613a 내지 613d)를 따라 형성되지 않는 영역들에 조사된다.
광 센서는 앞선 단계들을 통해 형성될 수 있다.
이 실시예에 따라, 광 센서는 절연 기판 상에 형성될 수 있다. 오목부는 광 센서의 측면에 형성되고, 접속 단자는 이 영역 내에 형성될 수 있다. 따라서, 배선 보드와 접속을 위한 면적은 증가될 수 있고, 장착 세기도 또한 증가되며, 이 때, 접속 상태는 가시적으로 보여질 수 있고 확인될 수 있다. 따라서, 공정에 대한 신뢰도는 향상될 수 있다. 접속 단자를 형성하기 위해 단지 개구부 및 도전막이 형성되고, 따라서, 접속 단자는 모든 기판마다 제공될 수 있다. 따라서, 접속 단자를 형성하기 위한 단계에서의 처리량을 증가시키고 대량 생산하는 것이 가능하다.
[실시예 2]
본 발명에 따라 얻어진 반도체 장치를 통합시킴으로써 다양한 전자 장치들이 제조될 수 있다. 그러한 전자 장치들은 휴대용 전화, 랩탑 개인용 컴퓨터, 디지털 카메라, 게임 머신, 차량 네비게이션, 휴대용 오디오 장치, 핸드 AV 장치, 필름 카메라, 즉석 카메라, 실내 공기 정화기, 차량 공기 정화기, 환기와 공기 정화 장치, 전기 포트, CRT형 프로젝션 TV, 조명 장치, 조명 설비들 등을 포함한다. 전자 장치들의 특정 예들은 이후에 보여진다.
본 발명의 광 센서는 디스플레이의 밝기 및 백라이트 조도를 최상으로 조정하기 위한 센서 및 배터리를 절약하기 위한 센서로서, 휴대용 전화, 랩탑 개인용 컴퓨터, 디지털 카메라, 게임 머신, 차량 네비게이션, 휴대용 오디오 장치 등에서 사용될 수 있다. 이들 전자 장치들을 위해 배터리로서 태양 전지가 제공될 수 있다. 반도체 장치들은 소형화 및 크게 집적될 수 있고, 따라서, 전자 장치들은 그러한 반도체 장치들을 사용함으로써 더욱 소형화될 수 있다.
본 발명의 광 센서는 백라이트 LED 및 콜드 캐소드 튜브(cold cathode tube)의 온 오프 제어를 위한 센서 또는 배터리를 절약하기 위한 센서로서, 휴대용 전화 및 핸디 AV 장치의 동작 스위치에 장착될 수 있다. 센서가 제공됨으로써, 스위치는 밝은 환경에서는 턴오프되고, 버튼 동작에 의해 배터리 소모는 장시간 동안 감소될 수 있다. 본 발명에 따른 반도체 장치들이 소형화 및 크게 집적될 수 있기 때문에, 전자 장치들은 더욱 소형화될 수 있고, 전력 소모는 절약될 수 있다.
또한, 본 발명의 광 센서는 플래시 광 감광 제어의 센서 또는 간극 제어를 위한 센서로서, 디지털 카메라, 필름 카메라 및 즉석 카메라에 장착될 수 있다. 그 외에도, 태양 전지는 이들 전자 장치들에 배터리로서 제공될 수 있다. 반도체 장치들은 소형화될 수 있고 크게 집적될 수 있고, 따라서, 전자 장치들은 그들 반도체 장치들을 사용함으로써 더욱 소형화될 수 있다.
더욱이, 본 발명의 광 센서는 기류 또는 온도를 제어하기 위한 센서로서, 실내 공기 정화기, 차량 공기 정화기, 및 환기와 공기 정화 장치에 장착될 수 있다. 본 발명에 따른 반도체 장치들은 소형화될 수 있고 크게 집적될 수 있고, 전자 장치들은 더욱 소형화될 수 있고 전력 소모를 절감할 수 있다.
본 발명의 광 센서는 따뜻함을 유지하기 위해 온도를 제어하는 센서로서 전기 포트에 장착될 수 있다. 실내 광이 턴오프된 후에, 따뜻함을 유지하기 위한 온도는 본 발명의 광 센서에 의해 낮게 설정될 수 있다. 광 센서는 작고 얇기 때문에, 원하는 위치에 로드될 수 있다. 따라서, 전력 절감을 달성할 수 있다.
본 발명의 광 센서는 스캐닝 라인의 위치(RGB 스캐닝 라인들(디지털 자동 컨벌젼스)의 위치)를 조절하는 센서로서, CRT형 프로젝션 TV의 디스플레이에 장착될 수 있다. 본 발명의 반도체 장치가 소형화되고 크게 집적될 수 있기 때문에, 전자 장치는 상기 반도체 장치를 사용함으로써 더욱 소형화될 수 있고, 원하는 위치에 센서를 제공할 수 있다. 그 외에도, CRT형 프로젝션 TV의 고속 자동 제어가 가능하다.
본 발명의 광 센서는 다양한 전광 장치 및 전광 설비들의 온 오프를 제어하기 위한 센서로서, 다양한 가정용 전광 장치, 실외 램프, 거리 조명, 무인 공용 설비, 경기장, 차량, 계산기 등에 장착될 수 있다. 본 발명의 센서에 의해 전기 소 모가 절감될 수 있다. 배터리는 배터리로서 전자 장치들을 위해 본 발명에 따른 태양 전지를 제공함으로써 전자 장치를 소형화하기 위해 소형화되고 얇게 될 수 있다.
이러한 응용은 2003년 10월 6일 일본 특허청에 출원된 일본 특허 출원 제2003-347676호에 기초되며, 그 내용들은 본 명세서에 참조로서 포함되어 있다.
본 발명에 의하면, 절연 기판 위에 형성된 반도체 장치로서, 통상적으로 광 센서, 태양 전지, 또는 TFT를 사용하는 회로에서 배선 보드에 대한 장착 세기가 증가될 수 있고, 고밀도로 배선 보드 상에 장착시킬 수 있는 구조를 가지는 상기 반도체 장치와, 이를 제조하는 방법을 제공할 수 있다.

Claims (70)

  1. 반도체 장치에 있어서,
    절연 기판 위에 형성된 반도체 소자;
    상기 반도체 소자를 덮는 층간 절연막; 및
    상기 층간 절연막 위에 형성되고, 상기 반도체 소자에 전기적으로 접속된 도전막을 포함하고,
    상기 절연 기판 및 상기 층간 절연막은 측면들 상에 오목부를 갖고,
    상기 도전막은 상기 오목부에 형성되는, 반도체 장치.
  2. 반도체 장치에 있어서,
    절연 기판 위에 형성된 반도체 소자;
    상기 반도체 소자를 덮는 층간 절연막;
    상기 층간 절연막에 설치된 개구부를 통해 상기 반도체 소자에 접속된 전극 단자; 및
    상기 전극 단자에 접속된 접속 단자를 포함하고,
    상기 절연 기판 및 상기 층간 절연막은 측면들 상에 오목부를 갖고,
    상기 접속 단자는 상기 오목부에서 상기 절연 기판, 상기 반도체 소자 및 상기 층간 절연막과 접하는, 반도체 장치.
  3. 삭제
  4. 삭제
  5. 반도체 장치에 있어서,
    절연 기판 위에 형성된 반도체 소자;
    상기 반도체 소자를 덮는 층간 절연막; 및
    상기 층간 절연막 위에 형성되고, 상기 반도체 소자에 전기적으로 접속된 도전막을 포함하고,
    상기 절연 기판 및 상기 층간 절연막은 측면들 상에 오목부를 갖고
    상기 도전막은 상기 오목부에 형성되고,
    상기 절연 기판은 테이퍼 형상(tapered shape)을 갖는, 반도체 장치.
  6. 반도체 장치에 있어서,
    절연 기판 위에 형성된 반도체 소자로서,
    상기 절연 기판 위의 제 1 전극;
    상기 제 1 전극 위의 수광부; 및
    상기 수광부 위의 제 2 전극을 포함하는, 상기 반도체 소자;
    상기 반도체 소자를 덮는 층간 절연막; 및
    상기 층간 절연막 위에 형성되고, 상기 반도체 소자에 전기적으로 접속된 도전막을 포함하고,
    상기 절연 기판 및 상기 층간 절연막은 측면들 상에 오목부를 갖고,
    상기 도전막은 상기 오목부에 형성되는, 반도체 장치.
  7. 반도체 장치에 있어서,
    절연 기판 위에 형성된 박막 트랜지스터로서,
    적어도 소스 영역 및 드레인 영역을 갖는 반도체막;
    게이트 절연막; 및
    게이트 전극을 포함하고, 상기 게이트 절연막은 상기 반도체막과 상기 게이트 전극 사이에 개재되는, 상기 박막 트랜지스터;
    상기 소스 영역 및 상기 드레인 영역 중 하나에 전기적으로 접속된 반도체 소자;
    상기 반도체 소자 및 상기 박막 트랜지스터를 덮는 층간 절연막; 및
    상기 층간 절연막 위에 형성되고, 상기 반도체 소자에 전기적으로 접속된 도전막을 포함하고,
    상기 절연 기판 및 상기 층간 절연막은 측면들 상에 오목부를 갖고,
    상기 도전막은 상기 오목부에 형성되는, 반도체 장치.
  8. 반도체 장치에 있어서,
    절연 기판 위에 형성된 반도체 소자로서,
    상기 절연 기판 위의 제 1 전극;
    상기 제 1 전극 위의 수광부; 및
    상기 수광부 위의 제 2 전극을 포함하는, 상기 반도체 소자;
    상기 반도체 소자를 덮는 층간 절연막; 및
    상기 층간 절연막 위에 형성되고, 상기 반도체 소자에 전기적으로 접속된 도전막을 포함하고,
    상기 절연 기판 및 상기 층간 절연막은 측면들 상에 오목부를 갖고,
    상기 도전막은 상기 오목부에 형성되고,
    상기 제 1 전극은 광 투과 도전막을 포함하는, 반도체 장치.
  9. 반도체 장치에 있어서,
    절연 기판 위에 형성된 박막 트랜지스터로서,
    적어도 소스 영역 및 드레인 영역을 갖는 반도체막;
    게이트 절연막; 및
    게이트 전극을 포함하고, 상기 게이트 절연막은 상기 반도체막과 상기 게이트 전극 사이에 개재되는, 상기 박막 트랜지스터;
    상기 절연 기판 위에 형성된 반도체 소자로서,
    상기 절연 기판 위의 제 1 전극;
    상기 제 1 전극 위의 수광부; 및
    상기 수광부 위의 제 2 전극을 포함하는, 상기 반도체 소자;
    상기 반도체 소자 및 상기 박막 트랜지스터를 덮는 층간 절연막; 및
    상기 층간 절연막 위에 형성되고, 상기 반도체 소자에 전기적으로 접속된 도전막을 포함하고,
    상기 절연 기판 및 상기 층간 절연막은 측면들 상에 오목부를 갖고,
    상기 도전막은 상기 오목부에 형성되고,
    상기 제 1 전극은 상기 소스 영역 및 상기 드레인 영역 중 하나에 전기적으로 접속되는, 반도체 장치.
  10. 반도체 장치에 있어서,
    절연 기판 위에 형성된 박막 트랜지스터로서,
    적어도 소스 영역 및 드레인 영역을 갖는 반도체막;
    게이트 절연막; 및
    게이트 전극을 포함하고, 상기 게이트 절연막은 상기 반도체막과 상기 게이트 전극 사이에 개재되는, 상기 박막 트랜지스터;
    상기 절연 기판 위에 형성된 반도체 소자로서,
    상기 절연 기판 위의 제 1 전극;
    상기 제 1 전극 위의 수광부; 및
    상기 수광부 위의 제 2 전극을 포함하는, 상기 반도체 소자;
    상기 반도체 소자 및 상기 박막 트랜지스터를 덮는 층간 절연막; 및
    상기 층간 절연막 위에 형성되고, 상기 반도체 소자에 전기적으로 접속된 도전막을 포함하고,
    상기 절연 기판 및 상기 층간 절연막은 측면들 상에 오목부를 갖고,
    상기 도전막은 상기 오목부에 형성되고,
    상기 제 1 전극은 상기 소스 영역 및 상기 드레인 영역 중 하나에 전기적으로 접속되고,
    상기 제 1 전극은 광 투과 도전막을 포함하는, 반도체 장치.
  11. 제 1 항 또는 제 5 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 도전막은 상기 층간 절연막의 상기 측면 및 상면에 형성되는, 반도체 장치.
  12. 제 2 항에 있어서,
    상기 접속 단자는 상기 층간 절연막의 상기 측면 및 상면에 형성되는, 반도체 장치.
  13. 제 1 항, 제 2 항 또는 제 5 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 절연 기판의 면적 및 상기 반도체 소자를 형성하는 면적은 동일한, 반도체 장치.
  14. 제 1 항, 제 2 항 또는 제 5 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 오목부는 곡면(curved surface) 및 평면 중 하나를 가지는, 반도체 장치.
  15. 제 1 항, 제 2 항 또는 제 5 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 오목부는 곡면 및 평면을 가지는, 반도체 장치.
  16. 제 1 항, 제 2 항 또는 제 5 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 반도체 소자는 반도체 박막을 가지는, 반도체 장치.
  17. 제 1 항 또는 제 5 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 도전막은 니켈, 구리, 아연, 팔라듐, 은, 주석, 백금 및 금에서 선택된 원소, 및 상기 원소를 함유한 합금으로부터 형성되는, 반도체 장치.
  18. 제 2 항에 있어서,
    상기 접속 단자는 니켈, 구리, 아연, 팔라듐, 은, 주석, 백금 및 금에서 선택된 원소, 및 상기 원소를 함유한 합금으로부터 형성되는, 반도체 장치.
  19. 제 1 항, 제 2 항 또는 제 5 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 절연 기판은 내열성(heat-resistant)인, 반도체 장치.
  20. 제 1 항, 제 2 항 또는 제 5 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 절연 기판은 광 투과성인, 반도체 장치.
  21. 제 1 항, 제 2 항 또는 제 5 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 절연 기판은 플라스틱, 유리 및 유기 수지 중 하나로 형성되는, 반도체 장치.
  22. 제 1 항, 제 2 항 또는 제 5 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 반도체 소자는 박막 트랜지스터 및 다이오드 중 하나를 가지는, 반도체 장치.
  23. 제 1 항, 제 2 항 또는 제 5 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 반도체 소자는 박막 트랜지스터 및 다이오드를 가지는, 반도체 장치.
  24. 제 1 항, 제 2 항 또는 제 5 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 반도체 소자는 광전 변환 장치, 태양 전지, 및 TFT 중 적어도 하나를 구비한 집적 회로인, 반도체 장치.
  25. 제 5 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 반도체 소자는 광 센서인, 반도체 장치.
  26. 삭제
  27. 제 1 항, 제 2 항 또는 제 5 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 반도체 장치는 카메라에 내장되는, 반도체 장치.
  28. 제 1 항, 제 2 항 또는 제 5 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 반도체 장치는 개인용 컴퓨터에 내장되는, 반도체 장치.
  29. 제 1 항, 제 2 항 또는 제 5 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 반도체 장치는 휴대 정보 단말에 내장되는, 반도체 장치.
  30. 반도체 장치를 제조하는 방법에 있어서,
    절연 기판 위에 반도체 소자를 형성하는 단계;
    상기 반도체 소자를 덮는 층간 절연막을 형성하는 단계;
    상기 기판의 원하는 영역에 개구부를 형성하는 단계;
    상기 개구부를 통해 상기 반도체 소자에 전기적으로 접속되도록 상기 절연 기판 및 상기 층간 절연막의 측면들 상에 도전막을 형성하는 단계; 및
    상기 기판을 절단하는 단계를 포함하는, 반도체 장치 제조 방법.
  31. 반도체 장치를 제조하는 방법에 있어서,
    절연 기판 위에 반도체 소자를 형성하는 단계;
    상기 반도체 소자를 덮는 층간 절연막을 형성하는 단계;
    상기 절연 기판의 원하는 영역에 개구부를 형성하는 단계로서, 상기 개구부는 상기 반도체 소자 주변에 형성되는, 상기 개구부를 형성하는 단계;
    상기 개구부를 통해 상기 반도체 소자에 전기적으로 접속되도록 상기 절연 기판 및 상기 층간 절연막의 측면들 상에 도전막을 형성하는 단계; 및
    상기 반도체 소자 및 상기 도전막을 갖는 상기 기판의 일부분을 절단하는 단계를 포함하는, 반도체 장치 제조 방법.
  32. 제 30 항 또는 제 31 항에 있어서,
    상기 개구부는 상기 절연 기판을 레이저광으로 조사함으로써 형성되는, 반도체 장치 제조 방법.
  33. 제 30 항 또는 제 31 항에 있어서,
    상기 절단하는 단계는 상기 절연 기판을 레이저광으로 조사함으로써 수행되는, 반도체 장치 제조 방법.
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
  50. 삭제
  51. 삭제
  52. 삭제
  53. 삭제
  54. 삭제
  55. 삭제
  56. 삭제
  57. 삭제
  58. 삭제
  59. 삭제
  60. 삭제
  61. 삭제
  62. 삭제
  63. 삭제
  64. 삭제
  65. 삭제
  66. 삭제
  67. 삭제
  68. 삭제
  69. 삭제
  70. 삭제
KR1020040079404A 2003-10-06 2004-10-06 반도체 장치 및 그 제조 방법 KR101103239B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003347676 2003-10-06
JPJP-P-2003-00347676 2003-10-06

Publications (2)

Publication Number Publication Date
KR20050033487A KR20050033487A (ko) 2005-04-12
KR101103239B1 true KR101103239B1 (ko) 2012-01-09

Family

ID=34309192

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040079404A KR101103239B1 (ko) 2003-10-06 2004-10-06 반도체 장치 및 그 제조 방법

Country Status (4)

Country Link
US (3) US7335951B2 (ko)
EP (1) EP1523043B1 (ko)
KR (1) KR101103239B1 (ko)
CN (1) CN100594618C (ko)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1523043B1 (en) * 2003-10-06 2011-12-28 Semiconductor Energy Laboratory Co., Ltd. Optical sensor and method for manufacturing the same
DE10353679A1 (de) * 2003-11-17 2005-06-02 Siemens Ag Kostengünstige, miniaturisierte Aufbau- und Verbindungstechnik für LEDs und andere optoelektronische Module
US7492028B2 (en) 2005-02-18 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method of the same, and a semiconductor device
EP1724844A2 (en) 2005-05-20 2006-11-22 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device, manufacturing method thereof and semiconductor device
EP1727120B1 (en) 2005-05-23 2008-07-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
US7863188B2 (en) * 2005-07-29 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN101313413B (zh) * 2005-11-18 2011-08-31 株式会社半导体能源研究所 光电转换装置
JP4172654B2 (ja) * 2006-02-17 2008-10-29 Ｔｄｋ株式会社 薄膜デバイス
US8053816B2 (en) * 2006-03-10 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101315282B1 (ko) 2006-04-27 2013-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 사용한 전자기기
CN102082189B (zh) * 2006-04-28 2012-11-28 株式会社半导体能源研究所 光电转换元件和光电转换元件制造方法
US7714535B2 (en) 2006-07-28 2010-05-11 Semiconductor Energy Laboratory Co., Ltd. Power storage device
US8232621B2 (en) * 2006-07-28 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7791012B2 (en) * 2006-09-29 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising photoelectric conversion element and high-potential and low-potential electrodes
US8058675B2 (en) * 2006-12-27 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device using the same
US8514165B2 (en) 2006-12-28 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8207589B2 (en) 2007-02-15 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device, and method for manufacturing photoelectric conversion device
JP2008270757A (ja) * 2007-03-26 2008-11-06 Semiconductor Energy Lab Co Ltd 半導体装置
KR101423055B1 (ko) * 2007-04-18 2014-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 갖는 광전 변환 소자 및 이것을 사용한반도체 장치
EP1986238A3 (en) * 2007-04-27 2010-12-29 Semiconductor Energy Laboratory Co., Ltd. Resin molded optical semiconductor device and corresponding fabrication method
WO2009014155A1 (en) 2007-07-25 2009-01-29 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device having the same
US9054206B2 (en) * 2007-08-17 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
FR2922682A1 (fr) * 2007-10-23 2009-04-24 St Microelectronics Rousset Procede de fabrication d'un micromodule de capture d'images
US8207487B2 (en) * 2008-06-25 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device including charge/discharge circuit
CN102450106B (zh) * 2009-05-27 2014-07-16 皇家飞利浦电子股份有限公司 占用传感器
US8384114B2 (en) 2009-06-27 2013-02-26 Cooledge Lighting Inc. High efficiency LEDs and LED lamps
JP5424825B2 (ja) * 2009-11-12 2014-02-26 オリンパス株式会社 積層実装構造体
US9480133B2 (en) 2010-01-04 2016-10-25 Cooledge Lighting Inc. Light-emitting element repair in array-based lighting devices
US8653539B2 (en) 2010-01-04 2014-02-18 Cooledge Lighting, Inc. Failure mitigation in arrays of light-emitting devices
KR101084193B1 (ko) * 2010-02-16 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조방법
EP2589082B1 (en) 2010-06-29 2018-08-08 Cooledge Lighting Inc. Electronic devices with yielding substrates
WO2012025888A2 (en) * 2010-08-24 2012-03-01 Colorchip (Israel) Ltd. Light source mount
JP5610156B2 (ja) * 2011-01-31 2014-10-22 日立金属株式会社 光電変換モジュール及び光電変換モジュールの製造方法
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
US8877561B2 (en) 2012-06-07 2014-11-04 Cooledge Lighting Inc. Methods of fabricating wafer-level flip chip device packages
US11074025B2 (en) 2012-09-03 2021-07-27 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5737313B2 (ja) * 2013-03-28 2015-06-17 Tdk株式会社 電子部品及びその製造方法
JP6368921B2 (ja) 2013-10-01 2018-08-08 パナソニックＩｐマネジメント株式会社 半導体装置
EP3346296B1 (en) * 2017-01-10 2021-10-27 Oxford Instruments Technologies Oy A semiconductor radiation detector
WO2020148381A1 (en) * 2019-01-18 2020-07-23 Trinamix Gmbh Optical sensor and detector for an optical detection

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129780A (ja) * 1995-09-01 1997-05-16 Canon Inc Ｉｃパッケージ、光センサｉｃパッケージおよびこれらの組立方法
JP2000196117A (ja) 1992-09-11 2000-07-14 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
JP2001068513A (ja) 1999-08-30 2001-03-16 Sharp Corp 半導体装置
JP2002026184A (ja) * 2000-07-12 2002-01-25 Rohm Co Ltd 半導体装置およびその製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4690714A (en) * 1979-01-29 1987-09-01 Li Chou H Method of making active solid state devices
US4890383A (en) * 1988-01-15 1990-01-02 Simens Corporate Research & Support, Inc. Method for producing displays and modular components
US5291038A (en) * 1990-12-19 1994-03-01 Sharp Kabushiki Kaisha Reflective type photointerrupter
JPH05326618A (ja) 1992-05-15 1993-12-10 Rohm Co Ltd 半導体装置
DE69315907T2 (de) 1992-07-27 1998-04-16 Murata Manufacturing Co Elektronisches Vielschichtbauteil, Verfahren zur dessen Herstellung und Verfahren zur Messung seiner Charakteristiken
US5635669A (en) 1992-07-27 1997-06-03 Murata Manufacturing Co., Ltd. Multilayer electronic component
US6720576B1 (en) 1992-09-11 2004-04-13 Semiconductor Energy Laboratory Co., Ltd. Plasma processing method and photoelectric conversion device
US5821597A (en) * 1992-09-11 1998-10-13 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
US5501989A (en) 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
JP3329512B2 (ja) 1993-03-22 2002-09-30 株式会社半導体エネルギー研究所 半導体回路およびその作製方法
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3825475B2 (ja) * 1995-06-30 2006-09-27 株式会社 東芝 電子部品の製造方法
US20020053742A1 (en) 1995-09-01 2002-05-09 Fumio Hata IC package and its assembly method
JP3725266B2 (ja) 1996-11-07 2005-12-07 株式会社半導体エネルギー研究所 配線形成方法
JPH11121783A (ja) * 1997-10-09 1999-04-30 Canon Inc 光検出装置およびその製造方法
JP4372260B2 (ja) * 1999-03-17 2009-11-25 シャープ株式会社 液晶パネルの製造方法
JP3614030B2 (ja) * 1999-04-02 2005-01-26 株式会社村田製作所 マザー基板，子基板およびそれを用いた電子部品ならびにその製造方法
JP2001036097A (ja) 2000-01-01 2001-02-09 Semiconductor Energy Lab Co Ltd 半導体装置
JP2002072963A (ja) 2000-06-12 2002-03-12 Semiconductor Energy Lab Co Ltd 発光モジュールおよびその駆動方法並びに光センサ
JP2002026270A (ja) * 2000-07-10 2002-01-25 Nec Corp 半導体装置の製造方法
US7030551B2 (en) 2000-08-10 2006-04-18 Semiconductor Energy Laboratory Co., Ltd. Area sensor and display apparatus provided with an area sensor
US6747290B2 (en) 2000-12-12 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Information device
KR100394808B1 (ko) * 2001-07-19 2003-08-14 삼성전자주식회사 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법
US6500760B1 (en) * 2001-08-02 2002-12-31 Sandia Corporation Gold-based electrical interconnections for microelectronic devices
JP2003060744A (ja) 2001-08-21 2003-02-28 Sanyo Electric Co Ltd 携帯機器
US6747348B2 (en) * 2001-10-16 2004-06-08 Micron Technology, Inc. Apparatus and method for leadless packaging of semiconductor devices
US6777746B2 (en) * 2002-03-27 2004-08-17 Kabushiki Kaisha Toshiba Field effect transistor and application device thereof
US6642081B1 (en) * 2002-04-11 2003-11-04 Robert Patti Interlocking conductor method for bonding wafers to produce stacked integrated circuits
JP2004022901A (ja) * 2002-06-18 2004-01-22 Seiko Epson Corp 光インターコネクション集積回路、光インターコネクション集積回路の製造方法、電気光学装置および電子機器
JP4005873B2 (ja) * 2002-08-15 2007-11-14 株式会社東芝 半導体装置
JP4373063B2 (ja) 2002-09-02 2009-11-25 株式会社半導体エネルギー研究所 電子回路装置
US7042052B2 (en) * 2003-02-10 2006-05-09 Micron Technology, Inc. Transistor constructions and electronic devices
EP1523043B1 (en) * 2003-10-06 2011-12-28 Semiconductor Energy Laboratory Co., Ltd. Optical sensor and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196117A (ja) 1992-09-11 2000-07-14 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
JPH09129780A (ja) * 1995-09-01 1997-05-16 Canon Inc Ｉｃパッケージ、光センサｉｃパッケージおよびこれらの組立方法
JP2001068513A (ja) 1999-08-30 2001-03-16 Sharp Corp 半導体装置
JP2002026184A (ja) * 2000-07-12 2002-01-25 Rohm Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US7851278B2 (en) 2010-12-14
KR20050033487A (ko) 2005-04-12
US20110073981A1 (en) 2011-03-31
EP1523043B1 (en) 2011-12-28
CN1606174A (zh) 2005-04-13
US20080108205A1 (en) 2008-05-08
CN100594618C (zh) 2010-03-17
US8242585B2 (en) 2012-08-14
EP1523043A3 (en) 2009-01-21
US7335951B2 (en) 2008-02-26
US20050116310A1 (en) 2005-06-02
EP1523043A2 (en) 2005-04-13

Similar Documents

Publication Publication Date Title
KR101103239B1 (ko) 반도체 장치 및 그 제조 방법
US8481370B2 (en) Semiconductor device and method for manufacturing the same
JP6175174B2 (ja) 表示装置の作製方法
KR101514627B1 (ko) 반도체 장치의 제작 방법
TWI392102B (zh) 半導體裝置
KR101273971B1 (ko) 반도체장치 및 그 제조방법
US8138004B2 (en) Photoelectric conversion device, manufacturing method thereof and semiconductor device
US7888714B2 (en) Semiconductor device and method of manufacturing the same
JP4481135B2 (ja) 半導体装置及びその作製方法
US6542205B2 (en) Display device
JP2014064024A (ja) 半導体装置の作製方法
JP4809715B2 (ja) 光電変換装置及びその作製方法、並びに半導体装置
US7374981B2 (en) Thin film transistor, electronic device having the same, and method for manufacturing the same
JP2005136392A (ja) 半導体装置およびその作製方法
CN114975479A (zh) 驱动背板及其显示面板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191127

Year of fee payment: 9