JP4372260B2 - 液晶パネルの製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、１枚のマスタガラス基板を使用して複数の液晶パネルを製造する液晶パネルの製造方法に関する。
【０００２】
【従来の技術】
アクティブマトリクス方式の液晶パネルを用いた表示装置は、非選択時にオフ状態となって信号を遮断するスイッチを各画素に設けることによってクロストークを防止するものであり、単純マトリクス方式の液晶パネルを用いた表示装置に比べて優れた表示特性を示す。特に、スイッチとしてＴＦＴ（Thin Film Transistor）を使用した液晶表示装置は、ＴＦＴの駆動能力が高いので、ＣＲＴ（Cathode-Ray Tube）に匹敵するほど優れた表示特性を示す。
【０００３】
一般的に、液晶パネルは２枚の透明基板の間に液晶を封入した構造を有している。それらの透明基板の相互に対向する２つの面のうち、一方の面側には対向電極、カラーフィルタ及び配向膜等が形成され、他方の面側にはＴＦＴ、画素電極及び配向膜等が形成されている。更に、各透明基板の対向面と反対側の面には、それぞれ偏光板が貼り付けられている。これらの２枚の偏光板は、例えば偏光板の偏光軸が互いに直交するように配置され、これによれば、電界をかけない状態では光を透過し、電界を印加した状態では遮光するモード、すなわちノーマリーホワイトモードとなる。その反対に、２枚の偏光板の偏光軸が平行な場合にはノーマリーブラックモードとなる。以下、ＴＦＴ及び画素電極が形成された透明基板、又はこれらからＴＦＴ及び画素電極が形成される透明基板をＴＦＴ基板と呼び、対向電極及びカラーフィルタが形成されたＣＦ基板を対向基板と呼ぶ。
【０００４】
近年、ノート型パーソナルコンピュータ（以下、「ＰＣ」という）、ディスクトップ型ＰＣ及びワークステーション等に使用されるアクティブマトリクス型液晶パネルのサイズが年々大型化している。
一般的に、液晶パネルの製造には、マスタガラスといわれる大型の基板を使用している。そして、マスタガラス基板を、複数の液晶パネル形成領域に区画して、各領域にＴＦＴや画素電極等を形成し、その後マスタガラス基板（ＴＦＴ基板）の上にスペーサを散布し、スペーサを挟んでマスタガラス基板とＣＦ基板とを接合した後、マスタガラス基板を分割して個々の液晶パネルとしている。液晶パネルの大型化に伴って、マスタガラス基板のサイズも年々大型化する傾向にある。また、製造コストを低減するために、１枚のマスタガラス基板で製造する液晶パネルの数（面取り数）も多くなってきている。
【０００５】
下記表１に、アクティブマトリクス方式の液晶パネルの製造ラインの世代とマスタガラス基板サイズとの対応を示す。また、図１に各世代のマスタガラス基板の大きさの比較を示す。
【０００６】
【表１】

【０００７】
表１に示すように、第１期（Phase １）の製造ラインは、マスタガラス基板のサイズが３００×４００ｍｍであり、１０型（対角線の長さが１０．４インチ）又は１１型（対角線の長さが１１．４インチ）の液晶パネルを２枚同時に形成することが可能である。これに対し、現在各メーカで検討中の第４期（Phase ４）の製造ラインでは、マスタガラス基板のサイズが９６０×１０００ｍｍであり、第１期のマスタガラス基板の８倍の面積を有している。この第４期のマスタガラス基板では、１３型（対角線の長さが１３．３インチ）又は１４型（対角線の長さが１４．１インチ）の液晶パネルを１２枚同時に製造することができる。
【０００８】
また、近年、液晶パネルに対する需要も多様化している。当初、液晶パネルは主にノート型ＰＣのディスプレイ装置として使用されていたが、ディスクトップ型ＰＣやワークステーションのディスプレイ装置として使用する大型液晶パネル、移動通信機や携帯型情報機器などのモバイル機器用の中型又は小型の液晶パネル、テレビ（ＴＶ）、ビデオ（ＶＴＲ）及びデジタルカメラ等の映像機器用の液晶パネルの市場も年々拡大している。
【０００９】
従来、液晶パネルの製造ラインは、基本的にある特定の寸法の液晶パネルを想定して構築されている。例えば、図２，図３に示すように、第１期の製造ラインでは１０型の液晶パネルの２面取りを想定してマスタガラス基板のサイズが決定され、そのマスタガラス基板に合わせて製造ラインが構築された。これと同様に、第２期の製造ラインは１０型の液晶パネルの４面取りを想定して構築され、第２．５期の製造ラインは１０型又は１１型の液晶パネルの４面取りを想定して構築され、第３期の製造ラインは１２型（対角線の長さが１２．１インチ）の液晶パネルの４面取りを想定して構築され、第３．５期の製造ラインは１３型の液晶パネルの６面取りを想定して構築されている。また、第４期の製造ラインは１３型又は１４型の液晶パネルの１２面取り、又は１５型以上の液晶パネルの４〜６面取りを想定して構築される。
【００１０】
【発明が解決しようとする課題】
本願発明者は、従来の液晶パネルの製造方法には以下の３つの問題点があると考える。
第１の問題点は、生産性が液晶パネルの寸法により大幅に変動することである。図４に、第３期製造ライン（マスタガラス基板サイズが５５０×６５０ｍｍ）のパネルサイズと面取り数との関係を示す。第３期製造ラインでは、１１型又は１２型液晶パネルならば６面取り、１３型〜１５型液晶パネルならば４面取り、１６型〜１９型液晶パネルならば２面取り、２０型〜２４型液晶パネルならば１面取りとなる。
【００１１】
下記表２に、生産性を反映する有効基板利用率のパネル面取り数及びパネル寸法に対する依存性を示す。
【００１２】
【表２】

【００１３】
但し、縁部のハンドリング領域を除いたマスタガラス基板の面積を基板有効面積とし、液晶パネルの表示領域の面積をパネル面積とし、有効利用面積＝パネル面積×面取り数とし、有効基板利用率＝有効利用面積／基板有効面積と定義する。
【００１４】
表２からわかるように、パネルサイズが１６型から１９型までの間で変わっても、同時に製造できる液晶パネルの数は２個と変わらないため、有効基板利用率が０．５１から０．７２までの間で変動する。換言すると、ある製造ラインにおいて、一定の面取り数で有効基板利用率が最大になるパネルサイズがある。例えば、第３期製造ラインの場合は、有効基板利用率が最大になるパネルサイズは６面取りでは１２型、４面取りでは１５型、２面取りでは１９型、１面取りでは２４型である。このうち、有効基板利用率が最も高いのは１２型４面取りの０．８６であり、有効基板利用率が最も低いのは２０型１面取りの０．４である。すなわち、従来の方法では、製造する液晶パネルのサイズにより、有効基板利用率が０．４〜０．８７となり、２倍以上変動する。
【００１５】
第２の問題点は、液晶パネルの製造ラインの投資が膨大になり、製品の多様化に対応できなくなることである。近年、ノート（サブノートを含む）型ＰＣ、ディスクトップ型ＰＣやワークステーションのディスプレイ装置、モバイル機器のディスプレイ装置及び映像機器などに液晶パネルの用途が拡大しつつある。しかし、従来は、▲１▼特定の製造ラインで特定のサイズの液晶パネルを製造する、▲２▼特定のロットで特定の品種を投入する、という考えが基本にある。従って、液晶パネルの多様化に対応するためには、液晶パネルのサイズや品種に応じた複数の製造ラインを構築する必要がある。例えば、第１の製造ラインではノート型ＰＣ用液晶パネルを製造し、第２の製造ラインではモバイル機器及び映像機器用液晶パネルを製造し、第３の製造ラインではモニタ用液晶パネルを製造するというように、従来は、製造する液晶パネルに合わせて製造ラインを構築している。
【００１６】
製品の種類が少ないときは液晶パネルのサイズや品種に応じて製造ラインを構築することが比較的容易であったが、今後は、マスタガラス基板サイズが巨大化し、製品も多様化してくるので、各製品毎に製造ラインを構築すると設備投資が膨大になり、多様化する製品に対応できなくなる。
第３の問題点は、従来方法では市場需要の変化に対して対応できないということである。例えば、１９９４年頃、液晶パネルの各メーカではノート型ＰＣ用液晶パネルのサイズは１０型になるだろうと予測し、１０型液晶パネルの４面取りを想定した第２期製造ラインを構築した。しかし、１年足らずの間にノート型ＰＣ用液晶パネルのパネルサイズの主流が１１型に変わったため、既に構築した製造ラインの殆どがこのニーズに対応できなくなり、１１型の２面取りに変更されて生産性が半減した。
【００１７】
また、翌年の１９９５年には、液晶パネルのパネルサイズの主流が１２型に変わったため、せっかく構築した２．５期の製造ラインが、１２型の液晶パネルの２面取りの製造ラインになってしまった。ここでも、生産性が半減した。以上から本発明の目的は、マスタガラス基板のサイズを変更しても、従来の設備も効率よく使用し、多様化する市場の要求に容易に対応することができて、製造コストの低減を図ることができる液晶パネルの製造方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記した課題は、図５に例示するように、アクティブマトリクス方式の液晶パネルの製造方法において、マスタＴＦＴ基板（マスタガラス基板）１０を複数のブロック１１ａ〜１１ｄに区画し、更に各ブロック１１ａ〜１１ｄを１又は複数のデバイス形成領域１２ａ〜１２ｄに区画して、前記デバイス形成領域１２ａ〜１２ｄにＴＦＴとなる導電膜、絶縁膜及び半導体膜を形成するアレイ工程と、前記マスタＴＦＴ基板１０を前記ブロック１１ａ〜１１ｄ毎に切断して複数のサブＴＦＴ基板とする１次カット工程と、各サブＴＦＴ基板に、製造するデバイスの品種によって異なる加工を実施するサブＴＦＴ基板加工工程と、前記サブＴＦＴ基板を前記デバイス形成領域１２ａ〜１２ｄ毎に切断する２次カット工程とを有し、前記マスタＴＦＴ基板からサイズが異なる複数の液晶パネルを製造することを特徴とする液晶パネルの製造方法により解決する。
【００２１】
以下、本発明の作用について説明する。
アクティブマトリクス方式の液晶パネルの製造工程では、一般的に、マスタＴＦＴ基板の上にＴＦＴを形成するアレイ工程、画素電極や配向膜を形成し、ＣＦ基板と接合するサブＴＦＴ基板加工工程、マスタＴＦＴ基板を切断するカット工程をこの順で実施する。液晶パネルの製造工程では、品種が違っていてもアレイ工程の内容は基本的に同一である。つまり、アレイ工程では、液晶パネルの品種が異なっていても、絶縁膜、半導体膜及び導電膜を形成する順番や各膜の厚さ及び材料は殆ど同じである。一方、サブＴＦＴ基板加工工程で形成する配向膜の材料やセルギャップ及び液晶材料は、品種によって異なる。
【００２２】
そこで、本発明においては、マスタＴＦＴ基板（マスタガラス基板）を複数のブロックに区画し、各ブロックを更に１又は複数のデバイス形成領域に区画して、マスタＴＦＴ基板の状態でＴＦＴ形成工程を実施して少なくとも１つのデバイス形成領域にＴＦＴとなる導電膜、絶縁膜及び半導体膜を形成する。このように、本発明では、液晶パネルの種類に拘わらず工程が共通の加工をマスタＴＦＴ基板の状態で実施する。このとき、マスタＴＦＴ基板の状態で処理が可能な大型の成膜装置、露光装置、現像装置、エッチング装置などにより構成される第１の製造ラインを使用する。
【００２３】
次に、１次カット工程において、マスタＴＦＴ基板を各ブロック毎のサブＴＦＴ基板に切断する。そして、各サブＴＦＴ基板に対し、製造するデバイスに応じた加工を施す。すなわち、液晶パネルの品種に応じた材料を用いて配向膜を形成したり、セルギャップを調整する。この場合、マスタＴＦＴ基板よりも小さいサブＴＦＴ基板の状態で処理するので、第１の製造ラインよりも小型の成膜装置、露光装置、現像装置、エッチング装置などの装置により構成される第２の製造ライン、換言すると第１の製造ラインよりも前の世代の製造ラインを使用することができる。その後、２次カット工程において、サブＴＦＴ基板を所定のパネルサイズに切断し、パネル内に液晶パネルの仕様に応じた液晶を封入する。
【００２４】
本発明によれば、１次カット工程においてマスタＴＦＴ基板を複数のサブＴＦＴ基板に分割し、その後サブＴＦＴ基板加工工程を実施するので、前の世代の設備を効率よく使用することができ、設備投資の費用を削減することができる。また、１枚のマスタＴＦＴ基板（マスタガラス基板）を使用して製造する液晶パネルの組み合わせを適切に選択することにより、有効基板利用率を向上させることができるとともに、市場需要の変化に容易に対応することができる。
【００２５】
本発明においては、例えば、１つのブロック内に同一サイズの液晶パネルのみを形成してもよい。また、有効利用率が高くなるように、１つのブロック内に異なるサイズの２種以上の液晶パネルを形成してもよい。更に、あるブロックに直視型液晶パネルを形成し、他のブロックに投写型液晶パネルを形成することも可能である。更にまた、あるブロックに透過型液晶パネルを形成し、他のブロックに反射型投射パネルを形成することも可能である。
【００２６】
本発明においてはマスタＴＦＴ基板の状態でＴＦＴを形成するので、アレイ工程内に半導体膜を形成する工程を含んでいる。しかし、更にサブＴＦＴ基板加工工程において、サブＴＦＴ基板上に半導体膜を形成してもよい。例えば、光通信用受光センサ、１次元非密着型イメージセンサ、２次元非密着型イメージセンサ、１次元密着型イメージセンサ又は２次元密着型イメージセンサなどの光電変換素子を内蔵した液晶パネルを製造する場合、受光センサ又はイメージセンサ部分のシリコン膜は比較的厚く形成する必要がある。マスタＴＦＴ基板の状態で枚葉型の成膜装置を使用してシリコン膜を厚く形成するよりも、サブＴＦＴ基板に分離した後にバッチ型の成膜装置を使用して複数のサブＴＦＴ基板に同時にシリコン膜を形成するほうが、成膜効率が高くなる。従って、光通信用受光センサ又はイメージセンサを内蔵する液晶パネルを形成する場合、サブＴＦＴ基板加工工程内に半導体膜を形成する工程を有することが好ましい。
【００２７】
なお、特開平９−３２５３２８号公報には、マスタＴＦＴ基板にサイズが異なる液晶パネルを形成し、その後マスタＴＦＴ基板を個々の液晶パネルに切断することが開示されている。しかし、特開平９−３２５３２８号公報に開示された技術では、１枚のマスタガラス基板で複数の液晶パネルを同時に形成し、液晶を封入する工程の直前でマスタガラス基板を切断して個々の液晶パネルに分離している。従って、基板を切断する工程が１つしかなく、個々の液晶パネルに分離するまではマスタＴＦＴ基板を処理するための大型の製造ラインが必要である。このため、特開平９−３２５３２８号公報に開示された技術では、マスタガラス基板の利用効率を向上させることはできるものの、前の世代の製造ラインを使用することができず、設備を効率よく使用するという点で十分ではない。また、特開平９−３２５３２８号公報に開示された技術では、配向膜の材質やセルギャップが同じ液晶パネルしか同時に製造することしかできず、１つのマスタガラス基板を使用して配向膜の材質やセルギャップ等が異なる液晶パネルを製造することはできない。
【００２８】
一方、本発明では、マスタＴＦＴ基板で実施される工程は各液晶パネルで共通であるが、サブＴＦＴ基板に切断した後はサブＴＦＴ基板加工工程では各液晶パネルに固有の工程を実施することが可能である。従って、１つのマスタＴＦＴ基板を用いて異なる構造の液晶パネルを効率よく製造することができる。
【００２９】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
（第１の実施の形態）
図５は本発明の第１の実施の形態の液晶パネルの製造方法の概要を示す平面図、図６は液晶パネルの製造システムを示す模式図、図７はマスタＴＦＴ基板及びサブＴＦＴ基板を示す平面図である。
【００３０】
本実施の形態においては、サイズが９６０×１０００ｍｍのマスタＴＦＴ基板（マスタガラス基板）を使用し、図５に示すように、マスタＴＦＴ基板１０を４つのブロック１１ａ〜１１ｄに区画し、例えば第１のブロック１１ａには２０型の液晶パネルを形成するための１つのデバイス形成領域１２ａ、第２のブロック１１ｂには１２〜１５型の液晶パネルを形成するための２つのデバイス形成領域１２ｂ、第３のブロック１１ｃには１０〜１１型の液晶パネルを形成するための４つのデバイス形成領域１２ｃ、第４のブロック１１ｄには２型〜３型の携帯電話用液晶パネルを形成するための多数（図では６個）のデバイス形成領域１２ｄを確保する。なお、後述するサブＴＦＴ基板加工工程で各サブＴＦＴ基板をハンドリングする必要上、各ブロック１１ａ〜１１ｄの縁部には、１０〜１５ｍｍの幅でハンドリング領域を確保することが必要である。
【００３１】
また、本実施の形態では、図６に示すように、第１の製造ライン１６と第２の製造ライン１７との２種類の製造ラインを使用する。第１の製造ライン１６は、９６０×１０００ｍｍのマスタＴＦＴ基板１０を処理可能な大型の洗浄装置、成膜装置、露光装置、現像装置及びエッチング装置等の装置群により構成され、この第１の製造ライン１６を用いて、マスタＴＦＴ基板１０の各ブロック１１ａ〜１１ｄに、ＴＦＴとなるシリコン膜や絶縁膜及び導電膜を形成する。その後、１次カット工程において、図５及び図７（ａ）に破線で示す位置でマスタＴＦＴ基板１０を切断し、図７（ｂ）に示すように各ブロック１１ａ〜１１ｄ毎のサブＴＦＴ基板１０ａ〜１０ｄに分割する。これらのサブＴＦＴ基板１０ａ〜１０ｄのサイズはいずれも４８０×５００ｍｍである。第１の製造ライン１６には、ＴＦＴの活性層となる半導体膜を形成するための成膜装置、例えばＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition ）装置が含まれている。
【００３２】
図６に示す第２の製造ライン１７は、サイズが４８０×５００ｍｍのサブＴＦＴ基板１０ａ〜１０ｄを処理可能な比較的小型の洗浄装置、成膜装置、露光装置、現像装置及びエッチング装置等の装置群により構成されている。言い換えれば、第２の製造ライン１７は、第１の製造ライン１６よりも前の世代の製造ラインを使用することができる。この第２の製造ライン１７で、サブＴＦＴ基板１０ａ〜１０ｄに対し製造する各液晶パネルに応じた処理を実施する。第２の製造ライン１７には、ＩＴＯ（indium-tin oxide：インジウム酸化スズ）からなる画素電極を形成するための成膜装置、例えばスパッタ装置が含まれている。
その後、サブＴＦＴ基板１０ａ〜１０ｄとＣＦ基板を接合した後、２次カット工程においてサブＴＦＴ基板１０ａ〜１０ｄを切断し、所望のパネルサイズとする。そして、ＴＦＴ基板とＣＦ基板との間に液晶を封入する。
【００３３】
図８は第１の実施の形態の液晶パネルの製造方法により製造する液晶パネルを示す模式図である。この図８に示すように、液晶パネル３０には、マトリクス状に配置された複数（図では１つのみ図示）の画素３１と、各画素３１の間を通る走査ライン３５及びデータライン３６とが形成されている。各画素３１は、画素電極、対向電極及びこれらの電極間の液晶とにより構成される透過光量制御部３３と、ＴＦＴ３２と、補助容量３４とにより構成されている。
【００３４】
液晶パネル３０にはゲートドライバ用ＬＳＩ（Large Scale Integrated Circuit）３７及びデータドライバ用ＬＳＩ３８が接続される。ゲートドライバ用ＬＳＩ３７から走査ライン３５に所定のタイミングで走査信号が供給され、データドライバ用ＬＳＩ３８からデータライン３６に所定のタイミングで表示データが供給される。
【００３５】
図９は、第１の実施の形態で製造しようとする直視型液晶パネル３０の断面図である。液晶パネル３０は、スペーサ（図示せず）を挟んで配置されたＴＦＴ基板４０及びＣＦ基板５０と、ＴＦＴ基板４０とＣＦ基板５０とを接合するシール材５９と、ＴＦＴ４０とＣＦ基板５０との間に封入された液晶４９とにより構成され、ＴＦＴ基板４０の下側及びＣＦ基板５０の上側にそれぞれ偏光板４８，５７が配置される。
【００３６】
ＴＦＴ基板４０は、ガラス基板４１と、その上に形成されたＴＦＴ４２、データライン及び走査ライン等の配線４３、層間絶縁膜４４、画素電極４５、引出端子４６及び配向膜４７により構成されている。また、ＣＦ基板５０は、ガラス基板５１と、その下面側に形成されたブラックマトリクス５２、カラーフィルタ５３、層間絶縁膜５４、対向電極５５及び配向膜５６により構成されている。
【００３７】
図１０〜図１２は、第１の実施の形態の液晶表示装置の製造方法を示すフローチャートであり、図１０はマスタＴＦＴ基板の状態での工程フローを示し、図１１はサブ基板の状態での工程フロー、図１２はパネル工程を示す。
以下、図１０〜図１２のフローチャート、図７に示すマスタＴＦＴ基板及びサブＴＦＴ基板の平面図、並びに図１３〜図１６の製造方法を工程順に示す断面図を参照して、第１の実施の形態をより詳細に説明する。この例では、マスタＴＦＴ基板１０を４つのブロック１１ａ〜１１ｄに分けるが、予め図７（ａ）に示すように、マスタＴＦＴ基板１０の左上のコーナー部には基板の向きを決めるためのオリフラ１３が設けられており、他のコーナー部にはコーナーカット１４が設けられている。オリフラ１３は、図中ｘ1 で示す部分の長さが２．０ｍｍ、ｙ1 で示す部分の長さが５．０ｍｍの切り欠きであり、コーナーカット１４は図中ｘ2 ，ｙ2 で示す部分の長さがいずれも１．５ｍｍの切り欠きである。また、各ブロック１１ａ〜１１ｄの各コーナー部の近傍には、位置合わせ用の基準マーク１５が設けられる。
【００３８】
まず、図１０のフローチャートのステップＳ１１において、マスタＴＦＴ基板１０の表面を洗浄する基板洗浄工程を実施する。次に、ステップＳ１２において、マスタＴＦＴ基板１０の一方の面（以下、上面とする）にＣｒ（クロム）をスパッタリングして、厚さが０．１５〜０．２μｍのＣｒ膜を形成する。次に、ステップＳ１３に移行して、フォトレジストを使用してＣｒ膜の上に所定のパターンのレジスト膜を形成する。そして、ステップＳ１４において、Ｃｒ膜をエッチングし、図１３（ａ）に示すように、ＴＦＴのゲート電極２１と、該ゲート電極２１と同じ配線層の走査ライン等の配線（図示せず）を形成する。その後、レジスト膜を除去する。
【００３９】
次に、図１３（ｂ）に示すように、ステップＳ１５において、基板洗浄処理を実施し、ステップＳ１６において、マスタＴＦＴ基板１０の上側にＳｉＮ_X を０．３〜０．４μｍの厚さに堆積させてゲート絶縁膜２２を形成する。また、ゲート絶縁膜２２の上にＴＦＴのチャネル領域となるアモルファスシリコン（ａ−Ｓｉ）膜２３を０．０３〜０．１μｍの厚さに形成する。更に、アモルファスシリコン膜２３の上にＳｉＮ_X を０．２〜０．５μｍの厚さに堆積させてチャネル保護膜２４を形成する。
【００４０】
次に、ステップＳ１７において、チャネル保護膜２４の上にフォトレジストを塗布してフォトレジスト膜を形成し、該フォトレジスト膜をマスタＴＦＴ基板１０の下面側から露光する。そして、現像処理を施し、図１３（ｃ）に示すように、ゲート電極２１の上方にのみレジスト膜２５を残す。
次に、ステップＳ１８において、レジスト膜２５をマスクとしてチャネル保護膜２４をエッチングする。その後、図１４（ａ）に示すように、フォトレジスト膜２５を除去する。これにより、ゲート電極２１の上方にのみチャネル保護膜２４が残存する。
【００４１】
次に、ステップＳ１９において、基板洗浄工程を実施する。そして、図１４（ｂ）に示すように、マスタＴＦＴ基板１０の上側にＴＦＴのソース・ドレイン領域となるｎ型不純物をドープしたアモルファスシリコン膜２６を約０．０２〜０．０３μｍの厚さに形成する。その後、ステップＳ２０において、シリコン膜２６の上に厚さが０．０５〜０．１μｍのＴｉ（チタン）膜、厚さが０．１〜０．２μｍのＡｌ（アルミニウム）膜、厚さが０．０５〜０．１μｍのＴｉ膜を順次形成し、これらのＴｉ膜、Ａｌ膜及びＴｉ膜の積層構造からなる導電膜２７を形成する。
【００４２】
次いで、ステップＳ２１において、マスタＴＦＴ基板１０を１次カットして、図７（ｂ）に示すように、４つのサブＴＦＴ基板１０ａ〜１０ｄに分割する。そして、各サブＴＦＴ基板１０ａ〜１０ｄに端面加工を施し、位置合わせ用のオリフラ（図７（ｂ）に実線の円で示す）とコーナーカット（図７（ｂ）に破線の円で示す）とを設ける。
【００４３】
これまでの工程は図６に示す第１の製造ライン１６で実施し、これ以降の工程は、図６に示す第２の製造ライン１７で実施する。また、これまでの工程においては、パターン形成時のマスク位置合わせは、マスタＴＦＴ基板１０の四隅に設けられた基準マーク１５を用いて行う。以下の工程ではサブＴＦＴ基板１０ａについての工程のみ説明するが、他のサブＴＦＴ基板１０ｂ〜１０ｄについても基本的に同じである。
【００４４】
ステップＳ２２において、１次カット後のサブＴＦＴ基板１０ａに対し基板洗浄工程を実施する。その後、ステップＳ２３において、フォトレジストを使用して導電膜２７の上に所定のパターンでレジスト膜（図示せず）を形成する。そして、ステップＳ２４において、このレジスト膜をマスクとして導電膜２７をエッチングし、図１５（ａ）に示すように、ＴＦＴのソース電極、ドレイン電極及びこれらと同一配線層の配線（データライン等）を形成する。また、ＴＦＴのチャネルとなる領域の上のシリコン膜２６をエッチングにより除去する。
【００４５】
その後、ステップＳ２５において、基板洗浄工程を実施した後、ステップＳ２６において、図１５（ｂ）に示すように、サブＴＦＴ基板１０ａの上側にＳｉＮ_X からなる層間絶縁膜２８を０．３〜０．４μｍの厚さに形成する。そして、フォトレジストを使用して層間絶縁膜２８の上にコンタクトホールパターンを有するレジスト膜（図示せず）を形成し、ステップＳ２７において、該レジスト膜をマスクとして層間絶縁膜２８をエッチングして、図１６（ａ）に示すように、コンタクトホール２８ａを形成する。その後、レジスト膜を除去する。
【００４６】
次に、ステップＳ２８において、基板洗浄工程を実施する。その後、ステップＳ２９において、サブＴＦＴ基板１０ａの上側にＩＴＯ膜をスパッタ成膜する。そして、ステップＳ３０において、フォトレジストを使用してＩＴＯ膜の上に所定のパターンのレジスト膜（図示せず）を形成する。その後、ステップＳ３１において、レジスト膜をマスクとしてＩＴＯ膜をエッチングし、図１６（ｂ）に示すように画素電極２９及び引出端子を形成する。その後、レジスト膜を除去する。なお、ステップＳ２２からステップＳ３１までの工程において、パターン形成時のマスク位置合わせは、サブマスタ基板１０ａの四隅に設けられた基準マーク１５を使用して行う。
【００４７】
次いで、ステップＳ３２において、基板洗浄工程を実施する。その後、ステップＳ３３において、画素電極２９の上にポリイミドからなる配向膜（図示せず）を０．０５〜０．１μｍの厚さに形成し、ステップＳ３４において、配向膜の表面を配向処理する。配向処理としては、布製のローラーにより配向膜の表面を一方向に擦るラビング処理が一般的である。なお、配向膜の材料や厚さ及び配向処理の方法は、製造する液晶パネルの仕様に合わせて適宜選択する。
【００４８】
そして、ステップＳ３５において、サブＴＦＴ基板１０ａの上側にガラス又はプラスチックからなる球形又は円柱形のスペーサを散布し、ステップＳ３６において、ＣＦ基板と貼合わせる（図９参照）。但し、後工程でＴＦＴ基板（サブＴＦＴ基板１０ａ）とＣＦ基板との間に液晶を注入するために、液晶注入口を設けておくことが必要である。ＣＦ基板の形成方法は従来と同じであるので、ここでは説明を省略する。
【００４９】
その後、ステップＳ３７において、２次カット工程を実施する。すなわち、サブＴＦＴ基板１０ａを切断して所定のサイズの液晶パネルとする。
次いで、ステップＳ３８において、サブＴＦＴ基板１０ａとＣＦ基板との間に液晶を注入し、液晶注入口を樹脂で封止する。液晶の種類も、製造する液晶パネルの仕様に合わせて適宜選択する。このようにして、図９に示す構造の液晶パネルの製造が完了する。なお、図９のガラス基板４１が図１６（ｂ）のサブＴＦＴ基板１０ａに対応し、図９のＴＦＴ４２は図１６（ｂ）のゲート電極２１、ゲート絶縁膜２２、シリコン膜２３，２６により構成されるＴＦＴに対応し、図９の画素電極４５は図１６（ｂ）の画素電極２９に対応している。
【００５０】
本実施の形態においては、１枚のマスタＴＦＴ基板１０を使用してサイズが異なる４種類の液晶パネルを製造する際に、画素毎のＴＦＴを形成するアレイ工程までマスタＴＦＴ基板１０の状態で第１の製造ライン１６を使用して実施し、その後、マスタＴＦＴ基板１０を１次カットして４つのサブＴＦＴ基板１０ａ〜１０ｄに分離する。そして、それ以降、ＣＦ基板を接合する工程まではサブＴＦＴ基板１０ａ〜１０ｄの状態で第２の製造ライン１７を使用して実施する。
【００５１】
このように、本実施の形態においては、マスタＴＦＴ基板の状態で処理が可能な大型の装置群からなる第１の製造ライン１６を使用するのはアレイ工程までであり、その後の工程はマスタＴＦＴ基板の１／４のサイズの基板の処理が可能な第２の製造ライン１７で実施する。従って、大型の装置が少なくてすみ、設備投資の費用が削減される。また、第２の製造ライン１７として例えば前の世代の製造ラインを使用することができるので、設備の利用効率が高い。更に、１枚のマスタＴＦＴ基板を使用してサイズが異なる複数種類の液晶パネルを形成するので、各液晶パネルのサイズを適切に組み合わせることにより、マスタＴＦＴ基板の利用効率を向上させることができる。これらの効果が相俟って、本実施の形態においては、液晶パネルの製造コストを大幅に低減することができる。また、本実施の形態においては、１つのマスタＴＦＴ基板で製造する液晶表示パネルの種類を適切に選択することにより、生産性を落とすことなく、市場需要の変化に柔軟に対応することができる。
【００５２】
また、本実施の形態においては、マスタＴＦＴ基板１０の状態で行うマスク位置合わせにはマスタＴＦＴ基板１０の四隅に設けられた基準マーク１５を使用し、サブＴＦＴ基板１０ａの状態で行うマスク位置合わせにはサブＴＦＴ基板１０ａの四隅に設けられた基準マーク１５を使用するので、位置合わせ精度が高い。例えば、従来のようにマスタガラス基板の状態でＴＦＴや画素電極を形成する場合は、マスタガラス基板のシュリンケージ及び熱履歴により位置合わせ精度が低下してしまう。しかし、本実施の形態においては、ソース又はドレインと配線とのコンタクト部分や画素電極とＴＦＴとのコンタクト部分など高い位置合わせ精度が要求される工程は、サブＴＦＴ基板の状態でサブＴＦＴ基板の四隅に設けられた基準マークを使用して行うので、位置合わせ精度を２〜３μｍ以下とすることができる。すなわち、本発明方法を用いて製造した液晶表示装置においては、シュリンケージによる位置合わせ精度が、マスタガラス基板のシュリンケージ率及び加工時の熱履歴で見積もった値よりも小さくなる。
【００５３】
なお、図６では第１の製造ライン１６及び第２の製造ライン１７がそれぞれ１つしか図示していないが、１つの第１の製造ライン１６に対し複数の第２の製造ライン１７を設けてもよいことは勿論である。
図１７〜図１９は１つのマスタＴＦＴ基板を使用して製造する複数の液晶パネルの組み合わせの例を示す平面図である。図１７は、上記の例と同様に、サイズが９６０×１０００ｍｍのマスタＴＦＴ基板１０を使用し、マスタＴＦＴ基板１０を４つのブロック１１ａ〜１１ｄに区画して、ブロック１１ａには２０型液晶パネルを形成するための１つのデバイス形成領域１２ａ、ブロック１１ｂには１２型の液晶パネルを形成するための２つのデバイス形成領域１２ｂ、ブロック１１ｃには１０型の液晶パネルを形成するための４つのデバイス形成領域を設け、ブロック１１ｄに投写型液晶パネルを形成するためのデバイス形成領域１２ｅを複数確保する。
【００５４】
図１８（ａ）は、８５０×１０６０ｍｍのマスタＴＦＴ基板を使用して、１６型〜２３型の液晶パネルを４個製造する場合の例、図１８（ｂ）は、８５０×１０６０ｍｍスタ基板を使用して１３型〜１５型の液晶基板を８個製造する例、図１９（ａ）は、８５０×１０６０ｍｍのマスタＴＦＴ基板を使用して１２型の液晶のパネルを１６個製造する場合の例、図１９（ｂ）は、８５０×１０６０ｍｍのマスタＴＦＴ基板を使用して８．４型の液晶パネルを２４個製造する場合の例である。いずれの場合も、上述した第１の実施の形態と同様に、マスタＴＦＴ基板の状態でアレイ工程までを実施し、図中破線で示す部分でマスタＴＦＴ基板を１次カットしてサブＴＦＴ基板に分割しする。そして、サブＴＦＴ基板の状態で画素電極及び配向膜等を形成した後、ＣＦ基板を接合し、サブＴＦＴ基板（ＴＦＴ基板）を２次カットして所定の液晶パネルサイズとする。その後、ＴＦＴ基板とＣＦ基板との間に液晶を封入する。
【００５５】
（第２の実施の形態）
図２０（ａ），（ｂ）はいずれも本発明の第２の実施の形態の液晶パネルの製造方法を示す図である。
本実施の形態においては、マスタＴＦＴ基板６０を４つのブロック６１ａ〜６１ｄに区画して、図２０（ａ）に示す例では、各ブロック６１ａ〜６１ｄに、例えば１５型のモニタ用液晶パネルを形成するデバイス形成領域６２を１つと、２〜３型の携帯電話機用液晶パネルを形成するデバイス形成領域６３を複数確保する。
【００５６】
また、図２０（ｂ）に示す例では、各ブロック６１ａ〜６１ｄに、例えば１５型のモニタ用液晶パネルを形成するデバイス形成領域６４を１つと、６〜８型のモバイル機器用液晶パネルを形成するためのデバイス形成領域６５を２つ確保する。
すなわち、第１の実施の形態では、製造する液晶パネルのサイズ毎にブロックを分けているのに対し、本実施の形態では、各ブロック６１ａ〜６１ｄに異なるサイズの液晶パネルを２種類以上形成する。また、各ブロック６１ａ〜６１ｄの構成は同じである。
【００５７】
本実施の形態においても、第１の実施の形態と同様に、第１の製造ライン（図６参照）を使用して、サイズが９６０×１０００ｍｍのマスタＴＦＴ基板６０の上にＴＦＴとなる導電膜、絶縁膜及び半導体膜を形成する。その後、１次カット工程を実施して、マスタＴＦＴ基板６０を図２０（ａ），（ｂ）に破線で示す部分で切断し、サイズが４８０×５００ｍｍの４つのサブＴＦＴ基板に分割する。その後、第２の製造ラインを使用してその後の工程を実施する。そして、ＣＦ基板を接合した後に２次カット工程を実施した後、ＴＦＴ基板とＣＦ基板との間に液晶を封入する。本実施の形態においても、第１の実施例と同様の効果が得られる。
【００５８】
（第３の実施の形態）
図２１は本発明の第３の実施の形態の液晶パネルの製造方法の概要を示す平面図である。本実施の形態においては、マスタＴＦＴ基板７０を４つのブロック７１ａ〜７１ｄに区画し、ブロック７１ａには２０型液晶パネルを形成するためのデバイス形成領域７２ａを１つ、ブロック７１ｂには１２〜１５型液晶パネルを形成するためのデバイス形成領域を２つ、ブロック７１ｃには１０〜１１型液晶パネルを形成するためのデバイス形成領域７１ｃを４つ、ブロック７１ｄには１．８型反射型投射パネルを形成するためのデバイス形成領域７２ｄを多数確保する。ブロック７１ａ〜７１ｃに形成する液晶表示パネルの構造は、図９に図示したものと同じである。
【００５９】
図２２はブロック７１ｄに形成する反射型投射パネルの平面図、図２３は同じくその断面図である。ガラス基板８１の上にはＳｉＯ₂ からなる下地膜（図示せず）が形成されており、この下地膜上にはシリコン膜８２が選択的に形成されている。このシリコン膜８２の上にはゲート絶縁膜（図示せず）を介してゲートライン８３が形成されている。シリコン膜８２とその上を通るゲートライン８３とにより、１つの画素につき２つのＴＦＴ９２が構成される。また、下地膜の上にはＳｉＯ₂ 及びＳｉＮ_X からなる層間絶縁膜８４が形成されており、この層間絶縁膜８４によりシリコン膜８２及びゲートライン８３が覆われている。層間絶縁膜８４の上にはＴｉ及びＡｌ膜からなる電極８５ａ及び信号線８５ｂが形成されており、電極８５ａは層間絶縁膜８４に形成されたコンタクトホールを介してシリコン膜８２に電気的に接続されている。
【００６０】
層間絶縁膜８４の上にはＳｉＮ_X からなる層間絶縁膜８６が形成されており、この層間絶縁膜８６により電極８５ａ及び信号線８５ｂが覆われている。また、層間絶縁膜８６の上には、Ｔｉからなるコモン電極８７が所定のパターンで形成されている。層間絶縁膜８６の上にはＳｉＮ_X からなる層間絶縁膜８８が形成されており、その上にはＴｉからなる下部容量電極８９が形成されている。
【００６１】
更に、下部容量電極８９の上には樹脂平坦化膜９０が形成されており、樹脂平坦化膜９０の上にはＡｌからなる反射電極９１が形成されている。
本実施の形態においては、第１の実施の形態と同様に、ＴＦＴ９２の導電膜（ゲートライン８３及び電極８５ａ）、絶縁膜（ゲート絶縁膜）及び半導体膜（シリコン膜８２）を形成するまでの工程はマスタＴＦＴ基板の状態で実施する。そして、１次カット工程でマスタＴＦＴ基板を各ブロック７１ａ〜７１ｄ毎に切断して各サブＴＦＴ基板に分離した後、ブロック７１ａ〜７１ｃのサブＴＦＴ基板については、第１の実施の形態と同様の工程を経て、液晶パネルを製造する。また、反射型投射パネルについては、サブＴＦＴ基板加工工程において、基板（サブＴＦＴ基板）８１の上に層間絶縁膜８６、コモン電極８７、層間絶縁膜８８、下部容量電極８９、平坦化膜９０及び反射電極９１を順次形成する。
【００６２】
本実施の形態に示すように、本発明においては、サブＴＦＴ基板に分離した後に製造するデバイスに応じた処理を実施し、構造が異なるデバイスを製造することができる。
（第４の実施の形態）
図２４は本発明の第４の実施の形態の液晶パネルの製造方法により製造する液晶パネルを示す模式図である。
【００６３】
図２４に示すように、本実施の形態で製造する液晶パネル１００には、マトリクス状に配置された複数（図では１つのみ図示）の画素１０１と、特定の画素１０１に所定のタイミングで表示データを供給する走査ライン１０５及びデータライン１０６とが形成されている。各画素１０１は、直列接続された２つの低温ポリシリコンＴＦＴ１０２と、画素電極、対向電極及びこれらの間の液晶とにより構成される透過光量制御部１０３と、補助容量１０４とにより構成されている。また、画素１０１がマトリクス状に配置された表示領域の外側には、ｐ型ＴＦＴ及びｎ型ＴＦＴにより構成される内蔵型ゲートドライバ１０７及び内蔵型データドライバ１０８と、静電防止／リペア回路１０９及び入力端子１１０が形成されている。
【００６４】
なお、低温プロセスでＴＦＴを形成する場合は、基板として安価なガラス板を使用することができるという利点がある。また、アモルファスシリコンＴＦＴに比べてポリシリコンＴＦＴは駆動能力が高く小型化ができるので、開口率が向上して明るい画像が得られるという利点もある。更に、アモルファスシリコンＴＦＴの場合は駆動速度が遅いので、駆動用ＩＣを別途用意して液晶パネルと接続する必要があったが、ポリシリコンＴＦＴは駆動速度が速いので、駆動（ドライバ）回路をガラス基板上に形成することができるという利点がある。
【００６５】
図２５は本実施の形態の液晶パネルの製造方法の概要を示す平面図である。本実施の形態においても、サイズが９６０×１０００ｍｍのマスタＴＦＴ基板１２０を使用し、このマスタＴＦＴ基板１２０を４つのブロック１２１ａ〜１２１ｄに区画し、ブロック１２１ａ，１２１ｂには例えば１６型の駆動回路内蔵型液晶パネル１２２ａを形成するデバイス形成領域をそれぞれ１つ、ブロック１２１ｃ，１２１ｄには例えば５型の駆動回路内蔵型液晶パネル１２２ｂを形成するデバイス形成領域をそれぞれ４つ確保する。また、本実施の形態においても、図６に示すように、マスタＴＦＴ基板を処理する第１の製造ライン１６と、１次カット後のサブＴＦＴ基板を処理する第２の製造ライン１７とを使用する。
【００６６】
図２６〜図２９は本実施の形態の液晶パネルの製造方法を示すフローチャートであり、図２６，図２７はマスタＴＦＴ基板の状態で行う工程を示し、図２８，図２９はサブＴＦＴ基板の状態で行う工程を示している。また、図３０〜図３３は周辺回路（データドライバ及び走査ドライバ）のｐ型ＴＦＴ及びｎ型ＴＦＴ、並びに画素内のｎ型ＴＦＴの部分における断面を製造工程順に示す図である。
【００６７】
まず、図２６のフローチャートのステップＳ５１において、図３０（ａ）に示すように、マスタＴＦＴ基板１２０の表面を洗浄する基板洗浄工程を実施した後、マスタＴＦＴ基板１２０の上に下地膜（図示せず）としてＳｉＯ₂ を０．２〜０．３μｍの厚さに形成する。なお、下地膜として、ＳｉＮを０．０５μｍの厚さに形成し、その上にＳｉＯ₂ を０．２μｍの厚さに形成してもよい。その後、下地膜の上にアモルファスシリコン膜１３１を０．０３〜０．０５μｍの厚さに形成する。
【００６８】
次に、ステップＳ５２において、図３０（ｂ）に示すように、アモルファスシリコン膜１３１にレーザ光を照射し、アモルファスシリコンをポリシリコンに変化させて、ポリシリコン膜１３２を得る。本実施の形態では、波長が３０８ｎｍのＸｅＣｌエキシマレーザを使用し、図２５に示すように矩形のレーザビーム１２５をそのビームの長手方向に直交する方向にスキャンする。本実施の形態では、レーザビーム１２５のスキャン方向（図中、矢印で示す）に対して、各液晶パネル１２２ａ，１２２ｂの向きが同じとなるようにする。つまり、図２５に示すように各液晶パネル１２２ａ，１２２ｂの周辺回路（ゲートドライバ及びデータドライバ）、データライン及び走査ラインの向きが各液晶パネルで同じとなるようにする。このように各液晶パネルの向きを一致させることで、パネル間のシリコンの結晶性のばらつきを低減し、歩留まりと表示性能とを向上させることができる。特に、レーザスキャン縞模様の抑制に効果がある。また、外部回路で表示特性を補正する場合でも補正が容易になる。
【００６９】
次に、ステップＳ５３において、フォトレジストを使用してポリシリコン膜１３２の上に所定パターンのレジスト膜（図示せず）を形成し、ステップＳ５４において、レジスト膜をマスクとしてポリシリコン膜１３２をエッチングし、図３０（ｃ）に示すように、マスタＴＦＴ基板１２０上にポリシリコン膜１３２を選択的に残す。その後、レジスト膜を除去する。
【００７０】
次に、ステップＳ５６において、図３０（ｄ）に示すように、プラズマＣＶＤ法により、マスタＴＦＴ基板１２０の上側全面にＳｉＯ₂ からなるゲート絶縁膜１３３を０．１〜０．１５μｍの厚さで形成する。なお、ゲート絶縁膜としては、ＳｉＯ₂ とＳｉＮとの２層構造としてもよい。この場合、例えばＳｉＯ₂ の厚さを０．０９μｍとし、ＳｉＮの厚さを０．０３μｍとする。ＳｉＮの厚さはゲート絶縁膜全体の厚さの１／４程度とすることが好ましい。そして、ステップＳ５７において、スパッタ装置を使用し、ゲート絶縁膜１３３の上に、ゲート電極となるＡｌＮｄ（アルミニウム−ネオジム）膜を０．３〜０．４μｍの厚さに形成する。
【００７１】
次に、ステップＳ５８において、ＡｌＮｄ膜の上にフォトレジスト膜（図示せず）を形成し、該フォトレジスト膜を露光及び現像処理して、所定のゲートパターン形状にパターニングする。その後、ステップＳ５９において、図３１（ａ）に示すように、ＡｌＮｄ膜をエッチングしてレジスト膜の下方の部分にのみＡｌＮｄ膜を残存させ、ゲート電極１３４を形成する。そして、ステップＳ６０において、レジスト膜を除去する。
【００７２】
次に、ステップＳ６１において、図３１（ｂ）に示すように、シリコン膜１３２のうちｎ型ＴＦＴのソース・ドレインとなる領域１３２ａにｎ型不純物を高濃度に導入する。また、ステップＳ６２において、シリコン膜１３２にｎ型不純物を低濃度に導入する。その後、ステップＳ６３において、フォトレジストを使用してゲート絶縁膜１３３の上に所定のパターンのマスクを形成し、ステップＳ６４において、このマスクの開口部を介してシリコン膜１３２のうちのｐ型ＴＦＴのソース・ドレインとなる領域１３２ｂにｐ型不純物を導入する。その後、ステップＳ６５においてマスクを除去した後、ステップＳ６６において熱処理を施して、不純物を活性化する。このようにして、表示領域のｎ型ＴＦＴと、周辺回路部のｐ型ＴＦＴ及びｎ型ＴＦＴを使用した所定の回路（データドライバ及び走査ドライバ）を形成する。
【００７３】
次に、ステップＳ６７において、図３１（ｃ）に示すように、マスタＴＦＴ基板１２０の上側全面にＳｉＮ_X 及びＳｉＯ₂ を順次堆積させて、層間絶縁膜１３５を形成する。ここまでの工程は、図６に示す第１の製造ライン１６を使用して実施する。
次に、ステップＳ６８において、マスタＴＦＴ基板１２０を１次カットし、４つのサブＴＦＴ基板に分割する。そして、各サブＴＦＴ基板に端面加工を施し、オリフラ及びコーナーカットを形成する（図７参照）。これ以降は、図６の第２の製造ライン１７により処理する。以下、４つに分割されたうちの１つのサブＴＦＴ基板１２０ａの処理についてのみ説明するが、他のサブＴＦＴ基板についても同様に処理を行う。
【００７４】
次に、ステップＳ６９において、サブＴＦＴ基板洗浄工程を実施する。そして、ステップＳ７０において、サブＴＦＴ基板１２０ａ上の層間絶縁膜８５の上にフォトレジストを使用して所望のコンタクトホールのパターンを有するマスク形成し、ステップＳ７１において、図３２（ａ）に示すように、層間絶縁膜１３５をエッチングしてコンタクトホール１３５ａを形成する。その後、ステップＳ７２において、マスクを除去する。
【００７５】
次に、ステップＳ７３において、サブＴＦＴ基板１２０ａを洗浄する基板洗浄工程を実施する。そして、ステップＳ７４において、サブＴＦＴ基板１２０ａの上側にＴｉ、Ａｌ及びＴｉを順次堆積させて、コンタクトホール１３５ａをこれらの金属で埋め込むとともに、層間絶縁膜１３５の上に導電膜を形成する。
次に、ステップＳ７５において、導電膜の上にフォトレジストを塗布し、露光及び現像処理を施して、配線パターンを形成する。そして、ステップＳ７６において、フォトレジストをマスクとして導電膜をエッチングし、図３２（ｂ）に示すように、層間絶縁膜１３５の上に配線及び電極１３６を形成する。その後、ステップＳ７７において、フォトレジスト膜を除去する。
【００７６】
次に、ステップＳ７８において、サブＴＦＴ基板１２０ａを洗浄する基板洗浄工程を実施する。そして、ステップＳ７９において、図３３（ａ）に示すように、サブＴＦＴ基板１２０ａの上側全面にプラズマＣＶＤ法によりＳｉＮ_x からなる層間絶縁膜１３７を形成する。
その後、ステップＳ８０において、フォトレジストを使用して層間絶縁膜１３７の上に所定のコンタクトホールパターンを有するマスク（図示せず）を形成する。そして、ステップＳ８１において、層間絶縁膜１３７をエッチングしてコンタクトホール１３７ａを形成する。その後、ステップＳ８２において、レジスト膜を除去する。
【００７７】
次に、ステップＳ８３において、サブＴＦＴ基板１２０ａを洗浄する基板洗浄工程を実施した後、ステップＳ８４において、スパッタ装置を使用し、サブＴＦＴ基板１２０ａの上側に画素電極となるＩＴＯ膜を形成する。そして、ステップＳ８５において、フォトレジストを使用して、ＩＴＯ膜の上に所定の画素電極パターンのレジスト膜を形成する。
【００７８】
次に、ステップＳ８６において、レジスト膜をマスクとしてＩＴＯ膜をエッチングし、図３３（ｂ）に示すように、画素電極１３８を形成する。その後、ステップＳ８７において、レジストを除去する。
次いで、第１の実施の形態と同様に、画素電極１３８の上に配向膜を形成し、該配向膜の表面をラビング処理する。そして、配向膜の上にスペーサを散布し、従来方法と同様にして形成したＣＦ基板と貼合わせる。その後、２次カットして各液晶パネルを相互に分離する。その後、ＴＦＴ基板とＣＦ基板との間に液晶を封入する。
【００７９】
本実施の形態においても、第１の製造ライン１６（図６参照）を使用し、マスタＴＦＴ基板１２０の状態でＴＦＴを形成し、その後１次カット工程においてマスタＴＦＴ基板１２０を複数のサブＴＦＴ基板に切断する。これらのサブＴＦＴ基板の状態では第２の製造ライン１７を使用してＣＦ基板と貼合わせる工程まで実施し、その後、２次カットして各液晶パネルに分離する。本実施の形態においても、第１の実施の形態と同様の効果が得られる。
【００８０】
（第５の実施の形態）
図３４は本発明の第５の実施の形態の液晶パネルの製造方法を示す図である。本実施の形態においては、マスタＴＦＴ基板１４０を４つのブロック１４１ａ〜１４１ｄに区画し、各ブロック１４１ａ〜１４１ｄにそれぞれ２次元非密着型イメージセンサ（デジタルカメラ）１４２を有する液晶パネル１４３を１つずつ形成する。
【００８１】
図３５は、液晶パネル１４３に内蔵する２次元イメージセンサ１４２の断面図である。イメージセンサ形成領域では、ガラス基板１５０の上にシリコン膜１５１、ゲート絶縁膜１５２、ゲート電極１５３が形成されており、これらによりＴＦＴが構成されている。ゲート絶縁膜１５２上にはＳｉＯ₂ 及びＳｉＮ_X からなる層間絶縁膜１５４が形成されており、その上にはソース・ドレイン電極１５５が形成されている。これらのソース・ドレイン電極１５５は、層間絶縁膜１５４に設けられたコンタクトホールを介してシリコン膜１５１のソース・ドレイン領域に接続されている。層間絶縁膜１５４上にはＳｉＮ_X からなる層間絶縁膜１５６が形成されており、該層間絶縁膜１５６によりソース・ドレイン電極１５５が覆われている。層間絶縁膜１５６の上にはセンサセル電極１５７が形成されており、その上にはアモルファスシリコンからなる光電変換層１５８が形成されている。そして、光電変換層１５８の上にはＩＴＯからなる共通透明電極１５９が形成されている。
【００８２】
この図３５からわかるように、イメージセンサ１４２もＴＦＴを形成するまでの工程は基本的に液晶パネルを形成する工程と同じである。そこで、本実施の形態においては、第１の実施の形態と同様に、マスタＴＦＴ基板の状態で表示領域及びイメージセンサのＴＦＴとなる導電膜、絶縁膜及び半導体膜を形成し、１次カット工程でマスタＴＦＴ基板を切断して４つのサブＴＦＴ基板に分割する。その後、サブＴＦＴ基板の上にＳｉＯ₂ からなる層間絶縁膜１５６を０．５〜１．０μｍの厚さで形成する。層間絶縁膜１５６は、ポリイミド等の樹脂を１．５〜２．０μｍの厚さにコートすることにより形成してもよい。
【００８３】
次に、層間絶縁膜１５６にコンタクトホールを選択的に形成した後、Ｔｉなどからなるセンサセル電極１５７を０．１〜０．２μｍの厚さに形成する。その後、プラズマＣＶＤ（ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition ）法によりアモルファスシリコンからなる光電変換層１５８を０．５〜２．０μｍの厚さに形成し、その上にＩＴＯからなる共通透明電極１５９を０．０５〜０．１μｍの厚さに形成する。その後、第１の実施の形態と同様に、サブＴＦＴ基板（ＴＦＴ基板）にＣＦ基板を接合し、２次カット工程を実施してサブＴＦＴ基板を所定のパネルサイズに切断する。その後、ＴＦＴ基板とＣＦ基板との間に液晶を封入する。
【００８４】
これにより、２次元非接触型イメージセンサを有する液晶パネルを効率よく形成することができる。
サブＴＦＴ基板加工工程で実施する工程数が少なく、フォトリソグラフィ工程の精度に対しては高い精度が要求されない場合、マスタＴＦＴ基板の状態でセル電極１５７や光電変換層１５８を形成するよりも、サブＴＦＴ基板の状態でセル電極１５７や光電変換層１５８を形成するほうが、投資額と製造コストの削減の面とで有利である。
【００８５】
例えば、イメージセンサ１４２の光電変換層１５８は厚さが０．２〜２．０μｍのアモルファスシリコンにより形成される。このようにアモルファスシリコン膜を比較的厚く形成する場合は、枚葉型ＰＥＣＶＤ成膜装置で形成するのは効率が極めて悪い。従って、本実施の形態では、第１次カット工程後にバッチ型ＰＥＣＶＤ装置を用いて、アモルファスシリコン膜を形成する。このようにバッチ型ＰＥＣＶＤ装置を使用して同時に複数のサブＴＦＴ基板の上にアモルファスシリコン膜を成膜することにより、製造効率が向上する。マスタＴＦＴ基板の状態でバッチ型ＰＥＣＶＤ装置を使おうとすると大型のＰＥＣＶＤ装置が必要になり、設備投資額が極めて高くなる。従って、厚いシリコン膜を形成しようとする場合は、本実施の形態のように、１次カット後に形成することが好ましい。
【００８６】
図３６は第５の実施の形態を１次元密着型イメージセンサ（スキャナー）内蔵液晶パネルの製造に適用した例を示す平面図である。この場合も、図３６に示すように、マスタＴＦＴ基板１４０を４つのブロック１４１ａ〜１４ｄに区画し、各ブロック１４１ａ〜１４１ｄにそれぞれ１次元密着型イメージセンサ１４７を内蔵した液晶パネル１４８の形成領域を確保する。
【００８７】
そして、第１の製造ラインを使用してアレイ工程を実施し、マスタＴＦＴ基板１４０の上にＴＦＴとなる導電膜、絶縁膜及び半導体膜を形成する。その後、マスタＴＦＴ基板１４０を１次カットして４つのサブＴＦＴ基板に分割し、第２の製造ラインを使用して各サブＴＦＴ基板に１次元密着型イメージセンサ、画素電極及び配向膜等を形成し、ＣＦ基板を接合する。その後、サブＴＦＴ基板を２次カットして所定の液晶パネルのサイズとし、ＴＦＴ基板（サブＴＦＴ基板）とＣＦ基板との間に液晶を封入する。このようにして、１次元密着型イメージセンサ内蔵液晶パネルを製造することができる。
【００８８】
太陽電池内蔵液晶パネル、１次元密着型イメージセンサ又は２次元密着型イメージセンサ内蔵液晶パネル、１次元非密着型イメージセンサ又は２次元非密着型イメージセンサ内蔵液晶パネル、光通信受光センサ内蔵のインテリジェントパネルなどの場合、光電変換素子を上層部に形成する。このようなセンサ内蔵液晶パネルを形成する場合、本実施の形態のように１次カット工程後のサブＴＦＴ基板加工工程において光電変換素子を形成することにより、センサ内蔵液晶パネルを効率よく形成することができる。本実施の形態は、非密着型２次元イメージセンサ（デジタルカメラ）内蔵ＰＣや、密着型ラインセンサ（スキャナー）を内蔵したコピー機能付き携帯情報機器等の製造に適用できる。
【００８９】
【発明の効果】
以上説明したように、本発明の液晶パネルの製造方法によれば、マスタＴＦＴ基板の状態でＴＦＴ工程を実施し、その後１次カット工程でマスタＴＦＴ基板を複数のサブＴＦＴ基板に切断して、各サブＴＦＴ基板に製造しようとするデバイスに応じた加工を実施するので、１枚のマスタＴＦＴ基板を使用して異なる仕様の液晶パネルを製造することができる。また、１枚のマスタＴＦＴ基板を使用して製造する液晶パネルの組み合わせを適切に選択することにより、有効基板利用率を向上されることができるとともに、市場需要の変化に容易に対応することができる。
【００９０】
また、本発明においては、第１の製造ラインを使用してマスタＴＦＴ基板の上にＴＦＴとなる導電膜、絶縁膜及び半導体膜を形成し、１次カット工程でマスタＴＦＴ基板をサブＴＦＴ基板に切断した後、第２の製造ラインを使用してサブＴＦＴ基板を加工する。このため、第１の製造ラインには大型の装置が必要であるものの、第２の製造ライン比較的小型の前の世代の装置を使用することができる。従って、設備投資の費用を削減することができる。
【図面の簡単な説明】
【図１】図１は、各世代のマスタＴＦＴ基板の大きさの比較を示す平面図である。
【図２】図２は、各世代のパネルサイズと面取り数を示す平面図（その１）である。
【図３】図３は、各世代のパネルサイズと面取り数を示す平面図（その２）である。
【図４】図４は、第３期製造ラインのパネルサイズと面取り数との関係を示す平面図である。
【図５】図５は、本発明の第１の実施の形態の液晶パネルの製造方法の概要を示す平面図である。
【図６】図６は、本発明の液晶パネルの製造システムを示す模式図である。
【図７】図７（ａ）はマスタＴＦＴ基板を示す平面図、図７（ｂ）はサブＴＦＴ基板を示す平面図である。
【図８】図８は、第１の実施の形態の液晶パネルの製造方法により製造する液晶パネルを示す模式図である。
【図９】図９は、第１の実施の形態の液晶パネルの製造方法により製造する液晶パネルの断面図である。
【図１０】図１０は、本発明の第１の実施の形態の液晶パネルの製造方法を示すフローチャート（その１）である。
【図１１】図１１は、本発明の第１の実施の形態の液晶パネルの製造方法を示すフローチャート（その２）である。
【図１２】図１２は、本発明の第１の実施の形態の液晶パネルの製造方法を示すフローチャート（その３）である。
【図１３】図１３は、本発明の第１の実施の形態の液晶パネルの製造方法を示す断面図（その１）である。
【図１４】図１４は、本発明の第１の実施の形態の液晶パネルの製造方法を示す断面図（その２）である。
【図１５】図１５は、本発明の第１の実施の形態の液晶パネルの製造方法を示す断面図（その３）である。
【図１６】図１６は、本発明の第１の実施の形態の液晶パネルの製造方法を示す断面図（その４）である。
【図１７】図１７は、１つのマスタＴＦＴ基板を使用して製造する複数の液晶パネルの組み合わせの例（その１）を示す平面図である。
【図１８】図１８は、１つのマスタＴＦＴ基板を使用して製造する複数の液晶パネルの組み合わせの例（その２）を示す平面図である。
【図１９】図１９は、１つのマスタＴＦＴ基板を使用して製造する複数の液晶パネルの組み合わせの例（その３）を示す平面図である。
【図２０】図２０（ａ），（ｂ）は、いずれも本発明の第２の実施の形態の液晶パネルの製造方法を示す平面図である。
【図２１】図２１は、本発明の第３の実施の形態の液晶パネルの製造方法の概要を示す平面図である。
【図２２】図２２は、第３の実施の形態の反射型投射パネルの平面図である。
【図２３】図２３は、同じくその反射型投射パネルの断面図である。
【図２４】図２４は本発明の第４の実施の形態の液晶パネルの製造方法により製造する液晶パネルを示す模式図である。
【図２５】図２５は、第４の実施の形態の液晶パネルの製造方法の概要を示す平面図である。
【図２６】図２６は、第４の実施の形態の液晶パネルの製造方法を示すフローチャート（その１）である。
【図２７】図２７は、第４の実施の形態の液晶パネルの製造方法を示すフローチャート（その２）である。
【図２８】図２８は、第４の実施の形態の液晶パネルの製造方法を示すフローチャート（その３）である。
【図２９】図２９は、第４の実施の形態の液晶パネルの製造方法を示すフローチャート（その４）である。
【図３０】図３０は、第４の実施の形態の液晶パネルの製造方法を示す断面図（その１）である。
【図３１】図３１は、第４の実施の形態の液晶パネルの製造方法を示す断面図（その２）である。
【図３２】図３２は、第４の実施の形態の液晶パネルの製造方法を示す断面図（その３）である。
【図３３】図３３は、第４の実施の形態の液晶パネルの製造方法を示す断面図（その４）である。
【図３４】図３４は、本発明の第５の実施の形態の液晶パネルの製造方法を示す平面図である。
【図３５】図３５は、第５の実施の形態の液晶パネルに内蔵する２次元イメージセンサの断面図である。
【図３６】図３６は、第５の実施の形態を１次元密着型イメージセンサ内蔵液晶パネルの製造に適用した例を示す平面図である。
【符号の説明】
１０，６０，７０，１２０，１４０ マスタＴＦＴ基板、
１０ａ〜１０ｄ，１２０ａ，サブＴＦＴ基板、
１１ａ〜１１ｄ，６１ａ〜６１ｄ，７１ａ〜７１ｄ，１２１ａ〜１２１ｄ，１４１ａ〜１４１ｄ ブロック、
１２ａ〜１２ｄ，６２〜６５，７２ａ〜７２ｄ デバイス形成領域、
１６ 第１の製造ライン、
１７ 第２の製造ライン、
２１，１３４，１５３ ゲート電極、
２３，２６，１３１ アモルファスシリコン膜、
２９，４５ 画素電極、
３０，１００，１４３ 液晶パネル、
３２，４２，９２，１０２ ＴＦＴ、
３５，１０５ データライン、
３６，１０６ 走査ライン、
３７ ゲートドライバ用ＬＳＩ、
３８ データドライバ用ＬＳＩ、
４０ ＴＦＴ基板、
４１，５１，８１，１５０ ガラス基板、
４７，５６ 配向膜、
４８，５７ 偏光板、
４９ 液晶、
５０ ＣＦ基板、
５２ ブラックマトリクス、
５３ カラーフィルタ、
５５ 対向電極、
５９ シール材、
８２，１５１ シリコン膜、
８３ ゲートライン、
８７ コモン電極、
８９ 下部容量電極、
９０ 平坦化膜、
９１ 反射電極、
１０７ ゲートドライバ、
１０８ データドライバ、
１２２ａ，１２２ｂ 駆動回路内蔵型液晶パネル、
１２５ レーザビーム、
１４２ ２次元イメージセンサ、
１５７ センサセル電極、
１５８ 光電変換層、
１５９ 共通透明電極。
3

Claims (8)

1. アクティブマトリクス方式の液晶パネルの製造方法において、
   マスタＴＦＴ基板を複数のブロックに区画し、更に各ブロックを１又は複数のデバイス形成領域に区画して、前記デバイス形成領域にＴＦＴ（薄膜トランジスタ）となる導電膜、絶縁膜及び半導体膜を形成するアレイ工程と、
   前記マスタＴＦＴ基板を前記ブロック毎に切断して複数のサブＴＦＴ基板とする１次カット工程と、
   各サブＴＦＴ基板に、製造するデバイスの品種によって異なる加工を実施するサブＴＦＴ基板加工工程と、
   前記サブＴＦＴ基板を前記デバイス形成領域毎に切断する２次カット工程とを有し、
   前記マスタＴＦＴ基板からサイズが異なる複数の液晶パネルを製造することを特徴とする液晶パネルの製造方法。
2. 前記マスタＴＦＴ基板の各ブロックに、それぞれ同一サイズの液晶パネルのみを製造することを特徴とする請求項１に記載の液晶パネルの製造方法。
3. 前記マスタＴＦＴ基板の各ブロックに、それぞれ相互に異なるサイズの２種類以上の液晶パネルを製造することを特徴とする請求項１に記載の液晶パネルの製造方法。
4. 前記サブＴＦＴ基板加工工程は、前記サブＴＦＴ基板の上方に画素電極を形成する工程と、該画素電極の上を被覆する配向膜を形成する工程と、前記サブＴＦＴ基板上に第２の基板を接合する工程とを有し、前記２次カット工程後に前記カット後のサブＴＦＴ基板と前記第２の基板との間に液晶を封入することを特徴とする請求項１に記載の液晶パネルの製造方法。
5. 前記アレイ工程は、前記マスタＴＦＴ基板の上方にアモルファスシリコン膜を形成する工程と、該アモルファスシリコン膜に矩形のレーザビームを照射し、該レーザビームを一方向に移動させて前記アモルファスシリコン膜をポリシリコン膜に変える工程とを有することを特徴とする請求項１に記載の液晶パネルの製造方法。
6. 前記サブＴＦＴ基板加工工程には、前記１次カット後のサブＴＦＴ基板に対しコーナーカットする工程及び端面加工する工程の少なくとも一方の工程が含まれることを特徴とする請求項１に記載の液晶パネルの製造方法。
7. 前記マスタＴＦＴ基板を用いてサイズが異なる複数種類の駆動回路一体型液晶パネルを形成する際に、各液晶パネルの表示部に対する駆動回路の配置方向が同一であることを特徴とする請求項１に記載の液晶パネルの製造方法。
8. 前記サブＴＦＴ基板加工工程では、各サブＴＦＴ基板毎に設けた基準マークを使用してパターンの位置合わせを行うことを特徴とする請求項１に記載の液晶パネルの製造方法。

Images