JP6127664B2 - 電子装置の製造方法 - Google Patents
電子装置の製造方法 Download PDFInfo
- Publication number
- JP6127664B2 JP6127664B2 JP2013077871A JP2013077871A JP6127664B2 JP 6127664 B2 JP6127664 B2 JP 6127664B2 JP 2013077871 A JP2013077871 A JP 2013077871A JP 2013077871 A JP2013077871 A JP 2013077871A JP 6127664 B2 JP6127664 B2 JP 6127664B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- organic insulating
- sealing resin
- layer
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
図1及び図2は、本実施形態による電子装置の製造方法を工程順に示す概略断面図である。
有機絶縁層1は、絶縁性を有する有機材料であれば特に限定されるものではない。半導体チップ及び支持体を相異なる面に別々に接着することが必要であることから、例えば固体のドライフィルムレジストを好ましく用いることができる。ドライフィルムレジストとしては、後述する封止樹脂と同類の樹脂系を含む材料であることが好ましく、具体的にはエポキシ樹脂系の材料が好適である。また、微細加工の点では、感光性であっても非感光性であっても良い。これらの要件を満たす具体例としては、味の素ファインケミカル株式会社製のABF−GX(非感光)、及び同様の特性を有するABFシリーズのドライフィルムを用いることができる。
詳細には、有機絶縁層1の表面に複数個の半導体チップ2を例えばマトリクス状に配して固定する。半導体チップ2は、各種の半導体回路等が形成された回路形成面2aが有機絶縁層1の表面と接触するように配置される。半導体チップ2を固定する際には、有機絶縁層1と半導体チップ2との接触部位において、接着性が発現する温度で有機絶縁層1を加熱処理することが好ましい。半導体チップ2を固定するための加熱温度は特に限定されず、適用する有機絶縁層1における接着性の発現に十分な温度で処理すれば良い。具体的には、30℃程度〜150℃程度の範囲内の値であることが好適であり、より好ましくは70℃程度〜150℃程度である。
詳細には、有機絶縁層1の裏面(半導体チップ2の固定されていない面)に、有機絶縁層1の支持体3を配して固定する。支持体3は、例えばシリコン基板、ガラス基板、ステンレス基板等を用いることができ、支持体3の上面は平坦であることが好ましい。本実施形態では、特に平坦性の点を考慮して、例えばシリコン基板を用いる。支持体3を固定する際には、有機絶縁層1と支持体3との接着面において接着性が示される温度で有機絶縁層1を加熱処理することが好ましい。支持体3を固定するための加熱温度は特に限定されず、適用する有機絶縁層1における接着性の発現に十分な温度で処理すれば良い。具体的には、30℃程度〜200℃程度の範囲内の値であることが好適であり、より好ましくは50℃程度〜150℃程度である。
勿論、従来の手法と同様に、有機絶縁層1の裏面に支持体3を固定した後に、有機絶縁層1の表面に半導体チップ2を固定する、または支持体3の固定と有機絶縁層1への表面に半導体チップ2の固定を同時に行うようにしても良い。
封止樹脂4は、特に限定されるものではなく、エポキシ樹脂系、シリコーン樹脂系、ゴム系等から適宜選択することができ、熱硬化性樹脂であることが望ましい。この場合、有機絶縁層1と同類の樹脂系を含む材料であることが好適である。封止樹脂4は、アルミナ、シリカ、水酸化アルミニウム、及び窒化アルミニウムから選択される少なくとも1つを材料とするフィラーを含有させても良い。フィラーを含有する封止樹脂4を用いることにより、封止樹脂4の熱硬化時における収縮を抑制することができる。
詳細には、封止樹脂4を加熱し、キュア成型する。これにより、半導体チップ2の全面を覆う所定厚の封止樹脂層5が形成される。封止樹脂層5を形成するための加熱温度は特に限定されず、封止樹脂4が成形されるのに十分な温度で処理すれば良い。ここで、有機絶縁層1と封止樹脂4とで夫々の主成分である樹脂を同類の樹脂とした場合には、両者の界面では化学的な結合反応が惹起され、両者は一体化されて硬化することになる。この場合の加熱温度は、例えば50℃程度〜200℃程度の範囲内の値が好適であり、より好ましくは100℃程度〜200℃程度である。
詳細には、有機絶縁層1を加熱処理する。これにより、有機絶縁層1から支持体3が剥離する。有機絶縁層1の面(支持体3の固定面)は、一定以上の温度に加熱されると表面形状が変化し、100nm以上の凹凸が生じる。この凹凸の発生により、加熱処理のみで有機絶縁層1から支持体3を容易に剥離することが可能となる。
詳細には、リソグラフィー及びドライエッチングにより有機絶縁層1を加工する。これにより、有機絶縁層1には、半導体チップ2の回路形成面の所定部位(例えば、トランジスタのソース/ドレイン領域等)を露出させる開口1aが形成される。
詳細には、有機絶縁層1上に所定の有機絶縁層7を形成し、リソグラフィー及びドライエッチングにより有機絶縁層7を加工する。これにより、有機絶縁層7に有機絶縁層1の開口1aと通じる配線溝7aが形成される。
次に、開口1a及び配線溝7aを埋め込むように、電解メッキ法により銅又は銅合金を堆積する。化学機械研磨法(CMP法)により有機絶縁層7上の銅又は銅合金を研磨平坦化し、除去する。以上により、開口1a及び配線溝7aを銅又は銅合金で充填し、半導体チップ2の回路形成面と適宜導通する配線構造8が形成される。
図3は、本実施形態の比較例による電子装置の製造方法を工程順に示す概略断面図である。
続いて、図3(b)に示すように、熱発泡フィルム10上に複数の半導体チップ20を貼付固定する。半導体チップ20は、各種の半導体回路等が形成された面が熱発泡フィルム10の表面と接触するように配置される。
続いて、図3(f)に示すように、半導体チップ20上を含む封止樹脂層50上に、再配線層となる有機絶縁層60を形成する。しかる後、有機絶縁層60に配線構造を形成するための微細加工を施した後、封止樹脂層50及び有機絶縁層60を含む構造体から、一個又は複数個の半導体チップ20を含む装置構成を切断して個片化する。個片化された各装置構成に所定の後処理を施す。以上により、本実施形態による電子装置が形成される。
前記絶縁層の表面に、複数の電子部品を、前記電子部品の電極の形成面を対向させて固定する工程と、
前記絶縁層上に前記電子部品を覆うように封止樹脂層を形成する工程と、
加熱処理を施して、前記支持体を前記絶縁層から剥離する工程と、
前記絶縁層に対して微細加工を行う工程と
を含む電子装置の製造方法。
1a 開口
2,20 半導体チップ
2a 回路形成面
3,30 支持体
4,40 封止樹脂
5,50 封止樹脂層
6 シード層
7a 配線溝
8 配線構造
10 熱発泡フィルム
Claims (4)
- 絶縁層の表面に、複数の電子部品を、前記電子部品の電極の形成面を対向させて固定する第1工程と、
前記第1工程の後、前記絶縁層の裏面に支持体を接触させて固定する第2工程と、
前記第2工程の後、前記絶縁層上に前記電子部品を覆うように封止樹脂層を形成する工程と、
加熱処理を施して、前記支持体を前記絶縁層から剥離する工程と、
前記絶縁層に対して微細加工を行う工程と
を含む電子装置の製造方法。 - 前記加熱処理は、前記封止樹脂層を形成する際の加熱温度よりも高い温度で行うことを特徴とする請求項1に記載の電子装置の製造方法。
- 前記加熱処理は、100℃〜250℃の範囲内の温度で行うことを特徴とする請求項1又は2に記載の電子装置の製造方法。
- 前記絶縁層及び前記封止樹脂層は、夫々の主成分である樹脂が同類であることを特徴とする請求項1〜3のいずれか1項に記載の電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013077871A JP6127664B2 (ja) | 2013-04-03 | 2013-04-03 | 電子装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013077871A JP6127664B2 (ja) | 2013-04-03 | 2013-04-03 | 電子装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014203925A JP2014203925A (ja) | 2014-10-27 |
JP6127664B2 true JP6127664B2 (ja) | 2017-05-17 |
Family
ID=52354111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013077871A Active JP6127664B2 (ja) | 2013-04-03 | 2013-04-03 | 電子装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6127664B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004079816A (ja) * | 2002-08-20 | 2004-03-11 | Sony Corp | チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ、並びに実装構造 |
JP2005353837A (ja) * | 2004-06-10 | 2005-12-22 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP5354841B2 (ja) * | 2005-12-28 | 2013-11-27 | 日東電工株式会社 | 半導体装置及びその製造方法 |
JP5543754B2 (ja) * | 2009-11-04 | 2014-07-09 | 新光電気工業株式会社 | 半導体パッケージ及びその製造方法 |
US8482136B2 (en) * | 2009-12-29 | 2013-07-09 | Nxp B.V. | Fan-out chip scale package |
US20110198762A1 (en) * | 2010-02-16 | 2011-08-18 | Deca Technologies Inc. | Panelized packaging with transferred dielectric |
-
2013
- 2013-04-03 JP JP2013077871A patent/JP6127664B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014203925A (ja) | 2014-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11837596B2 (en) | Stacked dies and methods for forming bonded structures | |
US9679867B2 (en) | Semiconductor device having a low-adhesive bond substrate pair | |
CN107845611B (zh) | 封装结构 | |
JP6911982B2 (ja) | 半導体装置及びその製造方法 | |
CN112534574A (zh) | Tsv之上的大金属焊盘 | |
TWI826965B (zh) | 貫通電極基板及其製造方法、以及安裝基板 | |
TWI442485B (zh) | 半導體裝置之製造方法 | |
TWI618675B (zh) | 包含負熱膨脹材料之導電互連結構及相關系統、裝置及方法 | |
JP6854895B2 (ja) | 高熱伝導性のデバイス基板およびその製造方法 | |
TW201906021A (zh) | 半導體封裝結構及其製造方法 | |
US9799626B2 (en) | Semiconductor packages and other circuit modules with porous and non-porous stabilizing layers | |
KR20180035113A (ko) | 전자 장치, 전자 장치의 제조 방법 및 전자 기기 | |
TWI722227B (zh) | 貫通電極基板及安裝基板 | |
US10256117B2 (en) | Manufacturing method and wiring substrate with through electrode | |
JP2004349461A (ja) | 半導体装置の製造方法 | |
US9520378B2 (en) | Thermal matched composite die | |
JP6127664B2 (ja) | 電子装置の製造方法 | |
US20160174375A1 (en) | Electronic device and method for manufacturing electronic device | |
TW201415591A (zh) | 半導體裝置及其製造方法 | |
US20160284626A1 (en) | Semiconductor devices having conductive vias and methods of forming the same | |
JP2017038009A (ja) | 半導体装置 | |
TWI854981B (zh) | 直通矽穿孔上方的大型金屬襯墊 | |
JP7010314B2 (ja) | 貫通電極基板 | |
JP2010232292A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP4829161B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170327 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6127664 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |