JP2017038009A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2017038009A JP2017038009A JP2015159526A JP2015159526A JP2017038009A JP 2017038009 A JP2017038009 A JP 2017038009A JP 2015159526 A JP2015159526 A JP 2015159526A JP 2015159526 A JP2015159526 A JP 2015159526A JP 2017038009 A JP2017038009 A JP 2017038009A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- flow path
- semiconductor device
- ion diffusion
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】冷媒からの金属イオンの拡散を防止し、信頼性が低下してしまうのを防止する。【解決手段】半導体装置を、一方の側に第1配線層1を有する第1基板2と、第1基板の一方の側の反対側に設けられ、冷媒が流れる流路3と、第1配線層と流路との間に設けられた第1イオン拡散防止膜4とを備えるものとする。【選択図】図1
Description
本発明は、半導体装置に関する。
近年、電子機器に対する小型化、高性能化及び低価格化等の要求に伴い、電子部品の高密度実装の要求が高まっており、特に、複数の半導体チップを高密度に集積化した半導体装置が求められている。
そして、例えばプリント基板やパッケージ基板などの回路基板上に、複数の半導体チップを積層させて実装する3次元実装(3D−IC)、インターポーザを用いて半導体チップを積層させて実装する2.5次元実装(2.5D−IC)といった高密度集積技術を用いた半導体装置の開発が行なわれている。
そして、例えばプリント基板やパッケージ基板などの回路基板上に、複数の半導体チップを積層させて実装する3次元実装(3D−IC)、インターポーザを用いて半導体チップを積層させて実装する2.5次元実装(2.5D−IC)といった高密度集積技術を用いた半導体装置の開発が行なわれている。
このような高密度集積技術を用いた半導体装置では、半導体チップが高密度に集積されるため、熱が内部に籠もりやすい。
そこで、回路基板、半導体チップ、インターポーザなどに、冷媒が流れる流路を設け、冷媒の移動によって熱を外部へ輸送して放熱させて、冷却することが行なわれている。
そこで、回路基板、半導体チップ、インターポーザなどに、冷媒が流れる流路を設け、冷媒の移動によって熱を外部へ輸送して放熱させて、冷却することが行なわれている。
ところで、上述のように、回路基板、半導体チップ、インターポーザなどに設けられた流路に流れる冷媒は、金属汚染されている場合があることがわかった。
そして、金属汚染された冷媒からの金属イオンの拡散によって、回路基板、半導体チップ、インターポーザなどに設けられている配線層に備えられる配線に腐食等が生じ、信頼性が低下してしまうことがわかった。
そして、金属汚染された冷媒からの金属イオンの拡散によって、回路基板、半導体チップ、インターポーザなどに設けられている配線層に備えられる配線に腐食等が生じ、信頼性が低下してしまうことがわかった。
そこで、冷媒からの金属イオンの拡散を防止し、信頼性が低下してしまうのを防止したい。
本半導体装置は、一方の側に第1配線層を有する第1基板と、第1基板の一方の側の反対側に設けられ、冷媒が流れる流路と、第1配線層と流路との間に設けられた第1イオン拡散防止膜とを備える。
したがって、本半導体装置によれば、冷媒からの金属イオンの拡散を防止し、信頼性が低下してしまうのを防止することができるという利点がある。
以下、図面により、本発明の実施の形態にかかる半導体装置について、図1〜図18を参照しながら説明する。
本実施形態の半導体装置は、例えば3D、2.5D、Fan−outWLPなどの高密度集積技術(集積デバイス形成技術)を用いた半導体装置に適用するのが好ましい。特に、複数の半導体チップを搭載して高密度に集積化した半導体装置に適用するのが好ましい。
本実施形態の半導体装置は、例えば3D、2.5D、Fan−outWLPなどの高密度集積技術(集積デバイス形成技術)を用いた半導体装置に適用するのが好ましい。特に、複数の半導体チップを搭載して高密度に集積化した半導体装置に適用するのが好ましい。
また、本実施形態の半導体装置は、回路基板、半導体チップ、インターポーザなどに、冷媒が流れる流路を設け、冷媒の移動によって熱を外部へ輸送して放熱させて冷却する構造を有する半導体装置に適用するのが好ましい。
ここで、冷媒が流れる流路(冷却流路;冷却用流路)は、例えばプリント基板、パッケージ基板(チップパッケージ基板)、例えばLSIチップなどの半導体チップ、例えばシリコンインターポーザなどのインターポーザ、例えばFan−outWLPなどのウェハレベルパッケージ(WLP)、MEMSなどに備えられる基板に取り付けられる。なお、基板を、実装基板、集積基板又は高密度集積基板ともいう。
ここで、冷媒が流れる流路(冷却流路;冷却用流路)は、例えばプリント基板、パッケージ基板(チップパッケージ基板)、例えばLSIチップなどの半導体チップ、例えばシリコンインターポーザなどのインターポーザ、例えばFan−outWLPなどのウェハレベルパッケージ(WLP)、MEMSなどに備えられる基板に取り付けられる。なお、基板を、実装基板、集積基板又は高密度集積基板ともいう。
本実施形態の半導体装置は、図1に示すように、一方の側に配線層(第1配線層)1を有する基板(第1基板)2と、基板2の一方の側の反対側に設けられ、冷媒が流れる流路3と、配線層1と流路3との間に設けられたイオン拡散防止膜(第1イオン拡散防止膜)4とを備える。ここで、イオン拡散防止膜4は、配線層1と流路3とを隔離するように設けられる。
ここで、例えば、基板2が、トランジスタを含む集積回路(トランジスタ回路)を備える半導体チップに備えられる基板である場合、基板2は、シリコンからなるシリコン基板であり、その一方の側の表面にトランジスタ及び配線を含む配線層(トランジスタ層)1を備えることになる。また、例えば、基板2が、インターポーザ又はウェハレベルパッケージに備えられる基板である場合、基板2は、シリコンからなるシリコン基板であり、その一方の側の表面に配線を含む配線層1を備えることになる。また、例えば、基板2が、プリント基板やパッケージ基板などの回路基板、MEMSなどに備えられる基板である場合、基板2は、その一方の側の表面に配線を含む配線層1を備えることになる。
また、基板2の一方の側の反対側に、冷媒が流れる流路3、即ち、基板2にかかる熱を外部へ輸送するための流路3が設けられている。つまり、冷媒が流れる流路3を備える冷却基板5が、基板2の一方の側の反対側に取り付けられている。この冷却基板5は、例えば樹脂(例えば感光性樹脂)やシリコンからなる基板である。ここでは、冷却基板5は、シリコン基板5Aに流路パターンが形成された樹脂層5Bを貼り付けたものである。なお、冷却基板5を半導体装置向け冷却基板又は放熱基板ともいう。
ここで、例えば、基板2が、半導体チップに備えられる基板である場合、半導体チップは、トランジスタ及び配線を含む配線層1が設けられている側の反対側に、冷媒が流れる流路3を備える冷却基板5が取り付けられたものとなる。つまり、半導体チップは、その内部(基板内部)に、基板2にかかる熱を外部へ輸送するための流路3を備えるものとなる。また、例えば、基板2が、インターポーザ、ウェハレベルパッケージに備えられる基板である場合、インターポーザ、ウェハレベルパッケージは、配線を含む配線層1が設けられている側の反対側に、冷媒が流れる流路3を備える冷却基板5が取り付けられたものとなる。つまり、インターポーザ、ウェハレベルパッケージは、その内部(基板内部)に、基板2にかかる熱を外部へ輸送するための流路3を備えるものとなる。また、例えば、基板2が、プリント基板やパッケージ基板などの回路基板、MEMSなどに備えられる基板である場合、プリント基板やパッケージ基板などの回路基板、MEMSなどは、配線を含む配線層1が設けられている側の反対側に、冷媒が流れる流路3を備える冷却基板5が取り付けられたものとなる。つまり、プリント基板やパッケージ基板などの回路基板、MEMSなどは、その内部(基板内部)に、基板2にかかる熱を外部へ輸送するための流路3を備えるものとなる。
そして、配線層1と流路3との間に、イオン拡散防止膜(イオン拡散防止被膜)4が設けられている。このイオン拡散防止膜4は、金属汚染された冷媒に含まれる金属イオンの拡散を防止する被膜である。
ここで、金属汚染された冷媒に含まれる金属イオンは、冷媒が流れる流路3に用いられる材質によって異なるが、例えばCu,Al,Cr,Ni等の金属イオンが挙げられる。例えば、冷却基板5に備えられる流路3には、例えばヒートパイプなどの配管が接続され、基板2にかかる熱を基板外へ輸送することになる。そして、基板外の配管は金属配管であるため、この配管の材料である金属が配管の中を流れる冷媒に溶出し、冷媒が配管の材料である金属のイオンで汚染されてしまうことになる。このため、金属汚染された冷媒に含まれる金属イオンは、冷媒が流れる基板外の流路である金属配管の材質である例えばCu,Al,Cr,Ni等の金属イオンである。このような金属イオンは、特に基板2がシリコン基板である場合に基板2に拡散しやすいため、特に基板2がシリコン基板である場合にイオン拡散防止膜4を設けると特に効果的である。
ここで、金属汚染された冷媒に含まれる金属イオンは、冷媒が流れる流路3に用いられる材質によって異なるが、例えばCu,Al,Cr,Ni等の金属イオンが挙げられる。例えば、冷却基板5に備えられる流路3には、例えばヒートパイプなどの配管が接続され、基板2にかかる熱を基板外へ輸送することになる。そして、基板外の配管は金属配管であるため、この配管の材料である金属が配管の中を流れる冷媒に溶出し、冷媒が配管の材料である金属のイオンで汚染されてしまうことになる。このため、金属汚染された冷媒に含まれる金属イオンは、冷媒が流れる基板外の流路である金属配管の材質である例えばCu,Al,Cr,Ni等の金属イオンである。このような金属イオンは、特に基板2がシリコン基板である場合に基板2に拡散しやすいため、特に基板2がシリコン基板である場合にイオン拡散防止膜4を設けると特に効果的である。
ここで、イオン拡散防止膜4は、金属汚染された冷媒に含まれる金属イオンの拡散を防止することが可能であれば、特に限定されることはないが、非晶質膜(例えば非晶質絶縁膜)であることが好ましい。これは、結晶性を有する場合、結晶の粒界を通ってイオン拡散してしまうおそれがあるため、確実に金属イオンの拡散を防止するためである。また、イオン拡散防止膜4として絶縁膜を用いることで、配線層1に含まれるトランジスタや配線及びこれらの周囲などに寄生容量が発生しないようにすることができる。
また、イオン拡散防止膜4は、真空プロセスによって成膜できるものであることが好ましい。真空プロセスによる成膜は、基板2の表面形状に依存せず、コンフォーマルに被膜の形成が可能であり、表面形状に起因した被膜欠陥からのイオン拡散のおそれがないからである。このようなイオン拡散防止膜4としては、例えば、SiO2,SiOC,SiC,SiON,SiN,DLC等が挙げられる。このため、イオン拡散防止膜4は、SiO2,SiOC,SiC,SiON,SiN,DLCから選ばれる少なくとも一種の材料からなる膜(被膜)であることが好ましい。特に、基板2がシリコン基板である場合に、イオン拡散防止膜4は、SiO2,SiOC,SiC,SiON,SiN,DLCから選ばれる少なくとも一種の材料からなる膜であることが好ましい。なお、これらの材料からなる膜は非晶質膜(非晶質絶縁膜)である。特に、金属イオンの拡散を確実に防止するには、膜密度の高いSiN膜、DLC膜をイオン拡散防止膜として用いるのが好ましい。
ところで、上述のように構成しているのは、以下の理由による。
つまり、例えばプリント基板やパッケージ基板などの回路基板上に、複数の半導体チップを積層させて実装する3次元実装、インターポーザを用いて半導体チップを積層させて実装する2.5次元実装といった高密度集積技術を用いた半導体装置では、トランジスタを含む集積回路を備える半導体チップが高密度に集積される。
つまり、例えばプリント基板やパッケージ基板などの回路基板上に、複数の半導体チップを積層させて実装する3次元実装、インターポーザを用いて半導体チップを積層させて実装する2.5次元実装といった高密度集積技術を用いた半導体装置では、トランジスタを含む集積回路を備える半導体チップが高密度に集積される。
このため、半導体チップに備えられる集積回路で発生した熱が、回路基板、半導体チップ、インターポーザなどの基板の内部や回路部に籠もりやすく、信頼性を低下させることになる。
そこで、信頼性の低下を防止するため、回路基板、半導体チップ、インターポーザなどの基板に、冷媒が流れる流路を設け、冷媒の移動によって熱を外部へ輸送して放熱させて、基板を冷却することが行なわれる。
そこで、信頼性の低下を防止するため、回路基板、半導体チップ、インターポーザなどの基板に、冷媒が流れる流路を設け、冷媒の移動によって熱を外部へ輸送して放熱させて、基板を冷却することが行なわれる。
特に、高密度の集積化が進むにつれて、基板の厚さは薄くなり、回路基板、半導体チップ、インターポーザなどの基板の一方の側に設けられる配線層と、その反対側に設けられる冷媒が流れる流路との間の距離が短くなり、これらが近接してきている。
そして、回路基板、半導体チップ、インターポーザなどに設けられた流路に流れる冷媒は、金属汚染されている場合があり、配線層と流路との近接に伴い、流路の壁面から基板へ金属汚染された冷媒から金属イオンが拡散し、回路基板、半導体チップ、インターポーザなどに設けられている配線層に備えられる配線や電極に腐食等が生じ、また、トランジスタ性能が劣化し、信頼性が低下してしまうことがわかった。
そして、回路基板、半導体チップ、インターポーザなどに設けられた流路に流れる冷媒は、金属汚染されている場合があり、配線層と流路との近接に伴い、流路の壁面から基板へ金属汚染された冷媒から金属イオンが拡散し、回路基板、半導体チップ、インターポーザなどに設けられている配線層に備えられる配線や電極に腐食等が生じ、また、トランジスタ性能が劣化し、信頼性が低下してしまうことがわかった。
そこで、冷媒からの金属イオンの拡散を防止し、配線や電極に腐食等が生じるのを防止し、また、トランジスタ性能が劣化してしまうのを防止し、信頼性が低下してしまうのを防止すべく、上述のように、配線層1と流路3との間にイオン拡散防止膜4を設けている。
このようなイオン拡散防止膜4を設けることによって、配線層1が保護され、イオン拡散によるトランジスタ性能の劣化、配線や電極の腐食等が生じないようにすることができ、信頼性を高めることができる。
このようなイオン拡散防止膜4を設けることによって、配線層1が保護され、イオン拡散によるトランジスタ性能の劣化、配線や電極の腐食等が生じないようにすることができ、信頼性を高めることができる。
このようにして、イオン拡散の影響による信頼性の低下を生じない、冷却基板5が取り付けられた回路基板(放熱回路基板)、半導体チップ、インターポーザなどを実現することができる。つまり、複数の半導体チップを備える高密度集積技術を用いた半導体装置であって、冷却基板5を備えるものにおいて、信頼性の高いものを実現することができる。
以下、具体的な構成例及びその製造方法について説明する。
以下、具体的な構成例及びその製造方法について説明する。
ここでは、半導体チップ6の裏面側に感光性樹脂及びシリコン基板からなる冷却基板5を取り付けた冷却基板付き半導体チップ7を作製し、このようにして作製された複数の冷却基板付き半導体チップ7を積層した半導体装置を製造する場合を例に挙げて説明する。
まず、図2(A)に示すように、厚さ約625μmのSi基板2上にトランジスタを含む配線層1を形成する。つまり、Si基板2の一方の側の表面上にトランジスタを含む配線層1を有する半導体チップ6を作製する。
まず、図2(A)に示すように、厚さ約625μmのSi基板2上にトランジスタを含む配線層1を形成する。つまり、Si基板2の一方の側の表面上にトランジスタを含む配線層1を有する半導体チップ6を作製する。
続いて、図2(B)に示すように、Si基板2の配線層1が形成された面をBGテープ8に貼り付け、Si基板2の裏面からバックグラインドを実施し、Si基板2の厚さを約100μmまで薄くする。
その後、図2(C)に示すように、Si基板2の裏面に、イオン拡散防止膜4として、プラズマCVD法によって、厚さ約300nmのSiN膜を形成する。つまり、半導体チップ6を構成するSi基板2の裏面にイオン拡散防止膜4を形成する。
その後、図2(C)に示すように、Si基板2の裏面に、イオン拡散防止膜4として、プラズマCVD法によって、厚さ約300nmのSiN膜を形成する。つまり、半導体チップ6を構成するSi基板2の裏面にイオン拡散防止膜4を形成する。
続いて、図2(D)に示すように、Si基板2の裏面に形成されたイオン拡散防止膜4上に、感光性樹脂からなる接着剤9を、例えばスピンコートによって、厚さ約100μmになるよう塗布し、約110℃、約1分でベークする。その後、所望の位置に幅約100μmピッチで幅約200μmの流路形成用パターンを有するガラスマスクを用いて、コンタクトアライナーを用いて露光を行ない、2.38%TMAH、室温約2分で現像を行なう。このようにして、イオン拡散防止膜4が形成されているSi基板2の裏面側に、感光性樹脂からなる接着剤9をパターニングすることによって流路3が形成される。
次に、図2(E)に示すように、別途用意した無垢のSi基板(貼り合わせ基板)5Aを、Si基板2の裏面側に設けられ、流路3が形成されている接着剤9の上に載せ、窒素雰囲気、約200℃で、約1時間のオーブンベークを実施し、感光性樹脂からなる接着剤9を本硬化させて、接着剤9によってSi基板2と無垢のSi基板5Aを貼り合わせる。これにより、Si基板2の裏面側に、イオン拡散防止膜4を挟んで、無垢のSi基板5Aと、接着剤9によって形成され、流路3を有する樹脂層5Bとからなる冷却基板5が貼り付けられる。その後、BGテープ8を、紫外線照射して、剥がし取る。
このようにして、図2(F)に示すように、一方の側の表面上に配線層1を有する半導体チップ6の裏面側に、イオン拡散防止膜4を挟んで、感光性樹脂層5B及び無垢のSi基板5Aによって形成され、流路3を備える冷却基板5を取り付けて、全体の厚さが約300μmの冷却基板付き半導体チップ7を作製する。
そして、このようにして作製した複数の冷却基板付き半導体チップ7を積層させ、回路基板上に実装することで、複数の半導体チップを高密度に集積した半導体装置を製造する。
そして、このようにして作製した複数の冷却基板付き半導体チップ7を積層させ、回路基板上に実装することで、複数の半導体チップを高密度に集積した半導体装置を製造する。
したがって、本実施形態にかかる半導体装置によれば、冷媒からの金属イオンの拡散を防止し、信頼性が低下してしまうのを防止することができるという利点がある。
特に、上述の具体的な構成例及びその製造方法で説明したようにして製造した半導体装置のそれぞれの半導体チップ6に取り付けられている冷却基板5の流路3にヒートパイプの配管を取り付け、冷媒を冷却基板5に備えられる流路3に流して冷却を行なったところ、金属汚染された冷媒からの金属イオンの拡散はなく、配線や電極の腐食、トランジスタ性能の劣化等が生じることなく、半導体装置の信頼性に問題がないことが確認できた。
特に、上述の具体的な構成例及びその製造方法で説明したようにして製造した半導体装置のそれぞれの半導体チップ6に取り付けられている冷却基板5の流路3にヒートパイプの配管を取り付け、冷媒を冷却基板5に備えられる流路3に流して冷却を行なったところ、金属汚染された冷媒からの金属イオンの拡散はなく、配線や電極の腐食、トランジスタ性能の劣化等が生じることなく、半導体装置の信頼性に問題がないことが確認できた。
なお、上述の実施形態では、一方の側に配線層1を備えるものに本発明を適用した場合を例に挙げて説明しているが、これに限られるものではなく、図3に示すように、一方の側及び一方の側の反対側の両側に配線層1、1Xを備えるものに本発明を適用することもできる。これを第1変形例という。
この場合、半導体装置は、さらに、流路3の第1基板2が設けられている側の反対側に設けられ、流路3が設けられている側の反対側に第2配線層1Xを有する第2基板2Xと、第2配線層1Xと流路3との間に設けられた第2イオン拡散防止膜4Xとを備えるものとすれば良い。ここで、第2イオン拡散防止膜4Xは、第2配線層1Xと流路3とを隔離するように設けられる。また、第2イオン拡散防止膜4Xは、非晶質膜(例えば非晶質絶縁膜)であることが好ましい。また、第2イオン拡散防止膜4Xは、SiO2,SiOC,SiC,SiON,SiN,DLCから選ばれる少なくとも一種の材料からなる膜(被膜)であることが好ましい。特に、第2基板2Xがシリコンからなるシリコン基板である場合、上述のような金属イオンが基板2Xに拡散しやすいため、特にシリコン基板である場合にイオン拡散防止膜4Xを設けると特に効果的である。
この場合、半導体装置は、さらに、流路3の第1基板2が設けられている側の反対側に設けられ、流路3が設けられている側の反対側に第2配線層1Xを有する第2基板2Xと、第2配線層1Xと流路3との間に設けられた第2イオン拡散防止膜4Xとを備えるものとすれば良い。ここで、第2イオン拡散防止膜4Xは、第2配線層1Xと流路3とを隔離するように設けられる。また、第2イオン拡散防止膜4Xは、非晶質膜(例えば非晶質絶縁膜)であることが好ましい。また、第2イオン拡散防止膜4Xは、SiO2,SiOC,SiC,SiON,SiN,DLCから選ばれる少なくとも一種の材料からなる膜(被膜)であることが好ましい。特に、第2基板2Xがシリコンからなるシリコン基板である場合、上述のような金属イオンが基板2Xに拡散しやすいため、特にシリコン基板である場合にイオン拡散防止膜4Xを設けると特に効果的である。
この場合、上述の実施形態の具体的な構成例及びその製造方法において、Si基板2の裏面に、感光性樹脂からなる接着剤9をパターニングすることによって流路を形成した後、以下の各工程を行なえば良い。
つまり、図4(A)に示すように、一方の側に配線層1Xを備える、厚さ約625μmの別のSi基板2Xを用意し、その配線層1Xが形成された面をBGテープ8Xに貼り付け、別のSi基板2Xの裏面からバックグラインドを実施し、別のSi基板2Xの厚さを約100μmまで薄くし、さらに、この別のSi基板2Xの裏面に、別のイオン拡散防止膜4Xとして、プラズマCVD法によって、厚さ約300nmのSiN膜を形成する。
つまり、図4(A)に示すように、一方の側に配線層1Xを備える、厚さ約625μmの別のSi基板2Xを用意し、その配線層1Xが形成された面をBGテープ8Xに貼り付け、別のSi基板2Xの裏面からバックグラインドを実施し、別のSi基板2Xの厚さを約100μmまで薄くし、さらに、この別のSi基板2Xの裏面に、別のイオン拡散防止膜4Xとして、プラズマCVD法によって、厚さ約300nmのSiN膜を形成する。
その後、図4(B)に示すように、この別のSi基板2Xを、別のイオン拡散防止膜4Xが形成されている側の面を下に向けて、Si基板2の裏面側に設けられ、流路3が形成されている接着剤9の上に載せ、窒素雰囲気、約200℃で、約1時間のオーブンベークを実施し、感光性樹脂からなる接着剤9を本硬化させて、接着剤9によってSi基板2と別のSi基板2Xとを貼り合わせる。これにより、Si基板2の裏面側に、イオン拡散防止膜4を挟んで、接着剤9によって形成され、流路3を有する樹脂層5Bからなる冷却基板5Xが貼り付けられ、さらに、別のイオン拡散防止膜4Xを挟んで、別のSi基板2Xが貼り付けられる。その後、両面のBGテープ8、8Xを、紫外線照射して、剥がし取る。
このようにして、図4(C)に示すように、一方の側の表面上に配線層1を有する半導体チップ6の裏面側に、イオン拡散防止膜4を挟んで、感光性樹脂によって形成され、流路3を備える冷却基板5Xを取り付け、さらに、別のイオン拡散防止膜4Xを挟んで、一方の側の反対側の表面上に配線層1Xを有するSi基板2Xを設けて、全体の厚さが約300μmの冷却基板付き半導体チップ7Aを作製する。
そして、このようにして作製した複数の冷却基板付き半導体チップ7Aを積層させ、回路基板上に実装することで、複数の半導体チップを高密度に集積した半導体装置を製造する。
このようにして製造した半導体装置のそれぞれの半導体チップに取り付けられている冷却基板5Xの流路にヒートパイプの配管を取り付け、冷媒を冷却基板5Xに備えられる流路3に流して冷却を行なったところ、金属汚染された冷媒からの金属イオンの拡散はなく、配線や電極の腐食、トランジスタ性能の劣化等が生じることなく、半導体装置の信頼性に問題がないことが確認できた。
このようにして製造した半導体装置のそれぞれの半導体チップに取り付けられている冷却基板5Xの流路にヒートパイプの配管を取り付け、冷媒を冷却基板5Xに備えられる流路3に流して冷却を行なったところ、金属汚染された冷媒からの金属イオンの拡散はなく、配線や電極の腐食、トランジスタ性能の劣化等が生じることなく、半導体装置の信頼性に問題がないことが確認できた。
また、上述の実施形態の半導体装置に備えられる半導体チップ、インターポーザ、回路基板などが、図5に示すように、その内部に、表面側から裏面側へ貫通する貫通電極10を備えるものであっても良い。ここで、貫通電極10は、表面側と裏面側とを電気的に接続するものである。これを第2変形例という。
この場合、上述の実施形態の具体的な構成例及びその製造方法において、無垢のSi基板5Aを貼り合わせ、BGテープ8を剥がし取った後に、以下の各工程を行なえば良い。
この場合、上述の実施形態の具体的な構成例及びその製造方法において、無垢のSi基板5Aを貼り合わせ、BGテープ8を剥がし取った後に、以下の各工程を行なえば良い。
つまり、図6(A)に示すように、貼り合わせた無垢のSi基板5Aの裏面側(一方の側の反対側)に、例えばスピンコートによって、レジスト11を、厚さ約10μmになるように塗布し、約110℃、約1分でベークする。その後、所望の位置に約100μmの径の貫通電極パターンを有するガラスマスクを用いて、コンタクトアライナーを用いて露光を行ない、2.38%TMAH、室温約2分で現像を行なう。このようにして、レジスト11をパターニングすることによって貫通電極形成用パターンを形成する。
次に、図6(B)に示すように、貫通電極形成用パターンを有するレジスト11をマスクとして用い、例えばSF6ガスを用いてドライエッチングを行なって、配線層1(具体的には配線層に備えられるランドパターン)まで到達する貫通孔12を形成する。
次に、図6(C)に示すように、貫通孔12を含む無垢のSi基板5Aの裏面側に、例えばスパッタ法によって、シード層(図示せず)を形成し、電界めっきを実施して、貫通孔12が埋め込まれるようにめっき層(貫通孔埋込めっき)13を形成する。その後、無垢のSi基板5Aの裏面上に形成された余剰のシード層及びめっき層13を、例えばCMPによって研磨する。このようにして、図6(D)に示すように、貫通孔12に埋め込まれためっき層13によって貫通電極10が形成される。
次に、図6(C)に示すように、貫通孔12を含む無垢のSi基板5Aの裏面側に、例えばスパッタ法によって、シード層(図示せず)を形成し、電界めっきを実施して、貫通孔12が埋め込まれるようにめっき層(貫通孔埋込めっき)13を形成する。その後、無垢のSi基板5Aの裏面上に形成された余剰のシード層及びめっき層13を、例えばCMPによって研磨する。このようにして、図6(D)に示すように、貫通孔12に埋め込まれためっき層13によって貫通電極10が形成される。
このようにして、図6(D)に示すように、一方の側の表面上に配線層1を有する半導体チップ6の裏面側に、イオン拡散防止膜4を挟んで、感光性樹脂層5B及び無垢のSi基板5Aによって形成され、流路3を備える冷却基板5を取り付けられ、さらに、貫通電極10が形成された冷却基板付き半導体チップ7Bを作製する。
そして、このようにして作製した複数の冷却基板付き半導体チップ7Bを積層させ、回路基板上に実装することで、複数の半導体チップを高密度に集積した半導体装置を製造する。
そして、このようにして作製した複数の冷却基板付き半導体チップ7Bを積層させ、回路基板上に実装することで、複数の半導体チップを高密度に集積した半導体装置を製造する。
このようにして製造した半導体装置のそれぞれの半導体チップ7Bに取り付けられている冷却基板5の流路3にヒートパイプの配管を取り付け、冷媒を冷却基板5に備えられる流路3に流して冷却を行なったところ、金属汚染された冷媒からの金属イオンの拡散はなく、配線や電極の腐食、トランジスタ性能の劣化等が生じることなく、半導体装置の信頼性に問題がないことが確認できた。
なお、ここでは、上述の実施形態のものを、貫通電極10を備えるものとする場合を例に挙げて説明しているが、これに限られるものではなく、例えば図7に示すように、上述の第1変形例のもの(図3参照)を、貫通電極10を備えるものとしても良い。これを第3変形例という。
ところで、上述のように貫通電極10を備えるものとする場合、例えば図8に示すように、貫通電極10と流路3との間に第3イオン拡散防止膜4Yを設けるのが好ましい。ここで、第3イオン拡散防止膜4Yは、貫通電極10と流路3とを隔離するように設けられる。これを第4変形例という。これにより、イオン拡散による貫通電極10の腐食等を防止することができ、信頼性を高めることができる。この第3イオン拡散防止膜4Yは、非晶質膜(例えば非晶質絶縁膜)であることが好ましい。また、第3イオン拡散防止膜4Yは、SiO2,SiOC,SiC,SiON,SiN,DLCから選ばれる少なくとも一種の材料からなる膜(被膜)であることが好ましい。
ところで、上述のように貫通電極10を備えるものとする場合、例えば図8に示すように、貫通電極10と流路3との間に第3イオン拡散防止膜4Yを設けるのが好ましい。ここで、第3イオン拡散防止膜4Yは、貫通電極10と流路3とを隔離するように設けられる。これを第4変形例という。これにより、イオン拡散による貫通電極10の腐食等を防止することができ、信頼性を高めることができる。この第3イオン拡散防止膜4Yは、非晶質膜(例えば非晶質絶縁膜)であることが好ましい。また、第3イオン拡散防止膜4Yは、SiO2,SiOC,SiC,SiON,SiN,DLCから選ばれる少なくとも一種の材料からなる膜(被膜)であることが好ましい。
この場合、上述の実施形態の具体的な構成例及びその製造方法において、無垢のSi基板5Aを貼り合わせ、BGテープ8を剥がし取った後に、以下の各工程を行なえば良い。
つまり、図9(A)に示すように、貼り合わせた無垢のSi基板5Aの裏面側(一方の側の反対側)に、例えばスピンコートによって、レジスト14を、厚さ約10μmになるように塗布し、約110℃、約1分でベークする。その後、所望の位置に貫通電極10及び貫通電極10と流路3を隔離するイオン拡散防止膜4Yを形成するための領域を規定する貫通電極・イオン拡散防止膜形成用パターン(貫通電極−流路隔離用パターン)を有するガラスマスクを用いて、コンタクトアライナーを用いて露光を行ない、2.38%TMAH、室温約2分で現像を行なう。このようにして、レジスト14をパターニングすることによって貫通電極・イオン拡散防止膜形成用パターンを形成する。
つまり、図9(A)に示すように、貼り合わせた無垢のSi基板5Aの裏面側(一方の側の反対側)に、例えばスピンコートによって、レジスト14を、厚さ約10μmになるように塗布し、約110℃、約1分でベークする。その後、所望の位置に貫通電極10及び貫通電極10と流路3を隔離するイオン拡散防止膜4Yを形成するための領域を規定する貫通電極・イオン拡散防止膜形成用パターン(貫通電極−流路隔離用パターン)を有するガラスマスクを用いて、コンタクトアライナーを用いて露光を行ない、2.38%TMAH、室温約2分で現像を行なう。このようにして、レジスト14をパターニングすることによって貫通電極・イオン拡散防止膜形成用パターンを形成する。
次に、図9(B)に示すように、貫通電極・イオン拡散防止膜形成用パターンを有するレジスト14をマスクとして用い、例えばSF6ガスを用いてドライエッチングを行なって、配線層1(具体的には配線層に備えられるランドパターン)まで到達する溝(貫通電極−流路隔離溝)15を形成する。
次に、図9(C)に示すように、溝15を含む無垢のSi基板5Aの裏面側に、例えばプラズマCVD法によって、イオン拡散防止膜4Yとして、厚さ約300nmのSiN膜を形成し、続けて、例えばスピンコートによって、イオン拡散防止膜4Y上に樹脂を塗布し、約110℃、約1分でベークした後、約200℃のオーブンで硬化反応させて、樹脂層16を形成する。
次に、図9(C)に示すように、溝15を含む無垢のSi基板5Aの裏面側に、例えばプラズマCVD法によって、イオン拡散防止膜4Yとして、厚さ約300nmのSiN膜を形成し、続けて、例えばスピンコートによって、イオン拡散防止膜4Y上に樹脂を塗布し、約110℃、約1分でベークした後、約200℃のオーブンで硬化反応させて、樹脂層16を形成する。
次に、図9(D)に示すように、例えばSF6ガスを用いてドライエッチングを行なって、配線層1に備えられるランドパターン上及び無垢のSi基板5Aの裏面上に形成されたイオン拡散防止膜4Y及び樹脂層16を除去する。これにより、溝15の壁面のみにイオン拡散防止膜4Y及び樹脂層16が残され、その内側に貫通電極10を形成するための貫通孔15Xが形成されることになる。
次に、図9(E)に示すように、貫通孔15Xを含む無垢のSi基板5Aの裏面側に、例えばスパッタ法によって、シード層(図示せず)を形成し、電界めっきを実施して、貫通孔15Xが埋め込まれるようにめっき層(貫通孔埋込めっき)13を形成する。その後、無垢のSi基板5Aの裏面上に形成された余剰のシード層及びめっき層13を、例えばCMPによって研磨する。このようにして、図9(F)に示すように、貫通孔15Xに埋め込まれためっき層13によって貫通電極10が形成される。
このようにして、図9(F)に示すように、一方の側の表面上に配線層1を有する半導体チップ6の裏面側に、イオン拡散防止膜4を挟んで、感光性樹脂層5B及び無垢のSi基板5Aによって形成され、流路3を備える冷却基板5を取り付けられ、さらに、イオン拡散防止膜4Yによって流路3と隔離された貫通電極10を備える冷却基板付き半導体チップ7Cを作製する。
そして、このようにして作製した複数の冷却基板付き半導体チップ7Cを積層させ、回路基板上に実装することで、複数の半導体チップを高密度に集積した半導体装置を製造する。
このようにして製造した半導体装置のそれぞれの半導体チップ7Cに取り付けられている冷却基板5の流路3にヒートパイプの配管を取り付け、冷媒を冷却基板5に備えられる流路3に流して冷却を行なったところ、金属汚染された冷媒からの金属イオンの拡散はなく、配線や電極の腐食、トランジスタ性能の劣化等が生じることなく、半導体装置の信頼性に問題がないことが確認できた。
このようにして製造した半導体装置のそれぞれの半導体チップ7Cに取り付けられている冷却基板5の流路3にヒートパイプの配管を取り付け、冷媒を冷却基板5に備えられる流路3に流して冷却を行なったところ、金属汚染された冷媒からの金属イオンの拡散はなく、配線や電極の腐食、トランジスタ性能の劣化等が生じることなく、半導体装置の信頼性に問題がないことが確認できた。
なお、この第4変形例は、上述の実施形態の変形例として説明しているが、上述の第1変形例(図3参照)に適用して、例えば図10に示すように構成することもできる。これを第5変形例という。
また、上述の実施形態及び各変形例では、冷却基板を感光性樹脂によって形成する場合を例に挙げて説明しているが、これに限られるものではなく、冷却基板をシリコンによって形成することもできる。
また、上述の実施形態及び各変形例では、冷却基板を感光性樹脂によって形成する場合を例に挙げて説明しているが、これに限られるものではなく、冷却基板をシリコンによって形成することもできる。
例えば図11に示すように、配線層(第1配線層)1を有する基板(第1基板)2の裏面側に、流路3となる溝17を形成し、この溝17を含む裏面側が覆われるようにイオン拡散防止膜(第1イオン拡散防止膜)4を設けることで、配線層1と流路3との間に、これらを隔離するように、イオン拡散防止膜4を設けるようにしても良い。これを第6変形例という。
ここでは、半導体チップ6の裏面側に、溝17からなる流路3を形成し、この溝17を含む裏面側が覆われるようにイオン拡散防止膜4を設け、接着剤18によってシリコン基板5Aを貼り付けた冷却基板付き半導体チップ7Dを作製し、このようにして作製された複数の冷却基板付き半導体チップ7Dを積層した半導体装置を製造する場合を例に挙げて説明する。
まず、図12(A)に示すように、厚さ約625μmのSi基板2上にトランジスタを含む配線層1を形成する。つまり、Si基板2の一方の側の表面上にトランジスタを含む配線層1を有する半導体チップ6を作製する。
次に、図12(B)に示すように、Si基板2の配線層1が形成された面をBGテープ8に貼り付け、Si基板2の裏面からバックグラインドを実施し、Si基板2の厚さを約200μmまで薄くする。
次に、図12(B)に示すように、Si基板2の配線層1が形成された面をBGテープ8に貼り付け、Si基板2の裏面からバックグラインドを実施し、Si基板2の厚さを約200μmまで薄くする。
次に、図12(C)に示すように、バックグラインドしたSi基板2の裏面に、例えばスピンコートによって、厚さ約10μmになるようにレジスト19を塗布し、約110℃、約1分でベークする。その後、所望の位置に幅約100μmピッチで幅約200μmの流路形成用パターンを有するガラスマスクを用いて、コンタクトアライナーを用いて露光を行ない、2.38%TMAH、室温約2分で現像を行なう。このようにして、Si基板2の裏面に、レジスト19をパターニングすることによって流路形成用パターンを形成する。
次に、図12(D)に示すように、流路形成用パターンを有するレジスト19をマスクとして用い、例えばSF6ガスを用いてドライエッチングを行なって、Si基板2の裏面に、例えば深さ約100μmの溝17からなる流路3を形成する。その後、レジスト19を、例えばアセトンを用いて溶解させて除去する。
次に、図12(E)に示すように、流路3が形成されているSi基板2の裏面に、イオン拡散防止膜4として、例えばプラズマCVD法によって、厚さ約300nmのSiN膜を形成する。つまり、半導体チップ6を構成するSi基板2の裏面にイオン拡散防止膜4を形成する。
次に、図12(E)に示すように、流路3が形成されているSi基板2の裏面に、イオン拡散防止膜4として、例えばプラズマCVD法によって、厚さ約300nmのSiN膜を形成する。つまり、半導体チップ6を構成するSi基板2の裏面にイオン拡散防止膜4を形成する。
次に、図13(A)に示すように、別途用意した厚さ約100μmの無垢のSi基板5Aの一方の面をBGテープ8Xに貼り付け、その反対側の面に、例えばスピンコートによって、厚さ約10μmになるように接着剤18を塗布し、約110℃、約1分でベークした後、図13(B)に示すように、無垢のSi基板5Aを、接着剤18を設けた面を下に向けて、流路3を備えるSi基板2の裏面側に形成されたイオン拡散防止膜4上に載せ、約200℃で、約1時間のオーブンベークを実施し、接着剤18を本硬化させて、接着剤18によってSi基板2と無垢のSi基板5Aとを貼り合わせる。その後、両面のBGテープ8、8Xを、紫外線照射して、剥がし取る。
このようにして、図13(C)に示すように、一方の側の表面上に配線層1を有する半導体チップ6の裏面に、溝17からなる流路3を備え、この流路3を含む半導体チップ6の裏面を覆うようにイオン拡散防止膜4が設けられ、これに接着剤18で無垢のSi基板5Aが貼り付けられた、全体の厚さが約300μmの冷却基板付き半導体チップ7Dを作製する。この場合、半導体チップ7Dの裏面側の流路3が形成された部分及びイオン拡散防止膜4を挟んで接着剤18で貼り付けられた無垢のSi基板5Aが、冷却基板として機能することになる。
そして、このようにして作製した複数の冷却基板付き半導体チップ7Dを積層させ、回路基板上に実装することで、複数の半導体チップを高密度に集積した半導体装置を製造する。
このようにして製造した半導体装置のそれぞれの半導体チップ7Dに取り付けられている冷却基板の流路3にヒートパイプの配管を取り付け、冷媒を冷却基板に備えられる流路3に流して冷却を行なったところ、金属汚染された冷媒からの金属イオンの拡散はなく、配線や電極の腐食、トランジスタ性能の劣化等が生じることなく、半導体装置の信頼性に問題がないことが確認できた。
このようにして製造した半導体装置のそれぞれの半導体チップ7Dに取り付けられている冷却基板の流路3にヒートパイプの配管を取り付け、冷媒を冷却基板に備えられる流路3に流して冷却を行なったところ、金属汚染された冷媒からの金属イオンの拡散はなく、配線や電極の腐食、トランジスタ性能の劣化等が生じることなく、半導体装置の信頼性に問題がないことが確認できた。
なお、第6変形例は、上述の構成に限られるものではなく、例えば、上述の第1変形例(図3参照)のように、例えば図14に示すように、一方の側及び一方の側の反対側の両側に配線層1、1Xを備えるものとしても良い。これを第7変形例という。
この場合、別途用意した無垢のSi基板5Aに代えて、図15(A)に示すように、一方の側に配線層1Xを備える、厚さ約625μmの別のSi基板2Xを用意し、BGテープ8Xに貼り付け、バックグラインドを実施して、この別のSi基板2Xの厚さを約100μmまで薄くし、さらに、この別のSi基板2Xの裏面に、別のイオン拡散防止膜4Xとして、プラズマCVD法によって、厚さ約300nmのSiN膜を形成すれば良い。その後、上述の第6変形例と同様に、例えばスピンコートによって、厚さ約10μmになるように接着剤18を塗布し、約110℃、約1分でベークし、図15(B)に示すように、別のSi基板2Xを、接着剤18を設けた面を下に向けて、流路3を備えるSi基板2の裏面側に形成されたイオン拡散防止膜4上に載せ、約200℃で、約1時間のオーブンベークを実施し、接着剤18を本硬化させて、接着剤18によってSi基板2と別のSi基板2Xとを貼り合わせる。その後、両面のBGテープ8、8Xを、紫外線照射して、剥がし取る。
この場合、別途用意した無垢のSi基板5Aに代えて、図15(A)に示すように、一方の側に配線層1Xを備える、厚さ約625μmの別のSi基板2Xを用意し、BGテープ8Xに貼り付け、バックグラインドを実施して、この別のSi基板2Xの厚さを約100μmまで薄くし、さらに、この別のSi基板2Xの裏面に、別のイオン拡散防止膜4Xとして、プラズマCVD法によって、厚さ約300nmのSiN膜を形成すれば良い。その後、上述の第6変形例と同様に、例えばスピンコートによって、厚さ約10μmになるように接着剤18を塗布し、約110℃、約1分でベークし、図15(B)に示すように、別のSi基板2Xを、接着剤18を設けた面を下に向けて、流路3を備えるSi基板2の裏面側に形成されたイオン拡散防止膜4上に載せ、約200℃で、約1時間のオーブンベークを実施し、接着剤18を本硬化させて、接着剤18によってSi基板2と別のSi基板2Xとを貼り合わせる。その後、両面のBGテープ8、8Xを、紫外線照射して、剥がし取る。
このようにして、図15(C)に示すように、一方の側の表面上に配線層1を有する半導体チップ6の裏面に、溝17からなる流路3を備え、この流路3を含む半導体チップ6の裏面を覆うようにイオン拡散防止膜4が設けられ、これに接着剤18で、別のイオン拡散防止膜4Xを挟んで、一方の側の反対側に配線層1Xを備えるSi基板2Xが貼り付けられた、全体の厚さが約300μmの冷却基板付き半導体チップ7Eを作製する。この場合、半導体チップ6の裏面側の流路3が形成された部分及びイオン拡散防止膜4を挟んで接着剤18で貼り付けられた、一方の側にイオン拡散防止膜4Xを備え、その反対側に配線層1Xを備えるSi基板2Xが、冷却基板として機能することになる。
そして、このようにして作製した複数の冷却基板付き半導体チップ7Eを積層させ、回路基板上に実装することで、複数の半導体チップを高密度に集積した半導体装置を製造する。
このようにして製造した半導体装置のそれぞれの半導体チップ7Eに取り付けられている冷却基板の流路3にヒートパイプの配管を取り付け、冷媒を冷却基板に備えられる流路3に流して冷却を行なったところ、金属汚染された冷媒からの金属イオンの拡散はなく、配線や電極の腐食、トランジスタ性能の劣化等が生じることなく、半導体装置の信頼性に問題がないことが確認できた。
このようにして製造した半導体装置のそれぞれの半導体チップ7Eに取り付けられている冷却基板の流路3にヒートパイプの配管を取り付け、冷媒を冷却基板に備えられる流路3に流して冷却を行なったところ、金属汚染された冷媒からの金属イオンの拡散はなく、配線や電極の腐食、トランジスタ性能の劣化等が生じることなく、半導体装置の信頼性に問題がないことが確認できた。
また、例えば、第6変形例のもの(図11参照)を、例えば図16に示すように、貫通電極10を備えるものとしても良い。これを第8変形例という。
この場合、図17(A)に示すように、貼り合わせた無垢のSi基板5Aの裏面側(一方の側の反対側)に、例えばスピンコートによって、レジスト11を、厚さ約10μmになるように塗布し、約110℃、約1分でベークする。その後、所望の位置に約100μmの径の貫通電極パターンを有するガラスマスクを用いて、コンタクトアライナーを用いて露光を行ない、2.38%TMAH、室温約2分で現像を行なう。このようにして、レジスト11をパターニングすることによって貫通電極形成用パターンを形成する。
この場合、図17(A)に示すように、貼り合わせた無垢のSi基板5Aの裏面側(一方の側の反対側)に、例えばスピンコートによって、レジスト11を、厚さ約10μmになるように塗布し、約110℃、約1分でベークする。その後、所望の位置に約100μmの径の貫通電極パターンを有するガラスマスクを用いて、コンタクトアライナーを用いて露光を行ない、2.38%TMAH、室温約2分で現像を行なう。このようにして、レジスト11をパターニングすることによって貫通電極形成用パターンを形成する。
次に、図17(B)に示すように、貫通電極形成用パターンを有するレジスト11をマスクとして用い、例えばSF6ガスを用いてドライエッチングを行なって、配線層(具体的には配線層に備えられるランドパターン)まで到達する貫通孔12を形成する。
次に、図17(C)に示すように、貫通孔12を含む無垢のSi基板5Aの裏面側に、例えばスパッタ法によって、シード層(図示せず)を形成し、電界めっきを実施して、貫通孔12が埋め込まれるようにめっき層(貫通孔埋込めっき)13を形成する。その後、図17(D)に示すように、無垢のSi基板5Aの裏面上に形成された余剰のシード層及びめっき層13を、例えばCMPによって研磨する。このようにして、貫通孔12に埋め込まれためっき層13によって貫通電極10が形成される。
次に、図17(C)に示すように、貫通孔12を含む無垢のSi基板5Aの裏面側に、例えばスパッタ法によって、シード層(図示せず)を形成し、電界めっきを実施して、貫通孔12が埋め込まれるようにめっき層(貫通孔埋込めっき)13を形成する。その後、図17(D)に示すように、無垢のSi基板5Aの裏面上に形成された余剰のシード層及びめっき層13を、例えばCMPによって研磨する。このようにして、貫通孔12に埋め込まれためっき層13によって貫通電極10が形成される。
このようにして、第6変形例のもの(図11参照)を、図16に示すように、貫通電極10を備えるものとすることができる。
このように、第6変形例のもの(図11参照)において貫通電極10を備えるものとする場合、第6変形例のものでは流路3を構成する溝17の壁面(主に側面)にもイオン拡散防止膜4が設けられているため、この部分のイオン拡散防止膜4が、貫通電極10と流路3との間にこれらを隔離するように設けられたイオン拡散防止膜(第3イオン拡散防止膜4Y)となる。
このように、第6変形例のもの(図11参照)において貫通電極10を備えるものとする場合、第6変形例のものでは流路3を構成する溝17の壁面(主に側面)にもイオン拡散防止膜4が設けられているため、この部分のイオン拡散防止膜4が、貫通電極10と流路3との間にこれらを隔離するように設けられたイオン拡散防止膜(第3イオン拡散防止膜4Y)となる。
そして、このようにして作製した複数の冷却基板付き半導体チップ7Fを積層させ、回路基板上に実装することで、複数の半導体チップを高密度に集積した半導体装置を製造する。
このようにして製造した半導体装置のそれぞれの半導体チップ7Fに取り付けられている冷却基板の流路3にヒートパイプの配管を取り付け、冷媒を冷却基板に備えられる流路3に流して冷却を行なったところ、金属汚染された冷媒からの金属イオンの拡散はなく、配線や電極の腐食、トランジスタ性能の劣化等が生じることなく、半導体装置の信頼性に問題がないことが確認できた。
このようにして製造した半導体装置のそれぞれの半導体チップ7Fに取り付けられている冷却基板の流路3にヒートパイプの配管を取り付け、冷媒を冷却基板に備えられる流路3に流して冷却を行なったところ、金属汚染された冷媒からの金属イオンの拡散はなく、配線や電極の腐食、トランジスタ性能の劣化等が生じることなく、半導体装置の信頼性に問題がないことが確認できた。
なお、この第8変形例は、上述の第6変形例の変形例として説明しているが、上述の第7変形例(図14参照)に適用し、例えば図18に示すように構成することもできる。これを第9変形例という。
なお、本発明は、上述した実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
なお、本発明は、上述した実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
以下、上述の実施形態及び変形例に関し、更に、付記を開示する。
(付記1)
一方の側に第1配線層を有する第1基板と、
前記第1基板の一方の側の反対側に設けられ、冷媒が流れる流路と、
前記第1配線層と前記流路との間に設けられた第1イオン拡散防止膜とを備えることを特徴とする半導体装置。
(付記1)
一方の側に第1配線層を有する第1基板と、
前記第1基板の一方の側の反対側に設けられ、冷媒が流れる流路と、
前記第1配線層と前記流路との間に設けられた第1イオン拡散防止膜とを備えることを特徴とする半導体装置。
(付記2)
前記第1イオン拡散防止膜は、非晶質膜であることを特徴とする、付記1に記載の半導体装置。
(付記3)
前記第1イオン拡散防止膜は、SiO2,SiOC,SiC,SiON,SiN,DLCから選ばれる少なくとも一種の材料からなる膜であることを特徴とする、付記1又は2に記載の半導体装置。
前記第1イオン拡散防止膜は、非晶質膜であることを特徴とする、付記1に記載の半導体装置。
(付記3)
前記第1イオン拡散防止膜は、SiO2,SiOC,SiC,SiON,SiN,DLCから選ばれる少なくとも一種の材料からなる膜であることを特徴とする、付記1又は2に記載の半導体装置。
(付記4)
前記第1基板は、シリコンからなることを特徴とする、付記1〜3のいずれか1項に記載の半導体装置。
(付記5)
前記流路の前記第1基板が設けられている側の反対側に設けられ、前記流路が設けられている側の反対側に第2配線層を有する第2基板と、
前記第2配線層と前記流路との間に設けられた第2イオン拡散防止膜とを備えることを特徴とする、付記1〜4のいずれか1項に記載の半導体装置。
前記第1基板は、シリコンからなることを特徴とする、付記1〜3のいずれか1項に記載の半導体装置。
(付記5)
前記流路の前記第1基板が設けられている側の反対側に設けられ、前記流路が設けられている側の反対側に第2配線層を有する第2基板と、
前記第2配線層と前記流路との間に設けられた第2イオン拡散防止膜とを備えることを特徴とする、付記1〜4のいずれか1項に記載の半導体装置。
(付記6)
前記第2イオン拡散防止膜は、非晶質膜であることを特徴とする、付記5に記載の半導体装置。
(付記7)
前記第2イオン拡散防止膜は、SiO2,SiOC,SiC,SiON,SiN,DLCから選ばれる少なくとも一種の材料からなる膜であることを特徴とする、付記5又は6に記載の半導体装置。
前記第2イオン拡散防止膜は、非晶質膜であることを特徴とする、付記5に記載の半導体装置。
(付記7)
前記第2イオン拡散防止膜は、SiO2,SiOC,SiC,SiON,SiN,DLCから選ばれる少なくとも一種の材料からなる膜であることを特徴とする、付記5又は6に記載の半導体装置。
(付記8)
前記第2基板は、シリコンからなることを特徴とする、付記5〜7のいずれか1項に記載の半導体装置。
(付記9)
表面側から裏面側へ貫通する貫通電極と、
前記貫通電極と前記流路との間に設けられた第3イオン拡散防止膜とを備えることを特徴とする、付記1〜8のいずれか1項に記載の半導体装置。
前記第2基板は、シリコンからなることを特徴とする、付記5〜7のいずれか1項に記載の半導体装置。
(付記9)
表面側から裏面側へ貫通する貫通電極と、
前記貫通電極と前記流路との間に設けられた第3イオン拡散防止膜とを備えることを特徴とする、付記1〜8のいずれか1項に記載の半導体装置。
(付記10)
前記第3イオン拡散防止膜は、非晶質膜であることを特徴とする、付記9に記載の半導体装置。
(付記11)
前記第3イオン拡散防止膜は、SiO2,SiOC,SiC,SiON,SiN,DLCから選ばれる少なくとも一種の材料からなる膜であることを特徴とする、付記9又は10に記載の半導体装置。
前記第3イオン拡散防止膜は、非晶質膜であることを特徴とする、付記9に記載の半導体装置。
(付記11)
前記第3イオン拡散防止膜は、SiO2,SiOC,SiC,SiON,SiN,DLCから選ばれる少なくとも一種の材料からなる膜であることを特徴とする、付記9又は10に記載の半導体装置。
1 配線層(第1配線層)
1X 配線層(第2配線層)
2 基板(第1基板)
2X 基板(第2基板)
3 流路
4 イオン拡散防止膜(第1イオン拡散防止膜)
4X イオン拡散防止膜(第2イオン拡散防止膜)
4Y イオン拡散防止膜(第3イオン拡散防止膜)
5、5X 冷却基板
5A シリコン基板
5B 樹脂層
6 半導体チップ
7、7A〜7F 冷却基板付き半導体チップ
8、8X BGテープ
9 接着剤
10 貫通電極
11 レジスト
12 貫通孔
13 めっき層
14 レジスト
15 溝
15X 貫通孔
16 樹脂層
17 溝
18 接着剤
19 レジスト
1X 配線層(第2配線層)
2 基板(第1基板)
2X 基板(第2基板)
3 流路
4 イオン拡散防止膜(第1イオン拡散防止膜)
4X イオン拡散防止膜(第2イオン拡散防止膜)
4Y イオン拡散防止膜(第3イオン拡散防止膜)
5、5X 冷却基板
5A シリコン基板
5B 樹脂層
6 半導体チップ
7、7A〜7F 冷却基板付き半導体チップ
8、8X BGテープ
9 接着剤
10 貫通電極
11 レジスト
12 貫通孔
13 めっき層
14 レジスト
15 溝
15X 貫通孔
16 樹脂層
17 溝
18 接着剤
19 レジスト
Claims (6)
- 一方の側に第1配線層を有する第1基板と、
前記第1基板の一方の側の反対側に設けられ、冷媒が流れる流路と、
前記第1配線層と前記流路との間に設けられた第1イオン拡散防止膜とを備えることを特徴とする半導体装置。 - 前記第1イオン拡散防止膜は、非晶質膜であることを特徴とする、請求項1に記載の半導体装置。
- 前記第1イオン拡散防止膜は、SiO2,SiOC,SiC,SiON,SiN,DLCから選ばれる少なくとも一種の材料からなる膜であることを特徴とする、請求項1又は2に記載の半導体装置。
- 前記第1基板は、シリコンからなることを特徴とする、請求項1〜3のいずれか1項に記載の半導体装置。
- 前記流路の前記第1基板が設けられている側の反対側に設けられ、前記流路が設けられている側の反対側に第2配線層を有する第2基板と、
前記第2配線層と前記流路との間に設けられた第2イオン拡散防止膜とを備えることを特徴とする、請求項1〜4のいずれか1項に記載の半導体装置。 - 表面側から裏面側へ貫通する貫通電極と、
前記貫通電極と前記流路との間に設けられた第3イオン拡散防止膜とを備えることを特徴とする、請求項1〜5のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015159526A JP2017038009A (ja) | 2015-08-12 | 2015-08-12 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015159526A JP2017038009A (ja) | 2015-08-12 | 2015-08-12 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017038009A true JP2017038009A (ja) | 2017-02-16 |
Family
ID=58047489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015159526A Pending JP2017038009A (ja) | 2015-08-12 | 2015-08-12 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017038009A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108642461A (zh) * | 2018-04-23 | 2018-10-12 | 维沃移动通信有限公司 | 一种外壳的制造方法和外壳 |
WO2023224017A1 (ja) * | 2022-05-16 | 2023-11-23 | 株式会社レゾナック | 冷却構造体及び構造体 |
-
2015
- 2015-08-12 JP JP2015159526A patent/JP2017038009A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108642461A (zh) * | 2018-04-23 | 2018-10-12 | 维沃移动通信有限公司 | 一种外壳的制造方法和外壳 |
WO2023224017A1 (ja) * | 2022-05-16 | 2023-11-23 | 株式会社レゾナック | 冷却構造体及び構造体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101120805B1 (ko) | 수직의 웨이퍼 대 웨이퍼 상호접속을 제공하기 위한 금속 충진된 관통 비아 구조 | |
US9679867B2 (en) | Semiconductor device having a low-adhesive bond substrate pair | |
US7671460B2 (en) | Buried via technology for three dimensional integrated circuits | |
TWI618129B (zh) | 封裝結構與其形成方法 | |
US8513058B2 (en) | Semiconductor device and method for producing the same | |
TWI770051B (zh) | 在半導體中的積體電路(ic)結構、使用於半導體的方法及製造互連件的方法 | |
JP2009181981A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2015038962A5 (ja) | ||
JP2008305897A (ja) | 半導体装置およびその製造方法 | |
KR20130110052A (ko) | 극박의 매설식 다이 모듈 및 그 제조 방법 | |
US20150091155A1 (en) | Chip Embedded Package Method and Structure | |
TWI663661B (zh) | 半導體封裝結構及其製造方法 | |
TW201419394A (zh) | 承載晶圓與其製造方法、封裝半導體元件之製造方法 | |
JP4206885B2 (ja) | 半導体装置の製造方法 | |
US9799626B2 (en) | Semiconductor packages and other circuit modules with porous and non-porous stabilizing layers | |
JP4645863B2 (ja) | 半導体装置の製造方法 | |
JP2017038009A (ja) | 半導体装置 | |
JP5874481B2 (ja) | 貫通電極の形成方法 | |
US9648741B2 (en) | Electronic device and method for manufacturing electronic device | |
JP6335132B2 (ja) | 半導体装置、および、半導体装置の製造方法 | |
JP2019004007A (ja) | 半導体装置及びその製造方法 | |
JP2015115387A (ja) | 半導体装置の製造方法 | |
JP6430153B2 (ja) | 半導体装置、インターポーザ及びその製造方法 | |
US8860186B2 (en) | Method for manufacturing an integrated circuit comprising vias crossing the substrate | |
KR20130030182A (ko) | 3차원 집적 회로의 접합 방법 및 3차원 집적 회로 |